JP5954185B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5954185B2 JP5954185B2 JP2013001768A JP2013001768A JP5954185B2 JP 5954185 B2 JP5954185 B2 JP 5954185B2 JP 2013001768 A JP2013001768 A JP 2013001768A JP 2013001768 A JP2013001768 A JP 2013001768A JP 5954185 B2 JP5954185 B2 JP 5954185B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- electrode
- multilayer structure
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 133
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 19
- 238000001465 metallisation Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 description 15
- 239000010980 sapphire Substances 0.000 description 15
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Description
しかしながら、発光素子以外の電子デバイスに使用される場合、半導体素子構造を挟んだ両側に電極を形成した電極対向構造とすることが必要になる場合がある。また、発光素子であっても、放熱性を考慮して、サファイア基板に替えて、熱伝導率の高い基板を用いることが好ましい場合もある。
まず、半導体積層構造体の表面に、電極を所定の形状に形成する。この電極は、例えば、半導体積層構造体の表面全体に、レジストを用いてフォトマスクを形成し、スパッタリング等によって電極膜を形成した後、レジストを除去する(リフトオフ)ことにより、所定の形状に電極を形成する。その後、さらに、電極の上にレジストを用いてフォトマスクを形成し、スパッタリング等によってSiO2等の絶縁材料を積層した後、レジストを除去する(リフトオフ)。これにより、半導体積層構造体の表面の、電極が形成されていない部分に絶縁膜が形成される。言い換えると、電極と絶縁膜とが交互に設けられている。この絶縁膜により、電流の経路を制限することができる。
半導体積層構造体の上面の一部に、絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の外周端部をエッチングすることにより、前記絶縁膜の外周端部における傾斜角を大きくする工程と、
前記半導体積層構造体の上面において、前記絶縁膜が形成されていない領域に電極を形成する工程と、
支持基板を準備し、前記半導体積層構造体の電極形成面側と、前記支持基板と、を接合する工程と、
を含むことを特徴とする。
ここで、絶縁膜の外周端部とは、絶縁膜の外周に形成された厚さが徐々に減少する領域(傾斜領域)をいい、傾斜角とは、外周端部の傾斜面と半導体積層構造体上面とがなす角をいう。
本発明に係る実施形態の半導体素子は、半導体積層構造体において、支持基板が接合される面に形成される電極と絶縁膜の構造及び形成方法が従来と異なる他は、従来例と同様に構成される。
実施形態の半導体素子において、第1絶縁膜11は、図3に示すように、実質的に厚さが均一な中央領域11mと、外側ほど厚さが徐々に減少する傾斜領域11sとからなる。また、第1電極21も同様に中央領域21mと傾斜領域21sとからなる。ここで、特に本実施形態では、第1絶縁膜11において、半導体積層構造体1の表面に対する傾斜領域11sの傾斜面の傾斜角θ1が、従来例に比較して大きく設定されている。同様に、第1電極21において、半導体積層構造体1の表面に対する傾斜領域21sの傾斜面の傾斜角θ2も、従来例に比較して大きく設定されている。これにより、第1絶縁膜11の上面の端部(中央領域11m上面端部)と第1電極21の上面の端部(中央領域21m上面端部)間の距離dが第1絶縁膜11及び第1電極21の厚さtの5倍以下、好ましくは、2.5倍以下に設定され、第1絶縁膜11と第1電極21の間に形成される窪みの幅(=距離d)を小さくしている。その結果、第1絶縁膜11及び第1電極21上に半導体側メタライズ層52を形成したとき、第1絶縁膜11と第1電極21間の半導体側メタライズ層52表面に形成される窪みの幅も小さくできる。
したがって、支持基板50に形成された支持基板側メタライズ層51に半導体側メタライズ層52を接合した際、支持基板側メタライズ層51と半導体側メタライズ層52の間に形成されるボイド2を小さくできる。
1.半導体積層構造体作製工程
本方法では、まず、例えば、サファイア基板(図示せず)上に、例えば、複数の窒化物半導体層を成長させて半導体積層構造体1を作製する。
ここで、複数の窒化物半導体層は、例えば、GaN、AlGaN、InGaNからなる第1導電型半導体層、活性層、第2導電型半導体層である。
サファイア基板上に半導体積層構造体1を形成した後、図4(a)に示すように、半導体積層構造体1の上に、レジストを塗布して硬化させた後、所定のパターンになるようにパターンニングして第1レジストマスクR11を形成する。
本工程において、レジストは、ネガ型を用いた方が好ましい。
(3−1)絶縁膜形成
次に、第1レジストマスクR11が形成された半導体積層構造体1の上全体に、例えば、SiO2からなる絶縁膜を形成する。これにより、図4(b)に示すように、第1レジストマスクR11が形成されていない半導体積層構造体1の表面(すなわち、第1レジストマスクR11の開口部に露出した半導体積層構造体1の表面)と、第1レジストマスクR11の上に絶縁膜が形成される。
この絶縁膜は、例えば、100〜640nm範囲の厚さ、好ましくは400〜600nmの範囲の厚さに形成され、特に、後述する第1電極21と同じ厚さとするのが好ましい。また、SiO2の他、SiN、SiON、Al2O3、ZnO、ZrO2、TiO2、Nb2O5、Ta2O5により形成してもよい。
次に、第1レジストマスクR11をその上に形成された絶縁膜とともに除去する。
第1レジストマスクR11の開口部を介して半導体積層構造体1表面に形成された絶縁膜の断面形状は、図4(b)(c)に示すように、台形になっている。また、この第1レジストマスクR11の開口部に形成された絶縁膜の断面形状は、図4(b)(c)に示すように、上底と下底の長さに大きな差があり、脚の部分(傾斜した側面)が長くなっている。すなわち、形成した後に何も加工を施していない絶縁膜は、実質的に厚さが均一な中央領域11mと、外側ほど厚さが徐々に減少する傾斜領域11ssとからなっていて、かつ傾斜領域11ssが後述の傾斜領域11sに比較して大きくなっている。
次に、絶縁膜における中央領域11mの上面に、第2レジストマスクR21を形成する。そして、この第2レジストマスクR21を用いて、絶縁膜の傾斜領域11ssを除去する。これにより、中央領域11mと傾斜領域11sからなる第1絶縁膜11が形成される。
この傾斜領域11ssの除去は、ドライエッチングもしくはウエットエッチングにより行うことができる。ウエットエッチングを用いた場合は等方性エッチングとなるため、傾斜領域11sにおける傾斜面の傾斜角θ1は、容易に45度程度にできる。
また、エッチング方法及び条件により、傾斜領域11sにおける傾斜面の傾斜角θ1を45°程度、好ましくは、45〜90°程度に設定できる。この整形工程では、例えば、ドライエッチングとすることにより、傾斜角θ1を45〜90°にできる。
(4−1)電極膜形成工程
次に、第2レジストマスクR21が形成された半導体積層構造体1の上全体に、電極膜を形成する。これにより、図4(f)に示すように、第2レジストマスクR21が形成されていない半導体積層構造体1の表面(すなわち、第2レジストマスクR21の開口部に露出した半導体積層構造体1の表面)と、第2レジストマスクR21の上に電極膜が形成される。
この電極膜は、例えば、Ag、Ni、Ti、Ptを順次形成した積層構造の電極膜とし、電極膜の厚さは、第1絶縁膜11と同じ厚さにする。
このように、本実施形態では、第2レジストマスクR21を上述したような形状にすることにより、第2レジストマスクR21の開口部に形成される電極膜端部(傾斜領域21s)における傾斜面の傾斜角θ2を大きくできる。
次に、第2レジストマスクR21をその上に形成された電極膜とともに除去する。
これにより、半導体積層構造体1表面における第1絶縁膜11間に第1電極21が形成される。
次に、半導体積層構造体1上に、第1電極21と第1絶縁膜11とを介して半導体側メタライズ層52を形成する。
この半導体側メタライズ層52は、例えば、Ti/Pt/Auの順に、100nm/300nm/500nmの厚さに形成する。
Siからなる基板の一方の主面に、支持基板側メタライズ層51を形成する。支持基板側メタライズ層51は、例えば、Ti/Pt/Auをこの順に2nm/300nm/500nmの厚さで形成する。
半導体積層構造体1の半導体側メタライズ層52と支持基板50に形成された支持基板側メタライズ層51とを熱圧着により接合する。
レーザを照射して剥離、除去する(Laser Lift Off:LLO)か、又は研削によりサファイア基板を除去する。
個々の半導体素子の分割領域に対応する半導体積層構造体1を、RIE等のエッチングにより除去し、第1絶縁膜11を露出させる。
サファイア基板を除去した半導体積層構造体1の第2主面に、レジストを用いてフォトマスクを形成し、スパッタリングによって例えばTi/Pt/Auをこの順に積層した後、レジストを除去(リフトオフ)して第2電極22を所定のパターンに形成する。
第2電極22をマスクにして、例えばウエットエッチングにより第2主面を凹凸加工し、第2絶縁膜12を半導体積層構造体1の露出面全面(第2主面、側面)に形成する。凹凸加工により、光取り出しが向上する。
支持基板50の第1主面側に、例えば、Ti/Pt/Auをこの順に積層した第3電極55を形成する。
ウエハをダイシングやブレイキング等により所定の箇所で個々に分割する。
したがって、第1絶縁膜11の上面の端部(中央領域11m上面端部)と第1電極21の上面の端部(中央領域21m上面端部)間の距離dを小さくでき、支持基板側メタライズ層51と半導体側メタライズ層52の間に形成されるボイド2(空孔)を小さくできる。その結果、支持基板側メタライズ層51と半導体側メタライズ層52とを強固に接着できる。
実施例1.
実施例1では、まず、例えば、サファイア基板上に、それぞれInXAlYGa1−X−YN(0≦X、0≦Y、X+Y<1)からなる第2導電型半導体層33、活性層32、第1導電型半導体層31を順に成長させて半導体積層構造体1を有するウエハを作製した。実施例1では、第1導電型半導体層31をp型、第2導電型半導体層33をn型とした。
以上のようにして、第1絶縁膜11を形成した。
実施例2として、第1電極21を70nmのAgと80nmのNiとをこの順に積層することにより形成し、第1絶縁膜11を150nmのSiO2により形成した以外は、実施例1と同様にして、実施例2の半導体素子を作製した。
11 絶縁膜
11m 絶縁膜の中央領域
11s 絶縁膜の傾斜領域
21 電極
21m 電極の中央領域
21s 電極の傾斜領域
31 第1導電型半導体層(p型半導体層)
32 活性層(発光層)
33 第2導電型半導体層(n型半導体層)
50 支持基板、
51 支持基板側メタライズ層
52 半導体側メタライズ層
55 第3電極
θ1 傾斜領域11sの傾斜角
θ2 傾斜領域21sの傾斜角
R11 第1レジストマスク
R21 第2レジストマスク
Claims (6)
- 半導体積層構造体の上面の一部に、絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の外周端部をエッチングすることにより、前記絶縁膜の外周端部における傾斜角を大きくする工程と、
前記半導体積層構造体の上面において、前記絶縁膜が形成されていない領域に電極を形成する工程と、
支持基板を準備し、前記半導体積層構造体の電極形成面側と、前記支持基板と、を接合する工程と、
を含むことを特徴とする半導体素子の製造方法。 - 前記絶縁膜の外周端部をエッチングする前に、前記絶縁膜上面にマスクを設けることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記電極は、銀を含むことを特徴とする請求項1又は2に記載の半導体素子の製造方法。
- 前記電極は積層であり、前記銀を含む層が前記半導体積層構造体に接していることを特徴とする請求項3に記載の半導体素子の製造方法。
- 前記接合する工程の前に、前記絶縁膜と前記電極の上に半導体積層構造体側メタライズ層を設けることを特徴とする請求項1乃至4のいずれか一項に記載の半導体素子の製造方法。
- 前記接合する工程の前に、前記支持基板の一方の面に支持基板側メタライズ層を設けることを特徴とする請求項1乃至5のいずれか一項に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013001768A JP5954185B2 (ja) | 2012-12-04 | 2013-01-09 | 半導体素子の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012265626 | 2012-12-04 | ||
JP2012265626 | 2012-12-04 | ||
JP2013001768A JP5954185B2 (ja) | 2012-12-04 | 2013-01-09 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014132624A JP2014132624A (ja) | 2014-07-17 |
JP5954185B2 true JP5954185B2 (ja) | 2016-07-20 |
Family
ID=51411561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013001768A Active JP5954185B2 (ja) | 2012-12-04 | 2013-01-09 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5954185B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5824949B2 (ja) * | 1977-10-26 | 1983-05-24 | シャープ株式会社 | 半導体装置の絶縁膜エッチング方法 |
JP3033179B2 (ja) * | 1990-10-30 | 2000-04-17 | ソニー株式会社 | 電界放出型エミッタ及びその製造方法 |
JP2000182219A (ja) * | 1998-12-14 | 2000-06-30 | Alps Electric Co Ltd | 磁気抵抗効果素子を有する基板及びその製造方法、ならびに磁気抵抗効果素子を有する基板の加工方法 |
JP4457697B2 (ja) * | 2004-03-03 | 2010-04-28 | 株式会社デンソー | 有機el素子の製造方法 |
JP2008010763A (ja) * | 2006-06-30 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体発光装置及びその製造方法 |
JP2008103534A (ja) * | 2006-10-19 | 2008-05-01 | Hitachi Cable Ltd | 半導体発光素子 |
JP5346443B2 (ja) * | 2007-04-16 | 2013-11-20 | ローム株式会社 | 半導体発光素子およびその製造方法 |
JP5181758B2 (ja) * | 2008-03-19 | 2013-04-10 | 日亜化学工業株式会社 | 半導体発光素子およびその製造方法 |
US9548332B2 (en) * | 2012-04-27 | 2017-01-17 | Apple Inc. | Method of forming a micro LED device with self-aligned metallization stack |
-
2013
- 2013-01-09 JP JP2013001768A patent/JP5954185B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014132624A (ja) | 2014-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5421001B2 (ja) | 発光素子及びその製造方法 | |
US8236584B1 (en) | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding | |
KR100856089B1 (ko) | 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법 | |
US8766305B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
TWI549318B (zh) | 發光裝置及其製造方法 | |
TWI543238B (zh) | An epitaxial substrate, a semiconductor device, and a semiconductor device | |
JP5423390B2 (ja) | Iii族窒化物系化合物半導体素子及びその製造方法 | |
JP2013232478A (ja) | 半導体発光装置及びその製造方法 | |
JP5356292B2 (ja) | 半導体発光素子及び半導体発光装置 | |
JP2009032882A (ja) | 半導体発光素子及び半導体発光素子製造方法 | |
JP2014150196A (ja) | 半導体発光装置およびその製造方法 | |
JP2012028547A (ja) | 半導体素子およびその製造方法 | |
KR100986963B1 (ko) | 발광 소자 및 그 제조방법 | |
JP2012174902A (ja) | 窒化物半導体発光素子の製造方法 | |
JP4799041B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP2009212357A (ja) | 窒化物系半導体発光素子とその製造方法 | |
JP2005038892A (ja) | 半導体発光装置およびその製造方法 | |
US20170069792A1 (en) | Semiconductor light emitting device | |
JP2009283762A (ja) | 窒化物系化合物半導体ledの製造方法 | |
JP5954185B2 (ja) | 半導体素子の製造方法 | |
JP6245791B2 (ja) | 縦型窒化物半導体素子およびその製造方法 | |
JP2006228817A (ja) | 半導体装置及びその製造方法 | |
JP2011049466A (ja) | 窒化物系半導体素子の製造方法および窒化物系半導体素子 | |
JP2010056457A (ja) | 発光素子アレイの製造方法 | |
JP2010092903A (ja) | 窒化物系半導体発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150806 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5954185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |