JP5948500B2 - ヘテロ接合電界効果トランジスタ - Google Patents

ヘテロ接合電界効果トランジスタ Download PDF

Info

Publication number
JP5948500B2
JP5948500B2 JP2015522580A JP2015522580A JP5948500B2 JP 5948500 B2 JP5948500 B2 JP 5948500B2 JP 2015522580 A JP2015522580 A JP 2015522580A JP 2015522580 A JP2015522580 A JP 2015522580A JP 5948500 B2 JP5948500 B2 JP 5948500B2
Authority
JP
Japan
Prior art keywords
electrode
contact portion
drain electrode
longitudinal direction
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015522580A
Other languages
English (en)
Other versions
JPWO2014199671A1 (ja
Inventor
敬久 藤井
敬久 藤井
哲三 永久
哲三 永久
勝 久保
勝 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of JP5948500B2 publication Critical patent/JP5948500B2/ja
Publication of JPWO2014199671A1 publication Critical patent/JPWO2014199671A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ＧａＮ系のＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)に関する。
従来、ＧａＮ系のＨＦＥＴとしては、特開２０１２−２３８８０８号公報(特許文献１)に記載されているものがある。このＨＦＥＴに用いられるＧaＮは、バンドギャップが大きく、絶縁破壊電圧が高く、電子のドリフト速度が大きく、さらにヘテロ接合による２次元電子ガスを利用することができる。例えば、アンドープＧaＮ層上にＡlＧaＮ層を積層した場合に、自発分極とピエゾ分極との両作用によってヘテロ界面に２次元電子ガスが生じる。このような２次元電子ガスをチャネルとして利用するＨＦＥＴが知られている。このＨＦＥＴは、大きな電流を制御するためのパワーデバイスに適用することができ、オン抵抗が低くなるなどのＧａＮ系のＨＦＥＴの特徴を生かすことによって、Ｓi系のＨＦＥＴに比べて小型化できるというメリットがある。
上記ＧａＮ系のＨＦＥＴでは、ソース配線およびドレイン配線がデバイスの活性領域上に設けられており、ソース電極、ドレイン電極からコンタクト部を経由して、それぞれソース配線、ドレイン配線に電気的に接続されている。
特開２０１２−２３８８０８号公報
ところで、商用の製品に搭載する電源回路にＧaＮ系のＨＦＥＴを用いる場合には、数十アンペアの大電流ＨＦＥＴを提供する必要がある。このＨＦＥＴの大電流化を図るためには、複数のフィンガー状のＨＦＥＴを並列に並べ、これらのＨＦＥＴから、コンタクト部を経由して、電流を引き出す為の配線を行う必要がある。
しかしながら、上記従来のＧaＮ系のＨＦＥＴでは、高温逆バイアス試験（例えば、２００℃、６００V）を行った場合、短時間のうちにコンタクト部の端で素子破壊や劣化が発生して信頼性が低下する。
これは、ドレイン電極に高電圧を印加したときの電界によって、コンタクト部の端に電界が集中するため、局所的に電流が集中してコンタクト部の端の近傍の欠陥に作用することにより、寿命劣化が促進されて、素子破壊が発生するためである。
そこで、本発明の課題は、コンタクト部の端での電界集中を抑制して、素子破壊や劣化を防ぐことで信頼性を向上できるＧａＮ系のＨＦＥＴを提供することにある。
上記課題を解決するため、本発明のヘテロ接合電界効果トランジスタは、
ヘテロ接合を有するＧａＮ系積層体と、
上記ＧａＮ系積層体上にフィンガー状に互いに平行に形成された複数のドレイン電極と、
上記ＧａＮ系積層体上に、上記複数のドレイン電極の配列方向に上記複数のドレイン電極と交互に配列するようにフィンガー状に互いに平行に形成された複数のソース電極と、
平面視において、上記ドレイン電極と上記ソース電極との間にそれぞれ形成されたゲート電極と、
上記ＧａＮ系積層体上に、上記ソース電極、上記ドレイン電極、および上記ゲート電極を覆うように形成された層間絶縁膜と、
上記各ソース電極の少なくとも一部の領域上、かつ、上記層間絶縁膜に形成され、上記ソース電極の長手方向に延在している第１コンタクト部と、
上記各ドレイン電極の少なくとも一部の領域上、かつ、上記層間絶縁膜に形成され、上記ドレイン電極の長手方向に延在している第２コンタクト部と、
を備え、
上記第１コンタクト部の長手方向の長さは、上記ソース電極の長手方向の長さよりも短く、
上記第２コンタクト部の長手方向の長さは、上記ドレイン電極の長手方向の長さよりも短く、
上記各ドレイン電極において、上記第２コンタクト部の端から上記第２コンタクト部より外側の上記ドレイン電極の端までの距離は、上記第１コンタクト部の端から上記第１コンタクト部より外側の上記ソース電極の端までの距離よりも長いことを特徴としている。
また、一実施形態のヘテロ接合電界効果トランジスタでは、
上記層間絶縁膜上に形成され、上記ソース電極に上記第１コンタクト部を介して電気的に接続されたソース配線を備えている。
また、一実施形態のヘテロ接合電界効果トランジスタでは、
上記ゲート電極は、平面視において、上記ドレイン電極と上記ソース電極との間で上記ドレイン電極の長手方向に延在していると共に、上記ドレイン電極の長手方向の両側の端部を囲むように延在している。
本発明のＨＦＥＴによれば、コンタクト部の端での電界集中を抑制して、素子破壊や劣化を防ぐことで信頼性を向上できるＧａＮ系のＨＦＥＴを提供することができる。
図１は本発明の第１実施形態のＧａＮ系のＨＦＥＴの電極構造を模式的に示す平面図である。 図２は図１のＢ−Ｂ線断面を示す図である。 図３は図１のＡ−Ａ線断面を示す図である。 図４は上記第１実施形態と比較例のＧａＮ系のＨＦＥＴとの信頼性試験結果を示す図である。 図５は上記比較例のＧａＮ系のＨＦＥＴの電極構造を模式的に示す平面図である。 図６は図５のＣ−Ｃ線断面を示す図である。 図７は本発明の第２実施形態のＧａＮ系のＨＦＥＴの電極構造を模式的に示す平面図である。
以下、本発明を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１は、本発明の第１実施形態であるＧａＮ系のＨＦＥＴの電極構造を模式的に示す平面図である。また、図２は、図１のＢ−Ｂ線断面を示す図である。また、図３は、図１のＡ−Ａ線断面を示す図である。
図２，図３に示すように、この第１実施形態は、Ｓｉ基板１上に、アンドープＧａＮ層２、アンドープＡｌＧａＮ層３を形成している。アンドープＧａＮ層２とアンドープＡｌＧａＮ層３は、ヘテロ接合を有するＧａＮ系積層体５を構成している。アンドープＧａＮ層２とアンドープＡｌＧａＮ層３との界面に２ＤＥＧ(２次元電子ガス)６が発生してチャネル層が形成されている。
ＧａＮ系積層体５上には、保護膜７，層間絶縁膜８が順次形成されている。この保護膜７は、ＳｉＮからなる。保護膜７の膜厚は、１５０ｎｍとしている。また、層間絶縁膜８の材料としては、例えば、ＳｉＯ２を用いる。
ＧａＮ系積層体５には、保護膜７および層間絶縁膜８を貫通してアンドープＧａＮ層２に達するリセスが形成され、このリセスにドレイン電極１１とソース電極１２とがオーミック電極として形成されている。ドレイン電極１１とソース電極１２とは、Ｔｉ層、Ａｌ層、ＴｉＮ層が順に積層されたＴｉ／Ａｌ／ＴｉＮ電極としている。
また、保護膜７には開口が形成され、この開口にゲート電極１３が形成されている。このゲート電極１３は、ＷＮ層、Ｗ層が順に積層されたＷＮ／Ｗ電極としており、アンドープＡｌＧａＮ層３とショットキー接合するショットキー電極として形成されている。また、ここでは、ＷＮ／Ｗ電極とアンドープＡｌＧａＮ層３とのショットキー接合としたが、アンドープＡｌＧａＮ層３とゲート電極１３との間に、例えばＳｉＮのような絶縁膜を形成したＭＩＳＨＦＥＴ(Metal Insulator Semiconductor Heterostructure Field Effect Transistor：メタル・インシュレータ・セミコンダクタ・ヘテロ接合電界効果トランジスタ)としてもよい。
層間絶縁膜８は、ドレイン電極１１、ソース電極１２およびゲート電極１３を覆うように形成されている。層間絶縁膜８のドレイン電極１１の一部の領域上には、コンタクトホール１７が設けられている。また、層間絶縁膜８のソース電極１２の一部の領域上には、コンタクトホール１８が設けられている。
コンタクトホール１７内および層間絶縁膜８上にドレイン配線１５が設けられ、ドレイン配線１５がドレイン電極１１に電気的に接続されている。コンタクトホール１７内に設けられたドレイン配線１５が第２コンタクト部１５ａを形成している。
コンタクトホール１８内および層間絶縁膜８上にソース配線２０が設けられ、ソース配線２０がソース電極１２に電気的に接続されている。コンタクトホール１８内に設けられたソース配線２０が第１コンタクト部２０ａを形成している。ドレイン配線１５およびソース配線２０としては、ＴｉＮ／Ａｌ、Ｔｉ／Ｃｕ、Ｔｉ／ＡｕまたはＴｉ／Ａｌなどを用いている。
図１に示すように、この実施形態は、２本のフィンガー状のドレイン電極１１と３本のフィンガー状のソース電極１２を備えている。２本のドレイン電極１１は、互いに平行に形成されている。３本のソース電極１２は、ドレイン電極１１の配列方向にドレイン電極１１と交互に配列するように互いに平行に形成されている。
各ソース電極１２の長手方向の長さＬ２は、各ドレイン電極１１の長手方向の長さＬ１よりも短くなっている。また、各ソース電極１２は、長手方向において、各ドレイン電極１１の長手方向の端１１Ａと、端１１Ｂとの間に位置している。
第１コンタクト部２０ａは、ソース電極１２の長手方向に延在している。第１コンタクト部２０ａの長手方向の長さは、ソース電極１２の長手方向の長さよりも短くなっている。
第２コンタクト部１５ａは、ドレイン電極１１の長手方向に延在している。第２コンタクト部１５ａの長手方向の長さは、ドレイン電極１１の長手方向の長さよりも短くなっている。
ゲート電極１３は、平面視において、フィンガー状のドレイン電極１１とフィンガー状のソース電極１２との間でドレイン電極１１の長手方向に延在している長手方向延在部１３Ａと湾曲部１３Ｂ,１３Ｃとを有している。
湾曲部１３Ｂは、平面視において、ドレイン電極１１の端１１Ａを囲むように延在しており、ドレイン電極１１を挟んで隣り合う２つの長手方向延在部１３Ａの一端に連なっている。また、湾曲部１３Ｃは、平面視において、ドレイン電極１１の端１１Ｂを囲むように延在しており、ドレイン電極１１を挟んで隣り合う２つの長手方向延在部１３Ａの他端に連なっている。
また、上記２つの長手方向延在部１３Ａと湾曲部１３Ｂが構成する環状部は、上記長手方向に延在する枝部１３Ｄに連なり、この枝部１３Ｄは、コンタクトホール１９を介して上記長手方向と直交する方向に延在している連接部１３Ｅに連なっている。図１に示すように、ゲート電極１３の各長手方向延在部１３Ａは、ドレイン電極１１の上記配列方向において、ソース電極１２との間の距離がドレイン電極１１との間の距離よりも短くなるように位置している。
また、上記配列方向におけるドレイン電極１１とゲート電極１３の長手方向延在部１３Ａとの間の距離Ｄ２と、ドレイン電極１１の長手方向におけるドレイン電極１１の端１１Ａ，１１Ｂとゲート電極１３の湾曲部１３Ｂ，１３Ｃとの間の距離Ｄ１との比は、１：１．５である。
また、ドレイン電極１１の長手方向の端１１Ａ，１１Ｂと第２コンタクト部１５ａの長手方向の端１７Ａ，１７Ｂとの間の距離Ｘは、ソース電極１２の長手方向の端１２Ａ，１２Ｂと第１コンタクト部２０ａの長手方向の端１８Ａ，１８Ｂとの間の距離Ｙよりも長くなっている。
上記構成のＧａＮ系のＨＦＥＴは、ノーマリオンタイプであり、ゲート電極１３に負電圧を印加することで、オフされる。
次に、図４に、第１実施形態のＧａＮ系のＨＦＥＴと比較例のＧａＮ系のＨＦＥＴとの信頼性試験結果を示す。また、図５は上記比較例のＧａＮ系のＨＦＥＴの電極構造を模式的に示す平面図である。上記比較例のＧａＮ系のＨＦＥＴは、比較のための例であって本発明ではない。
図５に示すように、上記比較例のＧａＮ系のＨＦＥＴは、ドレイン電極２１１の長手方向の端２１１Ａと、第２コンタクト部２１５ａの長手方向の端２１７Ａとの間の距離Ｘ’が、ソース電極２１２の長手方向の端２１２Ａと第１コンタクト部２２０ａの長手方向の端２１８Ａとの間の距離Ｙと等しい点だけが、第１実施形態と異なる。
図４に示すように、この比較例のＧａＮ系のＨＦＥＴのスクリーニング試験による歩留り（良品率）は、６６．２％であった。このスクリーニング試験は、例えば、ゲート電極１３に−１０Ｖで印加を続けているオフ状態において、ソース電極２１２に０Ｖを印加すると共に、ドレイン電極２１１に＋１００Ｖずつ６００Ｖまで印加し、絶縁破壊や短絡などの破壊や、特性劣化が生じるか否かを観察する試験である。このスクリーニング試験では、ソース電極２１２とドレイン電極２１１との間で短絡が発生していた。
一方、上記比較例の高温逆バイアス試験による不良率は、１７．３％であった。この高温逆バイアス試験は、例えば、高温環境下（２００℃）で、ゲート電極１３に−１０Ｖで印加を続けているオフ状態において、ソース電極２１２に０Ｖを印加すると共に、ドレイン電極２１１に６００Ｖ印加し、５分間印加し続け、素子が破壊もしくは素子特性が劣化するか否かを観察する試験である。上記比較例においては、スクリーニング試験をパスしたにもかかわらず、４分の１という高い確率で、高温逆バイアス試験において不良が発生していた。具体的には、高温逆バイアス試験後の上記比較例のサンプルを解析したところ、ドレイン電極２１１の端２１１Ａ,２１１Ｂまたは第２コンタクト部２１５ａの端２１７Ａ，２１７Ｂで絶縁破壊が起こっていることが観察された。
上記比較例の高温逆バイアス試験による不良の原因は、次のように推定される。すなわち、ゲート電極１３に電圧を印加し続けたオフ状態において、ドレイン電極２１１に６００Ｖの高電圧を印加したときの電界によって、ドレイン電極２１１の端２１１Ａ,２１１Ｂおよび第２コンタクト部２１５ａの端２１７Ａ，２１７Ｂに電界が集中する。このため、局所的に電流が集中し、ドレイン電極２１１の端２１１Ａ,２１１Ｂおよび第２コンタクト部２１５ａの端２１７Ａ，２１７Ｂの近傍の欠陥に作用し、寿命劣化を促進させて破壊するという不良が発生すると想像される。つまり、この高温逆バイアス試験による不良の原因は、ドレイン電極２１１の端２１１Ａ,２１１Ｂおよび第２コンタクト部２１５ａの端２１７Ａ，２１７Ｂにおける電界集中によるものと想像される。
これに対して、この実施形態のＧａＮ系のＨＦＥＴの高温逆バイアス試験による不良率は、９．９％であり、上記比較例の不良率１７．３％に比べて７％以上向上していた。一方、この実施形態のスクリーニング試験結果は、６８．８％であり、上記比較例と同等であった。
したがって、この第１実施形態によれば、上記高温逆バイアス試験を行ったときのＨＦＥＴの不良を抑制できることが判明した。その理由は、本実施形態によれば、ドレイン電極１１の端１１Ａ，１１Ｂと第２コンタクト部１５ａの端１７Ａ，１７Ｂとの間の距離Ｘがソース電極１２の端１２Ａ，１２Ｂと第１コンタクト部２０ａの端１８Ａ，１８Ｂとの間の距離Ｙよりも長いという構成により、ドレイン電極１１の端１１Ａ,１１Ｂおよび第２コンタクト部１５ａの端１７Ａ，１７Ｂにおける電界集中を緩和できるからであると想像される。
特に、この第１実施形態では、フィンガー状のドレイン電極１１およびソース電極１２を複数備える。したがって、第２コンタクト部１５ａの端１７Ａ，１７Ｂで素子破壊や劣化が発生するのを著しく抑制でき、信頼性を向上できる。
また、この第１実施形態では、ソース電極１２上に第１コンタクト部２０ａを介して電気的に接続されたソース配線２０を配置している。したがって、このような立体的構造によって、チップ面積の縮小を図れる。
また、この第１実施形態では、ゲート電極１３はドレイン電極１１の長手方向の両側の端１１Ａ，１１Ｂを囲むように延在している。したがって、オフ耐圧試験時にドレイン電極１１の端１１Ａ，１１Ｂへの電界の集中を抑制でき、静的なオフ耐圧の向上を図れる。
(第２実施形態)
次に、本発明の第２実施形態のＧａＮ系のＨＦＥＴを説明する。
図７は、上記第２実施形態のＧａＮ系のＨＦＥＴの電極構造を模式的に示す平面図である。
この第２実施形態のＧａＮ系のＨＦＥＴでは、図７に示すように、ドレイン電極６１の長手方向の端６１Ａ，６１Ｂと第２コンタクト部６５ａの長手方向の端６７Ａ，６７Ｂとの間の距離Ｘは、ソース電極６２の長手方向の端６２Ａ，６２Ｂと第１コンタクト部７０ａの長手方向の端６８Ａ，６８Ｂとの間の距離Ｙよりも長い。しかし、ソース電極６２の長手方向の端６２Ａ，６２Ｂから上記長手方向と直交する短手方向に伸ばした仮想線Ｍ１，Ｍ２がドレイン電極６１の端６１Ａ，６１Ｂと接している。つまり、ソース電極６２の端６２Ａ，６２Ｂの長手方向における位置が、ドレイン電極６１の端６１Ａ，６１Ｂの長手方向における位置とそれぞれ一致している点だけが、第１実施形態と異なる。
この第２実施形態のＧａＮ系のＨＦＥＴの高温逆バイアス試験結果は、上記第１実施形態のＧａＮ系のＨＦＥＴと同等に向上し、図４に示す比較例の不良率１７．３％に比べて、７％以上向上していた。
したがって、本実施形態によれば、第１の実施形態と同様に、第２コンタクト部１５ａの端１７Ａ，１７Ｂで素子破壊や劣化が発生するのを著しく抑制でき、信頼性を向上できる。
なお、上記第１，第２実施形態において、フィンガー状のドレイン電極１１，６１を２本備え、フィンガー状のソース電極１２，６２を３本備えたが、フィンガー状のドレイン電極を３本備え、フィンガー状のソース電極を４本備えてもよい。このとき、４本のソース電極は、ドレイン電極の配列方向にドレイン電極と交互に配置してもよい。また、フィンガー状のドレイン電極を１本備え、フィンガー状のソース電極を２本備えてもよく、フィンガー状のドレイン電極を４本以上備え、フィンガー状のソース電極を５本以上備えて、ドレイン電極とソース電極を上記配列方向に交互に配置してもよい。
また、上記第１，第２実施形態では、ゲート電極１３が各フィンガー状のドレイン電極１１を環状に取り囲む構造としたが、湾曲部１３Ｂは有していなくてもよい。
また、上記第１実施形態では、各ソース電極１２は、長手方向において、各ドレイン電極１１の長手方向の端１１Ａと、端１１Ｂとの間に位置しているとしたが、ソース電極は、長手方向において、ドレイン電極の長手方向の両端の間に位置していなくてもよい。また、ソース電極の一部が、長手方向において、ドレイン電極の長手方向の両端の間に位置していてもよい。すなわち、ソース電極の長手方向の一方の端だけが、長手方向において、ドレイン電極の長手方向の両端の間に位置していてもよい。
また、上記第１，２実施形態において、基板１をＳｉ基板としたが、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、Ｇａ系半導体からなる基板上にＧａ系半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。また、アンドープＧａＮ層とアンドープＡｌＧａＮ層との間に、ＡｌＮで作製したヘテロ改善層を形成してもよい。また、上記アンドープＡｌＧａＮ層上にＧａＮキャップ層を形成してもよい。
また、上記第１，第２実施形態では、アンドープＧａＮ層２に達するリセスを形成し、このリセスにドレイン電極１１，６１とソース電極１２，６２をオーミック電極として形成したが、上記リセスを形成せずに上記アンドープＧａＮ層上のアンドープＡｌＧａＮ層上にドレイン電極とソース電極を形成し、アンドープＡｌＧａＮ層の層厚を薄くすることでドレイン電極とソース電極がオーミック電極になるようにしてもよい。また、ドレイン電極とソース電極がオーミック電極にするために、イオン注入を行ってもよい。
また、上記第１，第２実施形態では、ゲート電極１３をＷＮ／Ｗで作製したが、ＴｉＮで作製してもよい。また、ゲート電極をＴｉ／ＡｕやＮｉ／Ａｕで作製してもよい。
また、上記第１，第２実施形態では、ドレイン電極１１，６１とソース電極１２，６２は、Ｔｉ／Ａｌ／ＴｉＮ電極としたが、Ｔｉ／Ａｌ電極としてもよく、Ｈｆ／Ａｌ電極としてもよく、Ｔｉ／ＡｌＣｕ／ＴｉＮ電極としてもよい。また、上記ドレイン電極およびソース電極としては、Ｔｉ／ＡｌまたはＨｆ／Ａｌ上にＮｉ／Ａｕを積層したものとしてもよく、Ｔｉ／ＡｌまたはＨｆ／Ａｌ上にＰｔ／Ａｕを積層したものとしてもよく、Ｔｉ／ＡｌまたはＨｆ／Ａｌ上にＡｕを積層したものとしてもよい。
また、上記第１，第２実施形態では、第１コンタクト部２０ａ，７０ａはソース配線２０の一部であったが、第１コンタクト部とソース配線とを別体としてもよい。また、第２コンタクト部１５ａ，７０ａがドレイン配線１５の一部であったが、第２コンタクト部とドレイン配線とを別体としてもよい。
また、上記第１，第２実施形態では、保護膜７をＳｉＮで作製したが、ＳｉＯ２，Ａｌ２Ｏ３などで作製してもよく、ＳｉＮ膜上にＳｉＯ２膜を積層した積層膜としてもよい。
また、上記第１，第２実施形態では、保護膜７の膜厚は、１５０ｎｍとしたが、２０ｎｍ〜２５０ｎｍの範囲で設定してもよい。
また、上記第１，第２実施形態では、層間絶縁膜８をＳｉＯ２で作製したが、ＳｉＮ，ＳＯＧ(Spin On Glass)，ＢＰＳＧ(Boron Phosphorous Silicate Glass)，またはポリイミドなどの絶縁材料を用いてもよい。
また、本発明の電界効果トランジスタにおけるＧａＮ系積層体５は、ＡlＸＩｎＹＧａ１−Ｘ−ＹＮ(Ｘ≧０、Ｙ≧０、０≦Ｘ＋Ｙ＜１)で表されるＧａＮ系半導体層を含むものでもよい。すなわち、ＧａＮ系積層体は、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ等を含むものでもよい。
また、上記第１，第２実施形態では、ノーマリオンタイプのＨＦＥＴについて説明したがノーマリオフタイプでも同様の効果が得られる。また、ショットキーゲートで説明したが絶縁ゲート構造でも構わない。
本発明の具体的な実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々変更して実施することができる。
本発明のヘテロ接合電界効果トランジスタは、
ヘテロ接合を有するＧａＮ系積層体５と、
上記ＧａＮ系積層体５上にフィンガー状に互いに平行に形成された複数のドレイン電極１１，６１と、
上記ＧａＮ系積層体５上に、上記複数のドレイン電極１１，６１の配列方向に上記複数のドレイン電極１１，６１と交互に配列するように、フィンガー状に互いに平行に形成された複数のソース電極１２，６２と、
平面視において、上記ドレイン電極１１，６１と上記ソース電極１２，６２との間にそれぞれ形成されたゲート電極１３と、
上記ＧａＮ系積層体５上に、上記ソース電極１２，６２、上記ドレイン電極１１，６１、および上記ゲート電極１３を覆うように形成された層間絶縁膜８と、
上記各ソース電極１２，６２の少なくとも一部の領域上、かつ、上記層間絶縁膜８に形成され、上記ソース電極１２，６２の長手方向に延在している第１コンタクト部２０ａ，７０ａと、
上記各ドレイン電極１１，６１の少なくとも一部の領域上、かつ、上記層間絶縁膜８に形成され、上記ドレイン電極１１，６１の長手方向に延在している第２コンタクト部１５ａ，６５ａと、
を備え、
上記第１コンタクト部２０ａ，７０ａの長手方向の長さは、上記ソース電極１２，６２の長手方向の長さよりも短く、
上記第２コンタクト部１５ａ，６５ａの長手方向の長さは、上記ドレイン電極１１，６１の長手方向の長さよりも短く、
上記各ドレイン電極１１，６１において、上記第２コンタクト部１５ａ，６５ａの端１７Ａ，１７Ｂ，６７Ａ，６７Ｂから上記第２コンタクト部１５ａ，６５ａより外側の上記ドレイン電極１１，６１の端１１Ａ，１１Ｂ，６１Ａ，６１Ｂまでの距離Ｘは、上記第１コンタクト部２０ａ，７０ａの端１８Ａ，１８Ｂ，６８Ａ，６８Ｂから上記第１コンタクト部２０ａ，７０ａより外側の上記ソース電極１２，６２の端１２Ａ，１２Ｂ，６２Ａ，６２Ｂまでのそれぞれの距離Ｙよりも長いことを特徴としている。
本発明のヘテロ接合電界効果トランジスタによれば、ドレイン電極１１，６１の端１１Ａ，１１Ｂ，６１Ａ，６１Ｂと第２コンタクト部１５ａ，６５ａの端１７Ａ，１７Ｂ，６７Ａ，６７Ｂとの間の距離Ｘが、ソース電極１２，６２の端１２Ａ，１２Ｂ，６２Ａ，６２Ｂと第１コンタクト部２０ａ，７０ａの端１８Ａ，１８Ｂ，６８Ａ，６８Ｂとの間の距離Ｙよりも長い。このため、高温逆バイアス試験を行った場合、第２コンタクト部１５ａ，６５ａの端１７Ａ，１７Ｂ，６７Ａ，６７Ｂでの電界集中を緩和できる。また、フィンガー状のドレイン電極１１，６１およびソース電極１２，６２が複数設けられている。したがって、第２コンタクト部１５ａ，６５ａの端１７Ａ，１７Ｂ，６７Ａ，６７Ｂで素子破壊や劣化が発生するのを著しく抑制でき、信頼性を向上できる。
また、一実施形態のヘテロ接合電界効果トランジスタでは、
上記層間絶縁膜８上に形成され、上記ソース電極１２，６２に上記第１コンタクト部２０ａ，７０ａを介して電気的に接続されたソース配線２０を備える。
上記実施形態によれば、層間絶縁膜８上に形成され、ソース電極１２，６２に第１コンタクト部２０ａ，７０ａを介して電気的に接続されたソース配線２０を配置している立体的構造によって、チップ面積の縮小を図れる。
また、一実施形態のヘテロ接合電界効果トランジスタでは、
上記ゲート電極１３は、平面視において、上記ドレイン電極１１，６１と上記ソース電極１２，６２との間で上記ドレイン電極１１，６１の長手方向に延在していると共に、上記ドレイン電極１１，６１の長手方向の両側の端１１Ａ，１１Ｂ，６１Ａ，６１Ｂを囲むように延在している。
上記実施形態によれば、ゲート電極１３がドレイン電極１１，６１の長手方向の両側の端１１Ａ，１１Ｂ，６１Ａ，６１Ｂを囲むように延在しているので、オフ耐圧試験時にドレイン電極１１，６１の端１１Ａ，１１Ｂへの電界の集中を抑制でき、静的なオフ耐圧の向上を図れる。
１ Ｓｉ基板
２ アンドープＧａＮ層
３ アンドープＡｌＧａＮ層
５ ＧａＮ系積層体
６ ２ＤＥＧ(２次元電子ガス)
７ 保護膜
８ 層間絶縁膜
１１,６１ ドレイン電極
１１Ａ,１１Ｂ,６１Ａ,６１Ｂ 端
１２,６２ ソース電極
１２Ａ,１２Ｂ,６２Ａ,６２Ｂ 端
１３ ゲート電極
１３Ａ 長手方向延在部
１３Ｂ，１３Ｃ 湾曲部
１３Ｄ 枝部
１３Ｅ 連接部
１５ ドレイン配線
１５ａ，６５ａ 第２コンタクト部
１７,１８,１９ コンタクトホール
１７Ａ，１７Ｂ，６７Ａ，６７Ｂ 端
１８Ａ，１８Ｂ，６８Ａ，６８Ｂ 端
２０ ソース配線
２０ａ，７０ａ 第１コンタクト部
Ｘ，Ｙ 距離

Claims (3)

  1. ヘテロ接合を有するＧａＮ系積層体（５）と、
    上記ＧａＮ系積層体（５）上にフィンガー状に互いに平行に形成された複数のドレイン電極（１１，６１）と、
    上記ＧａＮ系積層体（５）上に、上記複数のドレイン電極（１１，６１）の配列方向に上記複数のドレイン電極（１１，６１）と交互に配列するように、フィンガー状に互いに平行に形成された複数のソース電極（１２，６２）と、
    平面視において、上記ドレイン電極（１１，６１）と上記ソース電極（１２，６２）との間にそれぞれ形成されたゲート電極（１３）と、
    上記ＧａＮ系積層体（５）上に、上記ソース電極（１２，６２）、上記ドレイン電極（１１，６１）、および上記ゲート電極（１３）を覆うように形成された層間絶縁膜（８）と、
    上記各ソース電極（１２，６２）の少なくとも一部の領域上、かつ、上記層間絶縁膜（８）に形成され、上記ソース電極（１２，６２）の長手方向に延在している第１コンタクト部（２０ａ，７０ａ）と、
    上記各ドレイン電極（１１，６１）の少なくとも一部の領域上、かつ、上記層間絶縁膜（８）に形成され、上記ドレイン電極（１１，６１）の長手方向に延在している第２コンタクト部（１５ａ，６５ａ）と、
    を備え、
    上記第１コンタクト部（２０ａ，７０ａ）の長手方向の長さは、上記ソース電極（１２，６２）の長手方向の長さよりも短く、
    上記第２コンタクト部（１５ａ，６５ａ）の長手方向の長さは、上記ドレイン電極（１１，６１）の長手方向の長さよりも短く、
    上記各ドレイン電極（１１，６１）において、上記第２コンタクト部（１５ａ，６５ａ）の端（１７Ａ，１７Ｂ，６７Ａ，６７Ｂ）から上記第２コンタクト部（１５ａ，６５ａ）より外側の上記ドレイン電極（１１，６１）の端（１１Ａ，１１Ｂ，６１Ａ，６１Ｂ）までの距離Ｘは、上記第１コンタクト部（２０ａ，７０ａ）の端（１８Ａ，１８Ｂ，６８Ａ，６８Ｂ）から上記第１コンタクト部（２０ａ，７０ａ）より外側の上記ソース電極（１２，６２）の端（１２Ａ，１２Ｂ，６２Ａ，６２Ｂ）までのそれぞれの距離Ｙよりも長く、
    上記第２コンタクト部（１５ａ，６５ａ）の長手方向の長さは、上記第１コンタクト部（２０ａ，７０ａ）の長手方向の長さよりも短く、
    上記第２コンタクト部（１５ａ，６５ａ）は、上記第１コンタクト部（２０ａ，７０ａ）の長手方向において、上記第１コンタクト部（２０ａ，７０ａ）の両端（１８Ａ，１８Ｂ，６８Ａ，６８Ｂ）の間に位置し、
    上記ソース電極（１２，６２）の長手方向の長さ（Ｌ２）は、上記ドレイン電極（１１，６１）の長手方向の長さ（Ｌ１）よりも短く、
    上記ソース電極（１２，６２）は、上記ドレイン電極（１１，６１）の長手方向において、上記ドレイン電極（１１，６１）の両端（１１Ａ，１１Ｂ，６１Ａ，６１Ｂ）の間に位置していることを特徴とするヘテロ接合電界効果トランジスタ。
  2. 請求項１に記載のヘテロ接合電界効果トランジスタにおいて、
    上記層間絶縁膜（８）上に形成され、上記ソース電極（１２，６２）に上記第１コンタクト部（２０ａ，７０ａ）を介して電気的に接続されたソース配線（２０）を備えることを特徴とするヘテロ接合電界効果トランジスタ。
  3. 請求項１または２に記載のヘテロ接合電界効果トランジスタにおいて、
    上記ゲート電極（１３）は、
    平面視において、上記ドレイン電極（１１，６１）と上記ソース電極（１２，６２）との間で上記ドレイン電極（１１，６１）の長手方向に延在していると共に、上記ドレイン電極（１１，６１）の長手方向の両側の端（１１Ａ，１１Ｂ，６１Ａ，６１Ｂ）を囲むように延在していることを特徴とするヘテロ接合電界効果トランジスタ。
JP2015522580A 2013-06-13 2014-02-28 ヘテロ接合電界効果トランジスタ Active JP5948500B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013124546 2013-06-13
JP2013124546 2013-06-13
PCT/JP2014/055016 WO2014199671A1 (ja) 2013-06-13 2014-02-28 ヘテロ接合電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP5948500B2 true JP5948500B2 (ja) 2016-07-06
JPWO2014199671A1 JPWO2014199671A1 (ja) 2017-02-23

Family

ID=52021978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015522580A Active JP5948500B2 (ja) 2013-06-13 2014-02-28 ヘテロ接合電界効果トランジスタ

Country Status (4)

Country Link
US (1) US9461158B2 (ja)
JP (1) JP5948500B2 (ja)
CN (1) CN105264650B (ja)
WO (1) WO2014199671A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882041B1 (en) * 2016-11-17 2018-01-30 Texas Instruments Incorporated HEMT having conduction barrier between drain fingertip and source
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
JP2018142664A (ja) * 2017-02-28 2018-09-13 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US10545055B2 (en) 2017-06-13 2020-01-28 Semiconductor Components Industries, Llc Electronic device including a temperature sensor
US11791388B2 (en) * 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
US20220068708A1 (en) * 2020-08-26 2022-03-03 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018961A (ja) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd 半導体装置
JP2012023210A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Ind Ltd 半導体装置
JP2012238808A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ
JP2012248588A (ja) * 2011-05-26 2012-12-13 Renesas Electronics Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2007294769A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP2010147349A (ja) 2008-12-19 2010-07-01 Advantest Corp 半導体装置、半導体装置の製造方法およびスイッチ回路
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
US8319256B2 (en) * 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
WO2012043334A1 (ja) * 2010-10-01 2012-04-05 シャープ株式会社 窒化物半導体装置
US9379231B2 (en) * 2012-02-17 2016-06-28 Infineon Technologies Americas Corp. Transistor having increased breakdown voltage
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6083548B2 (ja) * 2013-04-23 2017-02-22 パナソニックＩｐマネジメント株式会社 窒化物半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018961A (ja) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd 半導体装置
JP2012023210A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Ind Ltd 半導体装置
JP2012238808A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ
JP2012248588A (ja) * 2011-05-26 2012-12-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
WO2014199671A1 (ja) 2014-12-18
CN105264650A (zh) 2016-01-20
CN105264650B (zh) 2017-10-31
JPWO2014199671A1 (ja) 2017-02-23
US20160079404A1 (en) 2016-03-17
US9461158B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
US11699751B2 (en) Semiconductor device
JP5649347B2 (ja) 半導体装置
JP5948500B2 (ja) ヘテロ接合電界効果トランジスタ
US9754932B2 (en) Semiconductor device
JP5712516B2 (ja) 半導体装置
JP6220188B2 (ja) 半導体装置
US20170352753A1 (en) Field-effect transistor
US20170345920A1 (en) Field-effect transistor
JP2012028579A (ja) 半導体装置
JP6584987B2 (ja) 半導体装置
JP2016139718A (ja) 半導体装置
US9722067B2 (en) Semiconductor device
WO2012157480A1 (ja) 電界効果トランジスタ
WO2012144100A1 (ja) 窒化物系半導体装置
JP5629736B2 (ja) 電界効果トランジスタ
JP2013172108A (ja) 半導体装置およびその製造方法
CN106373996B (zh) 半导体装置
JP2015038935A (ja) 窒化物半導体装置
JP2015082605A (ja) 窒化物半導体装置
US20150171203A1 (en) Field-effect transistor
JP2011142182A (ja) 電界効果トランジスタ
JP5604490B2 (ja) 電界効果トランジスタ
JP2015002330A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5948500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250