JP5946771B2 - 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 - Google Patents
半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 Download PDFInfo
- Publication number
- JP5946771B2 JP5946771B2 JP2012544571A JP2012544571A JP5946771B2 JP 5946771 B2 JP5946771 B2 JP 5946771B2 JP 2012544571 A JP2012544571 A JP 2012544571A JP 2012544571 A JP2012544571 A JP 2012544571A JP 5946771 B2 JP5946771 B2 JP 5946771B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- iii
- islands
- stress
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000004767 nitrides Chemical class 0.000 title claims description 58
- 239000000758 substrate Substances 0.000 title claims description 57
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 229910002601 GaN Inorganic materials 0.000 title claims description 24
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 claims description 7
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
Claims (17)
- 方法であって、
基板の上に、前記基板上に引っ張り応力を有する1つ又は複数のIII族窒化物アイランドを形成することと、
前記基板の上に、前記基板上に圧縮応力を有する圧縮応力補償スタックを形成することと、
前記応力補償スタックからの前記圧縮応力を用いて、前記1つ又は複数のIII族窒化物アイランドからの前記引っ張り応力を少なくとも部分的に相殺することと、
を含み、
前記応力補償スタックを形成することが、前記基板の上に1つ又は複数の酸化物層と1つ又は複数の窒化物層とを形成することを含み、
前記1つ又は複数の酸化物層が圧縮応力を有し、前記1つ又は複数の窒化物層が引っ張り応力を有し、前記酸化物層と窒化物層とが共同で圧縮応力を有する、方法。 - 請求項1に記載の方法であって、
前記酸化物層の厚み及び窒化物層の厚みが、
III族窒化物アイランドの数と、
隣接するIII族窒化物アイランド間の距離と、
前記基板の総面積に対する前記III族窒化物アイランドの面積の比と、
の少なくとも1つに基づいて選択される、方法。 - 請求項1に記載の方法であって、
前記応力補償スタックに1つ又は複数の開口を形成することを更に含み、
前記1つ又は複数のIII族窒化物アイランドを形成することが、前記応力補償スタックの前記1つ又は複数の開口内に前記1つ又は複数のIII族窒化物アイランドを形成することを含む、方法。 - 請求項3に記載の方法であって、
前記1つ又は複数の開口内に前記1つ又は複数のIII族窒化物アイランドを形成することが、前記複数の開口内に前記1つ又は複数のIII族窒化物アイランドを選択的に形成することを含む、方法。 - 請求項1に記載の方法であって、
前記1つ又は複数のIII族窒化物アイランドを形成することが、III族窒化物エピタキシャル層を形成することを含む、方法。 - 請求項5に記載の方法であって、
前記III族窒化物エピタキシャル層が、ガリウム窒化物と、アルミニウムガリウム窒化物と、インジウムアルミニウム窒化物と、インジウムアルミニウムガリウム窒化物と、アルミニウム窒化物と、インジウム窒化物と、インジウムガリウム窒化物との少なくとも1つを含む、方法。 - 請求項1に記載の方法であって、
前記1つ又は複数のIII族窒化物アイランドの各々が3.5μmより大きい厚みを有する、方法。 - 装置であって、
基板と、
前記基板の上の応力補償スタックであって、前記基板上に圧縮応力を有する、前記応力補償スタックと、
前記基板の上のかつ前記応力補償スタック内の1つ又は複数のIII族窒化物アイランドであって、前記基板上に引っ張り応力を有する、前記1つ又は複数のIII族窒化物アイランドと、
を含み、
前記装置が、前記応力補償スタックからの前記圧縮応力が前記1つ又は複数のIII族窒化物アイランドからの前記引っ張り応力を少なくとも部分的に相殺するように、構成され、
前記応力補償スタックが、1つ又は複数の酸化物層と1つ又は複数の窒化物層とを含み、
前記1つ又は複数の酸化物層が圧縮応力を有し、前記1つ又は複数の窒化物層が引っ張り応力を有し、前記酸化物層と窒化物層とが共同で圧縮応力を有する、装置。 - 請求項8に記載の装置であって、
前記酸化物層の厚み及び窒化物層の厚みが、
III族窒化物アイランドの数と、
隣接するIII族窒化物アイランド間の距離と、
前記基板の総面積に対する前記III族窒化物アイランドの面積の比と、
の少なくとも1つに基づいて選択される、装置。 - 請求項8に記載の装置であって、
前記1つ又は複数の酸化物層が二酸化シリコンを含み、前記1つ又は複数の窒化物層が窒化珪素を含む、装置。 - 請求項8に記載の装置であって、
前記1つ又は複数のIII族窒化物アイランドが選択的III族窒化物エピタキシャル層を含む、装置。 - 請求項11に記載の装置であって、
前記III族窒化物エピタキシャル層が、ガリウム窒化物と、アルミニウムガリウム窒化物と、インジウムアルミニウム窒化物と、インジウムアルミニウムガリウム窒化物と、アルミニウム窒化物と、インジウム窒化物と、インジウムガリウム窒化物との少なくとも1つを含む、装置。 - 請求項8に記載の装置であって、
前記1つ又は複数のIII族窒化物アイランドの各々が3.5μmより大きい厚みを有する、装置。 - 基板の上の応力補償スタックであって、前記基板上に圧縮応力を有する、前記応力補償スタックと、
前記基板の上のかつ前記応力補償スタック内の1つ又は複数のIII族窒化物アイランドであって、前記基板上に引っ張り応力を有する、前記1つ又は複数のIII族窒化物アイランドと、
前記1つ又は複数のIII族窒化物アイランドの中又はその上の1つ又は複数のIII族窒化物集積回路デバイスと、
を含む半導体構造を含む、半導体デバイスであって、
前記半導体構造が、前記応力補償スタックからの前記圧縮応力が前記1つ又は複数のIII族窒化物アイランドからの前記引っ張り応力を少なくとも部分的に相殺するように、構成され、
前記応力補償スタックが、1つ又は複数の酸化物層と1つ又は複数の窒化物層とを含み、
前記1つ又は複数の酸化物層が圧縮応力を有し、前記1つ又は複数の窒化物層が引っ張り応力を有し、前記酸化物層と窒化物層とが共同で圧縮応力を有する、半導体デバイス。 - 請求項14に記載の半導体デバイスであって、
前記1つ又は複数のIII族窒化物アイランドが選択的III族窒化物エピタキシャル層を含む、半導体デバイス。 - 請求項14に記載の半導体デバイスであって、
前記1つ又は複数のIII族窒化物アイランドの各々が3.5μmより大きい厚みを有する、半導体デバイス。 - 請求項14に記載の半導体デバイスであって、
前記1つ又は複数のIII族窒化物集積回路デバイスが、III族窒化物電界効果トランジスタ(FET)とIII族窒化物高電子移動度トランジスタ(HEMT)との少なくとも1つを含む、半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28431209P | 2009-12-16 | 2009-12-16 | |
US61/284,312 | 2009-12-16 | ||
PCT/US2010/058296 WO2011084269A2 (en) | 2009-12-16 | 2010-11-30 | Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013514661A JP2013514661A (ja) | 2013-04-25 |
JP5946771B2 true JP5946771B2 (ja) | 2016-07-06 |
Family
ID=44141980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012544571A Active JP5946771B2 (ja) | 2009-12-16 | 2010-11-30 | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8723296B2 (ja) |
JP (1) | JP5946771B2 (ja) |
CN (1) | CN102549729B (ja) |
TW (1) | TW201133561A (ja) |
WO (1) | WO2011084269A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102660539B1 (ko) | 2017-06-02 | 2024-04-24 | 에이에스엠 아이피 홀딩 비.브이. | 저온 반도체 층 및 관련된 반도체 소자 구조를 형성하는 방법 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012203421A1 (de) * | 2012-03-05 | 2013-09-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement mit einer orientierten Schicht undVerfahren zu seiner Herstellung |
CN103320764B (zh) * | 2013-06-14 | 2015-10-21 | 西安电子科技大学 | 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法 |
EP2869331A1 (en) * | 2013-10-29 | 2015-05-06 | IMEC vzw | Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate |
US9412830B2 (en) | 2014-04-17 | 2016-08-09 | Fujitsu Limited | Semiconductor device and method of manufacturing semiconductor device |
DE102015209889B4 (de) | 2015-05-29 | 2018-12-06 | Siltronic Ag | Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung |
EP3314658A4 (en) | 2015-06-26 | 2019-06-26 | INTEL Corporation | GAN DEVICES ON MODIFIED SILICON SUBSTRATES |
US10818611B2 (en) | 2015-07-01 | 2020-10-27 | Ii-Vi Delaware, Inc. | Stress relief in semiconductor wafers |
JP6795123B1 (ja) * | 2019-10-23 | 2020-12-02 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
US11410937B2 (en) | 2020-03-06 | 2022-08-09 | Raytheon Company | Semiconductor device with aluminum nitride anti-deflection layer |
CN112467514B (zh) * | 2020-11-10 | 2022-04-12 | 华中科技大学 | 一种宽工作温度范围的分布反馈半导体激光器 |
US12002773B2 (en) | 2021-03-03 | 2024-06-04 | Raytheon Company | Hybrid pocket post and tailored via dielectric for 3D-integrated electrical device |
US11894477B2 (en) * | 2021-05-17 | 2024-02-06 | Raytheon Company | Electrical device with stress buffer layer and stress compensation layer |
US11851785B2 (en) | 2021-05-21 | 2023-12-26 | Raytheon Company | Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5783025A (en) * | 1980-11-11 | 1982-05-24 | Fujitsu Ltd | Manufacture of semiconductor substrate |
US4400411A (en) * | 1982-07-19 | 1983-08-23 | The United States Of America As Represented By The Secretary Of The Air Force | Technique of silicon epitaxial refill |
US4507158A (en) * | 1983-08-12 | 1985-03-26 | Hewlett-Packard Co. | Trench isolated transistors in semiconductor films |
JP2506733B2 (ja) * | 1987-03-18 | 1996-06-12 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JPS6420629A (en) * | 1987-07-16 | 1989-01-24 | Nec Corp | Compound semiconductor integrated circuit device |
JP2976442B2 (ja) * | 1989-06-22 | 1999-11-10 | ソニー株式会社 | 絶縁膜の形成方法 |
JP3352712B2 (ja) | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
JPH06318548A (ja) * | 1993-05-10 | 1994-11-15 | Oki Electric Ind Co Ltd | Si基板上へのGaAs層形成方法 |
JPH10135140A (ja) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 |
JP3257442B2 (ja) | 1997-04-09 | 2002-02-18 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
JP3841537B2 (ja) * | 1997-12-22 | 2006-11-01 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体及びその製造方法 |
JP2000269142A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 窒化ガリウムエピタキシャル層の形成方法及び発光素子 |
TW426940B (en) * | 1999-07-30 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of MOS field effect transistor |
TW518767B (en) | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
US6649287B2 (en) | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
JP2003142728A (ja) | 2001-11-02 | 2003-05-16 | Sharp Corp | 半導体発光素子の製造方法 |
JP2003224072A (ja) * | 2002-01-29 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 半導体構造物およびその製造方法 |
JP3968566B2 (ja) | 2002-03-26 | 2007-08-29 | 日立電線株式会社 | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
US7399684B2 (en) | 2002-07-11 | 2008-07-15 | University College Cork - National University Of Ireland, Cork | Defect reduction in semiconductor materials |
US6828211B2 (en) * | 2002-10-01 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control |
US7329923B2 (en) * | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
JP4118774B2 (ja) * | 2003-09-18 | 2008-07-16 | 株式会社東芝 | 薄膜積層体及びその製造方法 |
DE102005005327A1 (de) * | 2004-05-17 | 2005-12-15 | Infineon Technologies Ag | Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung |
JP4102334B2 (ja) * | 2004-06-16 | 2008-06-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6991998B2 (en) * | 2004-07-02 | 2006-01-31 | International Business Machines Corporation | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer |
US7355215B2 (en) * | 2004-12-06 | 2008-04-08 | Cree, Inc. | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies |
US7262087B2 (en) * | 2004-12-14 | 2007-08-28 | International Business Machines Corporation | Dual stressed SOI substrates |
KR101316947B1 (ko) | 2005-11-01 | 2013-10-15 | 메사추세츠 인스티튜트 오브 테크놀로지 | 모놀리식 집적 반도체 재료 및 소자 |
JP4939038B2 (ja) | 2005-11-09 | 2012-05-23 | 日立電線株式会社 | Iii族窒化物半導体基板 |
DE102005063108A1 (de) * | 2005-12-30 | 2007-07-12 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung eines Isolationsgrabens als eine Spannungsquelle für die Verformungsverfahrenstechnik |
JP4908886B2 (ja) * | 2006-03-23 | 2012-04-04 | 日本電信電話株式会社 | 半導体装置 |
TW200802606A (en) * | 2006-06-22 | 2008-01-01 | Univ Nat Central | Monolithic GaN material and method for producing substrate therefrom |
JP5383974B2 (ja) * | 2006-12-27 | 2014-01-08 | 住友電工デバイス・イノベーション株式会社 | 半導体基板および半導体装置 |
US20080296616A1 (en) * | 2007-06-04 | 2008-12-04 | Sharp Laboratories Of America, Inc. | Gallium nitride-on-silicon nanoscale patterned interface |
US20080296625A1 (en) | 2007-06-04 | 2008-12-04 | Sharp Laboratories Of America Inc. | Gallium nitride-on-silicon multilayered interface |
US7598108B2 (en) | 2007-07-06 | 2009-10-06 | Sharp Laboratories Of America, Inc. | Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers |
CN101743618B (zh) | 2007-07-26 | 2012-11-21 | 硅绝缘体技术有限公司 | 外延方法和通过该方法生长的模板 |
JP5431667B2 (ja) | 2007-10-01 | 2014-03-05 | 富士電機株式会社 | 窒化ガリウム半導体装置 |
JP5192785B2 (ja) * | 2007-11-21 | 2013-05-08 | 新日本無線株式会社 | 窒化物半導体装置の製造方法 |
JP2009231561A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 |
-
2010
- 2010-11-30 CN CN201080042887.0A patent/CN102549729B/zh active Active
- 2010-11-30 US US12/927,947 patent/US8723296B2/en active Active
- 2010-11-30 WO PCT/US2010/058296 patent/WO2011084269A2/en active Application Filing
- 2010-11-30 JP JP2012544571A patent/JP5946771B2/ja active Active
- 2010-12-14 TW TW099143683A patent/TW201133561A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102660539B1 (ko) | 2017-06-02 | 2024-04-24 | 에이에스엠 아이피 홀딩 비.브이. | 저온 반도체 층 및 관련된 반도체 소자 구조를 형성하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW201133561A (en) | 2011-10-01 |
JP2013514661A (ja) | 2013-04-25 |
US8723296B2 (en) | 2014-05-13 |
WO2011084269A2 (en) | 2011-07-14 |
CN102549729B (zh) | 2015-01-07 |
WO2011084269A3 (en) | 2011-10-13 |
US20110140242A1 (en) | 2011-06-16 |
CN102549729A (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5946771B2 (ja) | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 | |
JP7273279B2 (ja) | ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 | |
US20090085065A1 (en) | Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal | |
JP5907686B2 (ja) | 大面積シリコン基板及びその他の基板上の多層iii族窒化物バッファの成長 | |
KR20110075053A (ko) | 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법 | |
JP6141627B2 (ja) | シリコン基板上にGaN層を形成する方法およびGaN基板 | |
JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
US20200027745A1 (en) | Control of current collapse in thin patterned gan | |
US20180315591A1 (en) | Hetero-integration of iii-n material on silicon | |
JP2019500755A (ja) | Iiia−n族デバイスのための非エッチ気体冷却エピタキシャルスタック | |
US11049943B2 (en) | Method for forming III-nitride semiconductor device and the III-nitride semiconductor device | |
WO2019194042A1 (ja) | トランジスタの製造方法 | |
JP2011171639A (ja) | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 | |
US20180254337A1 (en) | Semiconductor device | |
KR102668632B1 (ko) | 파워 트랜지스터의 제조 방법 및 그 제조 방법에 따라 제조되는 파워 트랜지스터 | |
WO2008121976A2 (en) | Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal | |
TW201740567A (zh) | 半導體結構及其製造方法 | |
JP2019192856A (ja) | 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法 | |
JP2011129828A (ja) | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150324 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5946771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |