JP5930767B2 - 電子デバイス、通信制御方法 - Google Patents
電子デバイス、通信制御方法 Download PDFInfo
- Publication number
- JP5930767B2 JP5930767B2 JP2012037261A JP2012037261A JP5930767B2 JP 5930767 B2 JP5930767 B2 JP 5930767B2 JP 2012037261 A JP2012037261 A JP 2012037261A JP 2012037261 A JP2012037261 A JP 2012037261A JP 5930767 B2 JP5930767 B2 JP 5930767B2
- Authority
- JP
- Japan
- Prior art keywords
- communication device
- data
- interface
- transmission
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 315
- 238000000034 method Methods 0.000 title claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 122
- 238000011144 upstream manufacturing Methods 0.000 claims description 33
- 230000004044 response Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 3
- 238000004886 process control Methods 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/70—Admission control; Resource allocation
- H04L47/82—Miscellaneous aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9005—Buffering arrangements using dynamic buffer space allocation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Description
特許文献2では、ホストコントローラに対して複数個の電子デバイスが直列接続された制御システムが開示される。各電子デバイスは、自デバイス宛でないパケットを受信した場合に、入力信号を切り替えて後段に接続された他の電子デバイスへ該パケットを中継する。
そのために、予め各電子デバイスが自発的な通信を開始するタイミングを規定する時分割通信により、データの衝突を防止する方法がある。しかしこのような時分割通信を行うと、実効通信レートが下がってしまうという問題がある。
図1は、本発明の電子デバイスの一例である通信デバイスを用いて構成された、シリアル通信路によりデータを送受信するシステムの構成図である。
このシステムは、各通信デバイス121、141の状態を監視するホストコントローラ101を備える。ホストコントローラ101は、各通信デバイス121、141に対して各種指示を与える動作の主体である。ホストコントローラ101には、シリアル通信によりデータを送受信する前段の通信デバイス121が直接接続される。通信デバイス121には、通信デバイス121を介してホストコントローラ101との間でデータを送受信する後段の通信デバイス141が接続される。なお、ホストコントローラ101もまた、電子デバイスの一例である。ホストコントローラ101と通信デバイス121、141との間で送受信されるデータには、パケットが用いられる。
通信デバイス121からデータを受信する場合には、受信データを受信ポート107により1bitずつサンプリングする。また、内蔵のシフトレジスタによって1バイトの受信データを受信完了したことをCPU102に通知する。CPU102は、ホストシリアルI/F105で受信したデータを読み取ることで、通信デバイス121からのデータを取得することができる。CPU102は、読み取ったデータをRAM104に保存する。
制御部122は、上流シリアルI/F125及び下流シリアルI/F128の通信状況を監視する。制御部122は、ホストコントローラ101に送信すべきデータを生成する。そのために生成されるデータは、送信先としてホストコントローラ101を指示する情報を含む。制御部122は、タイマ123からの送信要求を受けて、生成したデータを、上流シリアルI/F125を介してホストコントローラ101へ送信する。制御部122は、下流シリアルI/F128で受信したデータをデコードして、ポート131のデータの返信や、ポート131への所望の論理の出力等の処理を行う。
制御部142は、ホストコントローラ101に送信すべきデータを生成する。そのために生成されるデータは、送信先としてホストコントローラ101を指示する情報を含む。制御部122は、タイマ143からの送信要求を受けて、生成したデータを、後段シリアルI/F145を介して、例えばホストコントローラ101宛に送信する。また、制御部142は、後段シリアルI/F145で受信したデータをデコードして、ポート151のデータの返信や、ポート151への所望の論理の出力等の処理を行う。
パケットは、応答コマンドID204の後段に、データ部205を有する。データ部205は、例えば、通信デバイス121又は通信デバイス141からホストコントローラ101に対してポート情報の変化を通知する場合に、16bitのポートの二値検出情報を含む。
パケットは、データ部205の後段にチェックサム206を有する。チェックサム206は、パケットの誤り検出に用いられる値である。
本実施形態では、通信デバイス121及び通信デバイス14が、前述のように各々内蔵するタイマ123、143によって、任意のタイミングでパケットを送信可能である。これにより、通信デバイス121、141側の状態が変化した際の、ホストコントローラ101側での検知の応答性を高めている。
ホストコントローラ101が、通信デバイス121又は通信デバイス141からパケットを受信する処理の制御フローについて図5を用いて説明する。以下の説明において、「S」は処理ステップを表す。
CPU102は、送信元ID202が「01h」及び「02h」のいずれでもない場合には、不正なデータであるとして受信したパケットを破棄する(S303:N、S305:N、S307)。以上により、ホストコントローラ101によるパケットの受信に関する一連の処理が終了する。一連の処理の終了後に、ステップS301の処理に戻る。
前段の通信デバイス121がホストコントローラ101に対してデータの送信を行う処理の制御フローについて図6を用いて説明する。
自デバイス内の通信要求が無い場合に制御部122は、下流シリアルI/F128に対して通信要求、つまり後段の通信デバイス141からの通信要求、の有無を問い合わせる(S401:N、S403)。下流シリアルI/F128からの通信要求が有る場合に制御部122は、下流シリアルI/F128から受信したパケットを中継して、上流シリアルI/F125を介してホストコントローラ101に送信する(S403:Y、S404)。
下流シリアルI/F128からの通信要求も無い場合には、再度自デバイスの通信要求の有無を確認する状態に戻る(S403:N、S401)。
後段の通信デバイス141がホストコントローラ101に対して送信を行う処理の制御フローについて、図8を用いて説明する。後段の通信デバイス141が直接接続されているのは前段の通信デバイス121である。そのために、通信デバイス141は、ホストコントローラ101宛のパケットを、前段の通信デバイス121に対して送信する。この場合、送信先ID201は、図3に示すようにホストコントローラ101を示す「00h」である。
図9及び図10を参照して、図5〜図8の各制御フローにおけるパケットの送信タイミングについて説明する。
シリアル信号ライン701は、前段の通信デバイス121からホストコントローラ101に接続される。シリアル信号ライン701により、パケットが、通信デバイス121の上流送信ポート126から送信されて、ホストコントローラ101の受信ポート107で受信される。
シリアル信号ライン702は、後段の通信デバイス141から前段の通信デバイス12に接続される。シリアル信号ライン702により、パケットが、通信デバイス141の送信ポート146から送信され、通信デバイス121の下流受信ポート130で受信される。
シリアル信号ライン801は、シリアル信号ライン701と同様に、前段の通信デバイス121からホストコントローラ101に接続される。シリアル信号ライン802は、シリアル信号ライン702と同様に、後段の通信デバイス141から前段の通信デバイス12に接続される。
パケット806を受信した前段の通信デバイス121は、パケット806の送信先ID201が、ホストコントローラ101宛を示す「00h」であることを、図7のステップS503に従って確認する。送信先ID201は、パケット806のオフセットアドレス+0に格納されるデータ807に含まれる。通信デバイス121は、送信先ID201が「00h」であることを確認後に、パケット804を送信中であるために、タイミングS808で、バッファ124にパケット806を一時蓄積する。パケット804の送信終了後のタイミングS809に、通信デバイス121は、バッファ124に蓄積したパケット806を、順次中継送信パケット810として送信する。中継送信パケット810の内容は、パケット806と同一である。
Integrated Circuit)、マイクロプロセッサによって構成されるシステムに適用可能である。このシステムでは、前段の通信デバイスに対してさらに後段に通信デバイスを接続し、ホストコントローラから後段の通信デバイスを透過的に扱うために前段の通信デバイスが中継送信する接続形態を取る通信システムにおいて、利用が可能である。
Claims (9)
- 通信路の上流側に配置されている第1の通信装置と通信を行うための第1のインタフェースと、
前記通信路の下流側に配置されている第2の通信装置と通信を行うための第2のインタフェースと、
データを蓄積するバッファと、
前記第1の通信装置に送信するデータを生成する処理手段と、
前記第2のインタフェースを介した前記第2の通信装置からの受信時に、前記第1のインタフェースを介して前記第1の通信装置への送信を行っているか否かを判断する判断手段と、
前記第2の通信装置から受信する前記データは送信先の識別情報を含んでおり、
前記第2の通信装置から受信したデータの該識別情報により認識される送信先が前記第1の通信装置でない場合は、前記受信したデータを破棄し、該受信したデータを前記第1のインタフェースを用いて送信せず、
前記第2の通信装置から受信したデータの該識別情報により認識される送信先が前記第1の通信装置であり、かつ、前記判断手段が前記第1のインタフェースを介して前記第1の通信装置への送信を行っていると判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積して該送信の終了後に該バッファに蓄積される該受信したデータを前記第1の通信装置へ送信し、
前記第2の通信装置から受信したデータの該識別情報により認識される送信先が前記第1の通信装置であり、かつ、前記判断手段が前記第1のインタフェースを介して前記第1の通信装置への送信を行っていないと判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積せずに、前記第2のインタフェースを介して該受信したデータを、前記第1の通信装置へ送信する制御手段と、を有することを特徴とする、
電子デバイス。 - 前記制御手段は、前記バッファに前記第2の通信装置から受信したデータが蓄積されている場合に、前記処理手段で生成したデータと前記バッファに蓄積されているデータとを交互に前記第1の通信装置へ送信可能にすることを特徴とする、
請求項1記載の電子デバイス。 - 前記第2の通信装置から受信した前記データは、先頭に前記送信先の識別情報が記述されていることを特徴とする、
請求項1記載の電子デバイス。 - 通信路の上流側に配置されている第1の通信装置と通信を行うための第1のインタフェースと、
前記通信路の下流側に配置されている第2の通信装置と通信を行うための第2のインタフェースと、
データを蓄積するバッファと、
前記第1の通信装置に送信するデータを生成する処理手段と、
前記第2のインタフェースを介した前記第2の通信装置からの受信時に、前記第1のインタフェースを介して前記第1の通信装置への送信を行っているか否かを判断する判断手段と、
前記判断手段が前記第1のインタフェースを介して前記第1の通信装置への送信を行っていると判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積して該送信の終了後に該バッファに蓄積される該受信したデータを前記第1の通信装置へ送信し、前記判断手段が前記第1のインタフェースを介して前記第1の通信装置への送信を行っていないと判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積せずに、前記第2のインタフェースを介して該受信したデータを、前記第1の通信装置へ送信する制御手段と、
予め定めた時間間隔で送信要求を出力するタイマと、を備えており、
前記制御手段は、前記第1の通信装置への送信が可能である状態になると、前記送信要求の有無を確認し、前記送信要求が有る場合は前記処理手段で生成した前記データを前記第1の通信装置へ送信することを特徴とする、
電子デバイス。 - 前記第1のインタフェースは、前記第1の通信装置とシリアル通信を行い、
前記第2のインタフェースは、前記第2の通信装置とシリアル通信を行うことを特徴とする、
請求項1〜4のいずれか1項記載の電子デバイス。 - 前記シリアル通信は、送信線と受信線とからなる二線式のシリアル通信であることを特徴とする、
請求項5記載の電子デバイス。 - 通信路の上流側に配置されている第1の通信装置と通信を行うための第1のインタフェースと、前記通信路の下流側に配置されている第2の通信装置と通信を行うための第2のインタフェースと、データを蓄積するバッファと、を備えた電子デバイスで実行される方法であって、
前記第1の通信装置に送信するデータを生成するステップと、
前記第2のインタフェースを介した前記第2の通信装置からの受信時に、前記第1のインタフェースを介して前記第1の通信装置への送信を行っているか否かを判断するステップと、
前記第2の通信装置から送信先の識別情報を含む前記データを受信するステップと、
前記第2の通信装置から受信したデータの該識別情報により認識される送信先が前記第1の通信装置でない場合は、前記受信したデータを破棄し、該受信したデータを前記第1のインタフェースを用いて送信しないステップと、
前記第2の通信装置から受信したデータの該識別情報により認識される送信先が前記第1の通信装置であり、かつ、前記第1のインタフェースを介して前記第1の通信装置への送信を行っていると判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積して該送信の終了後に該バッファに蓄積された該受信したデータを前記第1の通信装置へ送信するステップと、
前記第2の通信装置から受信したデータの該識別情報により認識される送信先が前記第1の通信装置であり、かつ、前記第1のインタフェースを介して前記第1の通信装置への送信を行っていないと判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積せずに、前記第2のインタフェースを介して該受信したデータを、前記第1の通信装置へ送信するステップと、を含むことを特徴とする、
通信制御方法。 - 前記電子デバイスが、
前記第2の通信装置から、先頭に前記送信先の識別情報が記載されたデータを受信することを特徴とする、
請求項7記載の通信制御方法。 - 通信路の上流側に配置されている第1の通信装置と通信を行うための第1のインタフェースと、前記通信路の下流側に配置されている第2の通信装置と通信を行うための第2のインタフェースと、データを蓄積するバッファと、を備えた電子デバイスで実行される方法であって、
前記第1の通信装置に送信するデータを生成するステップと、
前記第2のインタフェースを介した前記第2の通信装置からの受信時に、前記第1のインタフェースを介して前記第1の通信装置への送信を行っているか否かを判断するステップと、
前記第1のインタフェースを介して前記第1の通信装置への送信を行っていると判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積し、該送信の終了後に該バッファに蓄積された該受信したデータを前記第1の通信装置へ送信するステップと、
前記第1のインタフェースを介して前記第1の通信装置への送信を行っていないと判断した場合は、前記第2の通信装置から受信したデータを前記バッファに蓄積せずに、前記第2のインタフェースを介して該受信したデータを、前記第1の通信装置へ送信するステップと、
予め定めた時間間隔で送信要求を出力するステップと、
前記第1の通信装置への送信が可能である状態になると、前記送信要求の有無を確認し、前記送信要求が有る場合に前記生成したデータを前記第1通信装置へ送信するステップと、を含むことを特徴とする、
通信制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012037261A JP5930767B2 (ja) | 2012-02-23 | 2012-02-23 | 電子デバイス、通信制御方法 |
US13/767,455 US8989203B2 (en) | 2012-02-23 | 2013-02-14 | Electronic device, communication control method, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012037261A JP5930767B2 (ja) | 2012-02-23 | 2012-02-23 | 電子デバイス、通信制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013172442A JP2013172442A (ja) | 2013-09-02 |
JP2013172442A5 JP2013172442A5 (ja) | 2015-03-05 |
JP5930767B2 true JP5930767B2 (ja) | 2016-06-08 |
Family
ID=49002823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012037261A Expired - Fee Related JP5930767B2 (ja) | 2012-02-23 | 2012-02-23 | 電子デバイス、通信制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8989203B2 (ja) |
JP (1) | JP5930767B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9866491B2 (en) * | 2013-12-20 | 2018-01-09 | Nxp Usa, Inc. | Method and system for avoiding new flow packet flood from data plane to control plane of a network device |
US9910733B2 (en) * | 2014-06-26 | 2018-03-06 | Sybase, Inc. | Transaction completion in a synchronous replication environment |
WO2017026180A1 (ja) * | 2015-08-12 | 2017-02-16 | 富士電機株式会社 | 制御ネットワークシステム、そのノード装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63221744A (ja) * | 1987-03-11 | 1988-09-14 | Canon Inc | デ−タ端末装置 |
US6069926A (en) | 1996-10-30 | 2000-05-30 | Canon Kabushiki Kaisha | Communication control system and apparatus |
US7237036B2 (en) * | 1997-10-14 | 2007-06-26 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding a TCP connection |
JPH11284683A (ja) | 1998-03-30 | 1999-10-15 | Canon Inc | データ転送装置とデータの転送方法、及び情報処理システム |
US6813251B1 (en) * | 1999-07-27 | 2004-11-02 | Intel Corporation | Split Transaction protocol for a bus system |
JP4467727B2 (ja) | 2000-07-24 | 2010-05-26 | キヤノン株式会社 | 電子機器の接続方法およびその電子機器およびその動作処理プログラムを記憶した記憶媒体 |
US20020186721A1 (en) * | 2001-03-09 | 2002-12-12 | Bohn David Weaver | Methods and systems for monitoring traffic received from and loading simulated traffic on broadband communication link |
US7382788B2 (en) * | 2002-12-24 | 2008-06-03 | Applied Micro Circuit Corporation | Method and apparatus for implementing a data frame processing model |
US7412588B2 (en) * | 2003-07-25 | 2008-08-12 | International Business Machines Corporation | Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus |
US20050165985A1 (en) * | 2003-12-29 | 2005-07-28 | Vangal Sriram R. | Network protocol processor |
JP2006109258A (ja) * | 2004-10-07 | 2006-04-20 | Hitachi Ltd | 通信方法及び通信装置 |
US7826470B1 (en) * | 2004-10-19 | 2010-11-02 | Broadcom Corp. | Network interface device with flow-oriented bus interface |
US7657691B2 (en) * | 2005-09-30 | 2010-02-02 | Cypress Semiconductor Corporation | Simplified universal serial bus (USB) hub architecture |
TWI527409B (zh) * | 2008-05-30 | 2016-03-21 | 馬維爾國際股份有限公司 | 網路處理器單元及其相關方法 |
US7996586B2 (en) * | 2009-07-24 | 2011-08-09 | Via Technologies, Inc. | USB port for employing a plurality of selectable data transmission priority rules |
US8549231B2 (en) * | 2010-01-08 | 2013-10-01 | Oracle America, Inc. | Performing high granularity prefetch from remote memory into a cache on a device without change in address |
-
2012
- 2012-02-23 JP JP2012037261A patent/JP5930767B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-14 US US13/767,455 patent/US8989203B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8989203B2 (en) | 2015-03-24 |
JP2013172442A (ja) | 2013-09-02 |
US20130223455A1 (en) | 2013-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4617440B2 (ja) | データ通信システムまたはその方法 | |
US11386025B2 (en) | Daisy chain complex commands | |
US8639851B2 (en) | Serial bit processor | |
US20200218215A1 (en) | Circuit for coupling a field bus and a local bus | |
JP5930767B2 (ja) | 電子デバイス、通信制御方法 | |
US9438537B2 (en) | Method for cut through forwarding data packets between electronic communication devices | |
CN108293014B (zh) | 通信网络、其操作方法及在通信网络中参与者 | |
US12019580B2 (en) | Communication device, communication system, and communication method with identification information added to data blocks | |
KR100478112B1 (ko) | 패킷 제어 시스템 및 통신 방법 | |
CN108599908B (zh) | 通信***和半导体设备 | |
US9160661B2 (en) | Method and apparatus for full duplex serial shifting mode and switch mode data transmission | |
JP2004328262A (ja) | Usbハブ装置、usb周辺装置及びデータ送受信方法 | |
RU175049U9 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire | |
JP2011071579A (ja) | PCIExpress通信システム | |
JP5661702B2 (ja) | 電子システム及び通信制御方法 | |
JP2007214981A (ja) | データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法 | |
JP2020088819A (ja) | 中継装置 | |
JP5432666B2 (ja) | 設備制御向け中継システム | |
JP2006195607A (ja) | バルクアウト転送終了判定方法および回路 | |
EP2939381B1 (en) | Acknowledgement forwarding | |
JP4411138B2 (ja) | データフロー制御方式、その回路、およびその方法 | |
CN116541318A (zh) | 一种总线缓冲器及多总线数据传输*** | |
JP5155793B2 (ja) | バス間中継装置 | |
JP2010178199A (ja) | シリアル通信システム、及び通信方法 | |
JP2008250496A (ja) | エンジン・プロセッサ連携システム及び連携方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160303 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160426 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5930767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |