JP4411138B2 - データフロー制御方式、その回路、およびその方法 - Google Patents
データフロー制御方式、その回路、およびその方法 Download PDFInfo
- Publication number
- JP4411138B2 JP4411138B2 JP2004154192A JP2004154192A JP4411138B2 JP 4411138 B2 JP4411138 B2 JP 4411138B2 JP 2004154192 A JP2004154192 A JP 2004154192A JP 2004154192 A JP2004154192 A JP 2004154192A JP 4411138 B2 JP4411138 B2 JP 4411138B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- flag
- write
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 41
- 230000005540 biological transmission Effects 0.000 claims description 108
- 238000004891 communication Methods 0.000 claims description 100
- 230000015654 memory Effects 0.000 claims description 75
- 238000011144 upstream manufacturing Methods 0.000 claims description 55
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 238000003786 synthesis reaction Methods 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
2 主プロセッサ(M側CPU)
3 サブプロセッサ(S側CPU)
10 ハンドシェイク通信回路
11、12 CPUインタフェース
13、14 データバッファメモリ
15、16 データ長設定レジスタ
17、18 完了フラグ生成回路
21、31 フラグ変化アドレス選択回路
22、33 書込みアドレス比較回路
23、32 読出しアドレス比較回路
24、35 書込み側信号合成回路
25、34 読出し側信号合成回路
26、36 クロック選択回路
27、37 Tフリップフロップ回路
28、38 完了フラグ送出回路
Claims (3)
- データの送受信に際して二つのプロセッサ間にハンドシェイク通信回路を備えてデータ伝送の制御をソフトウェアで行うデータフロー制御方式において、
前記ハンドシェイク通信回路は、
二つのプロセッサ間で送受信されるデータの伝送路を上り下りの二系統それぞれに分離し、データを一時蓄積する所定容量のメモリと、
送信側から受けるデータの有効データ長を前記メモリに受付け書込みする手段と、
有効データ長に続いて送信側から受ける前記データ長分のデータを前記メモリに受付け書込みする手段と、
受信側から指定され、書き込まれた有効データ長およびそのデータ長分のデータを読出しする手段と、
書込みされた有効データ長からフラグを変化させる終了アドレスを選択するアドレス選択手段と、
送信側から前記メモリに書込みされるデータのアドレスと前記アドレス選択手段で選択した終了アドレスとを引き込み比較して一致を書込み終了と検出する書込みアドレス比較手段と、
受信側で前記メモリから読出しされるデータのアドレスと前記アドレス選択手段で選択した終了アドレスとを引き込み比較して一致を読出し終了と検出する読出しアドレス比較手段と、
送信側プロセッサの書込み信号チップセレクト信号と前記書込みアドレス比較手段の書込み終了情報とを引き込み、フラグ生成タイミングを送出する書込み側信号合成手段と、
受信側プロセッサの読出し信号チップセレクト信号と前記読出しアドレス比較手段の読出し終了情報とを引き込み、フラグ生成タイミングを送出する読出し側信号合成手段と、
前記書込み側信号合成手段からフラグ生成タイミングを受けた際、または前記読出し側信号合成手段からフラグ生成タイミングを受けた際に、フラグ生成用のクロック信号を選択するクロック選択手段と、
前記フラグ生成クロック選択手段で選択されたクロック信号を受けてフラグ生成用の駆動信号を送出するフラグ生成用駆動信号出力手段と、
初期状態で書込み許可フラグを立て、前記フラグ生成用駆動信号手段から駆動信号を受けた際に書込み許可フラグを書込み禁止フラグに切替えて受信側プロセッサに書込み完了フラグの「オン」を、また書込み禁止フラグが立っている場合は書込み許可フラグに切替えて送信側プロセッサに読出し完了フラグの「オン」をそれぞれ送出する完了フラグ送出手段と
を備え、
前記プロセッサは、送信データが発生した際に、自己の送信手順が終了し、前記ハンドシェイク通信回路の送信系統の書込み許可フラグを確認してから、送信するデータの有効データ長、続いてそのデータそれぞれを前記ハンドシェイク通信回路の前記メモリに書込み要求する手段と、前記ハンドシェイク通信回路の受信系統から書込み完了通知を受けた際に他の処理に優先して前記ハンドシェイク通信回路の前記メモリに読出し要求し、受信するデータの有効データ長、続いてそのデータそれぞれを読出しする手段とを備える
ことを特徴とするデータフロー制御方式。 - データの送受信に際して二つのプロセッサ間に備えられ、データ伝送の制御をソフトウェアで行うデータフロー制御方式に用いられるハンドシェイク通信回路において、
二つのプロセッサ間で送受信される伝送路を上り下りの二系統それぞれに分離するインタフェースと、上り下りの二系統それぞれにあって送信側から受けるデータを書込みする一方で、受信側からの要求で書き込まれたデータを読出しする所定容量のデータバッファメモリと、上り下りの二系統それぞれにあって受けるデータの有効データ長を送信側から受けて書込みする一方、受信側からの要求で書き込まれた有効データ長を読み出す所定容量のデータ長設定レジスタと、初期化して前記メモリを空にした際に書込み許可フラグを立て、前記有効データ長と書込みされたデータ量とを比較して一致した際に前記インタフェースを介して書込み完了を通知すると共に書込み禁止フラグを立てる一方、前記有効データ長と読出しされたデータ量とを比較して一致した際に前記インタフェースを介して読出し完了を通知すると共に書込み許可フラグを立てる完了フラグ生成回路とを備え、
前記完了フラグ生成回路は、
前記データ長設定レジスタからそれに書込みされた有効データ長からフラグを変化させる終了アドレスを選択するアドレス選択回路と、
送信側から前記データバッファメモリに書込みされるデータのアドレスと前記アドレス選択回路で選択した終了アドレスとを引き込み比較して一致を書込み終了と検出する書込みアドレス比較回路と、
受信側で前記データバッファメモリから読出しされるデータのアドレスと前記アドレス選択回路で選択した終了アドレスとを引き込み比較して一致を読出し終了と検出する読出しアドレス比較回路と、
送信側プロセッサの書込み信号チップセレクト信号と前記書込みアドレス比較回路の書込み終了情報とを引き込み、フラグ生成タイミングを送出する書込み側信号合成回路と、
受信側プロセッサの読出し信号チップセレクト信号と前記読出しアドレス比較回路の読出し終了情報とを引き込み、フラグ生成タイミングを送出する読出し側信号合成回路と、
前記書込み側信号合成回路からフラグ生成タイミングを受けた際、または前記読出し側信号合成回路からフラグ生成タイミングを受けた際に、フラグ生成用のクロック信号を選択するクロック選択回路と、
前記フラグ生成クロック選択回路で選択されたクロック信号を受けてフラグ生成用の駆動信号を送出するTフリップフロップ回路と、
初期状態で書込み許可フラグを立て、前記Tフリップフロップ回路から駆動信号を受けた際に書込み許可フラグを書込み禁止フラグに切替えて受信側プロセッサに書込み完了フラグの「オン」を、また書込み禁止フラグが立っている場合は書込み許可フラグに切替えて送信側プロセッサに読出し完了フラグの「オン」をそれぞれ送出する完了フラグ送出回路と
有することを特徴とするハンドシェイク通信回路。 - データの送受信に際して二つのプロセッサ間にハンドシェイク通信回路を備えてデータ伝送の制御をソフトウェアで行うデータフロー制御方法において、
前記ハンドシェイク通信回路は、
データ長設定レジスタからそれに書込みされた有効データ長からフラグを変化させる終了アドレスを選択するアドレス選択回路と、送信側からデータバッファメモリに書込みされるデータのアドレスと前記アドレス選択回路で選択した終了アドレスとを引き込み比較して一致を書込み終了と検出する書込みアドレス比較回路と、受信側で前記データバッファメモリから読出しされるデータのアドレスと前記アドレス選択回路で選択した終了アドレスとを引き込み比較して一致を読出し終了と検出する読出しアドレス比較回路と、送信側プロセッサの書込み信号チップセレクト信号と前記書込みアドレス比較回路の書込み終了情報とを引き込み、フラグ生成タイミングを送出する書込み側信号合成回路と、受信側プロセッサの読出し信号チップセレクト信号と前記読出しアドレス比較回路の読出し終了情報とを引き込み、フラグ生成タイミングを送出する読出し側信号合成回路と、前記書込み側信号合成回路からフラグ生成タイミングを受けた際、または前記読出し側信号合成回路からフラグ生成タイミングを受けた際に、フラグ生成用のクロック信号を選択するクロック選択回路と、前記フラグ生成クロック選択回路で選択されたクロック信号を受けてフラグ生成用の駆動信号を送出するTフリップフロップ回路と、初期状態で書込み許可フラグを立て、前記Tフリップフロップ回路から駆動信号を受けた際に書込み許可フラグを書込み禁止フラグに切替えて受信側プロセッサに書込み完了フラグの「オン」を、また書込み禁止フラグが立っている場合は書込み許可フラグに切替えて送信側プロセッサに読出し完了フラグの「オン」をそれぞれ送出する完了フラグ送出回路と有し、
初期化して前記メモリを空にした際に書込み許可フラグを立て、有効データ長と書込みされたデータ量とを比較して一致した際に前記インタフェースを介して書込み完了を通知すると共に書込み禁止フラグを立てる一方、前記有効データ長と読出しされたデータ量とを比較して一致した際に前記インタフェースを介して読出し完了を通知すると共に書込み許可フラグを立てる完了フラグ生成回路とを備え、
送信データの書込み可能状態を初期状態の書込み許可フラグで示し、
送信側プロセッサは、送信データを発生した際、前記ハンドシェイク通信回路の書込み許可フラグを確認して送信データの有効データ長を前記ハンドシェイク通信回路に書込みし、次いで、送信データを書込みし、
前記ハンドシェイク通信回路は、送信データの書込みを受け、有効データ長分の送信データの書込み終了を検知した際に、受信側プロセッサに書込み完了を通知すると共に書込み許可フラグ」を書込み禁止フラグに変換し、
前記受信側プロセッサは、書込み完了の通知を受けた際に前記ハンドシェイク通信回路にアクセスして書込みされた有効データ長を読出しし、次いで書込みされたデータを読出しし、
前記ハンドシェイク通信回路は、有効データ長分のデータの読出しを受け、有効データ長分のデータの読出し終了を検知した際に、送信側プロセッサに読取り完了を通知すると共に書込み禁止フラグを書込み許可フラグに置換する
手順を有することを特徴とするデータフロー制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154192A JP4411138B2 (ja) | 2004-05-25 | 2004-05-25 | データフロー制御方式、その回路、およびその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154192A JP4411138B2 (ja) | 2004-05-25 | 2004-05-25 | データフロー制御方式、その回路、およびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340995A JP2005340995A (ja) | 2005-12-08 |
JP4411138B2 true JP4411138B2 (ja) | 2010-02-10 |
Family
ID=35494086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004154192A Expired - Lifetime JP4411138B2 (ja) | 2004-05-25 | 2004-05-25 | データフロー制御方式、その回路、およびその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4411138B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6056120B2 (ja) * | 2011-06-24 | 2017-01-11 | 東芝ライテック株式会社 | 照明制御システム |
-
2004
- 2004-05-25 JP JP2004154192A patent/JP4411138B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005340995A (ja) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07281976A (ja) | パケットfifoを管理する方法 | |
US6691178B1 (en) | Fencepost descriptor caching mechanism and method therefor | |
JPH0824320B2 (ja) | 通信制御装置における緩衝域連鎖の方法およびその装置 | |
US6674751B1 (en) | Serialized bus communication and control architecture | |
US5682480A (en) | Parallel computer system for performing barrier synchronization by transferring the synchronization packet through a path which bypasses the packet buffer in response to an interrupt | |
US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
EP1508100A2 (en) | Inter-chip processor control plane | |
JP4411138B2 (ja) | データフロー制御方式、その回路、およびその方法 | |
US20040230717A1 (en) | Processing device | |
JP4104939B2 (ja) | マルチプロセッサシステム | |
US7506079B2 (en) | Data processor and data communication method | |
CN109992560B (zh) | 一种通信方法及通信*** | |
JP5587530B2 (ja) | エンジン・プロセッサ連携システム及び連携方法 | |
JP6631370B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
JPH086882A (ja) | 通信装置 | |
KR100290092B1 (ko) | 지연 응답신호 처리 입출력 버스 인터페이스 장치 | |
JPS60186151A (ja) | プロセツサ間デ−タ通信方法 | |
JP4253264B2 (ja) | クロスバスイッチ及びネットワーク転送装置 | |
JPH1115803A (ja) | 並列計算機におけるデータ送受信方法 | |
JPH096715A (ja) | バス延長方式 | |
US20020181456A1 (en) | Switch device and data transfer system | |
JPH10320345A (ja) | バスコントローラ | |
US7177997B2 (en) | Communication bus system | |
JP2003345768A (ja) | Cpu間通信システム | |
JP2573790B2 (ja) | 転送制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4411138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |