JP5929445B2 - 不揮発記憶装置、電子回路装置、及び不揮発性記憶装置の製造方法 - Google Patents

Description

本発明は、不揮発記憶装置、電子回路装置、及び不揮発性記憶装置の製造方法に関する。

近年、システム集積化のため、平板状でリジッドな基材（例えば、プリント配線基板や半導体ウェハ）上ではなく、凹凸を有する面（例えば、機器の筐体上）又はフレキシブルな基材（例えば、プラスチックフィルム及び紙）上に、電子回路を形成する技術が求められている。

上記に関連して、特許文献１（特表２００８−５４４５１９号公報）には、強誘電体メモリ・デバイスの作製方法が開示されている。この強誘電体メモリ・デバイスは、第１と第２の電極の組に挟まれた強誘電体ポリマー層を含む強誘電体メモリ・デバイスである。特許文献１には、強誘電体ポリマー層が、両電極組と一緒に適当な印刷プロセスによって、それぞれメモリ・デバイス中に実現され、強誘電体ポリマーの分極状態をスイッチさせることでメモリ動作をする点が開示されている。

特表２００８−５４４５１９号公報

特許文献１に開示された方法においては、強誘電体ポリマーが用いられる。強誘電体ポリマーを用いる場合、高い動作電圧（典型的には、２０Ｖ以上）が必要になる。なぜなら、強誘電体ポリマーでは自発分極の単位となるモノマーが鎖状に連なり絡み合った構造となっているために大きな変位を伴う反転がしにくい構造であることや、強誘電体ポリマーに印加される電界強度を高くするために薄く均一な薄膜を形成することが困難であることなどが理由として考えられている。

従って、本発明の課題は、凹凸を有する面やフレキシブルな基材上に形成可能で、動作電圧を低くすることができる不揮発記憶装置、電子回路装置、及び不揮発性記憶装置の製造方法を提供することにある。

本発明に係る不揮発性記憶装置は、電気化学セルを含む不揮発性記憶素子と、前記不揮発性記憶素子にデータを書き込む制御回路とを具備する。前記電気化学セルは、第１エレクトロクロミック層と、第２エレクトロクロミック層と、前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備える。前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記制御回路は、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの読み出しと書き込みを行う。

本発明に係る不揮発性記憶装置は、第１電気化学セル、及び第２電気化学セルを含む不揮発性記憶素子と、前記不揮発性記憶素子にデータを書き込む制御回路とを具備する。前記第１電気化学セル及び前記第２電気化学セルは、それぞれ、第１エレクトロクロミック層と、第２エレクトロクロミック層と、前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備える。前記第１電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記第２電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記第１電気化学セルの前記第１エレクトロクロミック層と、前記第２電気化学セルの前記第１エレクトロクロミック層とは、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記制御回路は、前記第１電気化学セル及び前記第２電気化学セルの一方において、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの読み出しと書き込みを行う。

本発明に係る不揮発性記憶装置は、積層された複数のフィルム構造と、複数の不揮発性記憶素子と、前記複数の不揮発性記憶素子の各々にデータを書き込む制御回路とを具備する。前記各不揮発性記憶素子は、電気化学セルを備える。前記電気化学セルは、第１エレクトロクロミック層と、第２エレクトロクロミック層と、前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備える。前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記制御回路は、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの読み出しと書き込みを行う。前記複数のフィルム構造の各々には、前記電気化学セルが複数配置されている。

本発明に係る電子回路装置は、基材と、前記基材上に設けられ、電気化学セルを含む不揮発性記憶素子と、前記基材上に設けられた、表示素子と、前記不揮発性記憶素子にデータを書き込む制御回路とを具備する。前記電気化学セルは、セル側第１エレクトロクロミック層と、セル側第２エレクトロクロミック層と、前記セル側第１エレクトロクロミック層と前記セル側第２エレクトロクロミック層との間に設けられたセル側電解質層とを備える。前記セル側第１エレクトロクロミック層及び前記セル側第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記制御回路は、前記セル側第１エレクトロクロミック層及び前記セル側第２エレクトロクロミック層の酸化還元状態を制御することにより、データの読み出しと書き込みを行う。前記表示素子は、表示素子側第１エレクトロクロミック層と、表示素子側第２エレクトロクロミック層と、前記表示素子側第１エレクトロクロミック層と前記表示素子側第２エレクトロクロミック層との間に設けられた表示素子側電解質層とを備える。前記表示素子側第１エレクトロクロミック層及び前記表示素子側第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。

本発明に係る不揮発性記憶装置の製造方法は、電気化学セルを含む不揮発性記憶素子と、前記不揮発性記憶素子にデータを書き込む制御回路とを具備する不揮発性記憶装置の製造方法である。前記電気化学セルは、第１エレクトロクロミック層と、第２エレクトロクロミック層と、前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備える。前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記制御回路は、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの読み出しと書き込みを行う。上記方法は、前記第１エレクトロクロミック層を形成する工程と、前記第２エレクトロクロミック層を形成する工程と、前記電解質層を形成する工程と、前記制御回路を形成する工程とを具備する。

本発明に係る不揮発性記憶装置の製造方法は、第１電気化学セル、及び第２電気化学セルを含む不揮発性記憶素子と、前記不揮発性記憶素子にデータを書き込む制御回路とを具備する不揮発性記憶装置の製造方法である。前記第１電気化学セル及び前記第２電気化学セルは、それぞれ、第１エレクトロクロミック層と、第２エレクトロクロミック層と、前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備える。前記第１電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記第２電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記第１電気化学セルの前記第１エレクトロクロミック層と、前記第２電気化学セルの前記第１エレクトロクロミック層とは、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記制御回路は、前記第１電気化学セル及び前記第２電気化学セルの一方において、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの読み出しと書き込みを行う。上記方法は、前記不揮発性記憶素子を形成する工程と、前記制御回路を形成する工程とを具備する。前記不揮発性記憶素子を形成する工程は、前記第１電気化学セルを形成する工程と、前記第２電気化学セルを形成する工程とを含む。前記第１電気化学セルを形成する工程は、及び前記第２電気化学セルを形成する工程は、それぞれ、前記第１エレクトロクロミック層を形成する工程と、前記第２エレクトロクロミック層を形成する工程と、前記電解質層を形成する工程とを含む。

本発明に係る不揮発性記憶装置の製造方法は、積層された複数のフィルム構造と、複数の不揮発性記憶素子と、前記複数の不揮発性記憶素子の各々にデータを書き込む制御回路と、を具備する不揮発性記憶装置の製造方法である。前記各不揮発性記憶素子は、電気化学セルを備える。前記電気化学セルは、第１エレクトロクロミック層と、第２エレクトロクロミック層と、前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備える。前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている。前記制御回路は、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの読み出しと書き込みを行う。前記複数のフィルム構造の各々には、前記電気化学セルが複数配置されている。上記方法は、前記複数のフィルム構造を形成する工程と、前記複数のフィルム構造を積層する工程と、前記制御回路を形成する工程とを具備する。前記複数のフィルム構造を形成する工程は、複数のフィルム基材のそれぞれの上に、複数の前記電気化学セルを形成する工程を含む。

本発明によれば、凹凸を有する面やフレキシブルな基材上に形成可能で、動作電圧を低くすることができる不揮発記憶装置、電子回路装置、及び不揮発性記憶装置の製造方法が提供される。

第１の実施形態に係る不揮発性記憶装置を概略的に示す回路図である。 不揮発性記憶素子を示す断面図である。 電気化学セルに書き込まれたデータを示す概念図である。 電気化学セルに書き込まれたデータを示す概念図である。 不揮発性記憶装置の製造工程を示す断面図である。 第２の実施形態に係る不揮発性記憶装置を概略的に示す断面図である。 第１エレクトロクロミック層及び第２エレクトロクロミック層の配置の一例を示す平面図である。 第３の実施形態に係る不揮発性記憶装置を概略的に示す基本回路図である。 不揮発性記憶装置を示す概略断面図である。 電気化学セルの酸化還元状態を示す概念図である。 電気化学セルの酸化還元状態を示す概念図である。 第４の実施形態に係る不揮発性記憶装置を示す概略断面図である。 第１エレクトロクロミック層、第１エレクトロクロミック層、及び第２エレクトロクロミック層のレイアウトの一例を示す平面図である。 第５の実施形態に係る不揮発性記憶装置を示す概略断面図である。 第６の実施形態に係る不揮発性記憶装置を示す概略断面図である。 第７の実施形態に係る電子回路装置を示す概略図である。 電子回路装置を示す概略断面図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。

（第１の実施形態）
図１は、本実施形態に係る不揮発性記憶装置１を概略的に示す回路図である。

不揮発性記憶装置１は、制御回路３、複数のビット線６、複数のワード線７、複数のプレート線８、複数の不揮発性記憶素子２、及びビット線電圧検出回路９を備えている。ただし、図１においては、ビット線６、ワード線７、プレート線８、及び不揮発性記憶素子２は、それぞれ、１つずつしか描かれていない。複数のワード線７及び複数のプレート線８は、平行に伸びている。複数のビット線６は、複数のワード線７に直交するように伸びている。複数の不揮発性記憶素子２は、複数のビット線６と複数のワード線７により形成される複数の交点に対応するように、マトリックス状に、配置されている。

不揮発性記憶素子２は、データを記憶する部分であり、トランジスタ４（スイッチ回路）、及び電気化学セル５を有している。トランジスタ４は、ビット線６と、電気化学セル５の一端との間の電気的接続を切り換えるように、配置されている。トランジスタ４のゲートは、ワード線７に接続されている。電気化学セル５の他端は、プレート線８に接続されている。制御回路３は、ワード線７、ビット線６、及びプレート線８の電位を制御することにより、電気化学セル５に、データを書き込む。この点についての詳細は、後述する。また、制御回路３は、ワード線７を制御し、トランジスタ４をオンにすることにより、電気化学セル５に書き込まれたデータを、ビット線６に読み出す。ビット線電圧検出回路９は、センスアンプ回路等を有しており、ビット線６の電圧を検出することにより、電気化学セル５に記憶されたデータを読み取る機能を有している。

続いて、不揮発性記憶素子２について詳細に説明する。図２は、不揮発性記憶装置１を示す断面図である。

図２に示されるように、不揮発性記憶素子２は、ガラス基板１０上に設けられている。すなわち、ガラス基板１０に、不揮発性記憶素子２として、トランジスタ４、及び電気化学セル５が設けられている。

トランジスタ４は、ゲート電極１８、半導体層１９（ａ−Ｓｉ層）、ドレイン電極２０、及びソース電極２１を備えている。ゲート電極１８は、ガラス基板１０上に設けられている。ガラス基板１０上には、ゲート電極１８を被覆するように、ゲート絶縁膜１１が設けられている。ゲート電極１８上には、ゲート絶縁膜１１を介して、半導体層１９が設けられている。半導体層１９上には、ドレイン電極２０及びソース電極２１が設けられている。ドレイン電極２０及びソース電極２１は、保護膜２２によって被覆されている。

尚、図２には示されていないが、ゲート電極１８は、図１に示したように、ワード線７に接続されている。また、ソース電極２１は、ビット線６に接続されている。

ガラス基板１０上には、更に、ゲート絶縁膜１１を介して、第１電極１２が設けられている。第１電極１２は、ドレイン電極２０に接続されている。

電気化学セル５は、第１エレクトロクロミック層１３、電解質層１４（固体電解質層）、及び第２エレクトロクロミック層１５を備えている。第１エレクトロクロミック層１３は、第１電極１２上に設けられている。すなわち、第１エレクトロクロミック層１３は、第１電極１２を介して、ドレイン電極２０に電気的に接続されている。電解質層１４は、第１エレクトロクロミック層１３を被覆するように、設けられている。第２エレクトロクロミック層１５は、少なくとも一部で第１エレクトロクロミック層１３と対向するように、電解質層１４上に設けられている。尚、第２エレクトロクロミック層１５上には、第２電極１６が設けられている。第２電極１６は、図１に示したように、プレート線８に接続されている。すなわち、第２エレクトロクロミック層１５は、第２電極１６を介して、プレート線８に電気的に接続される。また、第２電極１６上には、保護部材として、フィルム部材１７が設けられている。

ここで、エレクトロクロミック層とは、電圧の印加により、酸化反応又は還元反応を起こし、発色が変化する層である。電気化学セル５において、第１エレクトロクロミック層１３と第２エレクトロクロミック層１５とは、酸化状態と還元状態とが相補的になるように、配置されている。すなわち、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５は、一方で酸化反応が進む場合に他方において還元反応が進むように、配置されている。

続いて、本実施形態に係る不揮発性記憶装置１の動作方法について説明する。

データの書込み時には、制御回路３（図１参照）が、トランジスタ４がオン状態になるように、ワード線７の電圧を制御する。そして、制御回路３は、ビット線６とプレート線８との間に電位差を発生させる。発生した電位差により、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５のうちの一方が、酸化状態（Ｏｘ）になり、他方は還元状態（Ｒｅ）になる。例えば、ビット線６の方がプレート線８よりも高電位である場合（第１電極１２の方が第２電極１６よりも高電位である場合）、第１エレクトロクロミック層１３では還元反応が進み、第２エレクトロクロミック層１５では酸化反応が進む。一方、プレート線８の方がビット線６よりも高電位である場合（第２電極１６の方が第１電極１２よりも高電位である場合）、第１エレクトロクロミック層１３では酸化反応が進み、第２エレクトロクロミック層１５では還元反応が進む。トランジスタ４がオフ状態になっても、各エレクトロクロミック層における状態（酸化状態又は還元状態）は、安定的に維持される。従って、各エレクトロクロミック層の酸化状態又は還元状態を、データ（論理値「１」又は論理値「０」）に対応付けることにより、電気化学セル５に、データを記憶させることが可能である。

図３Ａ及び図３Ｂは、電気化学セル５に書き込まれたデータを示す概念図である。図３Ａには、値「０」が記憶された電気化学セル５が示されている。図３Ａに示される例では、第１エレクトロクロミック層１３が還元状態（Ｒｅ）であり、第２エレクトロクロミック層１５が酸化状態（Ｏｘ）である。一方、図３Ｂには、値「１」が記憶された電気化学セル５が示されている。図３Ｂに示される例では、第１エレクトロクロミック層１３が酸化状態（Ｏｘ）であり、第２エレクトロクロミック層１５が還元状態（Ｒｅ）である。

一方、データの読み出し時には、電気化学セル５が、適当な負荷に接続される。具体的には、制御回路３（図１参照）が、ワード線７の電圧を制御することにより、トランジスタ４をオン状態にする。これにより、各エレクトロクロミック層（１３、１５）では、データの書き込み時とは逆の反応が進む。すなわち、各エレクトロクロミック層では、酸化状態である場合に還元反応が進み、還元状態である場合に酸化反応が進む。そして、反応に応じた電圧が、ビット線６に印加される。ビット線６に印加された電圧の値は、ビット線電圧検出回路９により、検出される。ビット線電圧検出回路９は、検出結果に基づき、電気化学セル５に書き込まれたデータが「０」であるのか「１」であるのかを読み取る。ビット線電圧検出回路９は、例えば、センスアンプを利用し、ビット線６の電圧を、適当な基準電圧と比較することにより、ビット線６の電圧を検出する。

以上説明した動作方法により、２値の書き込み及び読み出しが可能な不揮発性記憶装置１が実現される。

本実施形態において、データの書き込み時に必要な電圧は、第１エレクトロクロミック層１３、第２エレクトロクロミック層１５、及び電解質層１４によって決まる酸化還元電位に依存する。一般的には、必要な電圧は、数Ｖ以下である。例えば、各エレクトロクロミック層として、プルシアンブルーやその類縁化合物を用いた場合には、動作電圧は、１〜２Ｖとなる。従って、特許文献１（特表２００８−５４４５１９号公報）に記載される強誘電体ポリマーを用いた場合と比較すると、低電圧で動作させることが可能となる。

また、データの読み出し時には、情報の記憶過程で電気化学セル５に蓄積されたエネルギーが、放出されることになる。但し、エネルギーが完全に放出されるまでは、ビット線６に一定の電圧が印加される。したがって、記憶状態を強制的に変化させる必要はなく、擬似的な非破壊な読み出しができる。

続いて、本実施形態に係る不揮発性記憶装置１の製造方法を説明する。図４は、不揮発性記憶装置１の製造工程を示す断面図である。

まず、図４（ａ）に示されるように、ガラス基板１０に、トランジスタ４（ａ−Ｓｉ（非晶質Ｓｉ）ＴＦＴ）、及び、第１電極１２が形成される。具体的には、ガラス基板１０上に、ゲート電極１８としてのＴａ層、ゲート絶縁膜１１としてのＳｉＮｘ層、及び半導体層１９（ａ−Ｓｉ層）が形成される。これらの層は、例えば、スパッタ法、ＣＶＤ法等を用いて成膜し、エッチング加工することにより、形成される。その後、ソース電極２１及びドレイン電極２０として、Ａｌ層が形成される。また、第１電極１２として、ＩＴＯ（インジウム・スズ酸化物）層が、ドレイン電極２０に接続されるように、形成される。

次いで、図４（ｂ）に示されるように、第１エレクトロクロミック層１３が形成される。第１エレクトロクロミック層１３は、例えば、プルシアンブルーナノ粒子が分散したインクをインクジェット法により塗布することにより、形成される。

次いで、図４（ｃ）に示されるように、電解質層１４が形成される。電解質層１４は、例えば、水酸化カリウムがポリアクリル酸カリウムなどでゲル化された材料を塗布することにより、形成される。これにより、第１中間体２３が得られる。

一方、図４（ｄ）に示されるように、第２電極１６としてＩＴＯ膜が形成されたフィルム部材１７（例えばＰＥＴフィルム）が準備される。ＩＴＯ膜は、予め、所望のパターンになるように加工される。

次いで、図４（ｅ）に示されるように、第２電極１６上に、第２エレクトロクロミック層１５が形成される。第２エレクトロクロミック層１５は、例えば、電解法によりプルシアンブルー膜を成膜することにより、形成される。成膜時に、不要な部分はマスキングされる。これにより、第２中間体２４が得られる。

次いで、図４（ｆ）に示されるように、第２エレクトロクロミック層１５が電解質層１４上に配置されるように、第１中間体２３上に第２中間体２４が、貼り付けられる。この際、適当に、電気的接続が行なわれる。これにより、不揮発性記憶装置１が得られる。

尚、上述の不揮発性記憶装置１はあくまで一例であり、製造方法および材料は、上述の例に限定されない。

例えば、トランジスタ４の半導体層１９としては、ｓ−Ｓｉ層に限定されず、ｐ−Ｓｉ（多結晶Ｓｉ）層が用いられてもよい。トランジスタ４は、単結晶Ｓｉウェハー上に形成されてもよい。これらのトランジスタや配線は、基板材料や形成手法などは限定されるが、フラットパネルディスプレイや半導体デバイスに用いられており高い信頼性を有する利点がある。また、半導体層１９としては、Ｓｉ系だけでなく、Ｉｎ−Ｇａ−Ｚｎ−Ｏに代表される非晶質酸化物半導体、有機半導体（ペンタセン、フタロシアニン、ポリチオフェン、フラーレン、カーボンナノチューブ）、及びナノカーボンを用いることも可能である。これら非晶質酸化物半導体、有機半導体、及びナノカーボンは、高温を必要としない手法（スパッタ法、蒸着法、印刷法など）によって形成可能である。また、配線を印刷法により形成することなどにより、プロセス温度を低温化できる。プラスチックフィルムなどの耐熱性が低い材料上にも、トランジスタ４を形成することができる。

また、各エレクトロクロミック層に用いられる材料は、プルシアンブルーに限定されない。各エレクトロクロミック層としては、プルシアンブルー又はプルシアンブルー類縁化合物である金属ヘキサシアノ錯体を用いることが、作製が容易である点、読み出し及び書き込み動作の繰返し耐性が高い点、組成や構成元素を調整することにより動作電圧を調整することが可能である点などから、望ましい。但し、酸化タングステンなどの金属酸化物エレクトロクロミック材料、及びビオロゲンなどの有機エレクトロクロミック材料を用いることも可能である。

また、第１エレクトロクロミック層１３と第２エレクトロクロミック層１５とは、一方で酸化反応が進むときに他方で還元反応が進むように組み合わせばよく、必ずしも同じ種類の材料を用いる必要はない。

尚、エレクトロクロミック層は、データの読み出し及び書き込みに伴い、色が変化する場合がある。従って、記憶されたデータを隠蔽することが必要である場合には、不透明な部材により、不揮発性記憶素子２部分を被覆することが好ましい。

本実施形態に係る不揮発性記憶装置１は、例えば、シート状、カード状、若しくはディスク状の電子機器、及びＩＣカードなどに適用することが可能である。

（第２の実施形態）
続いて、第２の実施形態について説明する。図５は、本実施形態に係る不揮発性記憶素子２を概略的に示す断面図である。

図５に示されるように、本実施形態においては、第１エレクトロクロミック層１３と第２エレクトロクロミック層１５とが、同一層上に設けられている。すなわち、ゲート絶縁膜１１上の異なる領域に、第１電極１２及び第２電極１６が設けられている。第１エレクトロクロミック層１３は、第１電極１２を覆うように、設けられている。第２エレクトロクロミック層１５は、第２電極１６を覆うように、設けられている。第１エレクトロクロミック層１３と第２エレクトロクロミック層１５とは、分離溝３８により、分離されている。電解質層１４は、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５を被覆するように、配置されている。分離溝３８は、電解質層１４によって埋められている。電解質層１４上には、フィルム部材１７が設けられている。

尚、その他の点については、第１の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。

本実施形態では、データの書き込み時及び読み出し時において、分離溝３８部分を中心として、各エレクトロクロミック層の酸化反応又は還元反応が進行する。

各エレクトロクロミック層を表示素子として場合、混色の防止及び視認性の向上の観点から、一方のエレクトロクロミック層と他方のクロミック層とを同一平面上に設けることは、好ましくない。しかしながら、本実施形態では、各エレクトロクロミック層が、記憶素子に用いられる。記憶素子においては、表示素子の場合のような要求はない。従って、第１エレクトロクロミック層１３と第２エレクトロクロミック層１５とが同一層上に設けられていても、問題は生じない。

また、本実施形態では、第１電極１２及び第２電極１６が、同一層上に設けられているため、同一工程によって形成できる。同様に、第１エレクトロクロミック層１３及び第２エレクトロクロミック層も、同一工程により形成できる。そのため、製造工程を単純化することが可能である。

また、第１の実施形態では、フィルム部材１７上に設けられた第２電極１６が、所望の形状になるように加工される。そして、加工後の第２中間体２４が、第１中間体２３に張り合わせられる（図４（ｆ）参照）。張り合わせ時には、第１中間体２３と第２中間体２４の位置を、正確に調整しなければならない。これに対して、本実施形態では、ガラス基板１０上に、ゲート絶縁膜１１、トランジスタ４、第１電極１２、第２電極１６、第１エレクトロクロミック層１３、第２エレクトロクロミック層１５、及び電解質層１４を設けた後、フィルム部材１７を張り合わせればよい。フィルム部材１７上に回路が形成されないため、張り合わせ時に正確に位置合わせを行なう必要はない。従って、この観点からも、製造工程を簡略化できる。

尚、本実施形態では、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５の配置を工夫することも可能である。図６は、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５の配置（第１電極１２及び第２電極１６の配置）の一例を示す平面図である。図６に示される例では、上方から見た場合に、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５が、それぞれ、凹部及び凸部を有するように、配置されている。そして、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５の一方の凸部は、他方の凹部に配置されている。すなわち、第１エレクトロクロミック層１３及び第２エレクトロクロミック層１５は、櫛形になるように、配置されている。このようなレイアウトを採用することにより、分離溝３８部分の領域を増やすことができる。すなわち、各エレクトロクロミック層（１３、１５）において、データの読み出し時又は書込み時に実効的な電界が加わる領域を増加させることができる。各エレクトロクロミック層（１３、１５）において、酸化反応又は還元反応が進む領域を増加させることができる。これにより、より確実にデータを書き込むことが可能になる。

（第３の実施形態）
続いて、第３の実施形態について説明する。図７は、本実施形態に係る不揮発性記憶装置１を概略的に示す基本回路図である。

図７に示されるように、本実施形態においては、不揮発性記憶素子２が、２つの電気化学セル５（第１電気化学セル５−１及び第２電気化学セル５−２）を備えている。第１電気化学セル５−１は、一端で、第１トランジスタ４−１を介して、第１ビット線６−１に接続されている。第２電気化学セル５−２は、一端で、第２トランジスタ４−２を介して、第２ビット線６−２に接続されている。第１トランジスタ４−１のゲート及び第２トランジスタ４−２のゲートは、ワード線７に接続されている。第１電気化学セル５−１の他端及び第２電気化学セル５−２の他端は、プレート線８に接続されている。ビット線電圧検出回路９は、ビット線対（第１ビット線６−１と第２ビット線６−２）の電位差を検出するように構成されている。

尚、既述の実施形態と同様に、実際には、不揮発性記憶装置１は、複数の不揮発性記憶素子２を備えている。また、第１ビット線６−１、第２ビット線６−２、ワード線７、及びプレート線のそれぞれも、複数、設けられている。不揮発性記憶素子２は、複数のワード線７と複数のビット線対（第１ビット線６−１及び第２ビット線６−２）との交点に対応するように、マトリックス状に配置されている。

図８は、不揮発性記憶装置１を示す概略断面図である。図８を参照して、各電気化学セル（５−１、５−２）の構成について説明する。

既述の実施形態と同様に、不揮発性記憶装置１は、ガラス基板１０を備えている。第１トランジスタ４−１、第２トランジスタ４−２、第１電気化学セル５−１、及び第２電気化学セル５−２は、ガラス基板１０上に設けられている。

第１トランジスタ４−１及び第２トランジスタ４−２は、ガラス基板１０上における異なる領域に配置されている。各トランジスタ４の構成は、第１の実施形態と同様であるので、詳細な説明は省略する。

ガラス基板１０上には、ゲート絶縁膜１１を介して、第１電極１２−１及び第１電極１２−２が設けられている。第１電極１２−１は、第１トランジスタ４−１のドレイン電極に接続されている。第１電極１２−２は、第２トランジスタ４−２のドレイン電極に接続されている。

第１電気化学セル５−１は、第１エレクトロクロミック層１３−１、電解質層１４、及び第２エレクトロクロミック層１５を備えている。また、第２電気化学セル５−２も、第１エレクトロクロミック層１３−２、電解質層１４、及び第２エレクトロクロミック層１５を備えている。第１電気化学セル５−１及び第２電気化学セル５−２において、電解質層１４及び第２エレクトロクロミック層１５は、共通である。

第１エレクトロクロミック層１３−１は、第１電極１２−１上に設けられている。また、第１エレクトロクロミック層１３−２は、第１電極１２−２上に設けられている。尚、第１エレクトロクロミック層１３−１及び第１エレクトロクロミック層１３−２は、同一層上に設けられており、分離溝３８によって分離されている。

電解質層１４は、第１トランジスタ４−１、第２トランジスタ４−２、及び第１エレクトロクロミック層（１３−１、１３−２）を覆うように、設けられている。分離溝３８は、電解質層１４によって埋められている。

第２エレクトロクロミック層１５は、電解質層１４上に設けられている。

第２エレクトロクロミック層１５上には、第２電極１６が設けられている。図示されていないが、第２電極１６は、プレート線８に接続されている。また、第２電極１６上には、フィルム部材１７が設けられている。

上述のような構成により、第１電気化学セル５−１においては、第１エレクトロクロミック層１３−１が、電解質層１４を介して、第２エレクトロクロミック層１５の一部と対向している。これにより、第１電気化学セル５−１においては、第１エレクトロクロミック層１３−１及び第２エレクトロクロミック層１５の一部の一方が酸化状態になった場合に、他方が還元状態になる。同様に、第２電気化学セル５−２においても、第１エレクトロクロミック層１３−２及び第２エレクトロクロミック層１５の一部が、対向している。これにより、第１エレクトロクロミック層１３−２及び第２エレクトロクロミック層１５の一部の一方が酸化状態になった場合に、他方が還元状態になる。

ここで、本実施形態では、更に、第１エレクトロクロミック層１３−１及び第１エレクトロクロミック層１３−２が、一方が酸化状態になった場合に、他方が還元状態になるように、配置されている。すなわち、第１電気化学セル５−１及び第２電気化学セル５−２は、相補的な状態になるように、配置されている。

本実施形態によれば、各電気化学セル５の酸化還元状態により、論理値を記憶させることが可能である。図９Ａ及び図９Ｂは、各電気化学セル（５−１、５−２）の酸化還元状態を示す概念図である。図９Ａは、論理値が「０」の状態に対応付けられた酸化還元状態を示している。図９Ａに示される状態では、第１エレクトロクロミック層１３−１が、還元状態（Ｒｅ）になっている。その結果、第１エレクトロクロミック層１３−２が、酸化状態（Ｏｘ）になっている。また、第２エレクトロクロミック層１５において第１エレクトロクロミック層１３−１に対向する部分は、酸化状態（Ｏｘ）になっている。第２エレクトロクロミック層１５において第１エレクトロクロミック層１３−２に対向する部分は、還元状態（Ｒｅ）になっている。一方、図９Ｂは、論理値が「１」の状態に対応付けられた状態を示している。図９Ｂに示される状態では、第１エレクトロクロミック層１３−１が、酸化状態（Ｏｘ）になっている。その結果、第１エレクトロクロミック層１３−２が、還元状態（Ｒｅ）になっている。また、第２エレクトロクロミック層１５において第１エレクトロクロミック層１３−１に対向する部分は、還元状態（Ｒｘ）になっている。第２エレクトロクロミック層１５において第１エレクトロクロミック層１３−２に対向する部分は、酸化状態（Ｏｘ）になっている。

続いて、本実施形態における不揮発性記憶装置１の動作方法について説明する。

データの書込み時には、制御回路３が、ワード線７に電圧を印加し、第１トランジスタ４−１及び第２トランジスタ４−２をオンにする。次いで、制御回路３は、書き込むべきデータに応じて、第１ビット線６−１及び第２ビット線６−２の何れか一方に、プレート線８との間に電位差が発生するように、電圧を印加する。これにより、第１電気化学セル５−１及び第２電気化学セル５−２において、酸化還元反応が進む。その結果、第１電気化学セル５−１及び第２電気化学セル５−２を、図９Ａ又は図９Ｂに示される状態にすることができ、データを書き込むことができる。

一方、データの読み出し時には、制御回路３が、ワード線７に電圧を印加し、第１トランジスタ４−１及び第２トランジスタ４−２をオンにする。これにより、第１ビット線６−１及び第２ビット線６−２の一方の電位は上昇し、他方の電位は減少する。これにより、第１ビット線６−１と第２ビット線６−２との間に、電位差が生じる。生じた電位差は、ビット線電圧検出回路９により増幅される。ビット線電圧検出回路９は、増幅した電位差に基づいて、不揮発性記憶素子２に格納されたデータを読み取る。

既述の実施形態では、読み出し時において、ビット線６に読み出された電位が、予め定められた基準電位と比較される。ここで、電気化学セル５の劣化により、読み出し時におけるビット線６の電位の変化量が少なくなる場合がある。この場合、変化後のビット線６の電位と基準電位との大小関係を読み取ることが困難になる。これに対し、本実施形態では、読み出し時に、第１ビット線６−１及び第２ビット線６−２の一方の電位が上昇し、他方の電位が下降する。そして、第１ビット線６−１と第２ビット線６−２との間の電位差により、データが読み取られる。このため、本実施形態では、読み出し時における電位差のマージンを、既述の実施形態におけるそれの２倍にすることができる。各電気化学セル５が劣化した場合であっても、データを読み出しやすくすることが可能である。

尚、ダミーの電気化学セルを設けて、基準電圧として、２つの状態のうちの一方の状態の電気化学セルの出力電圧を用いる方法も考えられる。しかし、電気化学セル５とダミーの電気化学セルの劣化状態が異なる場合、同じ記憶状態でも、出力電位に差が生じることになる。その結果、正確にデータを読み出すことができなくなる場合がある。本実施形態は、このようにダミーの電気化学セルを用いる場合よりも、より正確に記憶されたデータを読み取ることができる観点から、有利である。

（第４の実施形態）
続いて、第４の実施形態について説明する。本実施形態では、第３の実施形態に対して、第２エレクトロクロミック層１５及び第２電極１６の配置が、変更されている。その他の点については、第３の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。

図１０は、本実施形態に係る不揮発性記憶装置１を示す概略断面図である。図１０に示されるように、本実施形態では、ゲート絶縁膜１１上に、第１電極１２−１、第１電極１２−２、及び第２電極１６が配置されている。第１電極１２−１、第１電極１２−２、及び第２電極１６は、同一層上に配置されている。また、第１電極１２−１、第１電極１２−２、及び第２電極１６を覆うように、第１エレクトロクロミック層１３−１、第１エレクトロクロミック層１３−２、及び第２エレクトロクロミック層１５が設けられている。第１エレクトロクロミック層１３−１、第１エレクトロクロミック層１３−２、及び第２エレクトロクロミック層１５は、同一層上に配置されており、分離溝３９によって分離されている。

本実施形態においては、第１電気化学セル５−１が、第１エレクトロクロミック層１３−１、第２エレクトロクロミック層１５の一部（第２エレクトロクロミック層１５における、第１エレクトロクロミック層１３−１側の部分）、及び電解質層１４の一部（電解質層１４における第１エレクトロクロミック層１３−１と第２エレクトロクロミック層１５との間の部分）により、実現される。また、第２電気化学セル５−２が、第１エレクトロクロミック層１３−２、第２エレクトロクロミック層１５の一部（第２エレクトロクロミック層１５における、第１エレクトロクロミック層１３−２側の部分）、及び電解質層１４の一部（電解質層１４における第１エレクトロクロミック層１３−２と第２エレクトロクロミック層１５との間の部分）により、実現される。

本実施形態における不揮発性記憶装置１の動作方法は、第３の実施形態と同様である。本実施形態によっても、第３の実施形態と同様の作用効果を得ることができる。また、本実施形態では、第１エレクトロクロミック層１３−１、第１エレクトロクロミック層１３−２、及び第２エレクトロクロミック層１５が同一層上に配置されているため、製造工程をより単純化させることができる。すなわち、本実施形態では、既述の実施形態と同様の方法により、ガラス基板１０上に、第１トランジスタ４−１及び第２トランジスタ４−２が形成される。その後、第１電極１３−１、第１電極１３−２、及び第２電極１６が、ゲート絶縁膜１１上に、同一工程で形成される。更に、同一工程により、ゲート絶縁膜１１上に、第１エレクトロクロミック層１３−１、第１エレクトロクロミック層１３−２、及び第２エレクトロクロミック層１５を形成することが可能である。

また、本実施形態では、第１エレクトロクロミック層１３−１（第１電極１２−１）、第１エレクトロクロミック層１３−２（第１電極１２−２）、及び第２エレクトロクロミック層１５（第２電極１６）のレイアウトを工夫することにより、酸化反応及び還元反応を進行しやすくすることができる。図１１は、第１エレクトロクロミック層１３−１、第１エレクトロクロミック層１３−２、及び第２エレクトロクロミック層１５のレイアウトの一例を示す平面図である。図１１に示される例では、第１エレクトロクロミック層１３−１、第１エレクトロクロミック層１３−２、及び第２エレクトロクロミック層１５が、それぞれ、凹凸を有するように、配置されている。そして、第１エレクトロクロミック層１２−１の凸部分は、第２エレクトロクロミック層１５の凹部分に入り込むように伸びている。第１エレクトロクロミック層１２−２の凸部分も、第２エレクトロクロミック層１５の凹部分に入り込むように伸びている。すなわち、第１エレクトロクロミック層１３−１、第１エレクトロクロミック層１３−２、及び第２エレクトロクロミック層１５は、櫛形になるように、配置されている。このようなレイアウトを採用することにより、酸化反応又は還元反応が進行する領域を、十分に確保することができる。

（第５の実施形態）
続いて、第５の実施形態について説明する。本実施形態においては、第３の実施形態に対して、第１電気化学セル５−１及び第２電気化学セル５−２の構成が変更されている。また、ガラス基板１０に代えて、フィルム基材２７が用いられる。その他の点については、第３の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。

図１２は、本実施形態に係る不揮発性記憶装置１を示す概略断面図である。図１０に示されるように、不揮発性記憶装置１は、第１構造２５−１及び第２構造２５−２を有している。

第１構造２５−１は、第１基材２７−１、及び第１層４０−１を有している。第１基材２７−１は、フィルム状の基材である。第１層４０−１は、第１基材２７−１上に設けられている。第１層４０−１には、第１トランジスタ４−１及び第１電気化学セル５−１が設けられている。第１構造２５−１は、第２の実施形態に係る不揮発性記憶装置１（図５参照）と同様の構成を有している。すなわち、第１基材２７−１上には、ゲート絶縁膜１１を介して、第１電極１２−１及び第２電極１６−１が設けられている。更に、第１電極１２−１及び第２電極１６−１を覆うように、第１エレクトロクロミック層１３−１及び第２エレクトロクロミック層１５−１が設けられている。また、第１エレクトロクロミック層１３−１及び第２エレクトロクロミック層１５−１を覆うように、電解質層１４が設けられている。

第２構造２５−２も、第１構造２５−１と同様の構造を有している。すなわち、第２構造２５−２は、第２基材２７−２、及び第２層４０−２を有している。第２基材２７−２は、フィルム状の基材である。第２層４０−２は、第２基材２７−２上に設けられている。第２層４０−２には、第２トランジスタ４−２及び第２電気化学セル５−２が設けられている。

第１構造２５−１及び第２構造２５−２は、セパレータ２６を介して、第１基材２７−１及び第２基材２７−２が外側になるように、貼り付けられている。また、図１２には示されていないが、各トランジスタ４及び各電気化学セル５は、図７に示した回路が形成されるように、ビット線６（６−１、６−２）、ワード線７、及びプレート線８等に、接続されている。

本実施形態のような構成を採用しても、第３の実施形態と同様の作用効果を奏することができる。

尚、本実施形態の製造時には、まず、第１構造２５−１及び第２構造２５−２が、別々に、製造される。次いで、セパレータ２６を介して、第１構造２５−１と第２構造２５−２とを貼り合わせる。これにより、本実施形態に係る不揮発性記憶装置１が得られる。

第１構造２５−１に含まれる各部分の材料と、第２構造２５−２に含まれる各部分の材料とは、異なっていてもよい。但し、第１電極１２（１２−１、１２−２）、第１エレクトロクロミック層１３（１３−１、１３−２）、第２電極１６（１６−１、１６−２）、及び第２エレクトロクロミック層１５（１５−１、１５−２）は、それぞれ、同一の材料を用いて、同一の製造方法により形成されることが好ましい。これにより、第１電気化学セル５−１と第２電気化学セル５−２との間で、特性及び劣化の程度を等しくさせることが可能になる。

尚、本実施形態では、図５（第２の実施形態）に示した構造を積層させる場合について説明した。但し、図１（第１の実施形態）に示した構造を積層させることも可能である。

（第６の実施形態）
続いて、第６の実施形態について説明する。本実施形態では、第１の実施形態に対して、不揮発性記憶素子２の構造が変更されている。その他の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。

図１３は、本実施形態に係る不揮発性記憶装置１を示す概略断面図である。本実施形態に係る不揮発性記憶装置１は、複数のフィルム構造２８（２８−１〜２８−４）を備えている。複数のフィルム構造２８（２８−１〜２８−４）は、積層されている。最上層のフィルム構造２８−４上には、保護部材として、フィルム部材１７が配置されている。

複数のフィルム構造２８の各々は、フィルム基材２９、及び複数の不揮発性記憶素子２を有している。すなわち、各フィルム構造２８には、複数の電気化学セル５が設けられている。各不揮発性記憶素子２の構造は、図１（第１の実施形態）と同様である。すなわち、フィルム基材２９上には、トランジスタ４が設けられている。また、フィルム基材２９上には、ゲート絶縁膜１１を介して、第１電極１２が設けられている。更に、第１エレクトロクロミック層１３が、第１電極１２を覆うように設けられている。第１エレクトロクロミック層１３上には、電解質層１４が設けられている。電解質層１４上には、第２エレクトロクロミック層１５が設けられている。第１エレクトロクロミック層１３、電解質層１４、及び第２エレクトロクロミック層１５により、電気化学セル５が実現されている。また、第２エレクトロクロミック層１５上には、第２電極１６が設けられている。第２電極１６上には、上層のフィルム構造２８に含まれるフィルム基材２９が設けられている。尚、これらのトランジスタ４及び電気化学セル５は、既述の実施形態と同様に、ワード線７、ビット線６、及びプレート線８に接続され、制御回路３によって制御される。尚、必要に応じて、各フィルム基材２９を貫通する配線が設けられてもよい。

続いて、本実施形態に係る不揮発性記憶装置１の製造方法について説明する。本実施形態では、複数のフィルム中間体４１（４１−１〜４１−４）が作製される。具体的には、フィルム基材２９の主面上に、トランジスタ４、第１電極１２、第１エレクトロクロミック層１３、及び電解質層１４が形成される。これにより、フィルム中間体４１−１が得られる。また、フィルム中間体４１−１と同様の工程の後、フィルム基材２９の裏面上に、第２電極１６、及び第２エレクトロクロミック層１５が形成される。これにより、各フィルム中間体４１（４１−２〜４１−４）が得られる。次いで、複数のフィルム中間体４１（４１−１〜４１−４）を積層し、最上層のフィルム中間体４１上にフィルム部材１７を配置し、圧着することにより、不揮発性記憶装置１が得られる。

本実施形態によれば、フィルム基材２９として、薄くて加工が容易な基材（例えば、紙、プラスチックフィルムなど）を用いることができる。３次元的にフィルム中間体４１を積層することにより、容易に集積度を向上させることが可能となる。また、不揮発性記憶素子２に含まれる各構成要素は、印刷法等を用いて、フィルム基材２９上に形成することが可能である。フィルム基材２９を用いることにより、シリコン基板やガラス基材を用いた場合よりも、フィルム基材２９を貫通する配線を形成し易くなり、取り扱いが容易になる。従って、厚みの増加を抑制しつつも、電気化学セル５の集積度を高めることができ、不揮発性記憶装置１を小型化することができる。

（第７の実施形態）
続いて、第７の実施形態について説明する。本実施形態では、既述の実施形態で説明した不揮発性記憶装置１を含む電子回路装置について説明する。本実施形態に係る電子回路装置は、既述の不揮発性記憶装置１に加え、不揮発性表示装置を備えた装置である。本実施形態では、電子回路装置が、表示・記憶機能付きカードである場合を例として、説明を行なう。

不揮発性記憶装置と表示装置とを集積化させる場合、電子回路装置の構成が複雑になる。また、不揮発性記憶装置と表示装置とを別々の工程で製造すると、製造工程が複雑になる。すなわち、一般的には、不揮発性記憶装置と表示装置とを別々に作製し、装置毎に接続及び封止する工程が必要になる。また、不揮発性記憶装置の駆動回路を、表示装置の駆動回路とは別々に用意しなければならない。本実施形態では、これらの点について、工夫が施されている。

図１４は、本実施形態に係る電子回路装置３０を示す概略図である。図１４に示されるように、電子回路装置３０は、表示部３１、メモリ３２、及び制御回路３を備えている。制御回路３は、配線を介して表示部３１及びメモリ３２に接続されており、表示部３１及びメモリ３２を制御する。制御回路３は、例えば、ＩＣチップにより実現される。メモリ３２には、複数の不揮発性記憶素子２が含まれている。すなわち、不揮発性記憶装置１は、制御回路３及びメモリ３２により、実現される。

図１５は、電子回路装置３０を示す概略断面図である。図１５は、表示部３１及びメモリ３２における断面図が示されている。

図１５に示されるように、表示部３１及びメモリ３２は、共通のフィルム基材３６上に設けられている。

メモリ３２は、複数の不揮発性記憶素子２を有している。複数の不揮発性記憶素子２の各々の構成は、第１の実施形態（図２参照）と同じである。すなわち、フィルム基材３６上には、各不揮発性記憶素子２として、トランジスタ４及び電気化学セル５が設けられている。電気化学セル５は、第１エレクトロクロミック層１３−Ａ（セル側第１エレクトロクロミック層）、電解質層１４、及び第２エレクトロクロミック層１５−Ａ（セル側第２エレクトロクロミック層）を有している。第１エレクトロクロミック層１３−Ａは、フィルム基材３６上に設けられた第１電極１２−Ａを覆うように、設けられている。電解質層１４は、第１エレクトロクロミック層１３−Ａを覆うように、設けられている。第２エレクトロクロミック層１５−Ａは、電解質層１４上に設けられている。第２エレクトロクロミック層１５−Ａ上には、第２電極１６−Ａが、設けられている。

一方、表示部３１には、複数の表示素子３７が設けられている。各表示素子３７としては、電源が切れても表示機能を維持することができる不揮発性表示素子が用いられる。各表示素子３７は、第１電極１２−Ｂ、第１エレクトロクロミック層１３−Ｂ（表示素子側第１エレクトロクロミック層）、電解質層１４、第２エレクトロクロミック層１５−Ｂ（表示素子側第２エレクトロクロミック層）、及び第２電極１６−Ｂを備えている。第１電極１２−Ｂ及び第２電極１６−Ｂは、制御回路３に接続されている。制御回路３により、第１電極１２−Ｂ及び第２電極１６−Ｂの間に電圧が印加されると、一対のエレクトロクロミック層（１３−Ｂ、１５−Ｂ）において酸化反応又は還元反応が進む。

ここで、第１電極１２−Ｂ及び第１電極１２−Ａは、同一層上に設けられている。第１エレクトロクロミック層１３−Ｂ及び第１エレクトロクロミック層１３−Ａも、同一層上に設けられている。表示部３１及びメモリ３２において、電解質層１４は、共通に用いられる。第２エレクトロクロミック層１５−Ｂ及び第２エレクトロクロミック層１５−Ａは、同一層上に設けられている。第２電極１６−Ｂ及び第２電極１６−Ａは、同一層上に設けられている。

更に、第２電極１６−Ａ及び第２電極１６−Ｂ上には、透明フィルム３３が設けられている。また透明フィルム３３上には、不透明プラスチック３４が設けられている。不透明プラスチック３４は、フィルム基材３６の裏面上にも設けられている。すなわち、フィルム基材３６から第２電極１６（１６−Ａ及び１６−Ｂ）までの積層体は、不透明プラスチック３４により挟まれている。不透明プラスチック３４には、表示素子３７が外部から視認可能となるように、開口３５が設けられている。一方、メモリ３２部分は、外部から視認できないように、不透明プラスチック３４により覆われている。

本実施形態において、各第２エレクトロクロミック層１５（１５−Ａ及び１５−Ｂ）は、酸化状態における色と還元状態における色とが異なるような材料により、実現される。すなわち、制御回路３（図１４参照）は、第１エレクトロクロミック層１３−Ｂ及び第２エレクトロクロミック層１５−Ｂの酸化還元状態を制御することにより、第２エレクトロクロミック層１５−Ｂの色を制御する。これにより、表示部３１において、表示機能が実現される。尚、図１４に示したように、表示素子３７は、セグメント表示に対応するように、配置されている。

尚、上述の例では、図１４に示したように、表示素子３７の配置が、セグメント表示に対応している例について説明した。但し、表示素子３７の配置は、必ずしもセグメント表示に対応している必要はなく、例えば、マトリックス表示、バーコード表示、及びＱＲコード（登録商標）表示などに対応していてもよい。

また、本実施形態では、透明フィルム３３上に不透明プラスチック３４が設けられる場合について説明した。但し、透明フィルム３３の不透明プラスチック３４は、用途によっては、省略してもよい。

続いて、本実施形態に係る電子回路装置３０の製造方法について説明する。

まず、フィルム基材３６として、ＰＥＮフィルムが準備される。フィルム基材３６上に、インクジェット法により、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、半導体層、第１電極１２（１２−Ａ、１２−Ｂ）、及び第１エレクトロクロミック層１３（１３−Ａ、１３−Ｂ）が、順に形成される。

また、透明フィルム３３上に、第２電極１６（１６−Ａ、１６−Ｂ）が形成される。第２電極１６としては、例えば、ＩＴＯ（インジウムスズ酸化物）膜を用いることができる。第２電極１６上に、第２エレクトロクロミック層１５（１５−Ａ、１５−Ｂ）が形成される。

その後、電解質層１４を挟んで、透明フィルム３３が、フィルム基材３６上に接着される。更に、不透明プラスチック３４により挟むことにより、電子回路装置３０が得られる。

ここで、本実施形態では、第１エレクトロクロミック層１３−Ａ及び第１エレクトロクロミック層１３−Ｂは、同一の材料により、同一層上に設けられる。第２エレクトロクロミック層１５−Ａ及び第２エレクトロクロミック層１５−Ｂも、同一の材料により、同一層上に設けられる。第１電極１２−Ａ及び第１電極１２−Ｂも、同一の材料により、同一層上に設けられる。第２電極１６−Ａ及び第２電極１６−Ｂも、同一の材料により、同一層上に設けられる。これにより、表示素子３７と不揮発性記憶素子２とを同一工程で形成することができる。一般的に、表示素子としては、ネマティック液晶、マイクロカプセル、電子粉流体、及びコレステリック液晶などを用いることが考えられる。しかし、これらを表示素子として用いた場合、表示素子と不揮発記憶素子とを、別々に製造しなければならず、製造工程が複雑になる。これに対し、本実施形態では、表示素子と不揮発性記憶素子２とを同一工程で形成することができ、製造工程を単純化させることが可能である。

また、マイクロカプセル、電子粉流体、及びコレステリック液晶などを用いた不揮発性表示素子の場合、動作電圧として、数１０Ｖの高電圧が必要となる。これに対し、本実施形態によれば、動作電圧を数Ｖに抑制することができ、回路構成を簡略化することができる。

尚、第１電極１２の材料としては、例えば、金属ナノ粒子、及びＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを主成分とする導電性高分子が用いられる。ゲート絶縁膜の材料としては、例えば、ポリイミド、及びＰＶＰ（ポリビニルフェノール）などが用いられる。半導体層としては、例えば、有機半導体、及びナノカーボンなどを用いることが、低温で印刷工程を実行できる観点から、好ましい。各エレクトロクロミック層（１３、１５）としては、プルシアンブルー、及び、主たる構成成分がＡ_ｘ［Ｂ（ＣＮ）_６］_ｙ（Ａ、Ｂは金属イオン）であるプルシアンブルー類縁化合物が好ましく用いられる。但し、各エレクトロクロミック層（１３、１５）としては、例えば、金属酸化物エレクトロクロミック材料、及びビオロゲンなどの有機エレクトロクロミック材料を用いることも可能である。

また、上述の例では、表示素子３７に含まれる各エレクトロクロミック層（１３−Ｂ、１５−Ｂ）及び電極（１２−Ｂ、１６−Ｂ）が、それぞれ、不揮発性記憶素子２に含まれる各エレクトロクロミック層（１３−Ａ、１５−Ａ）及び電極（１２−Ａ、１６−Ａ）と、同一材料により同一工程で形成される場合について説明した。但し、表示素子３７と不揮発性記憶素子２との間で、異なる方法（インクジェット法及びグラビア法）を用いて、これらエレクトロクロミック層及び電極が形成されてもよい。また、表示素子３７と不揮発性記憶素子２との間で、各エレクトロクロミック層及び電極の材料が異なっていてもよい。

また、表示部３１における視認性を向上させるため、表示素子３７においては、第１エレクトロクロミック層１３−Ｂ及び第２エレクトロクロミック層１６−Ｂとして、異なる色の材料を用いることが好ましい。例えば、第１エレクトロクロミック層１３−Ｂ及び第２エレクトロクロミック層１６−Ｂの一方として、プルシアンブルーを用い、他方として、ヘキサシアノ鉄酸ニッケル、ヘキサシアノ鉄酸インジウム、及びヘキサシアノ鉄酸マンガンのいずれかを用いると好ましい。このような組み合わせを採用した場合、プルシアンブルーが酸化状態である場合には、プルシアンブルーの青色が視認され、他方が酸化状態になると黄色が視認される。

また、表示部３１における視認性を高めるために、第２エレクトロクロミック層１５−Ｂだけが視認されるように、電解質層１４として不透明な材料を用いることも可能である。具体的には、電解質層１４は、酸化チタン粉末を分散させることにより、白色にすることができる。これにより、第１エレクトロクロミック層１３−Ｂを視認が視認されないようにすることも可能である。

本実施形態では、電気的な変換により読み出される情報の他に、表示素子３７を介して、ユーザ又は機械が情報を認識することができる。これにより、利便性が高められる。また、本実施形態に係る電子回路装置３０は、表示機能だけでなく、記憶機能も有している。従って、ネットワークに接続されていない場合であっても、リーダー／ライタ−により、事業者がサービスを提供することが可能になる。その結果、ユーザにとって、利便性が高められる。

また、本実施形態では、どのような基材上にも、表示素子３７及び不揮発性記憶素子２を形成することができる。例えば、電子回路装置３０として、ステッカー状のユニットを作製することも可能となる。例えば、カード形状以外の物品及び紙などに対しても、表示機能及び記憶機能を付与することが可能である。

また、本実施形態では、表示素子３７として、不揮発性表示素子が用いられる場合について説明した。ただし、表示素子３７としては、必ずしも不揮発性表示素子が用いられる必要は無く、揮発性の表示素子が用いられてもよい。

以上、本発明について、第１の実施形態乃至第７の実施形態を用いて説明した。尚、これらの実施形態は互いに独立するものではなく、矛盾のない範囲内で、組み合わせて用いることも可能である。

本発明は、書き換え可能な不揮発記憶装置が形成されたフィルム、紙、カード、及びステッカーに適用できる。本発明は、特に、情報表示機能に加え、より詳細な物品に関する情報（履歴情報、真贋情報）を記憶する用途に好適に適用できる。本発明は、例えば、伝票、レシート、チケット（乗車券や入場券など）、証明書、ポイントカード、ゲーム用カード、プライスタグ、センサタグ、電子看板、貨幣、及び有価証券などに適用可能である。

１ 不揮発性記憶装置
２ 不揮発性記憶素子
３ 制御回路
４ トランジスタ
４−１ 第１トランジスタ
４−２ 第２トランジスタ
５ 電気化学セル
５−１ 第１電気化学セル
５−２ 第２電気化学セル
６ ビット線
６−１ 第１ビット線
６−２ 第２ビット線
７ ワード線
８ プレート線
９ ビット線電圧検出回路
１０ ガラス基板
１１ ゲート絶縁膜
１２ 第１電極
１２−１ 第１電気化学セルの第１電極
１２−２ 第２電気化学セルの第２電極
１３ 第１エレクトロクロミック層
１３−１ 第１電気化学セルの第１エレクトロクロミック層
１３−２ 第２電気化学セルの第１エレクトロクロミック層
１３−Ａ セル側第１エレクトロクロミック層
１３−Ｂ 表示素子側第１エレクトロクロミック層
１４ 電解質層
１５ 第２エレクトロクロミック層
１５−１ 第１電気化学セルの第２エレクトロクロミック層
１５−２ 第２電気化学セルの第２エレクトロクロミック層
１５−Ａ セル側第２エレクトロクロミック層
１５−Ｂ 表示素子側第２エレクトロクロミック層
１６ 第２電極
１７ フィルム部材
１８ ゲート電極
１９ 半導体層（ａ−Ｓｉ）
２０ ドレイン電極
２１ ソース電極
２２ 保護膜
２３ 第１中間体
２４ 第２中間体
２５−１ 第１構造
２５−２ 第２構造
２６ セパレータ
２７−１ 第１基材
２７−２ 第２基材
２８−１〜２８−４ フィルム構造
２９ フィルム基材
３０ 電子回路装置（表示・記憶機能付カード）
３１ 表示部
３２ メモリ
３３ 透明フィルム
３４ 不透明プラスチック
３５ 開口部
３６ フィルム基材
３７ 表示素子
３８ 分離溝
３９ 分離溝
４０−１ 第１層
４０−２ 第２層
４１−１〜４１−２ フィルム中間体

Claims (20)

1. 電気化学セルを含む不揮発性記憶素子と、
   前記不揮発性記憶素子にデータを書き込む制御回路と、
   を具備し、
   前記電気化学セルは、
   第１エレクトロクロミック層と、
   第２エレクトロクロミック層と、
   前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備え、
   前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
   前記制御回路は、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの書き込み及び読み出しを行うように構成されており、
   前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、同一層上に設けられており、
   前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間には、分離溝が形成されており、
   前記電解質層は、前記分離溝を埋めるように、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層上に設けられており、
   前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、それぞれ、上方から見た場合に、凹部及び凸部が形成されるように、配置されており、
   前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の一方の凹部には、他方の凸部が配置されている
   不揮発性記憶装置。
2. 請求項１に記載された不揮発性記憶装置であって、
   前記不揮発性記憶素子は、更に、ビット線と前記第１エレクトロクロミック層との間の電気的接続を切り換えるように配置された、スイッチ回路を備え、
   前記第２エレクトロクロミック層は、プレート線に電気的に接続されており、
   前記制御回路は、前記スイッチ回路、前記ビット線の電位、及び前記プレート線の電位を制御することにより、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御する
   不揮発性記憶装置。
3. 請求項２に記載された不揮発性記憶装置であって、
   前記制御回路は、更に、前記ビット線の電圧を検出する、ビット線電圧検出回路を備えている
   不揮発性記憶装置。
4. 第１電気化学セル、及び第２電気化学セルを含む不揮発性記憶素子と、
   前記不揮発性記憶素子にデータを書き込む制御回路と、
   を具備し、
   前記第１電気化学セル及び前記第２電気化学セルは、それぞれ、
   第１エレクトロクロミック層と、
   第２エレクトロクロミック層と、
   前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備え、
   前記第１電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
   前記第２電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
   前記第１電気化学セルの前記第１エレクトロクロミック層と、前記第２電気化学セルの前記第１エレクトロクロミック層とは、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
   前記制御回路は、前記第１電気化学セル及び前記第２電気化学セルの酸化還元状態を制御することにより、データの書き込み及び読み出しを行うように構成されている
   不揮発性記憶装置。
5. 請求項４に記載された不揮発性記憶装置であって、
   前記第１電気化学セルは、更に、第１ビット線と前記第１電気化学セルの前記第１エレクトロクロミック層との間の電気的接続を切り換えるように配置された、第１スイッチ回路を備え、
   前記第２電気化学セルは、更に、第２ビット線と前記第２電気化学セルの前記第１エレクトロクロミック層との間の電気的接続を切り換えるように配置された、第２スイッチ回路を備え、
   前記第１電気化学セルの前記第２エレクトロクロミック層、及び前記第２電気化学セルの前記第２エレクトロクロミック層は、いずれも、プレート線に電気的に接続されており、
   前記制御回路は、前記第１スイッチ回路、前記第２スイッチ回路、前記１ビット線の電位、前記第２ビット線の電位、及び前記プレート線の電位を制御することにより、前記第１電気化学セル及び前記第２電気化学セルの酸化還元状態を制御するように構成されている
   不揮発性記憶装置。
6. 請求項４又は５に記載された不揮発性記憶装置であって、
   前記第１電気化学セルの前記第１エレクトロクロミック層と、前記第２電気化学セルの前記第１エレクトロクロミック層とは、同一層上に設けられており、
   前記第１電気化学セルの前記第１エレクトロクロミック層と、前記第２電気化学セルの前記第１エレクトロクロミック層とは、分離溝により分離されており、
   前記第１電気化学セルの前記電解質層と前記第２電気化学セルの前記電解質層とは、共通であり、
   前記第１電気化学セルの前記第２エレクトロクロミック層と前記第２電気化学セルの前記第２エレクトロクロミック層とは、共通であり、
   前記共通の電解質層は、前記分離溝を埋めるように、前記第１電気化学セルの前記第１エレクトロクロミック層及び前記第２電気化学セルの前記第１エレクトロクロミック層の上に設けられており、
   前記共通の第２エレクトロクロミック層は、前記共通の電解質層上に配置されている
   不揮発性記憶装置。
7. 請求項４又は５に記載された不揮発性記憶装置であって、
   前記第１電気化学セルの前記第２エレクトロクロミック層と前記第２電気化学セルの前記第２エレクトロクロミック層とは、共通であり、
   前記第１電気化学セルの前記電解質層と前記第２電気化学セルの前記電解質層とは、共通であり、
   前記第１電気化学セルの前記第１エレクトロクロミック層、前記第２電気化学セルの前記第１エレクトロクロミック層、及び前記共通の第２エレクトロクロミック層は、同一層上に設けられており、
   前記第１電気化学セルの前記第１エレクトロクロミック層、前記第２電気化学セルの前記第１エレクトロクロミック層、及び前記共通の第２エレクトロクロミック層は、分離溝により分離されており、
   前記共通の電解質層は、前記分離溝を埋めるように、前記第１電気化学セルの前記第１エレクトロクロミック層、前記第２電気化学セルの前記第１エレクトロクロミック層、及び前記共通の第２エレクトロクロミック層の上に、設けられている
   不揮発性記憶装置。
8. 請求項４又は５に記載された不揮発性記憶装置であって、
   更に、
   第１構造と、
   第２構造と、
   を具備し、
   前記第１構造は、
   前記第１基材と、
   前記第１基材上に設けられた第１層とを含み、
   前記第２構造は、
   前記第２基材と、
   前記第２基材上に設けられた第２層とを含み、
   前記第１構造と前記第２構造とは、前記第１基材及び前記第２基材が外側を向くように、張り合わされており、
   前記第１電気化学セルは、前記第１層中に設けられており、
   前記第２電気化学セルは、前記第２層中に設けられている
   不揮発性記憶装置。
9. 積層された複数のフィルム構造と、
   複数の不揮発性記憶素子と、
   前記複数の不揮発性記憶素子の各々にデータを書き込む制御回路と、
   を具備し、
   前記各不揮発性記憶素子は、電気化学セルを備え、
   前記電気化学セルは、
   第１エレクトロクロミック層と、
   第２エレクトロクロミック層と、
   前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備え、
   前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
   前記制御回路は、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの書き込み及び読み出しを行い、
   前記複数のフィルム構造の各々には、前記電気化学セルが複数配置されている
   不揮発性記憶装置。
10. 基材と、
    前記基材上に設けられ、電気化学セルを含む不揮発性記憶素子と、
    前記基材上に設けられた、表示素子と、
    前記不揮発性記憶素子にデータを書き込む制御回路と、
    を具備し、
    前記電気化学セルは、
    セル側第１エレクトロクロミック層と、
    セル側第２エレクトロクロミック層と、
    前記セル側第１エレクトロクロミック層と前記セル側第２エレクトロクロミック層との間に設けられたセル側電解質層とを備え、
    前記セル側第１エレクトロクロミック層及び前記セル側第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
    前記制御回路は、前記セル側第１エレクトロクロミック層及び前記セル側第２エレクトロクロミック層の少なくとも一方の酸化還元状態を制御することにより、データの書き込み及び読み出しを行い、
    前記表示素子は、
    表示素子側第１エレクトロクロミック層と、
    表示素子側第２エレクトロクロミック層と、
    前記表示素子側第１エレクトロクロミック層と前記表示素子側第２エレクトロクロミック層との間に設けられた表示素子側電解質層とを備え、
    前記表示素子側第１エレクトロクロミック層及び前記表示素子側第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されている
    電子回路装置。
11. 請求項１０に記載された電子回路装置であって、
    前記セル側第１エレクトロクロミック層と前記表示素子側第１エレクトロクロミック層とは、同一層上に設けられており、
    前記セル側第２エレクトロクロミック層と前記表示素子側第２エレクトロクロミック層とは、同一層上に設けられている
    電子回路装置。
12. 請求項１０又は１１に記載された電子回路装置であって、
    更に、
    遮光性を有する被覆層、
    を具備し、
    前記被覆層は、前記不揮発性記憶素子を被覆し、前記表示素子を被覆しないように、配置されている
    電子回路装置。
13. 請求項１０乃至１２のいずれかに記載された電子回路装置であって、
    制御回路は、前記表示素子の動作を制御するように構成されている
    電子回路装置。
14. 電気化学セル、
    を具備し、
    前記電気化学セルは、
    第１エレクトロクロミック層と、
    第２エレクトロクロミック層と、
    前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備え、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態が制御されることにより、データの書き込み及び読み出しが行われ、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、同一層上に設けられており、
    前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間には、分離溝が形成されており、
    前記電解質層は、前記分離溝を埋めるように、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層上に設けられており、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、それぞれ、上方から見た場合に、凹部及び凸部が形成されるように、配置されており、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の一方の凹部には、他方の凸部が配置されている
    不揮発性記憶素子。
15. 電気化学セルを含む不揮発性記憶素子と、
    前記不揮発性記憶素子にデータを書き込む制御回路と、
    を具備し、
    前記電気化学セルは、
    第１エレクトロクロミック層と、
    第２エレクトロクロミック層と、
    前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備え、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
    前記制御回路は、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の少なくとも一方の酸化還元状態を制御することにより、データの書き込み及び読み出しを行い、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、同一層上に設けられており、
    前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間には、分離溝が形成されており、
    前記電解質層は、前記分離溝を埋めるように、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層上に設けられており、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、それぞれ、上方から見た場合に、凹部及び凸部が形成されるように、配置されており、
    前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の一方の凹部には、他方の凸部が配置されている
    不揮発性記憶装置の製造方法であって、
    前記第１エレクトロクロミック層を形成する工程と、
    前記第２エレクトロクロミック層を形成する工程と、
    前記電解質層を形成する工程と、
    前記制御回路を形成する工程と、
    を具備する
    不揮発性記憶装置の製造方法。
16. 請求項１５に記載された不揮発性記憶装置の製造方法であって、
    前記第１エレクトロクロミック層を形成する工程は、第１基材上に、前記第１エレクトロクロミック層を形成する工程を含み、
    前記電解質層を形成する工程は、前記第１エレクトロクロミック層上に、前記電解質層を形成し、第１中間体を得る工程を含み、
    前記第２エレクトロクロミック層を形成する工程は、
    第２基材上に、前記第２エレクトロクロミック層を形成し、第２中間体を得る工程と、
    前記第２エレクトロクロミック層が前記電解質層上に配置されるように、前記第１中間体に、前記第２中間体を貼り付ける工程とを含む
    不揮発性記憶装置の製造方法。
17. 請求項１５に記載された不揮発性記憶装置の製造方法であって、
    前記第１エレクトロクロミック層を形成する工程と、前記第２エレクトロクロミック層を形成する工程とは、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、同一層上に設けられるように、同一工程により実行される
    不揮発性記憶装置の製造方法。
18. 第１電気化学セル、及び第２電気化学セルを含む不揮発性記憶素子と、
    前記不揮発性記憶素子にデータを書き込む制御回路と、
    を具備し、
    前記第１電気化学セル及び前記第２電気化学セルは、それぞれ、
    第１エレクトロクロミック層と、
    第２エレクトロクロミック層と、
    前記第１エレクトロクロミック層と前記第２エレクトロクロミック層との間に設けられた電解質層とを備え、
    前記第１電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
    前記第２電気化学セルにおいて、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層は、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
    前記第１電気化学セルの前記第１エレクトロクロミック層と、前記第２電気化学セルの前記第１エレクトロクロミック層とは、一方が酸化状態になった場合に他方が還元状態になるように、配置されており、
    前記制御回路は、前記第１電気化学セル及び前記第２電気化学セルの一方において、前記第１エレクトロクロミック層及び前記第２エレクトロクロミック層の酸化還元状態を制御することにより、データの書き込み及び読み出しを行い、
    不揮発性記憶装置の製造方法であって、
    前記不揮発性記憶素子を形成する工程と、
    前記制御回路を形成する工程と、
    を具備し、
    前記不揮発性記憶素子を形成する工程は、
    前記第１電気化学セルを形成する工程と、
    前記第２電気化学セルを形成する工程とを含み、
    前記第１電気化学セルを形成する工程は、及び前記第２電気化学セルを形成する工程は、それぞれ、
    前記第１エレクトロクロミック層を形成する工程と、
    前記第２エレクトロクロミック層を形成する工程と、
    前記電解質層を形成する工程とを含む
    不揮発性記憶装置の製造方法。
19. 請求項１８に記載された不揮発性記憶装置の製造方法であって、
    前記第１電気化学セルの前記第１エレクトロクロミック層を形成する工程と、前記第２電気化学セルの前記第１エレクトロクロミック層を形成する工程とは、前記第１電気化学セルの前記第１エレクトロクロミック層と前記第２電気化学セルの前記第１エレクトロクロミック層とが同一層上に形成されるように、同一工程により実行され、
    前記第１電気化学セルの前記電解質層を形成する工程と前記第２電気化学セルの前記電解質層を形成する工程とは、同一工程により実行され、
    前記第１電気化学セルの前記第２エレクトロクロミック層を形成する工程と前記第２電気化学セルの前記第２エレクトロクロミック層を形成する工程とは、同一工程により実行される
    不揮発性記憶装置の製造方法。
20. 請求項１８に記載された不揮発性記憶装置の製造方法であって、
    前記第１電気化学セルを形成する工程は、第１基材上に、前記第１電気化学セルを形成し、第１構造を形成する工程を含み、
    前記第２電気化学セルを形成する工程は、第２基材上に、前記第２電気化学セルを形成し、第２構造を形成する工程を含み、
    前記不揮発性記憶素子を形成する工程は、更に、
    前記第１構造と前記第２構造とを張り合わせることにより、前記不揮発性記憶素子を形成する工程を含む
    不揮発性記憶装置の製造方法。
    

Images