JP5927850B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5927850B2
JP5927850B2 JP2011247216A JP2011247216A JP5927850B2 JP 5927850 B2 JP5927850 B2 JP 5927850B2 JP 2011247216 A JP2011247216 A JP 2011247216A JP 2011247216 A JP2011247216 A JP 2011247216A JP 5927850 B2 JP5927850 B2 JP 5927850B2
Authority
JP
Japan
Prior art keywords
molten metal
metal
terminal
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011247216A
Other languages
English (en)
Other versions
JP2013105809A (ja
Inventor
今泉 延弘
延弘 今泉
将 森田
将 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011247216A priority Critical patent/JP5927850B2/ja
Publication of JP2013105809A publication Critical patent/JP2013105809A/ja
Application granted granted Critical
Publication of JP5927850B2 publication Critical patent/JP5927850B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、半導体装置の製造工程では、突起状の接続端子を用いて半導体素子と回路基板を接合することがある。突起状の接続端子は、柱状の金属端子を有し、金属端子の表面に金属端子より融点が低い溶融金属が設けられている。半導体素子と回路基板の間の熱膨張率の差や、反りを吸収できるように、金属端子は端子幅に対するアスペクト比が1以上になるように形成されている。このような接続端子を用いると、溶融金属の量を減少させることができるので、隣接する他の接続端子とのショートを防止できる。また、柱状の金属端子によって半導体素子と回路基板の間に十分なギャップが確保されるので、アンダーフィル剤の充填が容易になる。
金属端子上に形成された溶融金属は、一般的には電解めっきにより形成される。さらに、溶融金属を上向きにして接続端子をリフロー炉に導入して加熱し、溶融金属を溶融させてドーム状にする。これは、めっき処理の直後の溶融金属の表面には凹凸があるので、そのままの状態で接合すると、相手側の端子に対する溶融金属の濡れ性が低下し、接合部分にボイドを発生し易くなるためである。
ここで、溶融金属の量が多くなると、リフロー処理でドーム状に整形するときに金属端子の側面に溶融金属が落下し易くなる。溶け落ちた溶融金属が基板上の回路に達すると、配線を溶食して回路不良の原因になり易い。
そこで、従来の接続端子では、金属端子をニッケル又は銅からなる第1の層と、アルミニウムやチタンかなる第2の層の2層構造とし、第2の層の上に溶融金属を配置したものがある。第2の層は溶融金属に対する濡れ性が低い材料から形成されており、第2の層の外側面に形成される酸化膜によって溶融金属の側面への流れ落ち難くする。
特開2006−108182
ここで、溶融金属の量が少ない場合には、接合後の半導体素子と回路基板の熱膨張率の差に起因して発生する応力によって、接合部分にクラックが生じ易くなる。これを防止するために、溶融金属の量を増やすと、金属端子の側面の濡れ性を低下させた接続端子であっても溶融金属が流れ落ち易くなる。
この発明は、このような事情に鑑みてなされたものであり、接続端子を用いた接合において接続不良や回路の不良を防止することを目的とする。
実施形態の一観点によれば、半導体回路を含む配線層を形成した基板の上方の電極パッド上に金属端子を形成する工程と、前記金属端子の上に、加熱によって溶融可能な第1の溶融金属を配置する工程と、前記第1の溶融金属の上に、前記第1の溶融金属より融点が低い第2の溶融金属を配置する工程と、前記第1の溶融金属を溶融させずに前記第2の溶融金属を溶融させて、前記第2の溶融金属の先端部分を球面形状に整形する工程と、を含み、前記第2の溶融金属の先端部分を整形する工程は、マイクロ波照射によって発熱する材料を含むフラックスを前記第2の溶融金属に塗布する工程と、前記第2の溶融金属及び前記フラックスにマイクロ波を照射して前記第2の溶融金属を溶融させる工程とを有し、先端部分を整形した前記第2の溶融金属を他の部品の電極上に載置した後に、前記第1の溶融金属及び前記第2の溶融金属の両方が溶融する温度まで加熱し、前記第1の溶融金属及び前記第2の溶融金属を溶融させて前記電極と接合させることを特徴とする半導体装置の製造方法を特徴とする半導体装置の製造方法が提供される。
半導体回路を含む配線層を形成した基板と、前記配線層の上方に配置され、他の基板との接合時の加熱により溶融可能な接続端子とを含み、前記接続端子は、前記配線層に電気的に接続される金属端子と、加熱によって溶融可能で前記金属端子上に配置された第1の溶融金属と、前記第1の溶融金属上に配置され、前記第1の溶融金属より融点が低く、先端部分が球面形状に整形された第2の溶融金属と、を含むことを特徴とする半導体装置が提供される。
溶融金属の量を十分に確保してクラックの発生を防止する一方で、優先的に溶かしてドーム形状にする領域を溶融金属の一部分にすることで溶融金属の溶け落ちを防止できる。接合部分の熱膨張差、反りやうねりを要因とする接続不良を改善できる。
図1は、本発明の実施の形態に係る半導体装置の構成を示す図である。 図2は、本発明の実施の形態に係る半導体装置の接合前の接続端子の構成を示す図である。 図3Aは、本発明の実施の形態に係る半導体装置の製造工程の一例を示す断面図(その1)である。 図3Bは、本発明の実施の形態に係る半導体装置の製造工程の一例を示す断面図(その2)である。 図3Cは、本発明の実施の形態に係る半導体装置の製造工程の一例を示す断面図(その3)である。 図3Dは、本発明の実施の形態に係る半導体装置の製造工程の一例を示す断面図(その4)である。 図3Eは、本発明の実施の形態に係る半導体装置の製造工程の一例を示す断面図(その5)である。 図3Fは、本発明の実施の形態に係る半導体装置の製造工程の一例を示す断面図(その6)である。 図4は、本発明の実施の形態の変形例に係る半導体装置の製造工程の一例を示す断面図である。
発明の目的及び利点は、請求の範囲に具体的に記載された構成要素及び組み合わせによって実現され達成される。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
本発明の実施の形態について図面を参照して詳細に説明する。
図1に概略構成を示すように、半導体装置1は、回路基板2上に半導体素子3(半導体装置)が実装されている。半導体素子3は、基板5上に半導体回路を含む配線層6が形成されている。半導体素子3は、回路基板2に配線層6を向けたフェイスダウン状態で実装されている。配線層6には、複数の電極パッド7が形成されており、各電極パッド7に接続端子8が1つずつ設けられている。これら接続端子8を用いて半導体素子3の電極パッド7と、回路基板2の電極パッド9とが電気的に接続されている。
図2に回路基板2に接合する前の半導体装置1の概略構成を示す。半導体装置1からは複数の接続端子8が延びている。各接続端子8は、円柱形状の金属端子10と、金属端子10の端面上に形成された溶融金属11とを有する。金属端子10は、直径に対する長さの比であるアスペクト比が1以上になっている。また、溶融金属11は、金属端子より融
点が低い材料、例えば融点が350℃以下の材料が用いられており、金属端子10上の第1の溶融金属12と、第1の溶融金属12上の第2の溶融金属13とを有する。
第1及び第2の溶融金属12,13の例としては、Sn、In、Sn−Ag、Sn−Ag−Cu、Sn−Cu、Sn−Pb、Sn−Bi、Sn−Zn、Sn−Auの少なくとも1つを含む材料がある。例えば、第1の溶融金属12は、Sn、Sn−Ag、Sn−Ag−Cuを選択できる。第2の溶融金属13は、In、Sn−Ag−Cu、Sn−Pb、Sn−Bi、Sn−Zn、Sn−Auを選択できる。
ここで、溶融金属11の2層構造を形成する金属材料の組み合わせは、先端側の第2の溶融金属13の融点が第1の溶融金属12の融点より低くなるように選択される。例えば、第1の溶融金属12がSn−Cuの場合、相対的に融点が低い第2の溶融金属は、Sn−Cuが用いられる。また、第1の溶融金属12がSn―Ag、又はSn−Ag−Cuの場合、第2の溶融金属は、Sn−Biが用いられる。
次に、半導体装置の製造方法について説明する。
まず、図3Aに示す構造を得るまでの工程について説明する。
シリコン等の基板5上に半導体回路を有する配線層6を形成する。配線層6の表面には、電極パッド7を、例えば電解めっき法によって形成する。各電極パッド7は、不図示の半導体回路に電気的に接続される。続いて、電極パッド7を含む半導体素子の全面に密着層20を形成する。密着層20には、例えばTiが用いられスパッタ法によって100nmの厚さに形成される。さらに、密着層20の上に、シード層21(導電膜)として例えばCuをスパッタ法によって500nmの厚さに形成する。
さらに、図3Bに示す構造を得るまでの工程について説明する。
シード層21の全面に、ポジ型のレジスト膜22を例えばスピンコート法によって塗布する。レジスト膜22を硬化させた後、レジスト膜22を露光及び現像してレジストパターン23を形成する。レジストパターン23は、例えば、接続端子8の形状に合わせた開口部23Aが少なくとも1つ形成される。例えば、半導体チップ3のサイズが4mm×8mmのときには、開口部23Aが50μmのピッチで、960個形成される。この後、レジストパターン23に対してOアッシング処理して、めっき液との濡れ性を改善させる。
続いて、図3Cに示す構造を得るまでの工程について説明する。
半導体素子3を不図示のめっき装置に導入し、基板5に対して例えば、4A/cmの密度の電流を30分供給する。シード層21が給電部として働くことによって、レジストパターン23の開口部23A内にCu膜が30μmの厚さに成長する。そして、開口部23Aに埋め込まれたCu膜によって金属端子10が形成される。
さらに、金属端子10の上に第1の溶融金属12として例えばSn−Agハンダを7μmの厚さにめっきする。この後、第1の溶融金属12の上に、第2の溶融金属13として例えばSn−Biハンダを7μmの厚さにめっきする。この後、図3Dに示すように、レジストパターン23をアッシング又は薬液処理によって半導体素子3の表面から除去する。このとき、下地のめっきシード層21を基板5上に残存させる。
ここで、第1の溶融金属12と第2の溶融金属13の厚さの比率は、1対1に限定されない。第2の溶融金属13の厚さは、表面をドーム等の曲面形状に整形できる量であれば良い。第1の溶融金属12の厚さは、第2の溶融金属13との合計量が十分な接合強度が得られる量であれば良い。
次に、図3Eに示す構造を得るまでの工程について説明する。
第2の溶融金属13の上にフラックス25を塗布する。フラックス25の塗布方法としては、例えば、不図示のサポート基板上にフラックス25を所定の厚さに塗布し、表面をスキージで平坦化させてフラックスの層を形成する。続いて、基板5を下向きにして第2の溶融金属13の先端をフラックスの層内に浸漬させる。これによって、第2の溶融金属13の表面にフラックス25が付着する。
フラックス25は、後の工程でマイクロ波を用いた加熱処理を効果的にするために用いられる。ここで、フラックス25には、電磁波を効率良く吸収して発熱する電磁波吸収体が含まれている。電磁波吸収体は、例えば、SiC、BaTiO、MnO等の微細な粒子である。電磁波吸収体の粒径は、例えば1μm、電磁波吸収体の配合量は5wt%とする。
さらに、フラックス25には、接合時に溶融金属12,13を活性化させることで接合を容易にする活性成分が混合されている。活性成分としては、例えば、アニリン塩酸塩、ヒドラジン塩酸塩、臭化セチルピリジンに代表されるロジン、塩酸、フッ化水素酸に代表される無機酸、フッ化リチウム、フッ化カリウム、フッ化ナトリウムに代表されるフッ化物、塩化リチウム、塩化カリウム、塩化ナトリウムに代表される塩化物、臭化リチウム、臭化カリウム、臭化ナトリウムに代表される臭化物、乳酸、クエン酸、オレイン酸に代表される有機酸、グルタミン酸塩酸塩、アニリン塩酸塩に代表される有機ハロゲン化合物がある。
第2の溶融金属13にフラックス25を塗布したら、マイクロ波を第2のフラックス25及び第2の溶融金属13に照射する。マイクロ波加熱では、外部電界の変化によってフラックス25内のフィラーの分子の向きが変化させられる。この場合は、外部電界の変化の方が早いため、分子の遅い振動との差分によって熱が発生する。マイクロ波は、第1の溶融金属12は溶けないが、先端側の第2の溶融金属13が整形可能に溶融する温度まで加熱される条件で照射する。例えば、マイクロ波は、300MHz〜30GHzの周波数、標準的には2.4GHzが用いられる。
ここで、配線層6に有機物が使用されているので、マイクロ波を照射すると、配線層6も加熱される。この実施の形態では、配線層6が金属製のシード層21で覆われているので、配線層6の加熱が防止される。これは、金属材料が、マイクロ波によって加熱され難いためである。このように、シード層21は、マイクロ波の照射時に半導体素子3の配線層6を保護する役割を担う。
このようなマイクロ波加熱によって、第1の溶融金属12及び第2に溶融金属13が加熱される。先端側の第2の溶融金属13はフラックス25によって加熱され易く、かつ第1の溶融金属12より融点が低いので、下側の第1の溶融金属12が溶融する前に、第2の溶融金属13が溶融する。これによって、図3Fに示すように、第2の溶融金属13のみが溶融してドーム形状になる。このようにして、円筒形の第1の溶融金属12の上にドーム形の第2の溶融金属13が配置された接続端子8が形成される。第2の溶融金属13の量は少なく、例えば、ドーム形状を形成するために必要な程度の量であるので、溶融した第2の溶融金属13が第1の溶融金属12や金属端子10の側面に垂れ落ちることはない。
ここで、超音波照射の代わりに、リフロー炉を用いて全体を加熱すると、第1の溶融金属12と金属端子10との界面にも熱が印可され、第1の溶融金属12と金属端子10が固相拡散し易くなる。このために、リフロー炉による加熱は、溶融金属量が減少する原因となる。これに対して、マイクロ波は、極所的な加熱が可能であり、第1の溶融金属12
と金属端子10間の加熱量が削減でき、溶融金属成分をより多く残存できる。このため、半導体素子3と回路基2の接合時の信頼性をさらに高められる。
また、比較のために、金属端子10の上に、Sn−Biハンダのみを14μmの厚さに形成した端子を製造し、マイクロ波の照射によってドーム形状に整形したところ、溶融金属が落下した端子が86%発生し、高さのばらつきは12%であった。これに対して、この実施の形態の接続端子8は、高さのばらつきが2%以内で、金属端子10側面への溶融金属の落下はなかった。
マイクロ波加熱後には、シード層21を例えばウェットエッチングによって除去する。シード層21は、金属端子10から露出している部分が除去され、金属端子10の下方の領域のシード層21は電極パッド7上に残される。この後、半導体素子3のプローブテストし、半導体素子がマイクロ波により破壊されていないことを確認する。このようにして形成された半導体ウェハをダイシング工程で切断し、複数の半導体チップ3に個片化する。
続いて、半導体チップ3を回路基板2上に載置し、リフロー炉に導入して溶融金属11を溶融させる。加熱温度は、第1の溶融金属12及び第2の溶融金属13の両方が溶融する温度である。これによって、溶融金属11の全体が溶融し、接続端子8が回路基板2の電極パッド9に接合させられる。接続端子8において接合に寄与する成分は、第1の溶融金属12及び第2の溶融金属13であり、これら溶融金属12,13の量は、必要な接合強度を得るのに十分な量である。従って、溶融金属11が欠如することなく、良好な接合状態の半導体装置1が得られる。半導体装置1は、−55℃から125℃の温度サイクル試験を1000サイクル、125℃の高温放置試験を504時間実施しても良好な接合状態を維持できた。
以上、説明したように、この実施の形態では、金属端子10上に第1の溶融金属12を設け、第1の溶融金属12上に融点が相対的に低い第2の溶融金属13を配置したので、溶融金属13のみを溶融させてドーム形状に整形することができる。溶融金属11の整形時に溶融させる金属の量を減らすことができるので、溶融金属11の垂れ落ちによる配線腐食やショートを防止できる。
また、接合工程では第2の溶融金属13に加えて第1の溶融金属12も溶融させることで、接合に必要な金属量を確保することによって接合部分におけるクラック等の発生を防止する。
これらのことから、この実施の形態では、溶融金属11の量を増やすことによってクラックの発生を防止する一方で、優先的に溶かしてドーム形状にする領域を溶融金属11の一部分にすることで溶融金属11の溶け落ちを防止することができる。従って、半導体装置1を構成する部材の熱膨張差、反りやうねりを要因とする接続不良を大幅に改善できる。
さらに、第2の溶融金属13をドーム形状に整形するためにマイクロ波を用いたので、局所加熱が加熱になり、熱効率が良い。また、電磁波吸収体を含むフラックス25を用いることで、第2の溶融金属13を効率良く加熱できる。電解めっき工程で給電部として用いたシード層21を残した状態でマイクロ波を照射して第2の溶融金属13をドーム状に整形するようにしたので、半導体回路がマイクロ波に影響を受けることを防止できる。
ここで、この実施形態の変形例について説明する。
図4に示すように、レジストパターン23の開口部23Aを利用してフラックス25を塗布しても良い。フラックス25は、例えばスキージを用いて開口部23Aの隙間に充填
される。
また、図3Dに示すようにレジストパターン23を除去した後、シード層21及び密着層20を除去しても良い。この場合には、少なくとも、金属製の電極パッド7を除く領域に、シード層21以外の金属層を例えばスパッタ法によって形成する。そして、マクロ波の照射後には金属層を除去する。
さらに、溶融金属11は、融点の異なる2層構造としたが、3層以上の積層構造にしても良い。この場合には、最も先端側から順番に融点が低い金属材料を配置することが好ましい。
また、第2の溶融金属13の整形は、マイクロ波を用いずにリフロー炉などを用いて加熱しても良い。この場合、第1の溶融金属12と金属端子10は、固相拡散し難い材料を用いて製造することが好ましい。配線層6がマイクロ波に影響を受け難い材料から形成されている場合には、シード層21を形成せずにマイクロ波を照射しても良い。
ここで挙げた全ての例及び条件的表現は、発明者が技術促進に貢献した発明及び概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例及び条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神及び範囲から逸脱することなく、それに対して種々の変更、置換及び変形を施すことができる。
以下に、前記の実施の形態の特徴を付記する。
(付記1) 半導体回路を含む配線層を形成した基板の上方の電極パッド上に金属端子を形成する工程と、前記金属端子の上に、加熱によって溶融可能な第1の溶融金属を配置する工程と、前記第1の溶融金属の上に、前記第1の溶融金属より融点が低い第2の溶融金属を配置する工程と、前記第1の溶融金属を溶融させずに前記第2の溶融金属を溶融させて、前記第2の溶融金属の先端部分を球面形状に整形する工程と、を含むことを特徴とする半導体装置の製造方法。
(付記2) 前記第2の溶融金属の先端部分を整形する工程は、マイクロ波照射によって発熱する材料を含むフラックスを前記第2の溶融金属に塗布する工程と、前記第2の溶融金属及び前記フラックスにマイクロ波を照射して前記第2の溶融金属を溶融させる工程とを含む付記1に記載の半導体装置の製造方法。
(付記3) 前記電極パッドを含む前記配線層を導電膜で覆ってから前記金属端子を形成し、前記第2の溶融金属にマイクロ波照射した後に前記導電膜の露出部分を除去することを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 先端部分を整形した前記第2の溶融金属を他の部品の電極上に載置した後に加熱し、前記第1の溶融金属及び前記第2の溶融金属を溶融させて前記電極と接合させる工程を含むことを特徴とする付記2に記載の半導体装置の製造方法。
(付記5) 半導体回路を含む配線層を形成した基板と、前記配線層の上方に配置された接続端子とを含み、前記接続端子は、前記配線層に電気的に接続される金属端子と、加熱によって溶融可能で前記金属端子上に配置された第1の溶融金属と、前記第1の溶融金属上に配置され、前記第1の溶融金属より融点が低い第2の溶融金属と、を含むことを特徴とする半導体装置。
(付記6) 半導体回路を含む前記配線層に電気的に接続される金属端子と、加熱によって溶融可能で前記金属端子上に配置された第1の溶融金属と、前記第1の溶融金属上に配置され、前記第1の溶融金属より融点が低い第2の溶融金属と、を含むことを特徴とする半導体装置の接続端子。
1 半導体装置
3 半導体素子(半導体装置)
5 基板
6 配線層
7 電極パッド
8 接続端子
10 金属端子
11 溶融金属
12 第1の溶融金属
13 第2の溶融金属
21 シード層(導電膜)
25 フラックス

Claims (3)

  1. 半導体回路を含む配線層を形成した基板の上方の電極パッド上に金属端子を形成する工程と、
    前記金属端子の上に、加熱によって溶融可能な第1の溶融金属を配置する工程と、
    前記第1の溶融金属の上に、前記第1の溶融金属より融点が低い第2の溶融金属を配置する工程と、
    前記第1の溶融金属を溶融させずに前記第2の溶融金属を溶融させて、前記第2の溶融金属の先端部分を球面形状に整形する工程と、
    を含み、
    前記第2の溶融金属の先端部分を整形する工程は、マイクロ波照射によって発熱する材料を含むフラックスを前記第2の溶融金属に塗布する工程と、前記第2の溶融金属及び前記フラックスにマイクロ波を照射して前記第2の溶融金属を溶融させる工程とを有し、
    先端部分を整形した前記第2の溶融金属を他の部品の電極上に載置した後に、前記第1の溶融金属及び前記第2の溶融金属の両方が溶融する温度まで加熱し、前記第1の溶融金属及び前記第2の溶融金属を溶融させて前記電極と接合させることを特徴とする半導体装置の製造方法。
  2. 前記電極パッドを含む前記配線層を導電膜で覆ってから前記金属端子を形成し、前記第2の溶融金属にマイクロ波照射した後に前記導電膜の露出部分を除去することを特徴とする請求項に記載の半導体装置の製造方法。
  3. 半導体回路を含む配線層を形成した基板と、
    前記配線層の上方に配置され、他の基板との接合時の加熱により溶融可能な接続端子と
    を含み、
    前記接続端子は、
    前記配線層に電気的に接続される金属端子と、
    加熱によって溶融可能で前記金属端子上に配置された第1の溶融金属と、
    前記第1の溶融金属上に配置され、前記第1の溶融金属より融点が低く、先端部分が球面形状に整形された第2の溶融金属と、
    を含むことを特徴とする半導体装置。
JP2011247216A 2011-11-11 2011-11-11 半導体装置及びその製造方法 Expired - Fee Related JP5927850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011247216A JP5927850B2 (ja) 2011-11-11 2011-11-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011247216A JP5927850B2 (ja) 2011-11-11 2011-11-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013105809A JP2013105809A (ja) 2013-05-30
JP5927850B2 true JP5927850B2 (ja) 2016-06-01

Family

ID=48625164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011247216A Expired - Fee Related JP5927850B2 (ja) 2011-11-11 2011-11-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5927850B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659821B2 (ja) * 2011-01-26 2015-01-28 三菱マテリアル株式会社 Sn合金バンプの製造方法
WO2016016916A1 (ja) * 2014-07-29 2016-02-04 パナソニックIpマネジメント株式会社 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
US9925612B2 (en) 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
CN114473115A (zh) * 2020-10-23 2022-05-13 深圳市艾贝特电子科技有限公司 一种具有密集焊点器件焊接方法
CN114473113A (zh) * 2020-10-23 2022-05-13 深圳市艾贝特电子科技有限公司 多焊点同步焊接方法
CN114473112A (zh) * 2020-10-23 2022-05-13 深圳市艾贝特电子科技有限公司 一种拆焊装置、***及方法
CN114473114A (zh) * 2020-10-23 2022-05-13 深圳市艾贝特电子科技有限公司 一种利用微波焊接器件的焊接装置、***及方法
CN114473116A (zh) * 2020-10-23 2022-05-13 深圳市艾贝特电子科技有限公司 一种基于碟型或qfp封装器件的拆焊装置、***及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006247686A (ja) * 2005-03-09 2006-09-21 Denso Corp 金属部材の製造方法、ろう付け装置および熱交換器
JP2010109032A (ja) * 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013105809A (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
JP5927850B2 (ja) 半導体装置及びその製造方法
JP3819806B2 (ja) バンプ電極付き電子部品およびその製造方法
US9530744B2 (en) Semiconductor device and method of manufacturing the same
JP2004103928A (ja) 基板及びハンダボールの形成方法及びその実装構造
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
TW201106434A (en) Method of manufacturing semiconductor device
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
JP2006279062A (ja) 半導体素子および半導体装置
JP5542470B2 (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP2001085470A (ja) 半導体装置及びその製造方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP4115306B2 (ja) 半導体装置の製造方法
TW201218898A (en) Wiring substrate manufacturing method
JP2009009994A (ja) 半導体装置およびその製造方法
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP4453919B2 (ja) バンプ電極付き電子部品の製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2006100844A (ja) バンプ電極付き電子部品
JP5345814B2 (ja) 実装回路基板及び半導体装置
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20120126397A1 (en) Semiconductor substrate and method thereof
JP6136411B2 (ja) 電子部品の接合方法および電子機器
JP5246038B2 (ja) 回路基板
JP2007188943A (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5927850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees