JP5927850B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5927850B2 JP5927850B2 JP2011247216A JP2011247216A JP5927850B2 JP 5927850 B2 JP5927850 B2 JP 5927850B2 JP 2011247216 A JP2011247216 A JP 2011247216A JP 2011247216 A JP2011247216 A JP 2011247216A JP 5927850 B2 JP5927850 B2 JP 5927850B2
- Authority
- JP
- Japan
- Prior art keywords
- molten metal
- metal
- terminal
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
この発明は、このような事情に鑑みてなされたものであり、接続端子を用いた接合において接続不良や回路の不良を防止することを目的とする。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
図1に概略構成を示すように、半導体装置1は、回路基板2上に半導体素子3(半導体装置)が実装されている。半導体素子3は、基板5上に半導体回路を含む配線層6が形成されている。半導体素子3は、回路基板2に配線層6を向けたフェイスダウン状態で実装されている。配線層6には、複数の電極パッド7が形成されており、各電極パッド7に接続端子8が1つずつ設けられている。これら接続端子8を用いて半導体素子3の電極パッド7と、回路基板2の電極パッド9とが電気的に接続されている。
点が低い材料、例えば融点が350℃以下の材料が用いられており、金属端子10上の第1の溶融金属12と、第1の溶融金属12上の第2の溶融金属13とを有する。
まず、図3Aに示す構造を得るまでの工程について説明する。
シリコン等の基板5上に半導体回路を有する配線層6を形成する。配線層6の表面には、電極パッド7を、例えば電解めっき法によって形成する。各電極パッド7は、不図示の半導体回路に電気的に接続される。続いて、電極パッド7を含む半導体素子の全面に密着層20を形成する。密着層20には、例えばTiが用いられスパッタ法によって100nmの厚さに形成される。さらに、密着層20の上に、シード層21(導電膜)として例えばCuをスパッタ法によって500nmの厚さに形成する。
シード層21の全面に、ポジ型のレジスト膜22を例えばスピンコート法によって塗布する。レジスト膜22を硬化させた後、レジスト膜22を露光及び現像してレジストパターン23を形成する。レジストパターン23は、例えば、接続端子8の形状に合わせた開口部23Aが少なくとも1つ形成される。例えば、半導体チップ3のサイズが4mm×8mmのときには、開口部23Aが50μmのピッチで、960個形成される。この後、レジストパターン23に対してO2アッシング処理して、めっき液との濡れ性を改善させる。
半導体素子3を不図示のめっき装置に導入し、基板5に対して例えば、4A/cm2の密度の電流を30分供給する。シード層21が給電部として働くことによって、レジストパターン23の開口部23A内にCu膜が30μmの厚さに成長する。そして、開口部23Aに埋め込まれたCu膜によって金属端子10が形成される。
第2の溶融金属13の上にフラックス25を塗布する。フラックス25の塗布方法としては、例えば、不図示のサポート基板上にフラックス25を所定の厚さに塗布し、表面をスキージで平坦化させてフラックスの層を形成する。続いて、基板5を下向きにして第2の溶融金属13の先端をフラックスの層内に浸漬させる。これによって、第2の溶融金属13の表面にフラックス25が付着する。
と金属端子10間の加熱量が削減でき、溶融金属成分をより多く残存できる。このため、半導体素子3と回路基2の接合時の信頼性をさらに高められる。
また、接合工程では第2の溶融金属13に加えて第1の溶融金属12も溶融させることで、接合に必要な金属量を確保することによって接合部分におけるクラック等の発生を防止する。
図4に示すように、レジストパターン23の開口部23Aを利用してフラックス25を塗布しても良い。フラックス25は、例えばスキージを用いて開口部23Aの隙間に充填
される。
また、第2の溶融金属13の整形は、マイクロ波を用いずにリフロー炉などを用いて加熱しても良い。この場合、第1の溶融金属12と金属端子10は、固相拡散し難い材料を用いて製造することが好ましい。配線層6がマイクロ波に影響を受け難い材料から形成されている場合には、シード層21を形成せずにマイクロ波を照射しても良い。
(付記1) 半導体回路を含む配線層を形成した基板の上方の電極パッド上に金属端子を形成する工程と、前記金属端子の上に、加熱によって溶融可能な第1の溶融金属を配置する工程と、前記第1の溶融金属の上に、前記第1の溶融金属より融点が低い第2の溶融金属を配置する工程と、前記第1の溶融金属を溶融させずに前記第2の溶融金属を溶融させて、前記第2の溶融金属の先端部分を球面形状に整形する工程と、を含むことを特徴とする半導体装置の製造方法。
(付記2) 前記第2の溶融金属の先端部分を整形する工程は、マイクロ波照射によって発熱する材料を含むフラックスを前記第2の溶融金属に塗布する工程と、前記第2の溶融金属及び前記フラックスにマイクロ波を照射して前記第2の溶融金属を溶融させる工程とを含む付記1に記載の半導体装置の製造方法。
(付記3) 前記電極パッドを含む前記配線層を導電膜で覆ってから前記金属端子を形成し、前記第2の溶融金属にマイクロ波照射した後に前記導電膜の露出部分を除去することを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 先端部分を整形した前記第2の溶融金属を他の部品の電極上に載置した後に加熱し、前記第1の溶融金属及び前記第2の溶融金属を溶融させて前記電極と接合させる工程を含むことを特徴とする付記2に記載の半導体装置の製造方法。
(付記5) 半導体回路を含む配線層を形成した基板と、前記配線層の上方に配置された接続端子とを含み、前記接続端子は、前記配線層に電気的に接続される金属端子と、加熱によって溶融可能で前記金属端子上に配置された第1の溶融金属と、前記第1の溶融金属上に配置され、前記第1の溶融金属より融点が低い第2の溶融金属と、を含むことを特徴とする半導体装置。
(付記6) 半導体回路を含む前記配線層に電気的に接続される金属端子と、加熱によって溶融可能で前記金属端子上に配置された第1の溶融金属と、前記第1の溶融金属上に配置され、前記第1の溶融金属より融点が低い第2の溶融金属と、を含むことを特徴とする半導体装置の接続端子。
3 半導体素子(半導体装置)
5 基板
6 配線層
7 電極パッド
8 接続端子
10 金属端子
11 溶融金属
12 第1の溶融金属
13 第2の溶融金属
21 シード層(導電膜)
25 フラックス
Claims (3)
- 半導体回路を含む配線層を形成した基板の上方の電極パッド上に金属端子を形成する工程と、
前記金属端子の上に、加熱によって溶融可能な第1の溶融金属を配置する工程と、
前記第1の溶融金属の上に、前記第1の溶融金属より融点が低い第2の溶融金属を配置する工程と、
前記第1の溶融金属を溶融させずに前記第2の溶融金属を溶融させて、前記第2の溶融金属の先端部分を球面形状に整形する工程と、
を含み、
前記第2の溶融金属の先端部分を整形する工程は、マイクロ波照射によって発熱する材料を含むフラックスを前記第2の溶融金属に塗布する工程と、前記第2の溶融金属及び前記フラックスにマイクロ波を照射して前記第2の溶融金属を溶融させる工程とを有し、
先端部分を整形した前記第2の溶融金属を他の部品の電極上に載置した後に、前記第1の溶融金属及び前記第2の溶融金属の両方が溶融する温度まで加熱し、前記第1の溶融金属及び前記第2の溶融金属を溶融させて前記電極と接合させることを特徴とする半導体装置の製造方法。 - 前記電極パッドを含む前記配線層を導電膜で覆ってから前記金属端子を形成し、前記第2の溶融金属にマイクロ波照射した後に前記導電膜の露出部分を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体回路を含む配線層を形成した基板と、
前記配線層の上方に配置され、他の基板との接合時の加熱により溶融可能な接続端子と、
を含み、
前記接続端子は、
前記配線層に電気的に接続される金属端子と、
加熱によって溶融可能で前記金属端子上に配置された第1の溶融金属と、
前記第1の溶融金属上に配置され、前記第1の溶融金属より融点が低く、先端部分が球面形状に整形された第2の溶融金属と、
を含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011247216A JP5927850B2 (ja) | 2011-11-11 | 2011-11-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011247216A JP5927850B2 (ja) | 2011-11-11 | 2011-11-11 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013105809A JP2013105809A (ja) | 2013-05-30 |
JP5927850B2 true JP5927850B2 (ja) | 2016-06-01 |
Family
ID=48625164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011247216A Expired - Fee Related JP5927850B2 (ja) | 2011-11-11 | 2011-11-11 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5927850B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5659821B2 (ja) * | 2011-01-26 | 2015-01-28 | 三菱マテリアル株式会社 | Sn合金バンプの製造方法 |
WO2016016916A1 (ja) * | 2014-07-29 | 2016-02-04 | パナソニックIpマネジメント株式会社 | 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法 |
US9925612B2 (en) | 2014-07-29 | 2018-03-27 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor component, semiconductor-mounted product including the component, and method of producing the product |
CN114473115A (zh) * | 2020-10-23 | 2022-05-13 | 深圳市艾贝特电子科技有限公司 | 一种具有密集焊点器件焊接方法 |
CN114473113A (zh) * | 2020-10-23 | 2022-05-13 | 深圳市艾贝特电子科技有限公司 | 多焊点同步焊接方法 |
CN114473112A (zh) * | 2020-10-23 | 2022-05-13 | 深圳市艾贝特电子科技有限公司 | 一种拆焊装置、***及方法 |
CN114473114A (zh) * | 2020-10-23 | 2022-05-13 | 深圳市艾贝特电子科技有限公司 | 一种利用微波焊接器件的焊接装置、***及方法 |
CN114473116A (zh) * | 2020-10-23 | 2022-05-13 | 深圳市艾贝特电子科技有限公司 | 一种基于碟型或qfp封装器件的拆焊装置、***及方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006247686A (ja) * | 2005-03-09 | 2006-09-21 | Denso Corp | 金属部材の製造方法、ろう付け装置および熱交換器 |
JP2010109032A (ja) * | 2008-10-29 | 2010-05-13 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
-
2011
- 2011-11-11 JP JP2011247216A patent/JP5927850B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013105809A (ja) | 2013-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5927850B2 (ja) | 半導体装置及びその製造方法 | |
JP3819806B2 (ja) | バンプ電極付き電子部品およびその製造方法 | |
US9530744B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2004103928A (ja) | 基板及びハンダボールの形成方法及びその実装構造 | |
WO2006098196A1 (ja) | 半導体チップを備えた実装体およびその製造方法 | |
TW201106434A (en) | Method of manufacturing semiconductor device | |
JP2004342988A (ja) | 半導体パッケージの製造方法、及び半導体装置の製造方法 | |
JP2006279062A (ja) | 半導体素子および半導体装置 | |
JP5542470B2 (ja) | はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法 | |
JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
JP2001085470A (ja) | 半導体装置及びその製造方法 | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP4115306B2 (ja) | 半導体装置の製造方法 | |
TW201218898A (en) | Wiring substrate manufacturing method | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JP2004273401A (ja) | 電極接続部材、それを用いた回路モジュールおよびその製造方法 | |
JP4453919B2 (ja) | バンプ電極付き電子部品の製造方法 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
JP2006100844A (ja) | バンプ電極付き電子部品 | |
JP5345814B2 (ja) | 実装回路基板及び半導体装置 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP6136411B2 (ja) | 電子部品の接合方法および電子機器 | |
JP5246038B2 (ja) | 回路基板 | |
JP2007188943A (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5927850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |