JP5923873B2 - Inverter control circuit - Google Patents
Inverter control circuit Download PDFInfo
- Publication number
- JP5923873B2 JP5923873B2 JP2011126018A JP2011126018A JP5923873B2 JP 5923873 B2 JP5923873 B2 JP 5923873B2 JP 2011126018 A JP2011126018 A JP 2011126018A JP 2011126018 A JP2011126018 A JP 2011126018A JP 5923873 B2 JP5923873 B2 JP 5923873B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- inverter
- circuit
- corrected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、インバータの電圧利用率を改善する技術に関する。 The present invention relates to a technique for improving the voltage utilization factor of an inverter.
従来、交流電力を整流して直流電力を得て、当該直流に対してスイッチングを施して可変電圧、可変周波数の交流電力に変換する電力変換装置が広く利用されている。当該電力変換装置は、例えば変換後の交流電力で三相交流回転機を可変速制御することに資する。 2. Description of the Related Art Conventionally, power converters that rectify AC power to obtain DC power, perform switching on the DC, and convert it into AC power of variable voltage and variable frequency are widely used. The said power converter device contributes to variable-speed control of a three-phase alternating current rotating machine with the alternating current power after conversion, for example.
このような電力変換装置の一種として、一対の直流母線で相互に接続されたコンバータ及びインバータを備え、かつ当該一対の直流母線の間にコンデンサが接続される構成が知られている。 As one type of such a power converter, a configuration is known in which a converter and an inverter are connected to each other via a pair of DC buses, and a capacitor is connected between the pair of DC buses.
コンバータは交流電圧、例えば商用電源から供給される三相交流電圧を全波整流して直流電圧に変換する。当該コンバータとしては例えばダイオードブリッジが採用される。 The converter performs full-wave rectification on an AC voltage, for example, a three-phase AC voltage supplied from a commercial power source, and converts it into a DC voltage. For example, a diode bridge is employed as the converter.
インバータは、コンバータで得られた直流電圧をスイッチングして三相交流電圧に変換する。当該三相交流電圧は、負荷である三相の交流回転機に供給される。 The inverter switches the DC voltage obtained by the converter and converts it into a three-phase AC voltage. The three-phase AC voltage is supplied to a three-phase AC rotating machine that is a load.
インバータはスイッチング素子を有しており、スイッチング素子の動作が制御されることにより、その出力端子から所望の周波数の三相交流電圧を負荷へ出力する。 The inverter has a switching element. By controlling the operation of the switching element, the inverter outputs a three-phase AC voltage having a desired frequency to the load.
上記コンデンサは、これが平滑回路あるいはその一部として採用される場合には、交流回転機の駆動性能の向上を図るために、静電容量が大きいことが要求される。かかる静電容量の大きなコンデンサを得るには電解コンデンサが適しているが、そのリップル電流の耐量による制限からも大きな静電容量が望まれる。 When the capacitor is employed as a smoothing circuit or a part thereof, the capacitor is required to have a large capacitance in order to improve the driving performance of the AC rotating machine. An electrolytic capacitor is suitable for obtaining a capacitor having such a large capacitance, but a large capacitance is also desired because of the limitation due to the withstand capability of the ripple current.
しかしながら、このような大容量のコンデンサの採用は、電力変換装置が大きくなることや製作コストを増大させる課題がある。 However, the use of such a large-capacity capacitor has problems that the power conversion device becomes large and the manufacturing cost increases.
他方、当該コンデンサとして平滑機能を優先せず、数十μF程度の小容量のコンデンサを使用する技術があり、下掲の非特許文献1において開示されている。
On the other hand, there is a technique that uses a capacitor with a small capacity of about several tens of μF without giving priority to the smoothing function, and is disclosed in Non-Patent
コンデンサの容量が小さいと、インバータに供給される直流電圧には大きな脈動が含まれる。かかる直流電圧を単にインバータでスイッチングしてしまうと、インバータが出力する交流電圧も脈動を含む。かかる交流電圧で駆動される交流回転機のトルクやこれに流れる電流も、直流電圧の脈動成分で脈動してしまう。 When the capacity of the capacitor is small, the DC voltage supplied to the inverter includes a large pulsation. If such a DC voltage is simply switched by an inverter, the AC voltage output from the inverter also includes pulsation. The torque of the AC rotating machine driven by such AC voltage and the current flowing therethrough also pulsate due to the pulsating component of the DC voltage.
特許文献1では、交流回転機のトルクやこれに流れる電流に対して、直流電圧の脈動成分が影響を与えないように、脈動を含む直流電圧の値を検出し、その値を基にインバータを構成するスイッチング素子に与えるパルス幅変調(以下「PWM変調」と称す)のためのタイミング信号に補正を加える。これにより、交流回転機には振幅が一定の三相交流電圧が供給されている。
In
しかしながら、三相交流電圧を全波整流して得られる直流電圧は、その最大値を1とすると最小値は√3/2となる。よってこのように脈動する直流電圧を入力してPWM変調を行うインバータでは、いわゆる電圧利用率は、√3/2以下に留まる。この電圧利用率は、インバータが出力する線間電圧の基本波のピーク値の、インバータに入力する直流電圧に対する比として求められ、直流電圧の利用率を示す。 However, the DC voltage obtained by full-wave rectification of the three-phase AC voltage has a minimum value of √3 / 2 when the maximum value is 1. Therefore, in the inverter that performs PWM modulation by inputting the pulsating DC voltage in this way, the so-called voltage utilization rate remains at √3 / 2 or less. This voltage utilization rate is obtained as a ratio of the peak value of the fundamental wave of the line voltage output from the inverter to the direct current voltage input to the inverter, and indicates the utilization rate of the direct current voltage.
すなわち、電力変換回路においてコンデンサの容量を小さくすると、電圧利用率が小さくなってしまう。特に電源インピーダンスのインダクタンスが大きい場合などの電源側条件に依存して直流電圧の脈動が大きくなり、顕著に電圧利用率が下がる可能性がある。 That is, when the capacitance of the capacitor is reduced in the power conversion circuit, the voltage utilization rate is reduced. In particular, the pulsation of the DC voltage increases depending on the power supply side condition such as when the inductance of the power supply impedance is large, and there is a possibility that the voltage utilization rate is significantly reduced.
本発明は、上記のような問題点を解決するためになされたものであり、電力変換装置においてコンデンサの静電容量が小さくて直流電圧が脈動しても、出力される交流電流の脈動を抑制しつつ電圧利用率を向上することを目的とする。 The present invention has been made to solve the above-described problems, and suppresses the pulsation of the output alternating current even if the capacitance of the capacitor is small and the DC voltage pulsates in the power converter. However, it aims at improving a voltage utilization factor.
この発明にかかるインバータ制御回路(4;9,10)は、一対の直流母線(70,71)を介してコンバータ(5)と接続されるインバータ(2)を制御する制御信号(V*)を生成する回路である。そしてその第1の態様は前記一対の直流母線の間の直流電圧(Vdc)の最大値(Vdcm)と最小値(Vdcs)との間の値を採る制限値(Vdct,Vdcp)で、前記直流電圧の下限をクリップして補正直流電圧(Vdcv)を生成する直流電圧補正回路(10;10a,10b)と、前記補正直流電圧(Vdcv)に基づいて前記制御信号を求める制御信号生成回路(9)とを備える。 The inverter control circuit (4; 9, 10) according to the present invention provides a control signal (V *) for controlling the inverter (2) connected to the converter (5) via a pair of DC buses (70, 71). This is a circuit to be generated. The first mode is a limit value (Vdct, Vdcp) that takes a value between the maximum value (Vdcm) and the minimum value (Vdcs) of the DC voltage (Vdc) between the pair of DC buses. A DC voltage correction circuit (10; 10a, 10b) that clips a lower limit of the voltage to generate a corrected DC voltage (Vdcv), and a control signal generation circuit (9) that obtains the control signal based on the corrected DC voltage (Vdcv) ).
この発明にかかるインバータ制御回路の第2の態様は、その第1の態様であって、前記制限値(Vdct)は固定値である。 A second aspect of the inverter control circuit according to the present invention is the first aspect, and the limit value (Vdct) is a fixed value.
この発明にかかるインバータ制御回路の第3の態様は、その第1の態様であって、前記制限値(Vdcp)は前記直流電圧に対して一次遅れ処理が施された値である。 A third aspect of the inverter control circuit according to the present invention is the first aspect, wherein the limit value (Vdcp) is a value obtained by performing a first-order lag process on the DC voltage.
この発明にかかるインバータ制御回路の第1の態様によれば、直流電圧を、その最大値と最小値の間の値を採る制限値で下限をクリップすることで、補正直流電圧が生成される。当該下限は増大する方向に補正される。当該下限は電圧利用率の上限を規定するので、補正直流電圧で変調率を設定することにより電圧利用率が向上する。 According to the first aspect of the inverter control circuit of the present invention, the corrected DC voltage is generated by clipping the lower limit of the DC voltage with a limit value that takes a value between the maximum value and the minimum value. The lower limit is corrected in an increasing direction. Since the lower limit defines the upper limit of the voltage utilization factor, the voltage utilization factor is improved by setting the modulation factor with the corrected DC voltage.
この発明にかかるインバータ制御回路の第2の態様によれば、電圧利用率が簡易に制御される。 According to the second aspect of the inverter control circuit of the present invention, the voltage utilization rate is easily controlled.
この発明にかかるインバータ制御回路の第3の態様によれば、コンバータに入力する交流電圧の変動に対応して制限値が変動しても、電圧利用率が制御される。 According to the third aspect of the inverter control circuit of the present invention, the voltage utilization rate is controlled even if the limit value varies corresponding to the variation of the AC voltage input to the converter.
図1は第1の実施の形態にかかるインバータ制御回路4が適用される電力変換装置の構成を例示する。当該電力変換装置は、コンバータ5と、インバータ2と、コンバータ5とインバータ2とを接続する直流リンク部7とを備えている。
FIG. 1 illustrates the configuration of a power converter to which the
直流リンク部7は一対の直流母線70,71を有しており、直流母線71は直流母線70よりも高電位が印加される。直流母線70,71はコンバータ5とインバータ2とを接続する。つまり本実施の形態においてインバータ制御回路4の制御対象は、一対の直流母線70,71を介してコンバータ5と接続されるインバータ2である、と把握できる。
The DC link unit 7 has a pair of
コンバータ5は交流電源6(ここでは三相交流電源)から得られる交流電圧を整流して直流電圧に変換する。ここではコンバータ5として三相の全波整流ダイオードブリッジが採用されているが、他の整流回路を採用することもできる。
直流母線70,71の間にはコンデンサ72が接続されている。直流母線70,71の間には、従ってコンデンサ72の両端には、直流電圧Vdcが印加される。
A
コンデンサ72としては、上記非特許文献1で示されるような、平滑回路として要求される静電容量よりも小さな、例えば数十μF程度の静電容量のコンデンサが採用される。
As the
インバータ2は直流電圧Vdcをスイッチングすることにより、所望の周波数の交流電圧、ここでは三相交流電圧を出力する。そして当該交流電圧は負荷1(ここでは交流回転機)に印加される。
The
なお、説明の簡単のため、インバータ2としては上記スイッチングを行うスイッチング素子の他、当該スイッチングを制御するスイッチング信号を生成する回路も含めて把握している。例えば後述する電圧指令V*を受け、これをキャリアと比較してPWM変調のためのスイッチング信号を生成する処理も、インバータ2に含まれる。
For the sake of simplicity of explanation, the
インバータ制御回路4は、直流電圧補正回路10と、制御信号生成回路たる電圧指令生成回路9とを備える。直流電圧補正回路10は、直流電圧Vdcの最大値と最小値との間の値を採る制限値で、直流電圧の下限をクリップして補正直流電圧Vdcvを生成する。
The
制御信号生成回路は、補正直流電圧Vdcvに基づいて、インバータ2を制御する制御信号を求める。ここでは制御信号生成回路として、上記制御信号たる電圧指令V*を生成する電圧指令生成回路9を例示している。
The control signal generation circuit obtains a control signal for controlling the
図2は電圧指令生成回路9の構成を例示するブロック図である。電圧指令生成回路9に備えられた直流電圧/相電圧変換係数部11は、補正直流電圧Vdcvを相電圧Vpに換算し出力する。
FIG. 2 is a block diagram illustrating the configuration of the voltage command generation circuit 9. The DC voltage / phase voltage
上記の相電圧Vpで後述する電圧値Vfを除して変調率Kを求めるために、逆数変換部12によって相電圧の逆数(1/Vp)が求められ、これが乗算器13aに与えられる。
In order to obtain the modulation factor K by dividing the voltage value Vf described later by the phase voltage Vp, the
周波数指令設定部14は、交流回転機1の回転数を規定する周波数指令f*を設定する。周波数指令f*は、電圧/周波数指令部15によって電圧値Vfに換算される。電圧値Vfは乗算器13aに与えられ、上記の相電圧の逆数(1/Vp)と乗算されることにより、インバータ2のPWM変調の変調率Kが求められる。
The frequency
周波数指令f*に応じて三相電圧指令となる正弦波Wfが生成される。具体的には乗算器13cにより周波数指令f*を2π倍した値2π・f*が求められ、当該値を積分器16によって積分して位相φを求める。三相電圧指令正弦波発生器17が、位相φに従った正弦波Wfを作成する。
A sine wave Wf serving as a three-phase voltage command is generated according to the frequency command f *. Specifically, a value 2π · f * obtained by multiplying the frequency command f * by 2π is obtained by the
上記変調率Kで正弦波Wfを変調すべく、乗算器13bで両者の乗算が行われ、三相の電圧指令V*が得られる。つまり変調率Kによって、電力変換装置の出力電圧の脈動を低減すべく、電力変換装置の出力電圧の指令値を変調率Kによって補正する。
In order to modulate the sine wave Wf with the modulation factor K, the
図3は直流電圧補正回路10の動作を示す。横軸には交流電源6から得られる三相交流電圧の位相を採っている。直流電圧Vdcは三相交流電圧を全波整流しているため、60度周期の波形が示されている。図3では、直流電圧Vdcとして、コンデンサ72の静電容量Cがほぼ零となる場合を示しており、従って、その最大値Vdcmと最小値Vdcsとの間にはVdcs=√3・Vdcm/2の関係がある。
FIG. 3 shows the operation of the DC
インバータ2の電圧利用率は、上述の定義に基づいて直流電圧Vdcに反比例するので、直流電圧Vdcの下限、ここでは最小値Vdcsは電圧利用率の上限を規定することになる。例えば静電容量Cを零とすると、電圧利用率は√3/2に留まる。
Since the voltage usage rate of the
他方、静電容量Cを大きくすると直流電圧Vdcは平滑化され、脈動が殆ど無い電圧Vdcrとなる。しかし上述のように静電容量Cは小さくする要求がある。 On the other hand, when the electrostatic capacitance C is increased, the DC voltage Vdc is smoothed and becomes a voltage Vdcr with almost no pulsation. However, there is a demand for reducing the capacitance C as described above.
そこで、制御信号V*を生成する電圧指令生成回路9には直流電圧Vdcではなく、下限値が増大した補正直流電圧Vdcvで変調率Kを求めることにより、電圧利用率を向上させる。 Accordingly, the voltage command generation circuit 9 for generating the control signal V * obtains the modulation factor K not by the DC voltage Vdc but by the corrected DC voltage Vdcv having an increased lower limit value, thereby improving the voltage utilization rate.
具体的に、補正直流電圧Vdcvは、直流電圧Vdcの下限をクリップして得られる。図3ではこのクリップする電圧値として制限値Vdctが示されている。制限値Vdctは最大値Vdcmと最小値Vdcsとの間の値を採る。即ち、補正直流電圧Vdcvは制限値Vdct以上において直流電圧Vdcと一致するが、制限値Vdct未満の値は採らない。 Specifically, the corrected DC voltage Vdcv is obtained by clipping the lower limit of the DC voltage Vdc. In FIG. 3, a limit value Vdct is shown as the voltage value to be clipped. The limit value Vdct takes a value between the maximum value Vdcm and the minimum value Vdcs. That is, the corrected DC voltage Vdcv is equal to the DC voltage Vdc at the limit value Vdct or higher but does not take a value less than the limit value Vdct.
もちろん、補正直流電圧Vdcvに基づいて得られる変調率Kは、直流電圧Vdcに基づいて得られる変調率Kと比較して、直流電圧Vdcの脈動分を小さく見積もって計算されていることになる。よって本実施の形態に従って得られる電圧指令V*に基づいて制御されるインバータ2から出力される電流は、補正直流電圧Vdcvの代わりに直流電圧Vdcを用いて得られる電圧指令V*に基づいて制御されるインバータ2から出力される電流と比較して、脈動成分は大きくなる。しかし、全く脈動を抑制できないのではなく、脈動の抑制と電圧利用率の向上とを、トレードオフの関係はあるものの、併存させるという効果は招来される。
Of course, the modulation factor K obtained based on the corrected DC voltage Vdcv is calculated by estimating the pulsation of the DC voltage Vdc smaller than the modulation factor K obtained based on the DC voltage Vdc. Therefore, the current output from
上述の直流電圧補正回路10として、図4に構成が示された直流電圧補正回路10aや、図5に構成が示された直流電圧補正回路10bを採用することができる。
As the DC
図4を参照して、直流電圧補正回路10aは、減算器101、リミッタ102、加算器103及び所定定数設定部104を備えている。所定定数設定部104は制限値Vdctとなる所定定数を設定し、これを減算器101に与える。減算器101は直流電圧Vdcと制限値Vdctを入力し、減算結果(Vdc−Vdct)を出力する。リミッタ102は減算結果(Vdc−Vdct)の零以下の値を零に制限する。これにより得られる値の波形は、図3に示される補正直流電圧Vdcvから制限値Vdctを減じて得られる波形となる。よって加算器103によってリミッタ102の出力と制限値Vdctを加算することにより、加算器103から補正直流電圧Vdcvが得られる。例えば制限値Vdctは固定値である。
Referring to FIG. 4, the DC
図5を参照して、直流電圧補正回路10bは、直流電圧補正回路10aの所定定数設定部104に代えて、一次遅れ要素105を備えている。一次遅れ要素105は直流電圧Vdcに対して一次遅れの処理を施して制限値Vdcpを出力する。直流電圧補正回路10bにおいて制限値Vdcpは、直流電圧補正回路10aにおける制限値Vdctと同様に、減算器101及び加算器103に与えられる。一次遅れ要素105の特性を適宜に設定することにより、制限値Vdcpに最大値Vdcmと最小値Vdcsとの間の値を採らせることができる。
Referring to FIG. 5, the DC
補正直流電圧Vdcvを得るに際して、制限値Vdcpを採用することは、制限値Vdctを採用する場合と比較して、静電容量Cが小さいことに依存する脈動のみならず、交流電源6から得られる交流電圧の脈動にも対応して、電圧利用率を向上する観点で望ましい。当該交流電圧の脈動は最大値Vdcm及び最小値Vdcsも変動させるので、かかる変動に応答して一次遅れ要素105も変動し、当該脈動に適した制限値Vdcpが得られる。
When the corrected DC voltage Vdcv is obtained, the use of the limit value Vdcp is obtained not only from the pulsation depending on the capacitance C being smaller than the case where the limit value Vdct is used, but also from the AC power source 6. It is desirable from the viewpoint of improving the voltage utilization factor corresponding to the pulsation of the AC voltage. Since the pulsation of the AC voltage also fluctuates the maximum value Vdcm and the minimum value Vdcs, the first-
図6は、直流電圧補正回路10として直流電圧補正回路10bを採用した場合の直流電圧Vdc及び補正直流電圧Vdcvの波形を示す。直流電圧Vdcの最大値は200×√2=283(V)程度であり、静電容量Cが小さいことから、最小値は200×√2×√3/2=245(V)近くまで低下している。他方、補正直流電圧Vdcvの下限値は制限値Vdcp(図示せず)によって260(V)程度となっている。
FIG. 6 shows waveforms of the DC voltage Vdc and the corrected DC voltage Vdcv when the DC
図7には交流回転機の回転速度に対するインバータ2の出力電圧(実効値)の関係を示す。グラフGは直流電圧Vdcを用いて電圧指令V*を得た場合を、グラフJは制限値Vdcpに基づく補正直流電圧Vdcvを用いて電圧指令V*を得た場合を、それぞれ示している。白丸及び白三角は、それぞれグラフG,Jに対応した、実測値を示す。
FIG. 7 shows the relationship of the output voltage (effective value) of the
回転速度が大きいほど、出力電圧は高くなるが、グラフJはグラフGよりも高い値を得ていることが示されている。つまり、直流電圧Vdcを用いて電圧指令V*を得た場合よりも、補正直流電圧Vdcvを用いて電圧指令V*を得た場合の方が、電圧利用率が高まっていることが解る。 It is shown that the output voltage increases as the rotation speed increases, but the graph J obtains a higher value than the graph G. That is, it can be seen that the voltage utilization rate is higher when the voltage command V * is obtained using the corrected DC voltage Vdcv than when the voltage command V * is obtained using the DC voltage Vdc.
なお、図7ではグラフGの最大値を√3/2としており、この場合にはグラフJの最大値は0.9を越えている。このことから、グラフJで示される場合には、電圧利用率が0.9を越えることが解る。 In FIG. 7, the maximum value of the graph G is √3 / 2, and in this case, the maximum value of the graph J exceeds 0.9. From this, it can be seen that in the case of graph J, the voltage utilization rate exceeds 0.9.
以上より本実施の形態によれば、コンデンサ72の静電容量Cが小さい電力変換装置において直流電圧Vdcが脈動しても、電圧利用率を向上させることができる。この際、交流回転機1が出力するトルクが直流電圧Vdcの脈動成分で脈動することや、交流回転機1に流れる電流が脈動することの低減を伴うことができる。
As described above, according to the present embodiment, even if the DC voltage Vdc pulsates in the power converter having a small capacitance C of the
電圧利用率を向上させることができることより、交流回転機1が出力するトルク及び消費電力が一定であれば、電力変換装置及び交流回転機1に流れる電流を小さくできる。ひいては電力変換装置を構成するスイッチング素子の容量を小さくできる。よって使用する交流回転機が同じ仕様であれば、スイッチング素子の電流容量を下げることができる。これはランクが低いスイッチング素子を使用できることとなり、コスト低減にも資する。
Since the voltage utilization factor can be improved, the current flowing through the power converter and the
なお、本実施の形態では、一例として、電圧指令V*を出力する電圧指令生成回路9を用い、インバータ2は電圧指令V*とキャリアとの比較に基づいてスイッチングする場合を示した。しかし、電圧指令生成回路9に代えて、補正直流電圧Vdcvを用いてベクトル制御など高性能な他の方法に資する制御信号生成回路を用いる時も、本発明の同様の効果が得られる。
In the present embodiment, as an example, the voltage command generation circuit 9 that outputs the voltage command V * is used, and the
2 インバータ
5 コンバータ
9 電圧指令生成回路(制御信号生成回路)
10,10a,10b 直流電圧補正回路
70,71 直流母線
72 コンデンサ
Vdc 直流電圧
Vdct,Vdcp 制限値
Vdcm (直流電圧の)最大値
Vdcs (直流電圧の)最小値
Vdcv 補正直流電圧
2
10, 10a, 10b DC
Claims (3)
前記一対の直流母線の間の直流電圧(Vdc)の最大値(Vdcm)と最小値(Vdcs)との間の値を採る制限値(Vdct,Vdcp)で、前記直流電圧の下限をクリップして補正直流電圧(Vdcv)を生成する直流電圧補正回路(10;10a,10b)と、
前記補正直流電圧(Vdcv)に基づいて前記制御信号を求める制御信号生成回路(9)と
を備えるインバータ制御回路(4;9,10)。 A circuit for generating a control signal (V *) for controlling an inverter (2) connected to a converter (5) via a pair of DC buses (70, 71),
The lower limit of the DC voltage is clipped with a limit value (Vdct, Vdcp) that takes a value between the maximum value (Vdcm) and the minimum value (Vdcs) of the DC voltage (Vdc) between the pair of DC buses. A DC voltage correction circuit (10; 10a, 10b) for generating a corrected DC voltage (Vdcv);
An inverter control circuit (4; 9, 10) comprising a control signal generation circuit (9) for obtaining the control signal based on the corrected DC voltage (Vdcv).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011126018A JP5923873B2 (en) | 2011-06-06 | 2011-06-06 | Inverter control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011126018A JP5923873B2 (en) | 2011-06-06 | 2011-06-06 | Inverter control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253956A JP2012253956A (en) | 2012-12-20 |
JP5923873B2 true JP5923873B2 (en) | 2016-05-25 |
Family
ID=47526198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011126018A Expired - Fee Related JP5923873B2 (en) | 2011-06-06 | 2011-06-06 | Inverter control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5923873B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6723410B1 (en) * | 2019-04-15 | 2020-07-15 | 三菱電機株式会社 | Electric power converter and electric vehicle using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5658781A (en) * | 1979-10-19 | 1981-05-21 | Hitachi Ltd | Controlling method of inverter equipment |
JPH10150795A (en) * | 1996-11-15 | 1998-06-02 | Toshiba Corp | Inverter device |
JP2000270559A (en) * | 1999-03-18 | 2000-09-29 | Mitsubishi Electric Corp | Variable speed device |
JP3955286B2 (en) * | 2003-04-03 | 2007-08-08 | 松下電器産業株式会社 | Inverter control device for motor drive and air conditioner |
JP2011010432A (en) * | 2009-06-25 | 2011-01-13 | Panasonic Corp | Motor drive device |
-
2011
- 2011-06-06 JP JP2011126018A patent/JP5923873B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012253956A (en) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5212491B2 (en) | Power converter | |
JP5850117B2 (en) | Power converter | |
JP5874800B1 (en) | Control device for direct power converter | |
WO2014050441A1 (en) | Method for controlling power conversion apparatus | |
JP5742980B1 (en) | Power converter control method | |
JP5716408B2 (en) | Power converter | |
US11218107B2 (en) | Control device for power converter | |
CN111149287A (en) | Power conversion device | |
JP5717838B2 (en) | Power converter | |
CN109546913B (en) | Capacitor miniaturization motor driving device | |
JP6521131B1 (en) | Power converter | |
JP5813934B2 (en) | Power converter | |
JP2004248430A (en) | Control device of ac-ac power converter | |
JP5923873B2 (en) | Inverter control circuit | |
JP5741000B2 (en) | Power converter | |
CN109660183B (en) | Capacitor miniaturization motor driving device | |
JP5838554B2 (en) | Power converter | |
JP5922869B2 (en) | Power converter | |
JP6330572B2 (en) | Power converter | |
JP2010098848A (en) | Method for controlling direct type ac power converter | |
KR101911267B1 (en) | Power transforming apparatus and air conditioner including the same | |
JP6729249B2 (en) | Power converter controller | |
JP2015154633A (en) | Power conversion apparatus | |
JP2018121524A5 (en) | ||
JP6003169B2 (en) | Control method and control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160404 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5923873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |