JP5918596B2 - 電力調整回路 - Google Patents

Description

本発明は電力調整回路に関し、特に、ＡＣ電源から交流負荷に供給する電力制御を行うために用いて好適な回路に関する。

従来、トライアックを利用した電力調整回路があった。
従来の位相制御装置では、交流負荷への供給電力をオンオフするスイッチ手段として、トライアック等の半導体素子を用い、このスイッチ手段で負荷電流の導通角をスイッチング制御することによって位相制御を実現している。

このような位相制御の場合、動作時において、スイッチ手段がオンしたときに急峻な電流が流れるため、スイッチング雑音が大きいという問題点があった。この点を改善したものとして、スイッチ手段にＦＥＴ等の半導体スイッチ素子を用いて、電圧ゼロボルト（ゼロクロス）でスイッチ手段をオンし、電流がゼロから流れるようにした逆位相制御を行い、スイッチング雑音を軽減できるようにしたものが開示されている。

例えば、特許文献１では、電力をＯＮ−ＯＦＦするためのＳＷ素子を２個逆極性にシリーズ接続して、交流電源のＳＷ動作に対応している。そして、上記ＳＷ素子の共通電位点を制御回路の基準電位とし、Ｆｉｇ２に示される原理図に於いて、制御系の電源を、入力のＡＣ電源から直流電圧を供給していた。しかし、特許文献１においては、制御系の電源に絶縁された電源を使っていないため、電力の調整範囲の電力を小さく制御する動作で、完全にＯＦＦさせることが出来ない問題があった。

この点が、負荷ＲＬの内容により微小な駆動が残ることが問題になる場合は、入力のＡＣ電源から絶縁された電源から動作電源を供給する必要があるので、絶縁型の電源が別に必要となる問題があった。例えば、調光の用途に使用した場合は、負荷が白熱電球であれば、多少の電力が印加されても発光せず問題はなかったが、ＬＥＤの様に微小電流でも点灯してしまう負荷では、完全に消灯しない問題があった。

また、特許文献２においては、より効率的な放熱設計を適用でき、小型かつ低コストで低雑音の装置を実現することが可能な位相制御装置が開示されている。特許文献２に記載の発明においても負荷ＲＬに対し駆動電力を絞り切ったときに微小な駆動が残ることが問題になる場合は、制御回路にはＡＣ電源から絶縁された電源（制御電源）から供給しないといけない問題があった。

図６に、トライアックを用いた電力調整回路の原理図を示し、図７に動作説明をする波形図を示す。
図６に示すトライアック起動回路においては、電源プラグに接続された２本の電源ラインＬ、Ｎ間に、トライアックＴと負荷ＲＬが直列に接続されており、トライアックＴのＴ２端子にタイミング抵抗（ＲＴ、ＲＴ２）の一端が接続されている。

タイミング抵抗（ＲＴ、ＲＴ２）の他端は、タイミング容量ＣＴ、及び双方向性トリガダイオードＳに接続されている。また、タイミング容量ＣＴの他端は、トライアックＴのＴ１端子に接続されている。さらに、双方向性トリガダイオードＳの他端は、トライアックＴのゲート端子に接続されている。

図７に示される様に、負荷ＲＬに交流電源の正負が反転してから各半サイクルの前の方から、部分的に負荷に電圧を印加しない様にし、かつ印加しない範囲を調整して、負荷ＲＬに供給する電力を調整していた。

特開昭６０−１０１６２０号公報 特開２００８−１８１７９０号公報

図６に示した電力調整回路は、簡単な回路で電力を調整出来るので広く用いられている。しかしながら、交流電源の正負が反転してから遅れて負荷に電圧印加されるため、各半サイクル毎の電圧印加時点で突入電流が流れる問題点があった。

例えば、図７（ａ）に示すように、負荷ＲＬへの供給電力が大きくするため、タイミング抵抗ＲＴ２を小さくした場合でも、電源電圧の正負が反転した最初から双方向性トリガダイオードのトリガ電圧までは負荷への電圧印加が欠けてしまう問題点があった。
また、図７（ｂ）に示すように、タイミング抵抗ＲＴ２が中くらいの場合には、電源電圧が高いところで負荷ＲＬに電圧が印加されるため、突入電流が大きくなってしまう問題点があった。
また、図７（ｃ）に示すように、タイミング抵抗ＲＴ２が大きい場合には、負荷ＲＬへの印加電力が小さく制御出来ていた。

特に、図７（ｂ）の場合には容量性の負荷とか、供給された電圧をダイオードで整流して、コンデンサに印加して直流化する様な負荷の場合には、大きな起動電流が流れて供給電源の電圧変動や、放射ノイズ、部品からの音鳴が起きる問題があった。

又、最大の電力を供給する場合も、図７（ｂ）に示した様に電源電圧がトリガダイオードの閾値に達するまではトライアックが起動せず、負荷に電力を供給しないので、各半サイクル毎の最初に駆動が途切れたり起動電流が流れたりする問題があった。
本発明は前述の問題点に鑑み、制御系の電源をＡＣ電源と絶縁型にしなくても、完全に負荷への電力を切ることが出来るようにすることを目的とする。
また、完全に負荷への電力を切ることが可能な電力調整回路を安価に達成できるようにすることを目的とする。

本発明の電力調整回路は、第１のＡＣ電源ラインと第２のＡＣ電源ラインから負荷に供給する電力を調整する電力調整回路において、前記第１のＡＣ電源ラインと前記負荷との間に、前記第１のＡＣ電源ラインを基準電位として駆動信号が印加される第１の出力トランジスタを配設し、前記負荷の他端と前記第２のＡＣ電源ラインとの間に、前記第２のＡＣ電源ラインを基準電位として駆動信号が印加される第２の出力トランジスタを配設してなる第１の直列回路とを備えていることを特徴とする。

本発明によれば、各半サイクル毎の最初に駆動が途切れたり、起動電流が流れたりする問題点を解消することができる。また、ＯＮ時のロスをトライアックより小さくすることができる。さらに、絶縁型の電源を用いることなく電力調整回路を構成しても負荷への電力供給を完全にＯＦＦすることができる。

本発明による電力調整回路の例を示す図である。 図１に示した本発明による電力調整回路の例で電源Ｅの例を示した図である。 図１に示した本発明による電力調整回路の例で第５のＰＮＰトランジスタＱ５の耐圧が不足した場合に第６のＰＮＰトランジスタＱ６とカスケード接続して対応する例を示す図である。 本発明による又別の電力調整回路の例を示す図である。 本発明による又別の電力調整回路の例を示す図である。 トライアックを使った電力調整回路の例を示す図である。 図６に示した電力調整回路の動作を示す図である。

（第１の実施形態）
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本発明の実施形態の構成を示すブロック図である。

図１においては、第１のＡＣ電源ラインＬと、第２のＡＣ電源ラインＮの間からＡＣ電源が供給されており、電源回路Ｅ１は、第１のＡＣ電源ラインＬと、第２のＡＣ電源ラインＮから電力供給を受けて、第２のＡＣ電源ラインＮを基準に直流電圧を直流電源端子ＶＤＣ１から出力している。すなわち、電源回路Ｅ１はＡＣ電源ラインと絶縁されていない。

ゼロクロス検出回路ＺＸと、コントローラＣＯＮＴと、第１のインバータゲートＧ１、第２のインバータゲートＧ２を備えており、ゼロクロス検出回路ＺＸinの入力には第１のＡＣ電源ラインＬが接続され、ゼロクロス検出回路ＺＸの出力outはコントローラＣＯＮＴに接続されている。

コントローラＣＯＮＴは、ゼロクロス検出回路ＺＸからのゼロクロス検出信号を受けて所定のパルス巾のパルス信号を出力する。コントローラＣＯＮＴは、出力するパルス信号のパルス巾を調整する手段を備えており、図１の例では可変タイミング抵抗ＲＴが接続されている。

コントローラＣＯＮＴの出力は、第１のインバータゲートＧ１の入力に接続され、第１のインバータゲートＧ１の出力は第２のインバータゲートＧ２の入力に接続されている。
電源回路Ｅ１の直流電源端子ＶＤＣ１から、ゼロクロス検出回路ＺＸと、コントローラＣＯＮＴと、第１、第２のインバータゲートＧ１、Ｇ２に動作電圧を供給している。

出力段ＯＵＴは、第１と第２の出力トランジスタＱ１、Ｑ２を備えており、第１の出力トランジスタＱ１のソースは第１のＡＣ電源ラインＬに接続され、第２の出力トランジスタＱ２のソースは第２のＡＣ電源ラインＮに接続され、第１と第２の出力トランジスタＱ１、Ｑ２のドレイン間に負荷ＲＬが接続されている。

第１の出力トランジスタＱ１と負荷ＲＬと第２の出力トランジスタＱ２の直列回路と並列に、第１のチェナーダイオードＤ１、第２のチェナーダイオードＤ２、と第１の抵抗Ｒ１の直列回路が接続されている。
第１のチェナーダイオードＤ１のアノードは第１のＡＣ電源ラインＬに接続され、第２のチェナーダイオードＤ２のアノードは第２のＡＣ電源ラインＮに接続されている。また、第１のチェナーダイオードＤ１のカソードは第１の出力トランジスタＱ１のゲートと第１の抵抗Ｒ１に接続され、第２のチェナーダイオードＤ２のカソードは第２の出力トランジスタＱ２のゲートと第１の抵抗Ｒ１の他端に接続されている。

第１のチェナーダイオードＤ１と並列に第３のトランジスタＱ３が接続され、第２のチェナーダイオードＤ２と並列に第４のトランジスタＱ４が接続されている。第３のトランジスタＱ３のソースは第１のＡＣ電源ラインＬに接続され、第３のトランジスタＱ３のドレインは第１の出力トランジスタＱ１のゲートと第１のチェナーダイオードＤ１のカソードと第１の抵抗Ｒ１の接続点に接続されている。

第４のトランジスタＱ４のソースは第２のＡＣ電源ラインＮに接続され、第４のトランジスタＱ４のドレインは第２の出力トランジスタＱ２のゲートと第２のチェナーダイオードＤ２のカソードと第１の抵抗Ｒ１の接続点に接続されている。
第１のインバータゲートＧ１の出力は第４のトランジスタＱ４のゲートに接続され、第２のインバータゲートＧ２の出力は第５のＰＮＰトランジスタＱ５のベースに接続されている。

第５のＰＮＰトランジスタＱ５のエミッタは第２の抵抗Ｒ２を介して電源回路Ｅ１の直流電源端子ＶＤＣ１に接続され、第５のＰＮＰトランジスタＱ５のコレクタは第３のダイオードＤ３のアノードに接続されている。
第３のダイオードＤ３のカソードは、第３のトランジスタＱ３のゲートと第３の抵抗Ｒ３と第４のダイオードＤ４のカソードに接続され、第３の抵抗Ｒ３の他端と第４のダイオードＤ４のアノードは第１のＡＣ電源ラインＬに接続されている。

図１の例では、第１、第２の出力トランジスタＱ１、Ｑ２はＮｃｈエンハンスメント型ＭＯＳトランジスタで構成されておりボディダイオードＢＤをそれぞれ内蔵している、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第１の出力トランジスタＱ１がＯＦＦしていても、第１の出力トランジスタＱ１のボディダイオードＢＤを介して電流が流れる状態にあり、負荷ＲＬに電流を流すかどうかは第２の出力トランジスタＱ２のＯＮ／ＯＦＦ状態により決まる。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合は、第２の出力トランジスタＱ２がＯＦＦしていても、第２の出力トランジスタＱ２のボディダイオードＢＤを介して電流が流れる状態にあり、負荷ＲＬに電流を流すかどうかは第１の出力トランジスタＱ１のＯＮ／ＯＦＦにより決まる。

第１のチェナーダイオードＤ１と、第１の抵抗Ｒ１と、第２のチェナーダイオードＤ２の直列回路は、第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮの間に接続されていて、ＡＣ電源が供給されている。したがって、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第１のチェナーダイオードＤ１には順方向に電流が流れるので電圧降下は小さく、この電圧がゲートに印加される第１の出力トランジスタＱ１はＯＦＦしている。第３のトランジスタＱ３がＯＮして、第１のチェナーダイオードＤ１に流れる電流を第３のトランジスタＱ３を介して第１のＡＣ電源ラインＬに流しても同じである。但し、前記に説明した様に、第１の出力トランジスタＱ１のボディダイオードＢＤのために、負荷ＲＬに電流は流せる状態にある。

第４のトランジスタＱ４がＯＦＦであれば、第２のチェナーダイオードＤ２には逆方向に電流が流れるので、第２のチェナーダイオードＤ２にはチェナー電圧が発生する。このチェナー電圧は、第２の出力トランジスタＱ２をＯＮさせるレベルになる様選定されている。第２のチェナーダイオードＤ２のチェナー電圧が第２の出力トランジスタＱ２のゲートに印加されるので、第２の出力トランジスタＱ２がＯＮし、負荷ＲＬに電流が流れる。

一方、第４のトランジスタＱ４がＯＮであれば、第２の出力トランジスタＱ２のゲートの電位は、第２のＡＣ電源ラインＮの電圧になるので、第２の出力トランジスタＱ２はＯＦＦして負荷ＲＬには電流が流れない。

第１のＡＣ電源ラインＬが、第２のＡＣ電源ラインＮに対し負電圧の場合の動作説明は、出力段ＯＵＴは上下対称の回路であるので、前述した説明と対称な動作になるので省略する。

以上、説明した様に、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、負荷ＲＬに電流を流す／流さない制御をするためには、第４のトランジスタＱ４のＯＦＦ／ＯＮの制御をすればよい。
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合は、負荷ＲＬに電流を流す／流さない制御のためには、第３のトランジスタＱ３のＯＦＦ／ＯＮの制御をすればよい。

コントローラＣＯＮＴの出力により、第３、第４のトランジスタＱ３、Ｑ４のＯＮ／ＯＦＦを制御するために、第１、第２のインバータゲートＧ１、Ｇ２と、第５のＰＮＰトランジスタＱ５と、第２の抵抗Ｒ２、第３の抵抗Ｒ３と、第３、第４のダイオードＤ３、Ｄ４によるレベルシフト回路を備えている。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合で、コントローラＣＯＮＴの出力がＨｉの場合には、第１のインバータゲートＧ１の出力はＬｏになり、第４のトランジスタＱ４がＯＦＦするので、第２の出力トランジスタＱ２がＯＮし、負荷ＲＬに電流が流れる。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合で、コントローラＣＯＮＴの出力がＬｏの場合には、第１のインバータゲートＧ１の出力はＨｉになり第４のトランジスタＱ４がＯＮするので、第２の出力トランジスタＱ２がＯＦＦし、負荷ＲＬには電流が流れない。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第２のインバータゲートＧ２の出力がＨｉの場合でもＬｏでも第３のダイオードＤ３が逆方向にバイアスにされるため、第３のダイオードＤ３にはわずかなリーク電流しか流れない。このため、第３の抵抗Ｒ３での電圧降下は少なくなる。第３の抵抗Ｒ３の両端の電圧が第３のトランジスタＱ３のゲートに印加されているので、第３のトランジスタＱ３はＯＦＦしている。

第４のダイオードＤ４は、第３のダイオードＤ３のリーク電流による第３の抵抗Ｒ３での電圧降下が、ダイオードの順方向電圧以下に保つためのものであり、印加されるＡＣ電源にサージノイズが重畳した時に、第３のトランジスタＱ３のゲート・ソース間の電圧を保護する動作もしている。第５のＰＮＰトランジスタＱ５にとっては、第３のダイオードＤ３のリーク電流は、コレクタ・ベース接合に対し順方向なので保護ダイオードは不要である。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合で、コントローラＣＯＴに出力がＨｉの場合は、第１のインバータゲートＧ１を介して駆動される第２のインバータゲートＧ２の出力もＨｉになり、第５のＰＮＰトランジスタＱ５はＯＦＦとなる。これにより、第２の抵抗Ｒ２、第５のＰＮＰトランジスタＱ５、第３のダイオードＤ３、第３の抵抗Ｒ３、第４のダイオードＤ４には電流が流れない。このため、第３の抵抗Ｒ３の両端には電圧降下が発生しないので、第３のトランジスタＱ３はＯＦＦとなる。
よって、第１のチェナーダイオードＤ１に電流が流れてチェナー電圧が発生し、第１の出力トランジスタＱ１はＯＮし、負荷ＲＬに電流が流れる。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合で、コントローラＣＯＴに出力がＬｏの場合は、第１のインバータゲートＧ１を介して駆動される第２のインバータゲートＧ２の出力もＬｏになり、第５のＰＮＰトランジスタＱ５はＯＮし、第２の抵抗Ｒ２を介して直流電源端子ＶＤＣ１より電流が流れる。

この場合、第３のダイオードＤ３は順方向にバイアスされるため電流が流れ、第３の抵抗Ｒ３に電流が流れる。第４のダイオードＤ４は、逆バイアスされるので電流が流れない。
第３の抵抗Ｒ３に発生する電圧降下のため、第３のトランジスタＱ３はＯＮするので、第１のチェナーダイオードＤ１に電流が流れなくなり、第１の出力トランジスタＱ１はＯＦＦし、負負荷ＲＬには電流が流れない。
以上、説明した様に、コントローラＣＯＮの出力がＨｉで負荷ＲＬに電流が流れ、コントローラＣＯＮの出力がＬｏで負荷ＲＬに電流が全く流れない制御が出来ている。

ゼロクロス検出回路ＺＸでＡＣ電源の極性反転するタイミングを検出している。ゼロクロス検出回路ＺＸの出力を受けてコントローラＣＯＮＴがパルス信号を出力している。パルス信号の時間巾はタイミング抵抗ＲＴで制御されている。
ＡＣ電源のゼロクロスタイミングで、スイッチ手段をオンし負荷ＲＬにＡＣ電源の印加を開始するので電流がゼロから流れている。

また、パルス信号の時間巾を電源の半周期以上とすると、パルス信号が終了する前に次のパルス信号が開始するので、結局、コントローラＣＯＮＴの出力は連続してＨｉとなり、負荷ＲＬにはＡＣ電源が常に印加される。したがって、図６に示したトライアックを使った従来例の様に、負荷ＲＬに対するＡＣの印加が途切れる問題が無くなる利点がある。

パルス信号の時間巾を半周期より短くすると、負荷ＲＬにはＡＣ電源の極性反転するタイミングからパルス信号の時間巾だけＡＣ電源が印加され、その後、ＡＣ電源が印加されない動作となる。すなわち、パルス巾によって負荷ＲＬに印加する電力を調整する動作をする。

ゼロクロス検出回路ＺＸの出力を受けても、コントローラＣＯＮＴがパルス信号を出さない様にすると、負荷ＲＬにＡＣ電源を全く印加しない状態になる。これは、従来例で挙げた特許文献１または特許文献２に記載の技術では実現できなかった問題点を解決できる利点である。

図１の例では、第１、第２の出力トランジスタＱ１、Ｑ２はＮｃｈエンハンスメント型ＭＯＳトランジスタで構成していたが、ＮｃｈＭＯＳトランジスタは耐圧が高いものはＯＮ抵抗が高くなる問題がある。そこで、電源電圧が高い場合はＩＧＢＴ(Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ)を使用する。但し、ＩＧＢＴでボディダイオードを内蔵していないものを使う場合はダイオードを並列に接続する。

図２は、図１における電源回路Ｅ１を実現する回路例を示したものである。
図２に示したように、電源回路Ｅ１は第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮとの間に、第４の抵抗Ｒ４、第１のコンデンサＣ１、第７のダイオードＤ７よりなる直列回路を接続している。第７のダイオードＤ７のカソード側が第１のコンデンサＣ１に接続され、第７のダイオードＤ７のアノード側が第２のＡＣ電源ラインＮ接続されている。

また、第１のコンデンサＣ１と第７のダイオードＤ７のカソードとの接続点と直流電源端子ＶＤＣ１との間を第６のダイオードＤ６により接続している。
第６のダイオードＤ６のアノード側が、第１のコンデンサＣ１と第７のダイオードＤ７のカソードの接続点に接続され、第６のダイオードＤ６のカソード側が直流電源端子ＶＤＣ１に接続されている。
さらに、第６のダイオードＤ６のカソード側と第２のＡＣ電源ラインＮとの間を、第２のコンデンサＣ２、第８のチェナーダイオードＤ８の並列回路を介して接続して、第２のＡＣ電源ラインＮを基準に直流電圧を直流電源端子ＶＤＣ１から出力している。

図３は、図１における第５のＰＮＰトランジスタＱ５の耐圧が不足する場合に、第６のＰＮＰトランジスタＱ６とカスケード接続して耐圧不足を対策する回路である。
ＡＣ電源が２２０Ｖの定格であっても変動が大きく見込まれる場合があり、第５のＰＮＰトランジスタＱ５には余裕をみて７００Ｖ程度の耐圧が要求されるがある。このような場合に、２段に分圧して要求される耐圧を下げて部品の入手性を上げるための回路である。ＡＣ電源が１００Ｖの場合は採用する必要性は少ない。

図４は、又別の本発明による電力調整回路を示す。
図４では、電源回路Ｅ２は、第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮから電力供給を受けて、第１のＡＣ電源ラインＬを基準に直流電圧を第２の直流電源端子ＶＤＣ２から出力し、第２のＡＣ電源ラインＮを基準に直流電圧を第１の直流電源端子ＶＤＣ１から出力している。

直流電源端子ＶＤＣ１からは、第６の抵抗Ｒ６を介して第２の出力トランジスタＱ２のゲートと、第４のトランジスタＱ４のドレインに接続される。
直流電源端子ＶＤＣ２からは第５の抵抗Ｒ５を介して第１の出力トランジスタＱ１のゲートと、第３のトランジスタＱ３のドレインに接続される。また、図１における、第1の抵抗Ｒ１と、第１、第２のチェナーダイオードＤ１，Ｄ２が無くなっている。これ以外は、図１と同じ構成となっている。

図４に示した例は、第１、第２の出力トランジスタＱ１、Ｑ２のボディダイオードＢＤに電流を流すことで発生する電圧降下を問題にしたり、発熱が問題になったりする用途に対応する回路例である。
図１の例では、第１の出力トランジスタＱ１のボディダイオードＢＤに電流が流れる条件の時に、第１の出力トランジスタＱ１をＯＮさせて、第１の出力トランジスタＱ１での電圧降下を小さくすることで対応している。

同様に、図１の例では、第２の出力トランジスタＱ２のボディダイオードＢＤに電流が流れる条件の時に、第２の出力トランジスタＱ２をＯＮさせて第２の出力トランジスタＱ２での電圧降下を小さくすることで対応している。

さらに説明すると、図４において、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第３のダイオードＤ３は逆方向にバイアスされるため、微小なリーク電流しか流れない。このため、第３の抵抗Ｒ３での電圧降下は小さくなるので、第３のトランジスタＱ３はＯＦＦとなるため、第１の出力トランジスタＱ１のゲートには第２の直流電源端子ＶＤＣ２の電圧が印加されるので、第１の出力トランジスタＱ１はＯＮとなる。コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、第２の出力トランジスタＱ２はＯＮ／ＯＦＦが切り替わるので、負荷ＲＬへの電力供給が制御される。

このような動作を行わせるために、図３で説明した第２のＡＣ電源ラインＮ側に設けた第７のダイオードＤ７と対称的に対応させて第１０のダイオードＤ１０、第６のダイードＤ６と対称的に対応させて第９のダイオードＤ９、第２のコンデンサＣ２と対称的に対応させて第３のコンデンサＣ３、第８のチェナーダイオードＤ８と対称的に対応させて第１１のチェナーダイオードＤ１１を設けている。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合は、コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、第３のトランジスタＱ３はＯＦＦ／ＯＮが切り替わるので、第１の出力トランジスタＱ１のＯＮ／ＯＦＦが切り替わる。

第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合と同様に、コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、第１、第２の出力トランジスタＱ１、Ｑ２のＯＮ／ＯＦＦが切り替わるので、負荷ＲＬへの電力供給が制御される。コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、負荷ＲＬへの電力供給が制御される。

以上説明した様に、負荷ＲＬに電力を供給するときには、第１及び第２の出力トランジスタＱ１、Ｑ２が共にＯＮしており、第２の出力トランジスタＱ１、Ｑ２のボディダイオードＢＤには電流を流さないので、第２の出力トランジスタＱ１、Ｑ２で電圧降下を小さくでき、消費電力を減らして発熱を減らせる効果がある。これは、負荷ＲＬに供給する電流が大きい時に有効な効果である。

図１の例で、５Ａｒｍｓの正弦波の電流を負荷に供給する場合、ボディダイオードでの電圧降下は０．７Ｖ発生し、第１及び第２の出力トランジスタＱ１、Ｑ２のＯＮ抵抗が１０ｍΩと小さいものを選んでも、一方の出力トランジスタで約１．７Ｗのロスが発生してしまうのを、図４の例では一方の出力トランジスタで約０．３Ｗのロスに低減できる。

図５に、発明による電力調整回路の別の例を示す。
図５に示すように、この電力調整回路は、図４における第３のトランジスタＱ３と第５の抵抗Ｒ５を第３のインバータゲートＧ３に置き換え、第４のトランジスタＱ４と第６の抵抗Ｒ６を第４のインバータゲートＧ４に置き換えた構成である。その他の構成は図４の構成と同じ構成である。

第３のインバータゲートＧ３は、第２の直流電源端子ＶＤＣ２から動作電圧が供給されている。
第４のインバータゲートＧ４は第１の直流電源端子ＶＤＣ１から動作電圧が供給されている。

第３のトランジスタＱ３と第５の抵抗Ｒ５を第３のインバータゲートＧ３に置き換え、第４のトランジスタＱ４と第６の抵抗Ｒ６を第４のインバータゲートＧ４に置き換えたことで、第５、第６の抵抗Ｒ５、Ｒ６での電力消費を減らすことができる。

前述した実施形態は、第１及び第２の出力トランジスタＱ１、Ｑ２として、ボディダイオードＢＤを有するＭＯＳトランジスタを用いた例を示した。しかし、ボディダイオードＢＤを相当の構造を備えないＩＧＢＴの場合には、ダイオードを別に設けるようにする。なお、構造上ＩＧＢＴには寄生のダイオードは無いが、別に専用にダイオードを作り込んだ製品も実用化されている。

図４、５の例ではまた、前述したボディダイオードＢＤに電流を流さないので、対応するダイオード設けなくてもバイポーラトランジスタを第１及び第２の出力トランジスタＱ１、Ｑ２として用いて電力調整回路を構成することができる。

（他の実施形態）
前述した図１〜図５に示した第５のＰＮＰトランジスタをＰｃｈＭＯＳトランジスタに置き換えても前述と同様な電力調整回路を構成することができる。置き換えた場合の電力調整回路の動作については、前述した実施形態と同様である。

Ｌ、Ｎ・・・・・・・・・・・ＡＣ電源ライン
Ｑ１〜Ｑ６ ・・・・・・・トランジスタ
Ｄ１〜Ｄ１１ ・・・・・・ダイオード
Ｒ１〜６、Ｒ１１,Ｒ１２・・・抵抗
ＲＬ・・・・・・・・・・・・負荷
Ｇ１〜Ｇ４・・・・・・・・・インバータゲート
Ｃ１〜Ｃ３、ＣＴ・・・・・・コンデンサ
Ｅ１，Ｅ２・・・・・・・・・電源回路
ＶＤＣ１、ＶＤＣ２・・・・・直流電源端子
ＺＸ・・・・・・・・・・・・ゼロクロス検出回路
ＣＯＮＴ・・・・・・・・・・コントローラ
ＲＴ・・・・・・・・・・・・パルス信号のパルス巾を調整するタイミング抵抗
ＯＵＴ１、ＯＵＴ２・・・・・出力端子
Ｔ・・・・・・・・・・・・・トライアック
Ｓ・・・・・・・・・・・・・双方向性トリガダイオード

Claims (6)

1. 第１のＡＣ電源ラインと第２のＡＣ電源ラインのから負荷に供給する電力を調整する電力調整回路において、
   前記第１のＡＣ電源ラインと前記負荷との間に、前記第１のＡＣ電源ラインを基準電位として駆動信号がゲートに印加される第１の出力トランジスタを配設し、前記負荷の他端と前記第２のＡＣ電源ラインとの間に、前記第２のＡＣ電源ラインを基準電位として駆動信号がゲートに印加される第２の出力トランジスタを配設してなる第１の直列回路と、
   前記第１のＡＣ電源ラインにアノードを接続し、カソードを第１の抵抗に接続した第１のチェナーダイオードと、前記第１の抵抗の他端にカソードを接続し、アノードを前記第２のＡＣラインに接続して構成され、前記第１の直列回路と並列に接続された第２の直列回路と、
   前記第１の出力トランジスタのゲートは、前記第１のチェナーダイオードのカソードと前記第１の抵抗との接続点に接続され、前記第２の出力トランジスタのゲートは、前記第２のチェナーダイオードのカソードと前記第１の抵抗との接続点に接続され、前記第１の出力トランジスタのゲートと、前記第１のチェナーダイオードのカソードと、前記第１の抵抗の共通接続点と、前記第１のＡＣ電源ラインとの間に接続される第３のトランジスタと、
   前記第２の出力トランジスタのゲートと、前記第２のチェナーダイオードのカソードと、前記第１の抵抗の共通接続点と、前記第２のＡＣ電源ラインとの間に接続される第４のトランジスタとを有し、
   前記負荷に電流を流すかどうかを決定する前記第１のトランジスタ及び第２のトランジスタのオン／オフを前記第３のトランジスタ及び第４のトランジスタのゲートに供給する信号で制御するようにしたことを特徴とする電力調整回路。
2. 前記第１の出力トランジスタ及び第２の出力トランジスタはＭＯＳトランジスタで構成され、それぞれのドレイン‐ソース間にボディダイオードを有し、
   前記第１のＡＣ電源ラインが第２のＡＣ電源ラインに対し正電圧の場合は、第１の出力トランジスタがＯＦＦしていても、第１の出力トランジスタのボディダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第２の出力トランジスタのＯＮ／ＯＦＦ状態による決まり、
   前記第２のＡＣ電源ラインが第１のＡＣ電源ラインに対し正電圧の場合は、第２の出力トランジスタがＯＦＦしていても、第２の出力トランジスタのボディダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第１の出力トランジスタのＯＮ／ＯＦＦ状態による決まることを特徴とする請求項１に記載の電力調整回路。
3. 前記第１の出力トランジスタ及び第２の出力トランジスタはバイポーラトランジスタあるいはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）で構成され、それぞれのエミッタ‐コレクタ間に並列に接続されたダイオードを有し、
   前記第１のＡＣ電源ラインが第２のＡＣ電源ラインに対し正電圧の場合は、第１の出力トランジスタがＯＦＦしていても、第１の出力トランジスタに並列に接続されたダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第２の出力トランジスタのＯＮ／ＯＦＦ状態による決まり、
   前記第２のＡＣ電源ラインが第１のＡＣ電源ラインに対し正電圧の場合は、第２の出力トランジスタがＯＦＦしていても、第２の出力トランジスタに並列に接続されたダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第１の出力トランジスタのＯＮ／ＯＦＦ状態による決まることを特徴とする請求項１に記載の電力調整回路。
4. 前記第１の出力トランジスタ及び第２の出力トランジスタのオン／オフを制御する制御信号が入力される第１のインバータゲート、及び前記第１のインバータゲートの出力が入力される第２のインバータゲートと、
   前記第１のＡＣ電源ラインと前記第２のＡＣ電源ラインから電力供給を受けて、前記第２のＡＣ電源ラインを基準に直流電圧を直流電源端子から出力し、前記第１及び第２のインバータゲートに動作電圧を供給する直流電源と、
   前記第２のインバータゲートの出力がベースに入力される第５のＰＮＰトランジスタとを有し、
   前記第５のＰＮＰトランジスタのエミッタに接続された第２の抵抗を介して前記直流電源端子に接続され、第５のＰＮＰトランジスタのコレクタは第３のダイオードのアノードに接続され、第３のダイオードのカソードは、前記第３のトランジスタのゲートと第３の抵抗と第４のダイオードのカソードに接続され、前記第３の抵抗の他端は前記第１のＡＣ電源ラインに接続され、
   前記第３のダイオードＤ３のカソードと、前記第３の抵抗Ｒ３の接続点より前記制御信号の第１のレベル変換出力を得、前記第１のインバータゲートＧ１の出力より、前記制御信号の第２のレベル変換出力を得るレベル変換回路を備えていることを特徴とする請求項１〜３の何れか１項に記載の電力調整回路。
5. 請求項４に記載の第５のＰＮＰトランジスタをＰｃｈＭＯＳトランジスタに置き換えたことを特徴とする電力調整回路。
6. 第１のＡＣ電源ラインと第２のＡＣ電源ラインのから負荷に供給する電力を調整する電力調整回路において、
   電源回路は、前記第１のＡＣ電源ラインと前記第２のＡＣ電源ラインから電力供給を受けて、前記第２のＡＣ電源ラインを基準に直流電圧を第１の直流電源端子から出力すると共に前記第１のＡＣ電源ラインを基準に直流電圧を第２の直流電源端子から出力し、
   第１〜第４のインバータゲートＧ１、Ｇ２、Ｇ３，Ｇ４を備えており、
   制御信号が前記第１のインバータゲートＧ１の入力に接続され、前記第１のインバータゲートＧ１の出力は前記第２のインバータゲートＧ２の入力に接続され、前記電源回路の第１の直流電源端子から前記第１、第２、第４のインバータゲートＧ１，Ｇ２、Ｇ４に動作電圧を供給しており、
   前記電源回路の第２の直流電源端子から前記第３のインバータゲートＧ３に動作電圧を供給しており、前記第２のインバータゲートＧ２の出力は、第５のＰＮＰトランジスタのベースに接続され、前記第５のＰＮＰトランジスタのエミッタは第２の抵抗Ｒ２を介して前記、電源回路の第１の直流電源端子に接続され、
   前記第５のＰＮＰトランジスタのコレクタは第３のダイオードＤ３のアノードに接続され、前記第３のダイオードＤ３のカソードは、第３の抵抗Ｒ３に接続され、
   前記第３の抵抗Ｒ３の他端は、前記第１のＡＣ電源ラインに接続され、
   前記第３のダイオードＤ３のカソードと、前記第３の抵抗Ｒ３の接続点より、前記制御信号の第１のレベル変換出力を得、
   前記第１のインバータゲートＧ１の出力より、前記制御信号の第２のレベル変換出力を得、
   第１と第２の出力トランジスタを備えており、
   前記第１の出力トランジスタのソースは前記第１のＡＣ電源ラインに接続され、
   前記第２の出力トランジスタのソースは前記第２のＡＣ電源ラインに接続され、
   前記第１と第２の出力トランジスタのドレイン間に負荷が接続され、
   前記制御信号の第１のレベル変換出力が前記第３のインバータゲートＧ３の入力に印加され、
   前記制御信号の第２のレベル変換出力が前記第４のインバータゲートＧ４の入力に印加され、
   前記第３のインバータゲートＧ３の出力が前記第１の出力トランジスタのゲートを駆動しており、
   前記第４のインバータゲートＧ４の出力が、前記第２のトランジスタのゲートを駆動していることを特徴とする電力調整回路。

Images