JP5918596B2 - Power adjustment circuit - Google Patents
Power adjustment circuit Download PDFInfo
- Publication number
- JP5918596B2 JP5918596B2 JP2012084874A JP2012084874A JP5918596B2 JP 5918596 B2 JP5918596 B2 JP 5918596B2 JP 2012084874 A JP2012084874 A JP 2012084874A JP 2012084874 A JP2012084874 A JP 2012084874A JP 5918596 B2 JP5918596 B2 JP 5918596B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- transistor
- power
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims 7
- 239000003990 capacitor Substances 0.000 description 12
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
- Ac-Ac Conversion (AREA)
- Electronic Switches (AREA)
Description
本発明は電力調整回路に関し、特に、ＡＣ電源から交流負荷に供給する電力制御を行うために用いて好適な回路に関する。 The present invention relates to a power adjustment circuit, and more particularly, to a circuit suitable for controlling power supplied from an AC power source to an AC load.
従来、トライアックを利用した電力調整回路があった。
従来の位相制御装置では、交流負荷への供給電力をオンオフするスイッチ手段として、トライアック等の半導体素子を用い、このスイッチ手段で負荷電流の導通角をスイッチング制御することによって位相制御を実現している。
Conventionally, there has been a power adjustment circuit using a triac.
In a conventional phase control device, a semiconductor element such as a triac is used as a switch means for turning on and off power supplied to an AC load, and phase control is realized by switching control of the conduction angle of the load current with this switch means. .
このような位相制御の場合、動作時において、スイッチ手段がオンしたときに急峻な電流が流れるため、スイッチング雑音が大きいという問題点があった。この点を改善したものとして、スイッチ手段にＦＥＴ等の半導体スイッチ素子を用いて、電圧ゼロボルト（ゼロクロス）でスイッチ手段をオンし、電流がゼロから流れるようにした逆位相制御を行い、スイッチング雑音を軽減できるようにしたものが開示されている。 In the case of such phase control, a steep current flows when the switch means is turned on during operation, which causes a problem of large switching noise. As an improvement of this point, using a semiconductor switch element such as an FET as the switch means, the switch means is turned on at a voltage of zero volts (zero cross), and the anti-phase control is performed so that the current flows from zero. What can be reduced is disclosed.
例えば、特許文献１では、電力をＯＮ−ＯＦＦするためのＳＷ素子を２個逆極性にシリーズ接続して、交流電源のＳＷ動作に対応している。そして、上記ＳＷ素子の共通電位点を制御回路の基準電位とし、Ｆｉｇ２に示される原理図に於いて、制御系の電源を、入力のＡＣ電源から直流電圧を供給していた。しかし、特許文献１においては、制御系の電源に絶縁された電源を使っていないため、電力の調整範囲の電力を小さく制御する動作で、完全にＯＦＦさせることが出来ない問題があった。 For example, in Patent Document 1, two SW elements for turning on and off electric power are connected in series with opposite polarities to correspond to the SW operation of an AC power supply. The common potential point of the SW element is used as the reference potential of the control circuit, and in the principle diagram shown in FIG. 2, a DC voltage is supplied from the input AC power source as the power source of the control system. However, in Patent Document 1, since an insulated power source is not used as the power source of the control system, there is a problem that it cannot be completely turned off by the operation of controlling the power in the power adjustment range to be small.
この点が、負荷ＲＬの内容により微小な駆動が残ることが問題になる場合は、入力のＡＣ電源から絶縁された電源から動作電源を供給する必要があるので、絶縁型の電源が別に必要となる問題があった。例えば、調光の用途に使用した場合は、負荷が白熱電球であれば、多少の電力が印加されても発光せず問題はなかったが、ＬＥＤの様に微小電流でも点灯してしまう負荷では、完全に消灯しない問題があった。 If this point causes a problem that a minute drive remains depending on the content of the load RL, it is necessary to supply an operating power source from a power source insulated from an input AC power source. There was a problem. For example, when used for dimming applications, if the load is an incandescent bulb, there was no problem even if some power was applied, but there was no problem with the load that would light even with a minute current, such as an LED. There was a problem that did not turn off completely.
また、特許文献２においては、より効率的な放熱設計を適用でき、小型かつ低コストで低雑音の装置を実現することが可能な位相制御装置が開示されている。特許文献２に記載の発明においても負荷ＲＬに対し駆動電力を絞り切ったときに微小な駆動が残ることが問題になる場合は、制御回路にはＡＣ電源から絶縁された電源（制御電源）から供給しないといけない問題があった。 Further, Patent Document 2 discloses a phase control device that can apply a more efficient heat radiation design and can realize a small, low-cost, and low-noise device. Even in the invention described in Patent Document 2, when it is a problem that a minute drive remains when the drive power is reduced to the load RL, a power supply (control power supply) that is insulated from the AC power supply is supplied to the control circuit. There was a problem that had to be supplied.
図６に、トライアックを用いた電力調整回路の原理図を示し、図７に動作説明をする波形図を示す。
図６に示すトライアック起動回路においては、電源プラグに接続された２本の電源ラインＬ、Ｎ間に、トライアックＴと負荷ＲＬが直列に接続されており、トライアックＴのＴ２端子にタイミング抵抗（ＲＴ、ＲＴ２）の一端が接続されている。
FIG. 6 shows a principle diagram of a power adjustment circuit using a triac, and FIG. 7 shows a waveform diagram for explaining the operation.
In the triac starter circuit shown in FIG. 6, a triac T and a load RL are connected in series between two power supply lines L and N connected to a power plug, and a timing resistor (RT , RT2) is connected to one end.
タイミング抵抗（ＲＴ、ＲＴ２）の他端は、タイミング容量ＣＴ、及び双方向性トリガダイオードＳに接続されている。また、タイミング容量ＣＴの他端は、トライアックＴのＴ１端子に接続されている。さらに、双方向性トリガダイオードＳの他端は、トライアックＴのゲート端子に接続されている。 The other end of the timing resistor (RT, RT2) is connected to the timing capacitor CT and the bidirectional trigger diode S. The other end of the timing capacitor CT is connected to the T1 terminal of the triac T. Further, the other end of the bidirectional trigger diode S is connected to the gate terminal of the triac T.
図７に示される様に、負荷ＲＬに交流電源の正負が反転してから各半サイクルの前の方から、部分的に負荷に電圧を印加しない様にし、かつ印加しない範囲を調整して、負荷ＲＬに供給する電力を調整していた。 As shown in FIG. 7, from the front of each half cycle after the polarity of the AC power supply is inverted to the load RL, the voltage is not partially applied to the load and the range in which the voltage is not applied is adjusted, The electric power supplied to the load RL was adjusted.
図６に示した電力調整回路は、簡単な回路で電力を調整出来るので広く用いられている。しかしながら、交流電源の正負が反転してから遅れて負荷に電圧印加されるため、各半サイクル毎の電圧印加時点で突入電流が流れる問題点があった。 The power adjustment circuit shown in FIG. 6 is widely used because the power can be adjusted with a simple circuit. However, since the voltage is applied to the load with a delay after the polarity of the AC power supply is reversed, there is a problem that an inrush current flows at the time of voltage application every half cycle.
例えば、図７（ａ）に示すように、負荷ＲＬへの供給電力が大きくするため、タイミング抵抗ＲＴ２を小さくした場合でも、電源電圧の正負が反転した最初から双方向性トリガダイオードのトリガ電圧までは負荷への電圧印加が欠けてしまう問題点があった。
また、図７（ｂ）に示すように、タイミング抵抗ＲＴ２が中くらいの場合には、電源電圧が高いところで負荷ＲＬに電圧が印加されるため、突入電流が大きくなってしまう問題点があった。
また、図７（ｃ）に示すように、タイミング抵抗ＲＴ２が大きい場合には、負荷ＲＬへの印加電力が小さく制御出来ていた。
For example, as shown in FIG. 7A, since the power supplied to the load RL is increased, even when the timing resistor RT2 is decreased, the power supply voltage is reversed from the beginning when the power supply voltage is reversed to the trigger voltage of the bidirectional trigger diode. However, there is a problem that voltage application to the load is lost.
Further, as shown in FIG. 7B, when the timing resistor RT2 is medium, the voltage is applied to the load RL when the power supply voltage is high, which causes a problem that the inrush current increases. .
Further, as shown in FIG. 7C, when the timing resistance RT2 is large, the power applied to the load RL can be controlled to be small.
特に、図７（ｂ）の場合には容量性の負荷とか、供給された電圧をダイオードで整流して、コンデンサに印加して直流化する様な負荷の場合には、大きな起動電流が流れて供給電源の電圧変動や、放射ノイズ、部品からの音鳴が起きる問題があった。 In particular, in the case of FIG. 7B, a large starting current flows in the case of a capacitive load or a load in which the supplied voltage is rectified by a diode and applied to a capacitor to be converted into a direct current. There were problems with fluctuations in the voltage of the power supply, radiation noise, and noise from parts.
又、最大の電力を供給する場合も、図７（ｂ）に示した様に電源電圧がトリガダイオードの閾値に達するまではトライアックが起動せず、負荷に電力を供給しないので、各半サイクル毎の最初に駆動が途切れたり起動電流が流れたりする問題があった。
本発明は前述の問題点に鑑み、制御系の電源をＡＣ電源と絶縁型にしなくても、完全に負荷への電力を切ることが出来るようにすることを目的とする。
また、完全に負荷への電力を切ることが可能な電力調整回路を安価に達成できるようにすることを目的とする。
Even when the maximum power is supplied, the triac does not start and the power is not supplied to the load until the power supply voltage reaches the threshold value of the trigger diode as shown in FIG. There was a problem that the driving was interrupted or the starting current flowed at the beginning.
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and it is an object of the present invention to completely cut off power to a load even if a control system power supply is not insulated from an AC power supply.
It is another object of the present invention to achieve a power adjustment circuit that can completely cut power to a load at low cost.
本発明の電力調整回路は、第１のＡＣ電源ラインと第２のＡＣ電源ラインから負荷に供給する電力を調整する電力調整回路において、前記第１のＡＣ電源ラインと前記負荷との間に、前記第１のＡＣ電源ラインを基準電位として駆動信号が印加される第１の出力トランジスタを配設し、前記負荷の他端と前記第２のＡＣ電源ラインとの間に、前記第２のＡＣ電源ラインを基準電位として駆動信号が印加される第２の出力トランジスタを配設してなる第１の直列回路とを備えていることを特徴とする。 The power adjustment circuit of the present invention is a power adjustment circuit that adjusts the power supplied to the load from the first AC power line and the second AC power line, and between the first AC power line and the load, A first output transistor to which a drive signal is applied using the first AC power supply line as a reference potential is disposed, and the second AC power supply line is provided between the other end of the load and the second AC power supply line. And a first series circuit including a second output transistor to which a drive signal is applied with a power supply line as a reference potential.
本発明によれば、各半サイクル毎の最初に駆動が途切れたり、起動電流が流れたりする問題点を解消することができる。また、ＯＮ時のロスをトライアックより小さくすることができる。さらに、絶縁型の電源を用いることなく電力調整回路を構成しても負荷への電力供給を完全にＯＦＦすることができる。 According to the present invention, it is possible to solve the problems that the driving is interrupted or the starting current flows at the beginning of each half cycle. Moreover, the loss at the time of ON can be made smaller than a triac. Furthermore, even if the power adjustment circuit is configured without using an insulated power source, the power supply to the load can be completely turned off.
（第１の実施形態）
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本発明の実施形態の構成を示すブロック図である。
(First embodiment)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention.
図１においては、第１のＡＣ電源ラインＬと、第２のＡＣ電源ラインＮの間からＡＣ電源が供給されており、電源回路Ｅ１は、第１のＡＣ電源ラインＬと、第２のＡＣ電源ラインＮから電力供給を受けて、第２のＡＣ電源ラインＮを基準に直流電圧を直流電源端子ＶＤＣ１から出力している。すなわち、電源回路Ｅ１はＡＣ電源ラインと絶縁されていない。 In FIG. 1, AC power is supplied from between the first AC power line L and the second AC power line N, and the power circuit E1 includes the first AC power line L and the second AC power line L. Receiving power supply from the power supply line N, a DC voltage is output from the DC power supply terminal VDC1 with the second AC power supply line N as a reference. That is, the power supply circuit E1 is not insulated from the AC power supply line.
ゼロクロス検出回路ＺＸと、コントローラＣＯＮＴと、第１のインバータゲートＧ１、第２のインバータゲートＧ２を備えており、ゼロクロス検出回路ＺＸinの入力には第１のＡＣ電源ラインＬが接続され、ゼロクロス検出回路ＺＸの出力outはコントローラＣＯＮＴに接続されている。 A zero-cross detection circuit ZX, a controller CONT, a first inverter gate G1, and a second inverter gate G2 are provided. A first AC power line L is connected to the input of the zero-cross detection circuit ZXin, and the zero-cross detection circuit The output out of ZX is connected to the controller CONT.
コントローラＣＯＮＴは、ゼロクロス検出回路ＺＸからのゼロクロス検出信号を受けて所定のパルス巾のパルス信号を出力する。コントローラＣＯＮＴは、出力するパルス信号のパルス巾を調整する手段を備えており、図１の例では可変タイミング抵抗ＲＴが接続されている。 The controller CONT receives the zero cross detection signal from the zero cross detection circuit ZX and outputs a pulse signal having a predetermined pulse width. The controller CONT includes means for adjusting the pulse width of the pulse signal to be output, and a variable timing resistor RT is connected in the example of FIG.
コントローラＣＯＮＴの出力は、第１のインバータゲートＧ１の入力に接続され、第１のインバータゲートＧ１の出力は第２のインバータゲートＧ２の入力に接続されている。
電源回路Ｅ１の直流電源端子ＶＤＣ１から、ゼロクロス検出回路ＺＸと、コントローラＣＯＮＴと、第１、第２のインバータゲートＧ１、Ｇ２に動作電圧を供給している。
The output of the controller CONT is connected to the input of the first inverter gate G1, and the output of the first inverter gate G1 is connected to the input of the second inverter gate G2.
An operating voltage is supplied from the DC power supply terminal VDC1 of the power supply circuit E1 to the zero cross detection circuit ZX, the controller CONT, and the first and second inverter gates G1 and G2.
出力段ＯＵＴは、第１と第２の出力トランジスタＱ１、Ｑ２を備えており、第１の出力トランジスタＱ１のソースは第１のＡＣ電源ラインＬに接続され、第２の出力トランジスタＱ２のソースは第２のＡＣ電源ラインＮに接続され、第１と第２の出力トランジスタＱ１、Ｑ２のドレイン間に負荷ＲＬが接続されている。 The output stage OUT includes first and second output transistors Q1 and Q2, the source of the first output transistor Q1 is connected to the first AC power supply line L, and the source of the second output transistor Q2 is Connected to the second AC power supply line N, a load RL is connected between the drains of the first and second output transistors Q1, Q2.
第１の出力トランジスタＱ１と負荷ＲＬと第２の出力トランジスタＱ２の直列回路と並列に、第１のチェナーダイオードＤ１、第２のチェナーダイオードＤ２、と第１の抵抗Ｒ１の直列回路が接続されている。
第１のチェナーダイオードＤ１のアノードは第１のＡＣ電源ラインＬに接続され、第２のチェナーダイオードＤ２のアノードは第２のＡＣ電源ラインＮに接続されている。また、第１のチェナーダイオードＤ１のカソードは第１の出力トランジスタＱ１のゲートと第１の抵抗Ｒ１に接続され、第２のチェナーダイオードＤ２のカソードは第２の出力トランジスタＱ２のゲートと第１の抵抗Ｒ１の他端に接続されている。
In parallel with the series circuit of the first output transistor Q1, the load RL, and the second output transistor Q2, a series circuit of the first chain diode D1, the second chain diode D2, and the first resistor R1 is connected. Has been.
The anode of the first chain diode D1 is connected to the first AC power line L, and the anode of the second chain diode D2 is connected to the second AC power line N. The cathode of the first Zener diode D1 is connected to the gate of the first output transistor Q1 and the first resistor R1, and the cathode of the second Zener diode D2 is connected to the gate of the second output transistor Q2 and the first resistor R1. 1 is connected to the other end of the resistor R1.
第１のチェナーダイオードＤ１と並列に第３のトランジスタＱ３が接続され、第２のチェナーダイオードＤ２と並列に第４のトランジスタＱ４が接続されている。第３のトランジスタＱ３のソースは第１のＡＣ電源ラインＬに接続され、第３のトランジスタＱ３のドレインは第１の出力トランジスタＱ１のゲートと第１のチェナーダイオードＤ１のカソードと第１の抵抗Ｒ１の接続点に接続されている。 A third transistor Q3 is connected in parallel with the first chain diode D1, and a fourth transistor Q4 is connected in parallel with the second chain diode D2. The source of the third transistor Q3 is connected to the first AC power supply line L, the drain of the third transistor Q3 is the gate of the first output transistor Q1, the cathode of the first Zener diode D1, and the first resistor. It is connected to the connection point of R1.
第４のトランジスタＱ４のソースは第２のＡＣ電源ラインＮに接続され、第４のトランジスタＱ４のドレインは第２の出力トランジスタＱ２のゲートと第２のチェナーダイオードＤ２のカソードと第１の抵抗Ｒ１の接続点に接続されている。
第１のインバータゲートＧ１の出力は第４のトランジスタＱ４のゲートに接続され、第２のインバータゲートＧ２の出力は第５のＰＮＰトランジスタＱ５のベースに接続されている。
The source of the fourth transistor Q4 is connected to the second AC power supply line N, and the drain of the fourth transistor Q4 is the gate of the second output transistor Q2, the cathode of the second tuner diode D2, and the first resistor. It is connected to the connection point of R1.
The output of the first inverter gate G1 is connected to the gate of the fourth transistor Q4, and the output of the second inverter gate G2 is connected to the base of the fifth PNP transistor Q5.
第５のＰＮＰトランジスタＱ５のエミッタは第２の抵抗Ｒ２を介して電源回路Ｅ１の直流電源端子ＶＤＣ１に接続され、第５のＰＮＰトランジスタＱ５のコレクタは第３のダイオードＤ３のアノードに接続されている。
第３のダイオードＤ３のカソードは、第３のトランジスタＱ３のゲートと第３の抵抗Ｒ３と第４のダイオードＤ４のカソードに接続され、第３の抵抗Ｒ３の他端と第４のダイオードＤ４のアノードは第１のＡＣ電源ラインＬに接続されている。
The emitter of the fifth PNP transistor Q5 is connected to the DC power supply terminal VDC1 of the power supply circuit E1 via the second resistor R2, and the collector of the fifth PNP transistor Q5 is connected to the anode of the third diode D3. .
The cathode of the third diode D3 is connected to the gate of the third transistor Q3, the third resistor R3, and the cathode of the fourth diode D4, the other end of the third resistor R3, and the anode of the fourth diode D4. Are connected to the first AC power line L.
図１の例では、第１、第２の出力トランジスタＱ１、Ｑ２はＮｃｈエンハンスメント型ＭＯＳトランジスタで構成されておりボディダイオードＢＤをそれぞれ内蔵している、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第１の出力トランジスタＱ１がＯＦＦしていても、第１の出力トランジスタＱ１のボディダイオードＢＤを介して電流が流れる状態にあり、負荷ＲＬに電流を流すかどうかは第２の出力トランジスタＱ２のＯＮ／ＯＦＦ状態により決まる。 In the example of FIG. 1, the first and second output transistors Q1 and Q2 are formed of Nch enhancement type MOS transistors and each has a built-in body diode BD. In the case of a positive voltage with respect to the power supply line N, even when the first output transistor Q1 is OFF, a current flows through the body diode BD of the first output transistor Q1, and a current flows through the load RL. Whether or not is determined depends on the ON / OFF state of the second output transistor Q2.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合は、第２の出力トランジスタＱ２がＯＦＦしていても、第２の出力トランジスタＱ２のボディダイオードＢＤを介して電流が流れる状態にあり、負荷ＲＬに電流を流すかどうかは第１の出力トランジスタＱ１のＯＮ／ＯＦＦにより決まる。 When the first AC power supply line L is negative with respect to the second AC power supply line N, even if the second output transistor Q2 is OFF, the current flows through the body diode BD of the second output transistor Q2. Whether or not current flows through the load RL is determined by ON / OFF of the first output transistor Q1.
第１のチェナーダイオードＤ１と、第１の抵抗Ｒ１と、第２のチェナーダイオードＤ２の直列回路は、第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮの間に接続されていて、ＡＣ電源が供給されている。したがって、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第１のチェナーダイオードＤ１には順方向に電流が流れるので電圧降下は小さく、この電圧がゲートに印加される第１の出力トランジスタＱ１はＯＦＦしている。第３のトランジスタＱ３がＯＮして、第１のチェナーダイオードＤ１に流れる電流を第３のトランジスタＱ３を介して第１のＡＣ電源ラインＬに流しても同じである。但し、前記に説明した様に、第１の出力トランジスタＱ１のボディダイオードＢＤのために、負荷ＲＬに電流は流せる状態にある。 A series circuit of the first chain diode D1, the first resistor R1, and the second chain diode D2 is connected between the first AC power line L and the second AC power line N. AC power is supplied. Therefore, when the first AC power supply line L is a positive voltage with respect to the second AC power supply line N, a current flows through the first chain diode D1 in the forward direction, so that the voltage drop is small, and this voltage is the gate voltage. The first output transistor Q1 applied to is turned off. It is the same even if the third transistor Q3 is turned ON and the current flowing through the first chain diode D1 is supplied to the first AC power supply line L via the third transistor Q3. However, as described above, the current can flow through the load RL because of the body diode BD of the first output transistor Q1.
第４のトランジスタＱ４がＯＦＦであれば、第２のチェナーダイオードＤ２には逆方向に電流が流れるので、第２のチェナーダイオードＤ２にはチェナー電圧が発生する。このチェナー電圧は、第２の出力トランジスタＱ２をＯＮさせるレベルになる様選定されている。第２のチェナーダイオードＤ２のチェナー電圧が第２の出力トランジスタＱ２のゲートに印加されるので、第２の出力トランジスタＱ２がＯＮし、負荷ＲＬに電流が流れる。 If the fourth transistor Q4 is OFF, a current flows in the reverse direction through the second Zener diode D2, so that a Zener voltage is generated at the second Zener diode D2. This Zener voltage is selected to be a level at which the second output transistor Q2 is turned on. Since the Zener voltage of the second Zener diode D2 is applied to the gate of the second output transistor Q2, the second output transistor Q2 is turned on, and a current flows through the load RL.
一方、第４のトランジスタＱ４がＯＮであれば、第２の出力トランジスタＱ２のゲートの電位は、第２のＡＣ電源ラインＮの電圧になるので、第２の出力トランジスタＱ２はＯＦＦして負荷ＲＬには電流が流れない。 On the other hand, if the fourth transistor Q4 is ON, the potential of the gate of the second output transistor Q2 becomes the voltage of the second AC power supply line N, so that the second output transistor Q2 is turned OFF and the load RL. There is no current flowing through.
第１のＡＣ電源ラインＬが、第２のＡＣ電源ラインＮに対し負電圧の場合の動作説明は、出力段ＯＵＴは上下対称の回路であるので、前述した説明と対称な動作になるので省略する。 The description of the operation when the first AC power supply line L is a negative voltage with respect to the second AC power supply line N is omitted because the output stage OUT is a circuit that is vertically symmetric and thus operates symmetric to the above description. To do.
以上、説明した様に、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、負荷ＲＬに電流を流す／流さない制御をするためには、第４のトランジスタＱ４のＯＦＦ／ＯＮの制御をすればよい。
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合は、負荷ＲＬに電流を流す／流さない制御のためには、第３のトランジスタＱ３のＯＦＦ／ＯＮの制御をすればよい。
As described above, in the case where the first AC power supply line L is a positive voltage with respect to the second AC power supply line N, the fourth transistor is used to control whether or not the current flows to the load RL. What is necessary is just to control OFF / ON of Q4.
When the first AC power supply line L is negative with respect to the second AC power supply line N, the third transistor Q3 is controlled to be turned off / on in order to control the current to flow through the load RL. do it.
コントローラＣＯＮＴの出力により、第３、第４のトランジスタＱ３、Ｑ４のＯＮ／ＯＦＦを制御するために、第１、第２のインバータゲートＧ１、Ｇ２と、第５のＰＮＰトランジスタＱ５と、第２の抵抗Ｒ２、第３の抵抗Ｒ３と、第３、第４のダイオードＤ３、Ｄ４によるレベルシフト回路を備えている。 In order to control ON / OFF of the third and fourth transistors Q3 and Q4 by the output of the controller CONT, the first and second inverter gates G1 and G2, the fifth PNP transistor Q5, the second A level shift circuit including a resistor R2, a third resistor R3, and third and fourth diodes D3 and D4 is provided.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合で、コントローラＣＯＮＴの出力がＨｉの場合には、第１のインバータゲートＧ１の出力はＬｏになり、第４のトランジスタＱ４がＯＦＦするので、第２の出力トランジスタＱ２がＯＮし、負荷ＲＬに電流が流れる。 When the first AC power supply line L is positive with respect to the second AC power supply line N and the output of the controller CONT is Hi, the output of the first inverter gate G1 becomes Lo, and the fourth Since the transistor Q4 is turned off, the second output transistor Q2 is turned on, and a current flows through the load RL.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合で、コントローラＣＯＮＴの出力がＬｏの場合には、第１のインバータゲートＧ１の出力はＨｉになり第４のトランジスタＱ４がＯＮするので、第２の出力トランジスタＱ２がＯＦＦし、負荷ＲＬには電流が流れない。 When the first AC power supply line L is positive with respect to the second AC power supply line N and the output of the controller CONT is Lo, the output of the first inverter gate G1 becomes Hi and the fourth transistor Since Q4 is turned on, the second output transistor Q2 is turned off and no current flows through the load RL.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第２のインバータゲートＧ２の出力がＨｉの場合でもＬｏでも第３のダイオードＤ３が逆方向にバイアスにされるため、第３のダイオードＤ３にはわずかなリーク電流しか流れない。このため、第３の抵抗Ｒ３での電圧降下は少なくなる。第３の抵抗Ｒ３の両端の電圧が第３のトランジスタＱ３のゲートに印加されているので、第３のトランジスタＱ３はＯＦＦしている。 When the first AC power supply line L is positive with respect to the second AC power supply line N, the third diode D3 is biased in the reverse direction regardless of whether the output of the second inverter gate G2 is Hi or Lo. Therefore, only a slight leakage current flows through the third diode D3. For this reason, the voltage drop at the third resistor R3 is reduced. Since the voltage across the third resistor R3 is applied to the gate of the third transistor Q3, the third transistor Q3 is OFF.
第４のダイオードＤ４は、第３のダイオードＤ３のリーク電流による第３の抵抗Ｒ３での電圧降下が、ダイオードの順方向電圧以下に保つためのものであり、印加されるＡＣ電源にサージノイズが重畳した時に、第３のトランジスタＱ３のゲート・ソース間の電圧を保護する動作もしている。第５のＰＮＰトランジスタＱ５にとっては、第３のダイオードＤ３のリーク電流は、コレクタ・ベース接合に対し順方向なので保護ダイオードは不要である。 The fourth diode D4 is for keeping the voltage drop at the third resistor R3 due to the leakage current of the third diode D3 below the forward voltage of the diode, and there is surge noise in the applied AC power supply. When superposed, the operation of protecting the voltage between the gate and the source of the third transistor Q3 is also performed. For the fifth PNP transistor Q5, the leakage current of the third diode D3 is forward with respect to the collector-base junction, so that no protection diode is required.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合で、コントローラＣＯＴに出力がＨｉの場合は、第１のインバータゲートＧ１を介して駆動される第２のインバータゲートＧ２の出力もＨｉになり、第５のＰＮＰトランジスタＱ５はＯＦＦとなる。これにより、第２の抵抗Ｒ２、第５のＰＮＰトランジスタＱ５、第３のダイオードＤ３、第３の抵抗Ｒ３、第４のダイオードＤ４には電流が流れない。このため、第３の抵抗Ｒ３の両端には電圧降下が発生しないので、第３のトランジスタＱ３はＯＦＦとなる。
よって、第１のチェナーダイオードＤ１に電流が流れてチェナー電圧が発生し、第１の出力トランジスタＱ１はＯＮし、負荷ＲＬに電流が流れる。
When the first AC power supply line L is negative with respect to the second AC power supply line N and the output is Hi to the controller COT, the second inverter gate driven via the first inverter gate G1 The output of G2 also becomes Hi, and the fifth PNP transistor Q5 is turned OFF. As a result, no current flows through the second resistor R2, the fifth PNP transistor Q5, the third diode D3, the third resistor R3, and the fourth diode D4. For this reason, no voltage drop occurs across the third resistor R3, so that the third transistor Q3 is turned off.
Therefore, a current flows through the first Zener diode D1 to generate a Zener voltage, the first output transistor Q1 is turned on, and a current flows through the load RL.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合で、コントローラＣＯＴに出力がＬｏの場合は、第１のインバータゲートＧ１を介して駆動される第２のインバータゲートＧ２の出力もＬｏになり、第５のＰＮＰトランジスタＱ５はＯＮし、第２の抵抗Ｒ２を介して直流電源端子ＶＤＣ１より電流が流れる。 When the first AC power supply line L is negative with respect to the second AC power supply line N and the output to the controller COT is Lo, the second inverter gate driven via the first inverter gate G1 The output of G2 is also Lo, the fifth PNP transistor Q5 is turned on, and a current flows from the DC power supply terminal VDC1 via the second resistor R2.
この場合、第３のダイオードＤ３は順方向にバイアスされるため電流が流れ、第３の抵抗Ｒ３に電流が流れる。第４のダイオードＤ４は、逆バイアスされるので電流が流れない。
第３の抵抗Ｒ３に発生する電圧降下のため、第３のトランジスタＱ３はＯＮするので、第１のチェナーダイオードＤ１に電流が流れなくなり、第１の出力トランジスタＱ１はＯＦＦし、負負荷ＲＬには電流が流れない。
以上、説明した様に、コントローラＣＯＮの出力がＨｉで負荷ＲＬに電流が流れ、コントローラＣＯＮの出力がＬｏで負荷ＲＬに電流が全く流れない制御が出来ている。
In this case, since the third diode D3 is biased in the forward direction, a current flows, and a current flows through the third resistor R3. Since the fourth diode D4 is reverse-biased, no current flows.
Due to the voltage drop generated in the third resistor R3, the third transistor Q3 is turned on, so that no current flows through the first chain diode D1, the first output transistor Q1 is turned off, and the negative load RL is set. No current flows.
As described above, control is performed in which the output of the controller CON is Hi and a current flows through the load RL, and the output of the controller CON is Lo and no current flows through the load RL.
ゼロクロス検出回路ＺＸでＡＣ電源の極性反転するタイミングを検出している。ゼロクロス検出回路ＺＸの出力を受けてコントローラＣＯＮＴがパルス信号を出力している。パルス信号の時間巾はタイミング抵抗ＲＴで制御されている。
ＡＣ電源のゼロクロスタイミングで、スイッチ手段をオンし負荷ＲＬにＡＣ電源の印加を開始するので電流がゼロから流れている。
The zero cross detection circuit ZX detects the timing at which the polarity of the AC power supply is inverted. In response to the output of the zero cross detection circuit ZX, the controller CONT outputs a pulse signal. The time width of the pulse signal is controlled by the timing resistor RT.
At the zero cross timing of the AC power supply, the switch means is turned on and application of the AC power supply to the load RL is started, so that the current flows from zero.
また、パルス信号の時間巾を電源の半周期以上とすると、パルス信号が終了する前に次のパルス信号が開始するので、結局、コントローラＣＯＮＴの出力は連続してＨｉとなり、負荷ＲＬにはＡＣ電源が常に印加される。したがって、図６に示したトライアックを使った従来例の様に、負荷ＲＬに対するＡＣの印加が途切れる問題が無くなる利点がある。 Further, if the time width of the pulse signal is longer than the half cycle of the power supply, the next pulse signal starts before the pulse signal is finished, so that the output of the controller CONT is continuously Hi, and the load RL has AC Power is always applied. Therefore, unlike the conventional example using the triac shown in FIG. 6, there is an advantage that there is no problem that the application of AC to the load RL is interrupted.
パルス信号の時間巾を半周期より短くすると、負荷ＲＬにはＡＣ電源の極性反転するタイミングからパルス信号の時間巾だけＡＣ電源が印加され、その後、ＡＣ電源が印加されない動作となる。すなわち、パルス巾によって負荷ＲＬに印加する電力を調整する動作をする。 When the time width of the pulse signal is made shorter than a half cycle, the AC power is applied to the load RL by the time width of the pulse signal from the timing of the polarity inversion of the AC power supply, and thereafter, the AC power is not applied. That is, the operation of adjusting the power applied to the load RL according to the pulse width.
ゼロクロス検出回路ＺＸの出力を受けても、コントローラＣＯＮＴがパルス信号を出さない様にすると、負荷ＲＬにＡＣ電源を全く印加しない状態になる。これは、従来例で挙げた特許文献１または特許文献２に記載の技術では実現できなかった問題点を解決できる利点である。 Even if the output of the zero-cross detection circuit ZX is received, if the controller CONT does not output a pulse signal, no AC power is applied to the load RL. This is an advantage capable of solving the problems that cannot be realized by the technique described in Patent Document 1 or Patent Document 2 cited in the conventional example.
図１の例では、第１、第２の出力トランジスタＱ１、Ｑ２はＮｃｈエンハンスメント型ＭＯＳトランジスタで構成していたが、ＮｃｈＭＯＳトランジスタは耐圧が高いものはＯＮ抵抗が高くなる問題がある。そこで、電源電圧が高い場合はＩＧＢＴ(Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ)を使用する。但し、ＩＧＢＴでボディダイオードを内蔵していないものを使う場合はダイオードを並列に接続する。 In the example of FIG. 1, the first and second output transistors Q1 and Q2 are Nch enhancement type MOS transistors. However, NchMOS transistors with a high breakdown voltage have a problem that the ON resistance becomes high. Therefore, an IGBT (Insulated Gate Bipolar Transistor) is used when the power supply voltage is high. However, when using an IGBT that does not have a built-in body diode, the diodes are connected in parallel.
図２は、図１における電源回路Ｅ１を実現する回路例を示したものである。
図２に示したように、電源回路Ｅ１は第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮとの間に、第４の抵抗Ｒ４、第１のコンデンサＣ１、第７のダイオードＤ７よりなる直列回路を接続している。第７のダイオードＤ７のカソード側が第１のコンデンサＣ１に接続され、第７のダイオードＤ７のアノード側が第２のＡＣ電源ラインＮ接続されている。
FIG. 2 shows a circuit example for realizing the power supply circuit E1 in FIG.
As shown in FIG. 2, the power supply circuit E1 includes a fourth resistor R4, a first capacitor C1, and a seventh diode D7 between the first AC power supply line L and the second AC power supply line N. A series circuit is connected. The cathode side of the seventh diode D7 is connected to the first capacitor C1, and the anode side of the seventh diode D7 is connected to the second AC power supply line N.
また、第１のコンデンサＣ１と第７のダイオードＤ７のカソードとの接続点と直流電源端子ＶＤＣ１との間を第６のダイオードＤ６により接続している。
第６のダイオードＤ６のアノード側が、第１のコンデンサＣ１と第７のダイオードＤ７のカソードの接続点に接続され、第６のダイオードＤ６のカソード側が直流電源端子ＶＤＣ１に接続されている。
さらに、第６のダイオードＤ６のカソード側と第２のＡＣ電源ラインＮとの間を、第２のコンデンサＣ２、第８のチェナーダイオードＤ８の並列回路を介して接続して、第２のＡＣ電源ラインＮを基準に直流電圧を直流電源端子ＶＤＣ１から出力している。
A connection point between the first capacitor C1 and the cathode of the seventh diode D7 and the DC power supply terminal VDC1 are connected by a sixth diode D6.
The anode side of the sixth diode D6 is connected to the connection point between the first capacitor C1 and the cathode of the seventh diode D7, and the cathode side of the sixth diode D6 is connected to the DC power supply terminal VDC1.
Further, the cathode side of the sixth diode D6 and the second AC power supply line N are connected via a parallel circuit of the second capacitor C2 and the eighth chain diode D8, so that the second AC A DC voltage is output from the DC power supply terminal VDC1 with the power supply line N as a reference.
図３は、図１における第５のＰＮＰトランジスタＱ５の耐圧が不足する場合に、第６のＰＮＰトランジスタＱ６とカスケード接続して耐圧不足を対策する回路である。
ＡＣ電源が２２０Ｖの定格であっても変動が大きく見込まれる場合があり、第５のＰＮＰトランジスタＱ５には余裕をみて７００Ｖ程度の耐圧が要求されるがある。このような場合に、２段に分圧して要求される耐圧を下げて部品の入手性を上げるための回路である。ＡＣ電源が１００Ｖの場合は採用する必要性は少ない。
FIG. 3 is a circuit that counteracts the lack of withstand voltage by cascading with the sixth PNP transistor Q6 when the withstand voltage of the fifth PNP transistor Q5 in FIG. 1 is insufficient.
Even if the AC power supply is rated at 220V, there may be a large fluctuation, and the fifth PNP transistor Q5 is required to have a withstand voltage of about 700V with a margin. In such a case, the circuit is used to increase the availability of parts by dividing the voltage into two stages to reduce the required withstand voltage. When the AC power supply is 100V, there is little need to adopt it.
図４は、又別の本発明による電力調整回路を示す。
図４では、電源回路Ｅ２は、第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮから電力供給を受けて、第１のＡＣ電源ラインＬを基準に直流電圧を第２の直流電源端子ＶＤＣ２から出力し、第２のＡＣ電源ラインＮを基準に直流電圧を第１の直流電源端子ＶＤＣ１から出力している。
FIG. 4 shows another power conditioning circuit according to the present invention.
In FIG. 4, the power supply circuit E <b> 2 receives power supply from the first AC power supply line L and the second AC power supply line N, and supplies a DC voltage to the second DC power supply terminal based on the first AC power supply line L. A dc voltage is output from the VDC2 and a DC voltage is output from the first DC power supply terminal VDC1 with the second AC power supply line N as a reference.
直流電源端子ＶＤＣ１からは、第６の抵抗Ｒ６を介して第２の出力トランジスタＱ２のゲートと、第４のトランジスタＱ４のドレインに接続される。
直流電源端子ＶＤＣ２からは第５の抵抗Ｒ５を介して第１の出力トランジスタＱ１のゲートと、第３のトランジスタＱ３のドレインに接続される。また、図１における、第1の抵抗Ｒ１と、第１、第２のチェナーダイオードＤ１，Ｄ２が無くなっている。これ以外は、図１と同じ構成となっている。
The DC power supply terminal VDC1 is connected to the gate of the second output transistor Q2 and the drain of the fourth transistor Q4 via the sixth resistor R6.
The DC power supply terminal VDC2 is connected to the gate of the first output transistor Q1 and the drain of the third transistor Q3 via the fifth resistor R5. Further, the first resistor R1 and the first and second Zener diodes D1 and D2 in FIG. 1 are eliminated. Other than this, the configuration is the same as in FIG.
図４に示した例は、第１、第２の出力トランジスタＱ１、Ｑ２のボディダイオードＢＤに電流を流すことで発生する電圧降下を問題にしたり、発熱が問題になったりする用途に対応する回路例である。
図１の例では、第１の出力トランジスタＱ１のボディダイオードＢＤに電流が流れる条件の時に、第１の出力トランジスタＱ１をＯＮさせて、第１の出力トランジスタＱ１での電圧降下を小さくすることで対応している。
The example shown in FIG. 4 is a circuit corresponding to an application in which a voltage drop caused by a current flowing through the body diodes BD of the first and second output transistors Q1 and Q2 becomes a problem or heat generation becomes a problem. It is an example.
In the example of FIG. 1, when the current flows through the body diode BD of the first output transistor Q1, the first output transistor Q1 is turned on to reduce the voltage drop in the first output transistor Q1. It corresponds.
同様に、図１の例では、第２の出力トランジスタＱ２のボディダイオードＢＤに電流が流れる条件の時に、第２の出力トランジスタＱ２をＯＮさせて第２の出力トランジスタＱ２での電圧降下を小さくすることで対応している。 Similarly, in the example of FIG. 1, when the current flows through the body diode BD of the second output transistor Q2, the second output transistor Q2 is turned on to reduce the voltage drop in the second output transistor Q2. It corresponds by that.
さらに説明すると、図４において、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合は、第３のダイオードＤ３は逆方向にバイアスされるため、微小なリーク電流しか流れない。このため、第３の抵抗Ｒ３での電圧降下は小さくなるので、第３のトランジスタＱ３はＯＦＦとなるため、第１の出力トランジスタＱ１のゲートには第２の直流電源端子ＶＤＣ２の電圧が印加されるので、第１の出力トランジスタＱ１はＯＮとなる。コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、第２の出力トランジスタＱ２はＯＮ／ＯＦＦが切り替わるので、負荷ＲＬへの電力供給が制御される。 More specifically, in FIG. 4, when the first AC power supply line L is a positive voltage with respect to the second AC power supply line N, the third diode D3 is biased in the reverse direction. Not flowing. For this reason, since the voltage drop at the third resistor R3 is small, the third transistor Q3 is turned off, so that the voltage of the second DC power supply terminal VDC2 is applied to the gate of the first output transistor Q1. Therefore, the first output transistor Q1 is turned on. Since the second output transistor Q2 is switched ON / OFF according to the Hi / Lo output from the controller CONT, the power supply to the load RL is controlled.
このような動作を行わせるために、図３で説明した第２のＡＣ電源ラインＮ側に設けた第７のダイオードＤ７と対称的に対応させて第１０のダイオードＤ１０、第６のダイードＤ６と対称的に対応させて第９のダイオードＤ９、第２のコンデンサＣ２と対称的に対応させて第３のコンデンサＣ３、第８のチェナーダイオードＤ８と対称的に対応させて第１１のチェナーダイオードＤ１１を設けている。 In order to perform such an operation, the tenth diode D10, the sixth diode D6, and the seventh diode D7 provided symmetrically with the seventh diode D7 provided on the second AC power supply line N side described in FIG. The eleventh diode D9 is symmetrically associated with the ninth capacitor D9 and the second capacitor C2, and is symmetrically associated with the third capacitor C3 and the eighth tuner diode D8. D11 is provided.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負電圧の場合は、コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、第３のトランジスタＱ３はＯＦＦ／ＯＮが切り替わるので、第１の出力トランジスタＱ１のＯＮ／ＯＦＦが切り替わる。 When the first AC power supply line L is negative with respect to the second AC power supply line N, the third transistor Q3 is switched OFF / ON according to the Hi / Lo of the output of the controller CONT. ON / OFF of the output transistor Q1 is switched.
第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正電圧の場合と同様に、コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、第１、第２の出力トランジスタＱ１、Ｑ２のＯＮ／ＯＦＦが切り替わるので、負荷ＲＬへの電力供給が制御される。コントローラＣＯＮＴの出力のＨｉ／Ｌｏに応じて、負荷ＲＬへの電力供給が制御される。 As in the case where the first AC power supply line L is positive with respect to the second AC power supply line N, the first and second output transistors Q1 and Q2 are turned on according to the Hi / Lo of the output of the controller CONT. Since / OFF is switched, power supply to the load RL is controlled. The power supply to the load RL is controlled according to Hi / Lo of the output of the controller CONT.
以上説明した様に、負荷ＲＬに電力を供給するときには、第１及び第２の出力トランジスタＱ１、Ｑ２が共にＯＮしており、第２の出力トランジスタＱ１、Ｑ２のボディダイオードＢＤには電流を流さないので、第２の出力トランジスタＱ１、Ｑ２で電圧降下を小さくでき、消費電力を減らして発熱を減らせる効果がある。これは、負荷ＲＬに供給する電流が大きい時に有効な効果である。 As described above, when power is supplied to the load RL, the first and second output transistors Q1 and Q2 are both ON, and a current is supplied to the body diode BD of the second output transistors Q1 and Q2. Therefore, the voltage drop can be reduced by the second output transistors Q1 and Q2, and there is an effect of reducing power consumption and heat generation. This is an effective effect when the current supplied to the load RL is large.
図１の例で、５Ａｒｍｓの正弦波の電流を負荷に供給する場合、ボディダイオードでの電圧降下は０．７Ｖ発生し、第１及び第２の出力トランジスタＱ１、Ｑ２のＯＮ抵抗が１０ｍΩと小さいものを選んでも、一方の出力トランジスタで約１．７Ｗのロスが発生してしまうのを、図４の例では一方の出力トランジスタで約０．３Ｗのロスに低減できる。 In the example of FIG. 1, when a sine wave current of 5 Arms is supplied to the load, a voltage drop in the body diode is 0.7 V, and the ON resistances of the first and second output transistors Q1 and Q2 are as small as 10 mΩ. Even if one is selected, a loss of about 1.7 W is generated in one output transistor, but in the example of FIG. 4, a loss of about 0.3 W can be reduced in one output transistor.
図５に、発明による電力調整回路の別の例を示す。
図５に示すように、この電力調整回路は、図４における第３のトランジスタＱ３と第５の抵抗Ｒ５を第３のインバータゲートＧ３に置き換え、第４のトランジスタＱ４と第６の抵抗Ｒ６を第４のインバータゲートＧ４に置き換えた構成である。その他の構成は図４の構成と同じ構成である。
FIG. 5 shows another example of the power adjustment circuit according to the invention.
As shown in FIG. 5, this power adjustment circuit replaces the third transistor Q3 and the fifth resistor R5 in FIG. 4 with a third inverter gate G3, and replaces the fourth transistor Q4 and the sixth resistor R6 with the third transistor Q6. 4 is replaced with the inverter gate G4. The other configuration is the same as the configuration of FIG.
第３のインバータゲートＧ３は、第２の直流電源端子ＶＤＣ２から動作電圧が供給されている。
第４のインバータゲートＧ４は第１の直流電源端子ＶＤＣ１から動作電圧が供給されている。
The third inverter gate G3 is supplied with an operating voltage from the second DC power supply terminal VDC2.
The fourth inverter gate G4 is supplied with an operating voltage from the first DC power supply terminal VDC1.
第３のトランジスタＱ３と第５の抵抗Ｒ５を第３のインバータゲートＧ３に置き換え、第４のトランジスタＱ４と第６の抵抗Ｒ６を第４のインバータゲートＧ４に置き換えたことで、第５、第６の抵抗Ｒ５、Ｒ６での電力消費を減らすことができる。 By replacing the third transistor Q3 and the fifth resistor R5 with the third inverter gate G3, and replacing the fourth transistor Q4 and the sixth resistor R6 with the fourth inverter gate G4, the fifth, sixth, The power consumption at the resistors R5 and R6 can be reduced.
前述した実施形態は、第１及び第２の出力トランジスタＱ１、Ｑ２として、ボディダイオードＢＤを有するＭＯＳトランジスタを用いた例を示した。しかし、ボディダイオードＢＤを相当の構造を備えないＩＧＢＴの場合には、ダイオードを別に設けるようにする。なお、構造上ＩＧＢＴには寄生のダイオードは無いが、別に専用にダイオードを作り込んだ製品も実用化されている。 In the above-described embodiment, an example in which a MOS transistor having a body diode BD is used as the first and second output transistors Q1 and Q2 has been described. However, in the case of an IGBT having no body diode BD, a separate diode is provided. The IGBT does not have a parasitic diode because of its structure, but a product in which a diode is specially made has been put into practical use.
図４、５の例ではまた、前述したボディダイオードＢＤに電流を流さないので、対応するダイオード設けなくてもバイポーラトランジスタを第１及び第２の出力トランジスタＱ１、Ｑ２として用いて電力調整回路を構成することができる。 In the examples of FIGS. 4 and 5, since no current flows through the body diode BD, a power adjustment circuit is configured by using bipolar transistors as the first and second output transistors Q1 and Q2 without providing a corresponding diode. can do.
（他の実施形態）
前述した図１〜図５に示した第５のＰＮＰトランジスタをＰｃｈＭＯＳトランジスタに置き換えても前述と同様な電力調整回路を構成することができる。置き換えた場合の電力調整回路の動作については、前述した実施形態と同様である。
(Other embodiments)
Even if the fifth PNP transistor shown in FIGS. 1 to 5 is replaced with a PchMOS transistor, a power adjustment circuit similar to that described above can be configured. The operation of the power adjustment circuit when replaced is the same as in the above-described embodiment.
Ｌ、Ｎ・・・・・・・・・・・ＡＣ電源ライン
Ｑ１〜Ｑ６ ・・・・・・・トランジスタ
Ｄ１〜Ｄ１１ ・・・・・・ダイオード
Ｒ１〜６、Ｒ１１,Ｒ１２・・・抵抗
ＲＬ・・・・・・・・・・・・負荷
Ｇ１〜Ｇ４・・・・・・・・・インバータゲート
Ｃ１〜Ｃ３、ＣＴ・・・・・・コンデンサ
Ｅ１，Ｅ２・・・・・・・・・電源回路
ＶＤＣ１、ＶＤＣ２・・・・・直流電源端子
ＺＸ・・・・・・・・・・・・ゼロクロス検出回路
ＣＯＮＴ・・・・・・・・・・コントローラ
ＲＴ・・・・・・・・・・・・パルス信号のパルス巾を調整するタイミング抵抗
ＯＵＴ１、ＯＵＴ２・・・・・出力端子
Ｔ・・・・・・・・・・・・・トライアック
Ｓ・・・・・・・・・・・・・双方向性トリガダイオード
L, N ... AC power line Q1-Q6 ... Transistors D1-D11 ... Diodes R1-6, R11, R12 ... Resistor RL・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Loads G1 to G4 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Inverter gates C1 to C3, CT ・ ・ ・ ・ ・ ・ Capacitors E1, E2・ Power supply circuit VDC1, VDC2 ... DC power supply terminal ZX ... Zero cross detection circuit CONT ... Controller RT ... ...... Timing resistors for adjusting the pulse width of the pulse signal OUT1, OUT2 ... Output terminal T ... Triac S ... .... Bidirectional trigger diode
Claims (6)
前記第１のＡＣ電源ラインと前記負荷との間に、前記第１のＡＣ電源ラインを基準電位として駆動信号がゲートに印加される第１の出力トランジスタを配設し、前記負荷の他端と前記第２のＡＣ電源ラインとの間に、前記第２のＡＣ電源ラインを基準電位として駆動信号がゲートに印加される第２の出力トランジスタを配設してなる第１の直列回路と、
前記第１のＡＣ電源ラインにアノードを接続し、カソードを第１の抵抗に接続した第１のチェナーダイオードと、前記第１の抵抗の他端にカソードを接続し、アノードを前記第２のＡＣラインに接続して構成され、前記第１の直列回路と並列に接続された第２の直列回路と、
前記第１の出力トランジスタのゲートは、前記第１のチェナーダイオードのカソードと前記第１の抵抗との接続点に接続され、前記第２の出力トランジスタのゲートは、前記第２のチェナーダイオードのカソードと前記第１の抵抗との接続点に接続され、前記第１の出力トランジスタのゲートと、前記第１のチェナーダイオードのカソードと、前記第１の抵抗の共通接続点と、前記第１のＡＣ電源ラインとの間に接続される第３のトランジスタと、
前記第２の出力トランジスタのゲートと、前記第２のチェナーダイオードのカソードと、前記第１の抵抗の共通接続点と、前記第２のＡＣ電源ラインとの間に接続される第４のトランジスタとを有し、
前記負荷に電流を流すかどうかを決定する前記第１のトランジスタ及び第２のトランジスタのオン／オフを前記第３のトランジスタ及び第４のトランジスタのゲートに供給する信号で制御するようにしたことを特徴とする電力調整回路。 In the power adjustment circuit that adjusts the power supplied from the first AC power line and the second AC power line to the load,
Between the first AC power supply line and the load, a first output transistor to which a drive signal is applied to the gate with the first AC power supply line as a reference potential is disposed, and the other end of the load A first series circuit in which a second output transistor to which a drive signal is applied to a gate is disposed between the second AC power supply line and the second AC power supply line as a reference potential;
An anode is connected to the first AC power line, a cathode is connected to the first resistor, a cathode is connected to the other end of the first resistor, and an anode is connected to the second resistor. A second series circuit configured to be connected to an AC line and connected in parallel with the first series circuit;
The gate of the first output transistor is connected to a connection point between the cathode of the first chain diode and the first resistor, and the gate of the second output transistor is connected to the second chain diode. Connected to a connection point between the cathode of the first resistor and the first resistor, a gate of the first output transistor, a cathode of the first Zener diode, a common connection point of the first resistor, and the first resistor. A third transistor connected to one AC power line;
A fourth transistor connected between the gate of the second output transistor, the cathode of the second chain diode, the common connection point of the first resistor, and the second AC power line; And
ON / OFF of the first transistor and the second transistor for determining whether or not to pass a current to the load is controlled by a signal supplied to the gates of the third transistor and the fourth transistor. A characteristic power adjustment circuit.
前記第１のＡＣ電源ラインが第２のＡＣ電源ラインに対し正電圧の場合は、第１の出力トランジスタがＯＦＦしていても、第１の出力トランジスタのボディダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第２の出力トランジスタのＯＮ／ＯＦＦ状態による決まり、
前記第２のＡＣ電源ラインが第１のＡＣ電源ラインに対し正電圧の場合は、第２の出力トランジスタがＯＦＦしていても、第２の出力トランジスタのボディダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第１の出力トランジスタのＯＮ／ＯＦＦ状態による決まることを特徴とする請求項１に記載の電力調整回路。 The first output transistor and the second output transistor are composed of MOS transistors, each having a body diode between the drain and source,
When the first AC power supply line has a positive voltage with respect to the second AC power supply line, a current flows through the body diode of the first output transistor even when the first output transistor is OFF. Yes, whether or not to pass current to the load is determined by the ON / OFF state of the second output transistor,
When the second AC power supply line is positive with respect to the first AC power supply line, a current flows through the body diode of the second output transistor even when the second output transistor is OFF. 2. The power adjustment circuit according to claim 1, wherein whether or not a current flows through the load is determined by an ON / OFF state of the first output transistor.
前記第１のＡＣ電源ラインが第２のＡＣ電源ラインに対し正電圧の場合は、第１の出力トランジスタがＯＦＦしていても、第１の出力トランジスタに並列に接続されたダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第２の出力トランジスタのＯＮ／ＯＦＦ状態による決まり、
前記第２のＡＣ電源ラインが第１のＡＣ電源ラインに対し正電圧の場合は、第２の出力トランジスタがＯＦＦしていても、第２の出力トランジスタに並列に接続されたダイオードを介して電流が流れる状態にあり、前記負荷に電流を流すかどうかは前記第１の出力トランジスタのＯＮ／ＯＦＦ状態による決まることを特徴とする請求項１に記載の電力調整回路。 The first output transistor and the second output transistor are formed of bipolar transistors or IGBTs (Insulated Gate Bipolar Transistors), and have diodes connected in parallel between their emitters and collectors,
When the first AC power supply line has a positive voltage with respect to the second AC power supply line, even if the first output transistor is OFF, the current flows through the diode connected in parallel to the first output transistor. Whether or not current flows through the load is determined by the ON / OFF state of the second output transistor,
When the second AC power supply line is a positive voltage with respect to the first AC power supply line, even if the second output transistor is OFF, the current is passed through the diode connected in parallel to the second output transistor. 2. The power adjustment circuit according to claim 1, wherein whether or not a current flows through the load is determined by an ON / OFF state of the first output transistor.
前記第１のＡＣ電源ラインと前記第２のＡＣ電源ラインから電力供給を受けて、前記第２のＡＣ電源ラインを基準に直流電圧を直流電源端子から出力し、前記第１及び第２のインバータゲートに動作電圧を供給する直流電源と、
前記第２のインバータゲートの出力がベースに入力される第５のＰＮＰトランジスタとを有し、
前記第５のＰＮＰトランジスタのエミッタに接続された第２の抵抗を介して前記直流電源端子に接続され、第５のＰＮＰトランジスタのコレクタは第３のダイオードのアノードに接続され、第３のダイオードのカソードは、前記第３のトランジスタのゲートと第３の抵抗と第４のダイオードのカソードに接続され、前記第３の抵抗の他端は前記第１のＡＣ電源ラインに接続され、
前記第３のダイオードＤ３のカソードと、前記第３の抵抗Ｒ３の接続点より前記制御信号の第１のレベル変換出力を得、前記第１のインバータゲートＧ１の出力より、前記制御信号の第２のレベル変換出力を得るレベル変換回路を備えていることを特徴とする請求項１〜３の何れか１項に記載の電力調整回路。 A first inverter gate to which a control signal for controlling on / off of the first output transistor and the second output transistor is input; and a second inverter gate to which an output of the first inverter gate is input ,
The first and second inverters receive power from the first AC power line and the second AC power line, and output a DC voltage from a DC power terminal based on the second AC power line. A DC power supply for supplying an operating voltage to the gate;
A fifth PNP transistor having an output of the second inverter gate input to a base;
It is connected to the DC power supply terminal via a second resistor connected to the emitter of the fifth PNP transistor, the collector of the fifth PNP transistor is connected to the anode of the third diode, The cathode is connected to the gate of the third transistor, the third resistor, and the cathode of the fourth diode, the other end of the third resistor is connected to the first AC power line,
A first level conversion output of the control signal is obtained from a connection point of the cathode of the third diode D3 and the third resistor R3, and a second level of the control signal is obtained from the output of the first inverter gate G1. The power adjustment circuit according to any one of claims 1 to 3, further comprising a level conversion circuit that obtains a level conversion output.
電源回路は、前記第１のＡＣ電源ラインと前記第２のＡＣ電源ラインから電力供給を受けて、前記第２のＡＣ電源ラインを基準に直流電圧を第１の直流電源端子から出力すると共に前記第１のＡＣ電源ラインを基準に直流電圧を第２の直流電源端子から出力し、
第１〜第４のインバータゲートＧ１、Ｇ２、Ｇ３，Ｇ４を備えており、
制御信号が前記第１のインバータゲートＧ１の入力に接続され、前記第１のインバータゲートＧ１の出力は前記第２のインバータゲートＧ２の入力に接続され、前記電源回路の第１の直流電源端子から前記第１、第２、第４のインバータゲートＧ１，Ｇ２、Ｇ４に動作電圧を供給しており、
前記電源回路の第２の直流電源端子から前記第３のインバータゲートＧ３に動作電圧を供給しており、前記第２のインバータゲートＧ２の出力は、第５のＰＮＰトランジスタのベースに接続され、前記第５のＰＮＰトランジスタのエミッタは第２の抵抗Ｒ２を介して前記、電源回路の第１の直流電源端子に接続され、
前記第５のＰＮＰトランジスタのコレクタは第３のダイオードＤ３のアノードに接続され、前記第３のダイオードＤ３のカソードは、第３の抵抗Ｒ３に接続され、
前記第３の抵抗Ｒ３の他端は、前記第１のＡＣ電源ラインに接続され、
前記第３のダイオードＤ３のカソードと、前記第３の抵抗Ｒ３の接続点より、前記制御信号の第１のレベル変換出力を得、
前記第１のインバータゲートＧ１の出力より、前記制御信号の第２のレベル変換出力を得、
第１と第２の出力トランジスタを備えており、
前記第１の出力トランジスタのソースは前記第１のＡＣ電源ラインに接続され、
前記第２の出力トランジスタのソースは前記第２のＡＣ電源ラインに接続され、
前記第１と第２の出力トランジスタのドレイン間に負荷が接続され、
前記制御信号の第１のレベル変換出力が前記第３のインバータゲートＧ３の入力に印加され、
前記制御信号の第２のレベル変換出力が前記第４のインバータゲートＧ４の入力に印加され、
前記第３のインバータゲートＧ３の出力が前記第１の出力トランジスタのゲートを駆動しており、
前記第４のインバータゲートＧ４の出力が、前記第２のトランジスタのゲートを駆動していることを特徴とする電力調整回路。 In the power adjustment circuit that adjusts the power supplied from the first AC power line and the second AC power line to the load,
The power supply circuit receives power supply from the first AC power supply line and the second AC power supply line, and outputs a DC voltage from the first DC power supply terminal based on the second AC power supply line. A DC voltage is output from the second DC power supply terminal with reference to the first AC power supply line,
Comprising first to fourth inverter gates G1, G2, G3, G4;
A control signal is connected to the input of the first inverter gate G1, the output of the first inverter gate G1 is connected to the input of the second inverter gate G2, and from the first DC power supply terminal of the power supply circuit Operating voltage is supplied to the first, second, and fourth inverter gates G1, G2, and G4;
An operating voltage is supplied from the second DC power supply terminal of the power supply circuit to the third inverter gate G3, and the output of the second inverter gate G2 is connected to the base of a fifth PNP transistor, The emitter of the fifth PNP transistor is connected to the first DC power supply terminal of the power supply circuit via the second resistor R2.
The collector of the fifth PNP transistor is connected to the anode of a third diode D3, the cathode of the third diode D3 is connected to a third resistor R3,
The other end of the third resistor R3 is connected to the first AC power line,
From the connection point of the cathode of the third diode D3 and the third resistor R3, a first level conversion output of the control signal is obtained,
From the output of the first inverter gate G1, a second level conversion output of the control signal is obtained,
A first and a second output transistor;
A source of the first output transistor is connected to the first AC power line;
A source of the second output transistor is connected to the second AC power line;
A load is connected between the drains of the first and second output transistors;
A first level conversion output of the control signal is applied to an input of the third inverter gate G3;
A second level conversion output of the control signal is applied to an input of the fourth inverter gate G4;
The output of the third inverter gate G3 drives the gate of the first output transistor;
The power adjustment circuit, wherein the output of the fourth inverter gate G4 drives the gate of the second transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012084874A JP5918596B2 (en) | 2012-04-03 | 2012-04-03 | Power adjustment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012084874A JP5918596B2 (en) | 2012-04-03 | 2012-04-03 | Power adjustment circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013214240A JP2013214240A (en) | 2013-10-17 |
| JP5918596B2 true JP5918596B2 (en) | 2016-05-18 |
Family
ID=49587514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012084874A Active JP5918596B2 (en) | 2012-04-03 | 2012-04-03 | Power adjustment circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5918596B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3135607B2 (en) * | 1991-06-18 | 2001-02-19 | エンターテイメント テクノロジー インコーポレーテッド | Real-time control power adjustment device |
| JP3135608B2 (en) * | 1991-06-18 | 2001-02-19 | エンターテイメント テクノロジー インコーポレーテッド | Low noise type phase controller |
| JP3373994B2 (en) * | 1996-02-14 | 2003-02-04 | 三菱電機株式会社 | Control device for single-phase motor and actuator using control device for single-phase motor |
| JP5431193B2 (en) * | 2010-02-10 | 2014-03-05 | Ｔｏｎｅ株式会社 | Electric tool |
| JP5501851B2 (en) * | 2010-05-12 | 2014-05-28 | Ｔｏｎｅ株式会社 | Phase control device |
-
2012
- 2012-04-03 JP JP2012084874A patent/JP5918596B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013214240A (en) | 2013-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019000B2 (en) | Driver circuit having a storage device for driving switching device | |
| JP5800986B2 (en) | Cascode circuit | |
| JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
| US9627973B2 (en) | Switching power supply device, and inverter, converter, and solar power controller including same | |
| JP5975833B2 (en) | Power converter | |
| KR20180095503A (en) | IGBT short-circuit detection and protection circuit and IGBT-based controllable rectifier circuit | |
| JP2016539465A (en) | Driver with open output protection | |
| JP2019165542A (en) | Semiconductor device | |
| JP6065808B2 (en) | Semiconductor device and semiconductor module | |
| TWI639357B (en) | Dimming device | |
| US8471606B2 (en) | Driver circuit for a semiconductor power switch | |
| CN110460290B (en) | Method for reducing commutation losses in a motor inverter | |
| JP2009054639A (en) | Power converting device | |
| US9066390B2 (en) | LED driving apparatus having holding current circuit and operating method thereof | |
| US8988908B2 (en) | Capacitive power supply with surge current limitation | |
| US11146163B2 (en) | Switching device and method for controlling switching device | |
| JP2019004656A (en) | Bidirectional switch and driving method of the same | |
| JP5918596B2 (en) | Power adjustment circuit | |
| JP3964912B2 (en) | Inrush current reduction circuit | |
| JP2000350440A (en) | Stepdown switching power source circuit | |
| JP2007244183A (en) | Single phase double voltage rectifier circuit and inverter device | |
| JP2016046935A (en) | Semiconductor device, and converter using the same, inverter, air conditioner, solar power controller and automobile | |
| JP2018093638A (en) | Protection circuit, and motor unit | |
| JP2006288095A (en) | Rectification circuit | |
| WO2023032407A1 (en) | Rectifier circuit, and semiconductor device and power supply device using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160408 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5918596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |