JP2007244183A - Single phase double voltage rectifier circuit and inverter device - Google Patents
Single phase double voltage rectifier circuit and inverter device Download PDFInfo
- Publication number
- JP2007244183A JP2007244183A JP2006067489A JP2006067489A JP2007244183A JP 2007244183 A JP2007244183 A JP 2007244183A JP 2006067489 A JP2006067489 A JP 2006067489A JP 2006067489 A JP2006067489 A JP 2006067489A JP 2007244183 A JP2007244183 A JP 2007244183A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- drain
- rectifier circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、整流素子としてMOSトランジスタを用いた単相倍電圧整流回路、及びそれを用いたインバータ装置に関する。 The present invention relates to a single-phase voltage doubler rectifier circuit using a MOS transistor as a rectifier element and an inverter device using the same.
従来、家庭用の洗濯機、エアコン等には、単相交流電力を整流して得た直流電力をスイッチングして可変電圧、可変周波数の三相交流電力に変換し、その電力で三相交流モータを可変速制御するインバータ装置が広く採用されている。 Conventionally, in home washing machines, air conditioners, etc., DC power obtained by rectifying single-phase AC power is switched to convert it to three-phase AC power of variable voltage and variable frequency, and that power is used as a three-phase AC motor Inverter devices for variable speed control are widely adopted.
図4は、そのようなインバータ装置の構成例である。インバータ装置50は、単相商用電源51から供給を受けた単相交流電圧を倍電圧整流する単相倍電圧整流回路52と、その出力直流電圧をスイッチングして三相交流電圧に変換し、負荷である三相モータ54に供給するインバータ回路53から構成されている。
FIG. 4 is a configuration example of such an inverter device. The
単相倍電圧整流回路52は、ダイオード61、63とコンデンサ65からなるコンデンサ入力型半波整流回路と、ダイオード62、64とコンデンサ66からなるコンデンサ入力型半波整流回路を直列接続したものである。直列接続したコンデンサ65、66の両端には、入力交流電圧のピーク電圧の約2倍の直流電圧が生成される。ダイオード63、64はコンデンサ65、66の保護用である。
The single-phase voltage doubler rectifier circuit 52 is obtained by connecting a capacitor input type half-wave rectifier circuit composed of diodes 61 and 63 and a capacitor 65 and a capacitor input type half-wave rectifier circuit composed of
ところで、近年、地球温暖化が問題視されるようになったことから家庭用の電気機器にも更なる低消費電力化が要求されており、それら機器に必要なモータを駆動するインバータ装置にも更なる低消費電力化が強く求められている。インバータ装置50内における消費電力は、その大部分が整流回路52内のダイオード61、62と、インバータ回路53内の6個のスイッチング素子で発生する。
By the way, in recent years, since global warming has become a problem, electric appliances for household use are required to further reduce power consumption, and inverter devices that drive motors necessary for these devices are also required. There is a strong demand for further lower power consumption. Most of the power consumption in the
整流回路52内のダイオード61、62における消費電力(電力損失)は、流れる電流の値にその順方向電圧(0.7〜1.0V)を掛けたものである。インバータ装置50は三相モータ54を駆動することから、ダイオード61、62を流れる電流も大きな値となる。このことから、例えば、10Aの電流が流れた場合の消費電力は7〜10Wとなり、電力損失の観点からだけでなく素子あるいは装置の冷却上の観点からも問題となる値となる。
The power consumption (power loss) in the
このような整流用ダイオードにおける電力損失を低減する従来技術としては、例えば、特許文献1に開示されている技術がある。その回路構成は図5に示すようなもので、三相交流発電機70で発電した三相交流電圧を整流してバッテリ71を充電する整流回路72の整流素子として、MOSトランジスタを用いたものである。しかし、この特許文献1の請求範囲には「−−各ブリッジ要素をすべてMOS型FETで構成した整流ブリッジ回路と、該FETのいずれかに前記バッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加された時に該FETにソース端子に対してプラスとなるゲート電圧を印加し、前記バッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加されていない時には該FETに、ソース端子に対してマイナスとなるゲート電圧を印加する制御手段とを備えたことを特徴とする充電回路。」と記載されている。しかし、MOS型FETのゲートを駆動する「制御手段」の具体例が詳細説明に記載されておらず、実施の仕方が不明である。
As a conventional technique for reducing the power loss in such a rectifying diode, for example, there is a technique disclosed in
また、「バッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加された時に該FETにソース端子に対してプラスとなるゲート電圧を印加し、」と記載されているが、MOS型FETには構造上、内部に寄生ダイオードが存在する。そして、逆ドレイン・ソース電圧が印加された時にはその寄生ダイオードが導通するため、ドレイン−ソース間にバッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加されることは起こり得ない。従って、この特許文献1に記載されている技術は、実際には実現不可能と考えられる。
本発明は、このような従来技術の問題点を解決するためになされたもので、その課題は、電力損失の少ない単相倍電圧整流回路、及びそれを用いたインバータ装置を提供することにある。 The present invention has been made to solve such problems of the prior art, and an object thereof is to provide a single-phase voltage doubler rectifier circuit with low power loss and an inverter device using the same. .
前記課題を解決するための請求項1に記載の発明は、第1、第2のコンデンサの直列接続回路と、第1、第2のNMOSトランジスタの直列接続回路とを並列接続し、第1、第2のコンデンサの相互接続点と第1、第2のNMOSトランジスタの相互接続点との間に単相交流電圧を印加し、直列接続した第1、第2のコンデンサの両端から直流電圧を取り出すように構成した単相倍電圧整流回路であって、前記第1のNMOSトランジスタはソースを、前記第2のNMOSトランジスタはドレインを前記相互接続点側にして直列接続してあり、第1、第2のNMOSトランジスタのそれぞれのソース−ドレイン間にはそれらソースとドレインの電圧を入力とする第1、第2のコンパレータが接続してあり、それら第1、第2のコンパレータの入力であるドレイン電圧がソース電圧より低い時にのみその出力信号により対応するNMOSトランジスタが導通するように構成してあることを特徴とする単相倍電圧整流回路である。 According to a first aspect of the present invention for solving the above problem, a series connection circuit of first and second capacitors and a series connection circuit of first and second NMOS transistors are connected in parallel. A single-phase AC voltage is applied between the interconnection point of the second capacitor and the interconnection point of the first and second NMOS transistors, and the DC voltage is taken out from both ends of the first and second capacitors connected in series. A first-phase voltage doubler rectifier circuit configured as described above, wherein the first NMOS transistor is connected in series with the source at the source, and the second NMOS transistor is connected in series with the drain at the connection point side. Between the source and drain of each of the two NMOS transistors, the first and second comparators having the source and drain voltages as inputs are connected, and the first and second comparators are connected. Is a single-phase voltage doubler rectifier circuit, wherein a drain voltage is the force that is arranged to conduct the corresponding NMOS transistor by an output signal only when lower than the source voltage.
このような構成の単相倍電圧整流回路では、第1、第2のNMOSトランジスタは通常のダイオードと同じような整流素子として機能する。そして、その導通時の電圧降下は、同じ電流を流した場合のダイオードの値よりも少ないため、電力損失がダイオードを使用した場合に比べて少なくなる効果を奏する。 In the single-phase voltage doubler rectifier circuit configured as described above, the first and second NMOS transistors function as rectifier elements similar to ordinary diodes. And since the voltage drop at the time of the conduction | electrical_connection is smaller than the value of the diode when the same electric current is sent, there exists an effect that power loss becomes small compared with the case where a diode is used.
また、請求項2に記載の発明は、請求項1に記載の単相倍電圧整流回路の負荷側に、直流電圧を所定周波数の三相交流電圧に変換するインバータ回路を接続して構成したことを特徴とするインバータ装置である。
The invention described in
このような構成のインバータ装置は、単相倍電圧整流回路として電力損失の少ない回路を採用しているので、整流回路の整流素子にダイオードを使用したインバータ装置よりも電力損失が少なくなる効果を奏する。 Since the inverter device having such a configuration employs a circuit with less power loss as a single-phase voltage doubler rectifier circuit, it has an effect of reducing power loss compared to an inverter device using a diode as a rectifier element of the rectifier circuit. .
また、請求項3に記載の発明は、請求項2に記載のインバータ装置における前記インバータ回路は、6個のスイッチング素子をフルブリッジに接続した構成を有し、そのうちの負側電源線に接続する3個のスイッチング素子にNMOSトランジスタを採用することを特徴とするインバータ装置である。 According to a third aspect of the present invention, the inverter circuit in the inverter device according to the second aspect has a configuration in which six switching elements are connected to a full bridge, and is connected to a negative power supply line of them. The inverter device employs NMOS transistors for three switching elements.
このように、インバータ回路のスイッチング素子として導通抵抗の小さいNMOSトランジスタを採用すれば、インバータ装置全体としての電力損失を少なくできる効果を奏する。 As described above, when an NMOS transistor having a small conduction resistance is employed as the switching element of the inverter circuit, there is an effect that the power loss of the entire inverter device can be reduced.
また、請求項4に記載の発明は、請求項3に記載のインバータ装置における前記第1、第2のコンデンサを除いた前記単相倍電圧整流回路部と、前記インバータ回路部とを一体としてモジュール構成に形成したことを特徴とするインバータ装置である。
このようにモジュール構成で形成すれば、インバータ装置全体を小型化することができる。
According to a fourth aspect of the present invention, there is provided a module in which the single-phase voltage doubler rectifier circuit portion excluding the first and second capacitors in the inverter device according to the third aspect is integrated with the inverter circuit portion. The inverter device is characterized by being configured.
Thus, if it forms with a module structure, the whole inverter apparatus can be reduced in size.
また、請求項5に記載の発明は、請求項1に記載の単相倍電圧整流回路に使用する前記第1、第2のNMOSトランジスタとして、同じ定格電流容量を持つダイオードの順方向抵抗値よりも低い値のドレイン−ソース間抵抗値を有するNMOSトランジスタを使用したことを特徴とする単相倍電圧整流回路である。 According to a fifth aspect of the present invention, as the first and second NMOS transistors used in the single-phase voltage doubler rectifier circuit according to the first aspect, a forward resistance value of a diode having the same rated current capacity is used. This is a single-phase voltage doubler rectifier circuit using an NMOS transistor having a low drain-source resistance value.
このようにダイオードの順方向抵抗値よりも低い値のドレイン−ソース間抵抗値を有するNMOSトランジスタを使用すれば、電力損失を少なくできる効果を奏する。 Thus, if an NMOS transistor having a drain-source resistance value lower than the forward resistance value of the diode is used, an effect of reducing power loss can be obtained.
以下、本発明に係る単相倍電圧整流回路及びそれを用いたインバータ装置の一実施形態について図面を参照して説明する。図1は、そのインバータ装置の回路構成図である。本実施形態のインバータ装置1は、単相交流電源2から供給を受けた単相交流電圧を所定周波数の三相交流電圧に変換し、負荷3に供給するものである。負荷3としては、例えば、洗濯機やエアコンを駆動するモータである。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of a single phase voltage doubler rectifier circuit and an inverter device using the same according to the invention will be described with reference to the drawings. FIG. 1 is a circuit configuration diagram of the inverter device. The
インバータ装置1は、図に示すように単相倍電圧整流回路5とインバータ回路6とにより構成されている。インバータ回路6は、スイッチング回路8とゲート駆動回路9とから成る。スイッチング回路8は、正側電源線10と負側電源線11との間に6個のスイッチング素子12〜17をフルブリッジに接続した公知のスイッチング回路である。スイッチング素子12〜17としては、例えば、IGBT(絶縁ゲート・バイポーラトランジスタ)、MOSトランジスタ、ボイポーラトランジスタ等を用いることができる。
The
それらスイッチング素子12〜17は、ゲート駆動回路9が出力するゲート(あるいはベース)駆動信号G1〜G6により駆動される。ゲート駆動回路9の制御の下、スイッチング素子12〜17が単相倍電圧整流回路5の出力する直流電圧をスイッチングすることにより、出力端子20から所定周波数、所定波高値の三相交流電圧が出力される。
The
単相倍電圧整流回路5は、単相交流電源2から供給を受けた単相交流電圧を整流し、その出力側に接続した正側電源線10と負側電源線11との間に直流電圧を供給する。単相倍電圧整流回路5は、第1、第2の二つの半波整流回路21、22を直列接続した構成をとっている。
The single-phase voltage doubler rectifier circuit 5 rectifies the single-phase AC voltage supplied from the single-phase
第1の半波整流回路21は、第1のNMOSトランジスタ25、第1のコンデンサ26、第1のコンパレータ27、第1のドライバ28、第1のダイオード29により構成されている。この第1の半波整流回路21は、従来技術である図4の回路においてダイオード61、63とコンデンサ65により構成されているコンデンサ入力型半波整流回路のダイオード61を、第1のNMOSトランジスタ25、第1のコンパレータ27、第1のドライバ28からなる回路に置き換えたものである。即ち、第1のNMOSトランジスタ25、第1のコンパレータ27、第1のドライバ28からなる回路は、ダイオード61と同じ整流素子としての機能を果たすように構成されている。
The first half-
同様に、第2の半波整流回路22は、第2のNMOSトランジスタ31、第2のコンデンサ32、第2のコンパレータ33、第2のドライバ34、第2のダイオード35により構成されている。この第2の半波整流回路22も、従来技術である図4の回路においてダイオード62、64とコンデンサ66により構成されているコンデンサ入力型半波整流回路のダイオード62を、第2のNMOSトランジスタ31、第2のコンパレータ33、第2のドライバ34からなる回路に置き換えたものである。即ち、第2のNMOSトランジスタ31、第2のコンパレータ33、第2のドライバ34からなる回路も、ダイオード62と同じ整流素子としての機能を果たすように構成されている。
Similarly, the second half-
第1、第2のコンデンサ26、32は直列に接続され、第1のコンデンサ26の一端は正側電源線10に、第2のコンデンサ32の一端は負側電源線11に接続されている。正側電源線10と負側電源線11との間には、入力である単相交流電圧のピーク電圧の約2倍の直流電圧が出力される。第1、第2のダイオード29、35は、それぞれ第1、第2のコンデンサ26、32を保護するためのものでそれらコンデンサに並列に接続されている。
The first and
第1、第2のNMOSトランジスタ25、31は、正側電源線10と負側電源線11との間に直列に接続されている。第1のNMOSトランジスタ25のソースSと第2のNMOSトランジスタ31のドレインDとは相互接続され、第1のNMOSトランジスタ25のドレインDは正側電源線10に、第2のNMOSトランジスタ31のソースSは負側電源線11に接続されている。入力である単相交流電圧は、第1、第2のNMOSトランジスタ25、31の相互接続点37と、第1、第2のコンデンサ26、32の相互接続点38との間に入力されている。
The first and
次に、整流素子としての機能を果たす第1のNMOSトランジスタ25、第1のコンパレータ27、第1のドライバ28からなる回路の構成と動作について説明する。第1のコンパレータ27の反転入力端子には第1のNMOSトランジスタ25のドレイン電圧(正側電源線10の電圧に等しい。)が入力され、非反転入力端子には第1のNMOSトランジスタ25のソース電圧(交流入力線が接続された相互接続点37の電圧に等しい。)が入力されている。第1のコンパレータ27は、非反転入力端子の電圧が反転入力端子の電圧を上回っている状態では論理“1"の信号を、下回っている状態では論理“0"の信号を第1のドライバ28に出力する。
Next, the configuration and operation of a circuit including the
第1のドライバ28は、第1のコンパレータ27の出力する信号を電圧増幅およびレベルシフトして第1のNMOSトランジスタ25を駆動する回路である。第1のコンパレータ27が論理“1"の信号を出力した場合には、第1のNMOSトランジスタ25のゲートGにソースSを基準とした高いプラス電圧を印加する。反対に論理“0"の信号が出力された場合には、ソースSを基準としたゼロV、又は負の電圧を印加する。
The
これらの組み合わせ回路の作用は次のようになる。第1のNMOSトランジスタ25の電圧−電流特性曲線は図2に示すようなものである。横軸はソースSを基準とするドレイン−ソース間電圧Vds、縦軸はドレインDからソースSに向けて流れるドレイン電流Idである。ドレイン−ソース間電圧Vdsが正の範囲では、ドレイン電流IdはソースSを基準とするゲート−ソース間電圧Vgsをパラメータとして図に示すように大きく変化する。ゲート−ソース間電圧Vgsが正の値で大きくなるに従い、ドレイン電流Idは増加する。しかし、ゲート−ソース間電圧Vgsがゼロ又は負の値である場合には、特性曲線は図中の(1)の曲線のようになり、ドレイン電流Idは殆どゼロとなる。
The operation of these combinational circuits is as follows. The voltage-current characteristic curve of the
ドレイン−ソース間電圧Vdsが負の範囲の特性も、ゲート−ソース間電圧Vgsの値により変化する。ドレイン−ソース間電圧Vdsが負でゲート−ソース間電圧Vgsも負とした場合の特性曲線は、図2における点線曲線(2)のようになる。ゲート−ソース間電圧Vgsがゼロ又は負の値である場合には、ゲート下部分(Pウェル部)には電流を流すチャンネルが形成されないためチャンネルを通って流れる電流はゼロとなる。しかし、第1のNMOSトランジスタ25では、n型半導体で形成されたドレインDとボディであるPウェル部との間にPN接合による寄生ダイオード40が形成されている。そのPウェル部は、n型半導体で形成されたソースSに接続されている。従って、ゲート−ソース間電圧Vgsが負の場合には、その寄生ダイオード40を通って負のドレイン電流Idが流れる。図2の点線曲線(2)は、寄生ダイオード40の順方向特性曲線となっている。
The characteristic of the negative range of the drain-source voltage Vds also varies depending on the value of the gate-source voltage Vgs. The characteristic curve when the drain-source voltage Vds is negative and the gate-source voltage Vgs is also negative is a dotted curve (2) in FIG. In the case where the gate-source voltage Vgs is zero or a negative value, a channel through which a current flows is not formed in the lower gate portion (P well portion), and thus the current flowing through the channel is zero. However, in the
ところが第1の半波整流回路21では、第1のNMOSトランジスタ25のドレイン−ソース間電圧Vdsが負となると、第1のコンパレータ27は論理“1"の信号を出力する。このため、第1のNMOSトランジスタ25のゲートGには、第1のドライバ28によって正のゲート−ソース間電圧Vgsが印加される。ゲート−ソース間電圧Vgsが正になるとゲートGの下にn型のチャンネルが形成されて、そのチャンネルを通ってドレイン電流Idが流れる。そのn型チャンネルの抵抗値は、ドレイン−ソース間電圧Vdsの値が小さい範囲では、寄生ダイオード40の順方向抵抗値より小さい値を示す。そのため、電圧−電流特性曲線は図2の曲線(3)に示すようにほぼ直線状となる。
However, in the first half-
以上をまとめると、第1のNMOSトランジスタ25の電圧−電流特性曲線は、ドレイン−ソース間電圧Vdsが正の範囲では図2の曲線(1)、負の範囲では図2の曲線(3)のようになる。即ち、ドレイン−ソース間電圧Vdsが正の場合には電流は流れず、負の場合にのみ電流が流れる。従って、第1のNMOSトランジスタ25は、通常のダイオードと同じような整流素子として機能する。
In summary, the voltage-current characteristic curve of the
そして、この場合において特徴的なことは、電流が流れる時のドレイン−ソース間電圧Vdsの値、即ち、電圧降下の値がダイオードに比較して小さいことである。例えば、−30Aのドレイン電流Idが流れた場合、ダイオードでは動作点がA点となって電圧降下は約−1.0Vとなる。これに対して、第1のNMOSトランジスタ25の場合には、動作点がB点となるため、電圧降下は約−0.4Vにしかならない。このことは、第1のNMOSトランジスタ25を使用した方が、ダイオードを使用する場合に比べて電力損失が0.6V×30A=18Wも少なくなることを意味する。このように、第1のNMOSトランジスタ25を図2に示したような第1のコンパレータ27、第1のドライバ28による駆動回路で駆動すれば、電力損失の非常に少ない整流素子として機能させることができる。
What is characteristic in this case is that the value of the drain-source voltage Vds when the current flows, that is, the value of the voltage drop is smaller than that of the diode. For example, when a drain current Id of -30 A flows, the operating point of the diode is point A and the voltage drop is about -1.0V. On the other hand, in the case of the
第1の半波整流回路21の全体動作としては、相互接続点38を基準とした相互接続点37の電圧が第1のコンデンサ26の充電電圧より小さい場合には、第1のNMOSトランジスタ25のドレイン−ソース間電圧Vdsが正となるためドレイン電流Idは流れない。従って、第1のコンデンサ26は充電されない。
As the overall operation of the first half-
相互接続点38を基準とした相互接続点37の電圧が第1のコンデンサ26の充電電圧より大きくなると、第1のNMOSトランジスタ25のドレイン−ソース間電圧Vdsが負となるため上述した動作により負のドレイン電流Idが流れる。従って、第1のコンデンサ26は正方向に充電される。このように動作することにより第1の半波整流回路21は半波整流回路として機能する。
When the voltage at the
以上の説明は第1の半波整流回路21についての説明であったが、第2の半波整流回路22も同様に動作して半波整流回路として機能する。異なる点は、第2の半波整流回路22では、第2のNMOSトランジスタ31のソースが負側電源線11を介して第2のコンデンサ32の負側端子に接続されており、入力交流電圧が第2のNMOSトランジスタ31のドレインDと第2のコンデンサ32の正側端子の間に印加されている点である。これにより相互接続点37の電圧が相互接続点38の電圧より低く、その差の絶対値が第2のコンデンサ32の充電電圧より大きくなった時に負のドレイン電流Idが流れ、第2のコンデンサ32は正方向に充電される。
Although the above description is about the first half-
第1、第2の半波整流回路21、22がこのように動作することから、それらを直列接続した回路の出力線である正側電源線10、負側電源線11間には、入力交流電圧の振幅の約2倍の直流電圧が出力される。即ち、図に示した回路5は単相倍電圧整流回路5として動作する。そして、この単相倍電圧整流回路5は、上に説明したようにダイオードを使用する場合に比べて電力損失が非常に少なくなる効果を奏する。
Since the first and second half-
電力損失を少なくするには、導通時のドレイン−ソース間抵抗値が小さいNMOSトランジスタを使用する方が有利である。近年、導通時のドレイン−ソース間抵抗値が非常に小さい低ON抵抗MOSトランジスタが開発され利用に供されるようになっている。このトランジスタは、同じ電流を流した時のドレイン−ソース間抵抗値がダイオードに比べて非常に小さな値を示す。従って、そのような低ON抵抗MOSトランジスタを採用することで、本発明の効果を一層高めることができる。 In order to reduce the power loss, it is advantageous to use an NMOS transistor having a small drain-source resistance value when conducting. In recent years, a low ON resistance MOS transistor having a very small drain-source resistance value during conduction has been developed and used. This transistor has a very small drain-source resistance value compared to a diode when the same current flows. Therefore, the effect of the present invention can be further enhanced by adopting such a low ON resistance MOS transistor.
これまでの話は低ON抵抗MOSトランジスタを整流回路のダイオードの代わりに使用する話であったが、このような低ON抵抗のMOSトランジスタをインバータ回路6内のスイッチング素子として採用してもよい。図3は、図2におけるインバータ回路6に使用しているスイッチング素子12〜17の内、負側電源線11に一端が接続されている3個のスイッチング素子13、15、17をそのようなNMOSトランジスタに置き換えたものである。正側電源線10に一端が接続されているスイッチング素子12、14、16にはIGBTを使用している。この回路構成の場合には、ゲート駆動回路9は3相変調方式ではなく2相変調方式(例えば、特許文献2参照)にて直流電圧を三相交流電圧に変換するようにスイッチング回路8を制御することで、電力損失の低減を図ることが可能である。
Up to now, the low ON resistance MOS transistor is used in place of the diode of the rectifier circuit, but such a low ON resistance MOS transistor may be adopted as a switching element in the inverter circuit 6. FIG. 3 shows three switching
具体的には、2相変調方式の場合、スイッチング回路8における所定の一相のスイッチング素子のオンオフ状態を所定の順序で一相ずつ所定期間停止させ、その停止相以外の二相のスイッチング素子は所定のPWMキャリア周期でPWM制御する。その際、停止相でない残る二相のそれぞれ一対のスイッチング素子のうち、上アーム側(正側電源線10側)スイッチング素子をPWM制御させ、下アーム側(負側電源線11側)スイッチング素子は常時オンさせる。この図3中のスイッチング回路8では、上述のようにONさせる期間の長い下アーム側スイッチング素子に低ON抵抗のMOSトランジスタを使用しているために、電力損失がIGBTを使用した場合に比べて大きく減少する効果が得られる。
Specifically, in the case of the two-phase modulation method, the on / off state of a predetermined single-phase switching element in the
なお、図3に示したような導通抵抗が低いMOSトランジスタを使用したインバータ装置1は、電力損失が少ないため回路の発熱量が少なくなる。従って、図3中の第1、第2のコンデンサ26、32を除く回路部分をモジュール構成で製作することが容易となる。そして、そのようにモジュール構成で製作すれば、装置全体を小型化できる効果を奏する。
Note that the
図面中、1はインバータ装置、5は単相倍電圧整流回路、6はインバータ回路、8はスイッチング回路、9はゲート駆動回路、12〜17はスイッチング素子、10は正側電源線、11は負側電源線、25は第1のNMOSトランジスタ、26は第1のコンデンサ、27は第1のコンパレータ、28、34はドライバ、31は第2のNMOSトランジスタ、32は第2のコンデンサ、33は第2のコンパレータ、37、38は相互接続点、40は寄生ダイオードを示す。
In the drawings, 1 is an inverter device, 5 is a single-phase voltage doubler rectifier circuit, 6 is an inverter circuit, 8 is a switching circuit, 9 is a gate drive circuit, 12 to 17 are switching elements, 10 is a positive power line, and 11 is negative. Side power supply line, 25 is a first NMOS transistor, 26 is a first capacitor, 27 is a first comparator, 28 and 34 are drivers, 31 is a second NMOS transistor, 32 is a second capacitor, and 33 is a first capacitor Two
Claims (5)
前記第1のNMOSトランジスタはソースを、前記第2のNMOSトランジスタはドレインを前記相互接続点側にして直列接続してあり、第1、第2のNMOSトランジスタのそれぞれのソース−ドレイン間にはそれらソースとドレインの電圧を入力とする第1、第2のコンパレータが接続してあり、それら第1、第2のコンパレータの入力であるドレイン電圧がソース電圧より低い時にのみその出力信号により対応するNMOSトランジスタが導通するように構成してあることを特徴とする単相倍電圧整流回路。 A series connection circuit of first and second capacitors and a series connection circuit of first and second NMOS transistors are connected in parallel, and an interconnection point of the first and second capacitors and the first and second NMOSs A single-phase voltage doubler rectifier circuit configured to apply a single-phase AC voltage between the interconnection points of the transistors and to extract a DC voltage from both ends of the first and second capacitors connected in series,
The first NMOS transistor has a source and the second NMOS transistor has a drain connected in series with the interconnection point side, and the source and drain of each of the first and second NMOS transistors are connected in series. The first and second comparators having the source and drain voltages as inputs are connected, and the NMOS corresponding to the output signal only when the drain voltage input to the first and second comparators is lower than the source voltage A single-phase voltage doubler rectifier circuit, wherein the transistor is configured to be conductive.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067489A JP2007244183A (en) | 2006-03-13 | 2006-03-13 | Single phase double voltage rectifier circuit and inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067489A JP2007244183A (en) | 2006-03-13 | 2006-03-13 | Single phase double voltage rectifier circuit and inverter device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007244183A true JP2007244183A (en) | 2007-09-20 |
Family
ID=38589134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067489A Pending JP2007244183A (en) | 2006-03-13 | 2006-03-13 | Single phase double voltage rectifier circuit and inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007244183A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014065036A1 (en) * | 2012-10-26 | 2014-05-01 | 富士フイルム株式会社 | Voice coil motor (vcm) drive device and portable terminal |
KR20230033031A (en) * | 2021-08-26 | 2023-03-08 | 쿠션밸브컴프원 주식회사 | Agricultural Air Compressor |
JP7386192B2 (en) | 2021-02-03 | 2023-11-24 | 株式会社日立産機システム | power converter |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0365056A (en) * | 1989-07-31 | 1991-03-20 | Mitsubishi Electric Corp | Rectifier |
JPH06233536A (en) * | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | Rectifier |
JPH11146640A (en) * | 1997-11-10 | 1999-05-28 | Nec Corp | Rectifying circuit for switching power supply and switching power supply using the rectifying circuit |
JPH11235051A (en) * | 1998-02-10 | 1999-08-27 | Ebara Densan Ltd | Power control module |
JP2002165464A (en) * | 2000-10-24 | 2002-06-07 | Samsung Electronics Co Ltd | Printed circuit board of inverter |
JP2003009539A (en) * | 2001-06-19 | 2003-01-10 | Toshiba Corp | Inverter apparatus |
-
2006
- 2006-03-13 JP JP2006067489A patent/JP2007244183A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0365056A (en) * | 1989-07-31 | 1991-03-20 | Mitsubishi Electric Corp | Rectifier |
JPH06233536A (en) * | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | Rectifier |
JPH11146640A (en) * | 1997-11-10 | 1999-05-28 | Nec Corp | Rectifying circuit for switching power supply and switching power supply using the rectifying circuit |
JPH11235051A (en) * | 1998-02-10 | 1999-08-27 | Ebara Densan Ltd | Power control module |
JP2002165464A (en) * | 2000-10-24 | 2002-06-07 | Samsung Electronics Co Ltd | Printed circuit board of inverter |
JP2003009539A (en) * | 2001-06-19 | 2003-01-10 | Toshiba Corp | Inverter apparatus |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014065036A1 (en) * | 2012-10-26 | 2014-05-01 | 富士フイルム株式会社 | Voice coil motor (vcm) drive device and portable terminal |
JP7386192B2 (en) | 2021-02-03 | 2023-11-24 | 株式会社日立産機システム | power converter |
KR20230033031A (en) * | 2021-08-26 | 2023-03-08 | 쿠션밸브컴프원 주식회사 | Agricultural Air Compressor |
KR102574300B1 (en) * | 2021-08-26 | 2023-09-08 | 모컴스 주식회사 | Agricultural Air Compressor Coltrol System |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8836258B2 (en) | Inverter device, motor driving device, refrigerating air conditioner, and power generation system | |
JP5975833B2 (en) | Power converter | |
KR101198566B1 (en) | Polyphase inverter, control method therefor, blower, and polyphase current output system | |
JP6032393B2 (en) | Rectifier circuit | |
CN105103427B (en) | Insulated gate semiconductor device | |
JP2018182818A (en) | Switching element driving device | |
CN109962699A (en) | Method and apparatus for controlling switch mosfet module | |
US20130307500A1 (en) | Power conversion apparatus | |
US10090778B2 (en) | Multi-phase power device with two-phase modulation scheme | |
CN104901576A (en) | Inverter device and air conditioner | |
JP2010035389A (en) | Inverter circuit | |
US20170310318A1 (en) | Electronic Circuit Provided with Plurality of Switching Elements Connected to Bus Bar | |
JPWO2018043367A1 (en) | Power conversion system | |
CN102474197B (en) | Power conversion device | |
JP5707762B2 (en) | Power conversion device and power conversion method | |
JP2015208109A (en) | Dc power supply device and air conditioner using the same | |
US7075271B2 (en) | Power controlling apparatus with power converting circuit | |
JP5788540B2 (en) | Electric motor drive device and refrigeration air conditioner | |
JP2007244183A (en) | Single phase double voltage rectifier circuit and inverter device | |
CN112039505A (en) | Method for operating an electrical circuit, electrical circuit and motor vehicle | |
JP4321444B2 (en) | Motor drive device with MOS FET, MOS FET, and motor with MOS FET | |
JP2016001991A (en) | Motor drive device and air conditioner | |
JP6762268B2 (en) | Inverter device and electric device using it | |
JP4736641B2 (en) | Voltage converter and control method thereof, hybrid system and control method thereof | |
JP2015204723A (en) | Semiconductor device and electric power conversion system using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |