JP5918568B2 - 論理モジュール - Google Patents
論理モジュール Download PDFInfo
- Publication number
- JP5918568B2 JP5918568B2 JP2012043306A JP2012043306A JP5918568B2 JP 5918568 B2 JP5918568 B2 JP 5918568B2 JP 2012043306 A JP2012043306 A JP 2012043306A JP 2012043306 A JP2012043306 A JP 2012043306A JP 5918568 B2 JP5918568 B2 JP 5918568B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- logic
- signal
- switching
- logic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
(1)プログラム可能な第1論理素子および第2論理素子と、前記第1論理素子および第2論理素子にそれぞれ接続された外部接続用の第1コネクタおよび第2コネクタと、前記第1論理素子と第2論理素子間を接続する2本の配線をストレート接続とクロス接続に切替可能な接続切替回路と、前記第1論理素子および第2論理素子の共通の論理動作周波数に係るクロックに基づいて前記接続切替回路をストレート接続とクロス接続に交互に切り替えるための切替制御信号を生成する切替制御信号生成回路とを備えたことを特徴とする論理モジュール。
(2)前記第1論理素子と第2論理素子間を接続する2本の配線が前記第1論理素子および第2論理素子内に配置された素子内接続切替回路に接続され、前記素子内接続切替回路が前記第1論理素子と第2論理素子間の接続切替回路属性信号により前記第1論理素子および第2論理素子内のストレート接続論理群とクロス接続論理群との接続を切り替えることを特徴とする上記(1)に記載の論理モジュール。
(3)前記素子内接続切替回路と前記ストレート接続論理群およびクロス接続論理群との間に信号方向変換を行う双方向切替回路が接続され、前記双方向切替回路が前記第1論理素子と第2論理素子間の信号方向属性信号により信号方向を切り替えることを特徴とする上記(2)に記載の論理モジュール。
請求項2に係る発明によれば、論理モジュール内のストレート接続論理群とクロス接続論理群との接続切替を簡単に行うことができる。
請求項3に係る発明によれば、双方向(INOUT)切替において論理モジュール間の接続信号の衝突を防止することができる。
図1は、本発明に係る論理モジュールの一実施例を示す図である。本論理モジュールは、複数のプログラム可能な論理素子と外部とを接続するためのコネクタと、複数のプログラム可能な論理素子とコネクタとを接続するための接続切替回路とを基板に備えたボードである。図示のように、本例の論理モジュール100は、プログラム可能な論理素子としてFPGAを用いたもので、2つのFPGA101およびFPGA102を実装したものである。
図6A(c)については、FPGA101において、信号方向が“INPUT”の場合、FPGA102では、“OUTPUT”となり、FPGA101信号方向が“OUTPUT”の場合、FPGA102では、“INPUT”となるため、FPGA102においては、図6A(c)の双方向(INOUT)切替回路420とは逆の信号方向変換となる。これらについては後述する。
101,102・・・FPGA
103,104・・・接続切替回路
105,106,107,108・・・外部接続用コネクタ
110,111,112,113,120,121,122,123・・・配線
114,115,116,124,125,126・・・接続切替制御信号
127,128・・・FPGA間信号方向属性信号
129,130・・・接続切替回路属性信号
131・・・素子内接続切替回路
200・・・接続切替回路
201,202,203,204・・・MOSFET
210,211,220,221・・・信号ピン
230,231,232・・・接続切替制御ピン
240・・・信号デコード回路
330・・・切替制御ピン
340・・・ダイナミック切替制御信号生成回路
341・・・ダイナミック切替信号生成回路
400,401,402,403・・・MOSFET
410・・・接続切替信号デコード回路
420,421・・・双方向(INOUT)切替回路
430・・・FPGA間信号方向属性ピン
431・・・接続切替回路属性信号エンコード回路
Claims (2)
- プログラム可能な第1論理素子および第2論理素子と、前記第1論理素子および第2論理素子にそれぞれ接続された外部接続用の第1コネクタおよび第2コネクタと、前記第1論理素子と第2論理素子間を接続する2本の配線をストレート接続とクロス接続に切替可能な接続切替回路と、前記第1論理素子および第2論理素子の共通の論理動作周波数に係るクロックに基づいて前記接続切替回路をストレート接続とクロス接続に交互に切り替えるための切替制御信号を生成する切替制御信号生成回路とを備え、
前記第1論理素子と第2論理素子間を接続する2本の配線が前記第1論理素子および第2論理素子内に配置された素子内接続切替回路に接続され、前記素子内接続切替回路が接続切替回路属性信号により、前記第1論理素子および第2論理素子内のストレート接続論理群とクロス接続論理群と、前記第1論理素子と第2論理素子間を接続する2本の配線との接続を切り替えることを特徴とする論理モジュール。 - 前記素子内接続切替回路と前記ストレート接続論理群およびクロス接続論理群との間に信号方向変換を行う双方向切替回路が接続され、前記双方向切替回路が信号方向属性信号により前記第1論理素子と第2論理素子間の信号方向を切り替えることを特徴とする請求項1に記載の論理モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043306A JP5918568B2 (ja) | 2012-02-29 | 2012-02-29 | 論理モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043306A JP5918568B2 (ja) | 2012-02-29 | 2012-02-29 | 論理モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179547A JP2013179547A (ja) | 2013-09-09 |
JP5918568B2 true JP5918568B2 (ja) | 2016-05-18 |
Family
ID=49270803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012043306A Expired - Fee Related JP5918568B2 (ja) | 2012-02-29 | 2012-02-29 | 論理モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5918568B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3363637B1 (en) * | 2016-12-22 | 2020-05-13 | Apex Microelectronics Co., Ltd | Regenerative chip and contact control method therefor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5117247B2 (ja) * | 2008-03-28 | 2013-01-16 | 日立情報通信エンジニアリング株式会社 | 論理モジュール |
-
2012
- 2012-02-29 JP JP2012043306A patent/JP5918568B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013179547A (ja) | 2013-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2722989B1 (en) | Methods and apparatus for building bus interconnection networks using programmable interconnection resources | |
EP2871550A1 (en) | Clocking for pipelined routing | |
JP5360194B2 (ja) | 再構成可能な論理回路 | |
US8806086B2 (en) | Serial port connection circuit and server | |
JP5918568B2 (ja) | 論理モジュール | |
JP3992702B2 (ja) | 非同期回路設計に使用可能なプログラマブルロジックブロック | |
JP2006011825A (ja) | 再構成可能演算装置および半導体装置 | |
CN114020669B (zh) | 一种基于cpld的i2c链路***及服务器 | |
US8788609B2 (en) | Automation device and automation system | |
US20140036699A1 (en) | Methods and structure for reduced layout congestion in a serial attached scsi expander | |
JP5818762B2 (ja) | プログラマブルロジックデバイス及びその検証方法 | |
JP5455249B2 (ja) | 多数決回路を使用した半導体集積回路及び多数決方法 | |
JP5117247B2 (ja) | 論理モジュール | |
KR101904142B1 (ko) | 테스트 모드 신호 생성 회로 | |
CN106776463B (zh) | 一种基于fpga的双余度计算机控制***的设计方法 | |
JP4724128B2 (ja) | 論理モジュール搭載用ボード | |
Palchaudhuri et al. | Testable architecture design for programmable cellular automata on FPGA using run-time dynamically reconfigurable look-up tables | |
JP2012160149A (ja) | 二重化回路、半導体装置およびテスト方法 | |
JP2017169118A (ja) | 集積回路および電子機器 | |
JP2005116793A (ja) | 半導体集積回路及びそのクロック配線方法 | |
US6784712B2 (en) | Variable circuit capable of changing the connected states of its flipflops | |
JP2010160635A (ja) | モジュール連接システム | |
JP2021131654A (ja) | 制御装置 | |
JP2006319981A (ja) | 論理差分回路 | |
CN116579281A (zh) | 一种6-输入查找表、现场可编程门阵列和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5918568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |