JP5907915B2 - 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法 - Google Patents
較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法 Download PDFInfo
- Publication number
- JP5907915B2 JP5907915B2 JP2013051113A JP2013051113A JP5907915B2 JP 5907915 B2 JP5907915 B2 JP 5907915B2 JP 2013051113 A JP2013051113 A JP 2013051113A JP 2013051113 A JP2013051113 A JP 2013051113A JP 5907915 B2 JP5907915 B2 JP 5907915B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- value
- calibration
- output
- calibration procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
この較正試験は、上記特許文献1に示されたデジタル制御装置と同様の構成の場合において、試験装置に較正用の試験値として、例えばプロセス入出力装置のアナログ入力端子に技術員が専用試験器具を用いて上記アナログ値を入力し、アナログ出力端子側に出力する値をプロセス入出力装置に記憶させる作業を繰り返す方法が一般的に行われている。
以下、この発明の実施の形態を図に基づいて説明する。図1は実施の形態1による制御装置100にフィールドネットワーク4を介して接続される較正手順実行機能および較正手順表示機能付のプロセス入出力装置3(以下、PIO装置と称呼する)を示すブロック図である。制御装置100には、演算機1と、PIO装置3を制御するPIOマスタ2とが設けられている。前記フィールドネットワーク4はDevice Net Foundation Field Busなどが用いられる。較正試験を実行する為のスイッチであるスタートスイッチ3a(以下、スイッチはS/Wと称呼する)、モードスイッチ3b(モードS/W3b)、ストップスイッチ3c(ストップS/W3c)が較正手順実行機能として設けられており、これらのスイッチによって点灯される第1、第2、第3の表示灯であるLED1、LED2、LED3が較正手順表示機能として設けられている。前記スタートS/W3aの投入でLED1が点灯し、モードS/W3bを投入すると前記LED1が消灯しLED2が点灯する。さらにモードS/W3bの投入によりLED2が消灯し、LED3が点灯する。ストップS/W3cの投入によりLED3が消灯する。これらスタートS/W3a、モードS/W3b、ストップS/W3c、LED1、LED2、LED3をもって較正手順実行機能および較正手順表示機能と称呼する。
この較正試験の実施例について説明する。
数百点ないし数千点におよぶ入出力回路端子の内、ある1点のアナログ入出力端子への入力値の下限値を4mA、上限値を20mAとする。較正試験用の専用装置である定電流電源装置を用いて、外部からアナログ入力端子に下限値の4mAを入力、アナログ出力端子側で検出される電流値を計測する。このアナログ出力端子側で検出値が例えば4.12mAとする。この入出力値をPIO装置3は記憶する。次にモードS/W3bを再投入するとLED2が消灯し、LED3が点灯して上限値の較正試験実行中を表示する。外部からアナログ入力端子に上限値の20mAとなるよう電流値を増加して入力、アナログ出力端子側での検出を行いその値が例えば20.6mAとする。これら入出力値をPIO装置3は記憶する。
上記記憶した下限値および上限値の入力/出力値からPIO装置3は図2に示す較正線cを求める。この較正線cは前記下限値/上限値の入力値に対する下限値/上限値の出力値間を直線で結んだものであり、この較正線c上に乗るデータをPIO装置3が演算する、すなわち入力値に対する想定される出力値を演算する機能を有するので、入力する下限値4mAと上限値20mA間の較正試験作業が不要となる。
この較正試験が完了するとストップS/W3cを投入することで、LED3が消灯する。
以上のように、この実施の形態1では較正手順実行機能および較正手順表示機能付のPIO装置3であるので、較正試験の各ステップが表示され、較正試験がPIO装置3の付近にて行うことが可能で従来2人の技術員が実行していた較正試験が1名の技術員で可能となる。また、PIO装置3に入力値に対する想定される出力値を演算する機能を有するので、較正試験時間が大幅に短縮でき、コスト低減が可能となる。
尚、上記実施例ではアナログ値をもってアナログ入出力値の較正試験を説明したが、デジタル値でもってデジタル入出力値の較正試験であってもよい。
次に実施の形態2による高精度の較正試験を可能とする較正試験実行/表示機能付のPIO装置を図3に基づいて説明する。
図3に示すようにこの実施の形態2のPIO装置3は実施の形態1で示した図1のPIO装置3に上位値表示LED30と下位値表示LED31を設けたものでありそれ以外は図1と同様である。前述した実施の形態1と同様の4mA〜20mAのアナログ値の較正試験の動作について説明する。スタートS/W3aの投入によりLED1が点灯し較正試験開始を表示する。次にモードS/W3bを投入するとLED2が点灯する。外部からまず4.1mAをアナログ入力端子に入力すると6個の上位入力値表示LED30は○○○●○○、6個の下位の入力値表示LED31は○○○○○●と点灯する。つまりこれら上位の入力値表示LED30が小数点以上の値を、下位の入力値表示LED31が少数点以下の値を、点灯(点灯2〜0×F)させるので、現在時点での入力値が判る仕組みである、この入力値に対するアナログ出力端子側での検出値、例えば4.223mAをPIO装置3は記憶する。次に20mAの入力を促すためモードスイッチ3bを再投入するとLED3が点灯する。外部からアナログ入力端子に16.2mA(0×10.2mA)を入力すると上位の入力値表示LED30は○●○○○○、下位の入力値表示LED31は○○○○●○となる。この時のアナログ出力端子側の検出値、例えば20.6mAをPIO装置3は記憶するとともに、これらの記憶値から実施の形態1の図2で示したものと同等の較正線cを演算する。但しこの実施の形態2は前述した実施の形態1に比較して、高精度の較正を行う場合に好適な機能を備えたのであり、前述した入力電流が実施の形態1の4mAに対して4.1mAとより小刻みにしている。上記較正試験が完了するとストップS/W3を投入し、LED3、上位の入力値表示LED30、下位の入力値表示LED31は消灯する。
以上のようにこの実施の形態2では、実施の形態1の効果に加え、入力する値が表示されるので較正試験における誤入力の発生が生じたとしても、容易に発見でき、かつ高精度の較正が可能となるという効果がある。
次に実施の形態3を図4に基づいて説明する。図4に示すようにこの実施の形態3の較正手順実行機能および較正手順表示機能付のPIO装置3は、前述した実施の形態1の3個のLED1〜LED3に代替して1個のLED10を、さらにスタートS/W3a、モードS/W3b、ストップS/W3cに代替して1個の選択S/W3dを設けたものである。
この選択S/W3dはスイッチが投入される押圧時間の長さを選択することによってON、OFF機能が異なるものであり、例えば押圧時間2秒以内でON、OFFすると実施の形態1に例示のスタートS/W3a、ストップS/W3cの機能と同等の動作を行い、5秒以上押し続けると実施の形態1に例示のモードS/W3bの投入時と同様の較正を行う。すなわち選択S/W3dのONにより較正試験が開始され、前記LED10が点灯し、選択S/Wdのモード機能の選択によりLED10が点滅、ストップ選択によりLED10が消灯する。尚、前記モード機能の選択によってLED10が点滅する周期は下限値が入力されている場合と、上限値が入力されている場合とは異なるようにしてもよい。すなわち下限値の場合は1回/2秒、上限値の場合3回/2秒のように点滅周期を変える構成とする。これ以外の較正試験の動作は前述した実施の形態1と同様であるので説明を省略する。このような構成を備えた実施の形態3の較正手順実行機能および較正手順表示機能付のPIO装置3は、S/WとLEDの個数がそれぞれ1個となり、コストが低減するとともに装置が小型化されるという効果を加えて奏する。
次に実施の形態4を図5に基づいて説明する。図5に示すように、この実施の形態4の較正手順実行機能および較正手順表示機能付のPIO装置3は、実施の形態1の図1において図示省略した入出力回路を構成する入力端子21と出力端子22を図5に示すとともにこの入力端子21と出力端子22の間にループバック手段40を設けたものであり、それ以外は図1と同様である。このようにこの実施の形態4ではループバック手段40を設けた較正手順実行機能および較正手順表示機能付のPIO装置3であるので、入力端子21から入力した値が出力端子22で正しく出力されるかを確認することが可能となる。これ以外の動作は実施の形態1と同様であるので説明を省略する。尚、上記ループバック手段40に代替して出力端子22にパソコンを接続し、このパソコン上に出力値を表示する構成としてもよい。
このようにこの実施の形態4では、実施の形態1の効果に加え、正しく入力されたか否かを容易に確認できるという効果がある。
3c ストップS/W、3d 選択S/W、4 フィールドネットワーク、
10 LED、11 LED1、12 LED2、13 LED3、21 入力端子、
22 出力端子、30 上位の入力値表示LED、31 下位の入力値表示LED、
40 ループバック手段、C 較正線。
Claims (2)
- 較正手順実行機能および較正手順表示機能付のプロセス入出力装置において、前記較正手順実行機能には、スタートスイッチ、モードスイッチ、ストップスイッチが設けられ、前記較正手順表示機能には、第1、第2、第3の表示灯および上位の入力値表示灯と、下位の入力値表示灯とが設けられており、前記プロセス入出力装置の入力値に対する出力値の較正試験が行われる際に、前記スタートスイッチ、モードスイッチ、ストップスイッチのそれぞれの投入に対して前記第1、第2、第3の表示灯がそれぞれ点灯し、前記入力値の小数点以上の値が前記上位の入力値表示灯に表示されるとともに、前記入力値の小数点以下の値が前記下位の入力値表示灯に表示され、前記プロセス入出力装置は前記モードスイッチが投入されている際に、前記入力値の下限値から上限値を記憶するとともに前記出力値の較正線を作成することを特徴とする較正手順実行機能および較正手順表示機能付のプロセス入出力装置。
- 請求項1に記載の較正手順実行機能および較正手順表示機能付のプロセス入出力装置によるプロセス入出力装置への入力値に対する出力値の較正試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013051113A JP5907915B2 (ja) | 2013-03-14 | 2013-03-14 | 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013051113A JP5907915B2 (ja) | 2013-03-14 | 2013-03-14 | 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014178785A JP2014178785A (ja) | 2014-09-25 |
JP5907915B2 true JP5907915B2 (ja) | 2016-04-26 |
Family
ID=51698695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013051113A Expired - Fee Related JP5907915B2 (ja) | 2013-03-14 | 2013-03-14 | 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5907915B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019115017A (ja) | 2017-12-26 | 2019-07-11 | オムロン株式会社 | アナログ信号入出力装置およびアナログ信号入出力装置の制御方法 |
JP2020003847A (ja) * | 2018-06-25 | 2020-01-09 | アズビル株式会社 | I/oモジュールおよび盤 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6054527A (ja) * | 1983-09-05 | 1985-03-29 | Omron Tateisi Electronics Co | A/d変換装置 |
JP2002082714A (ja) * | 2000-09-08 | 2002-03-22 | Tokyo Electron Ltd | 入出力回路系の自己診断回路 |
-
2013
- 2013-03-14 JP JP2013051113A patent/JP5907915B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014178785A (ja) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9494651B2 (en) | Method for testing embedded systems | |
JP5907915B2 (ja) | 較正手順実行機能および較正手順表示機能付のプロセス入出力装置とその装置を用いた較正試験方法 | |
KR20090046463A (ko) | 분산제어시스템 입,출력 모듈 시험장치 | |
JP4726575B2 (ja) | 絶縁抵抗測定装置 | |
JP2013161153A5 (ja) | ||
JP2012058120A (ja) | 試験装置 | |
KR100974346B1 (ko) | 디지털형 프로브 검사 장치 및 검사 방법 | |
US11940474B2 (en) | Measuring device | |
CN106199289A (zh) | 一种电梯操纵箱和召唤盒检测工装 | |
JP2010015921A (ja) | マルチプレクサスイッチの試験方法とその装置および多点測定装置 | |
JP2008139243A (ja) | 制御盤試験装置 | |
JP2009174860A (ja) | 測定装置 | |
JP2008014648A (ja) | 測定装置 | |
RU2413271C1 (ru) | Устройство для контроля основных параметров и исправности платы электронной системы управления, датчика тока и выключателя | |
KR20150062744A (ko) | 차량 및 엔진 점검 방법 및 장치 | |
JP6223008B2 (ja) | 測定装置 | |
JP5377983B2 (ja) | 測定装置 | |
CN210862747U (zh) | 用于医疗设备故障检测的检测设备 | |
JP2011027558A (ja) | 装置試験システム | |
RU89800U1 (ru) | Устройство для контроля основных параметров и исправности платы электронной системы управления, датчика тока и выключателя | |
JP2023047634A (ja) | 試験システム及び試験方法 | |
KR101548937B1 (ko) | 전자신호 측정장치 | |
CN105137946A (zh) | 一种profibus pa协议仪表的通信检测方法及*** | |
RU150890U1 (ru) | Устройство для контроля монтажа | |
JP2011141812A (ja) | インターフェイス装置及びシミュレーションシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5907915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |