JP5900061B2 - 試験方法、試験装置及びプログラム - Google Patents
試験方法、試験装置及びプログラム Download PDFInfo
- Publication number
- JP5900061B2 JP5900061B2 JP2012062023A JP2012062023A JP5900061B2 JP 5900061 B2 JP5900061 B2 JP 5900061B2 JP 2012062023 A JP2012062023 A JP 2012062023A JP 2012062023 A JP2012062023 A JP 2012062023A JP 5900061 B2 JP5900061 B2 JP 5900061B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- threads
- thread
- gpgpu
- processing time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
メモリに格納されたプログラムをプロセッサが実行することにより処理装置の試験を行う試験方法であって、
試験対象である処理装置が複数のスレッドを同時並列処理可能な最大の処理ユニット数を取得し、
スレッドの数を指定して試験対象である処理装置に並列処理を行わせ、前記スレッドの数に対応する処理時間を取得し、
前記処理時間が閾値以上になる前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力し、一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力する
ことを特徴とする試験方法。
(付記2)
前記処理時間が前記閾値以上になるときに、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するか否かを判定し、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力し、少なくとも1回一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力することを特徴とする付記1記載の試験方法。
(付記3)
前記同時並列処理可能な最大の処理ユニット数は、前記処理装置内の全コア数であることを特徴とする付記1又は2記載の試験方法。
(付記4)
前記同時並列処理可能な最大の処理ユニット数は、前記処理装置内の全スレッドグループ数であり、
各スレッドグループは、複数のコアを有し、
各スレッドグループ単位で1個のスレッドを処理することを特徴とする付記1又は2記載の試験方法。
(付記5)
前記処理装置が前記スレッドを処理した演算結果と前記演算結果の期待値とを比較し、前記スレッドを処理した演算結果と前記演算結果の期待値が一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力し、前記スレッドを処理した演算結果と前記演算結果の期待値が一致し、かつ、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力することを特徴とする付記1〜4のいずれか1項に記載の試験方法。
(付記6)
前記スレッドの数を順に変えて前記処理装置に並列処理を行わせ、前記スレッドの数毎の処理時間を取得することを特徴とする付記1〜5のいずれか1項に記載の試験方法。
(付記7)
処理装置の試験を行う試験装置であって、
試験対象である処理装置が複数のスレッドを同時並列処理可能な最大の処理ユニット数を取得する処理ユニット数取得部と、
スレッドの数を指定して試験対象である処理装置に並列処理を行わせ、前記スレッドの数に対応する処理時間を取得する処理時間取得部と、
前記処理時間が閾値以上になる前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力し、一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力する出力部と
を有することを特徴とする試験装置。
(付記8)
前記処理時間が前記閾値以上になるときに、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するか否かを判定する判定部を更に有し、
前記出力部は、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力し、少なくとも1回一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力することを特徴とする付記7記載の試験装置。
(付記9)
前記同時並列処理可能な最大の処理ユニット数は、前記処理装置内の全コア数であることを特徴とする付記7又は8記載の試験装置。
(付記10)
前記同時並列処理可能な最大の処理ユニット数は、前記処理装置内の全スレッドグループ数であり、
各スレッドグループは、複数のコアを有し、
各スレッドグループ単位で1個のスレッドを処理することを特徴とする付記7又は8記載の試験装置。
(付記11)
前記処理装置が前記スレッドを処理した演算結果と前記演算結果の期待値とを比較する比較部を更に有し、
前記出力部は、前記スレッドを処理した演算結果と前記演算結果の期待値が一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力し、前記スレッドを処理した演算結果と前記演算結果の期待値が一致し、かつ、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力することを特徴とする付記7〜10のいずれか1項に記載の試験装置。
(付記12)
前記処理時間取得部は、前記スレッドの数を順に変えて前記処理装置に並列処理を行わせ、前記スレッドの数毎の処理時間を取得することを特徴とする付記7〜11のいずれか1項に記載の試験装置。
(付記13)
試験対象である処理装置が複数のスレッドを同時並列処理可能な最大の処理ユニット数を取得し、
スレッドの数を指定して試験対象である処理装置に並列処理を行わせ、前記スレッドの数に対応する処理時間を取得し、
前記処理時間が閾値以上になる前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力し、一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力する、
処理をコンピュータに実行させるプログラム。
(付記14)
前記処理時間が前記閾値以上になるときに、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するか否かを判定し、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力し、少なくとも1回一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力する処理をコンピュータに実行させる付記13記載のプログラム。
(付記15)
前記同時並列処理可能な最大の処理ユニット数は、前記処理装置内の全コア数であることを特徴とする付記13又は14記載のプログラム。
(付記16)
前記同時並列処理可能な最大の処理ユニット数は、前記処理装置内の全スレッドグループ数であり、
各スレッドグループは、複数のコアを有し、
各スレッドグループ単位で1個のスレッドを処理することを特徴とする付記13又は14記載のプログラム。
(付記17)
前記処理装置が前記スレッドを処理した演算結果と前記演算結果の期待値とを比較し、前記スレッドを処理した演算結果と前記演算結果の期待値が一致しないときには前記試験対象である処理装置が異常であることを示す情報を出力し、前記スレッドを処理した演算結果と前記演算結果の期待値が一致し、かつ、前記スレッドの数が前記同時並列処理可能な最大の処理ユニット数と一致するときには前記試験対象である処理装置が正常であることを示す情報を出力する処理をコンピュータに実行させる付記13〜16のいずれか1項に記載のプログラム。
(付記18)
前記スレッドの数を順に変えて前記処理装置に並列処理を行わせ、前記スレッドの数毎の処理時間を取得することを特徴とする付記13〜17のいずれか1項に記載のプログラム。
111 ストリーミングマルチプロセッサ(SM)
112 メモリ
113 二次キャッシュメモリ
121 コア
122 命令キャッシュメモリ
123 一次キャッシュメモリ
124 コア群
131 スレッドグループ
901 試験装置
902 キーボード
903 ディスプレイ装置
911 CPU
912 メインメモリ
913 記憶装置
914 入力装置インタフェース
915 出力装置インタフェース
916 入出力インタフェーススロット
917 バス
Claims (10)
- 処理装置の試験を行う試験方法であって、
試験対象である処理装置の複数のスレッドを同時並列処理可能な仕様上の最大の処理ユニット数(以下、最大処理ユニット数という)を取得し、
スレッド数を1つずつ増やして前記処理装置に並列処理させ処理時間を測定するという試験を繰り返し、測定した処理時間を前回測定値と比較しその差が所定の閾値を越えるときのスレッド数が、当該処理装置の最大処理ユニット数の整数倍+1であれば正常であることを示す情報を出力し、そうでなければ異常であることを示す情報を出力する
ことを特徴とする試験方法。 - 前記その差が所定の閾値を越えるときの複数のスレッド数のすべてが、前記処理装置の最大処理ユニット数の整数倍+1であれば正常であることを示す情報を出力し、そうでなければ異常であることを示す情報を出力することを特徴とする請求項1記載の試験方法。
- 前記最大処理ユニット数は、前記処理装置内の全コア数であることを特徴とする請求項1又は2記載の試験方法。
- 前記最大処理ユニット数は、前記処理装置内の全スレッドグループ数であり、
各スレッドグループは、複数のコアを有し、
各スレッドグループ単位で1個のスレッドを処理することを特徴とする請求項1又は2記載の試験方法。 - 処理装置の試験を行う試験装置であって、
試験対象である処理装置の複数のスレッドを同時並列処理可能な仕様上の最大の処理ユニット数(以下、最大処理ユニット数という)を取得する処理ユニット数取得部と、
スレッド数を1つずつ増やして前記処理装置に並列処理させ処理時間を測定するという試験を繰り返し、測定した処理時間を前回測定値と比較しその差が所定の閾値を越えるときのスレッド数が、当該処理装置の最大処理ユニット数の整数倍+1であれば正常であることを示す情報を出力し、そうでなければ異常であることを示す情報を出力する出力部と
を有することを特徴とする試験装置。 - 前記出力部は、前記その差が所定の閾値を越えるときの複数のスレッド数のすべてが、前記処理装置の最大処理ユニット数の整数倍+1であれば正常であることを示す情報を出力し、そうでなければ異常であることを示す情報を出力することを特徴とする請求項5記載の試験装置。
- 前記最大処理ユニット数は、前記処理装置内の全コア数であることを特徴とする請求項5又は6記載の試験装置。
- 前記最大処理ユニット数は、前記処理装置内の全スレッドグループ数であり、
各スレッドグループは、複数のコアを有し、
各スレッドグループ単位で1個のスレッドを処理することを特徴とする請求項5又は6記載の試験装置。 - 試験対象である処理装置の複数のスレッドを同時並列処理可能な仕様上の最大の処理ユニット数(以下、最大処理ユニット数という)を取得し、
スレッド数を1つずつ増やして前記処理装置に並列処理させ処理時間を測定するという試験を繰り返し、測定した処理時間を前回測定値と比較しその差が所定の閾値を越えるときのスレッド数が、当該処理装置の最大処理ユニット数の整数倍+1であれば正常であることを示す情報を出力し、そうでなければ異常であることを示す情報を出力する、
処理をコンピュータに実行させるプログラム。 - 前記その差が所定の閾値を越えるときの複数のスレッド数のすべてが、前記処理装置の最大処理ユニット数の整数倍+1であれば正常であることを示す情報を出力し、そうでなければ異常であることを示す情報を出力する処理をコンピュータに実行させる請求項9記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062023A JP5900061B2 (ja) | 2012-03-19 | 2012-03-19 | 試験方法、試験装置及びプログラム |
US13/716,298 US9087028B2 (en) | 2012-03-19 | 2012-12-17 | Test method, test apparatus, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062023A JP5900061B2 (ja) | 2012-03-19 | 2012-03-19 | 試験方法、試験装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013196300A JP2013196300A (ja) | 2013-09-30 |
JP5900061B2 true JP5900061B2 (ja) | 2016-04-06 |
Family
ID=49158848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012062023A Active JP5900061B2 (ja) | 2012-03-19 | 2012-03-19 | 試験方法、試験装置及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9087028B2 (ja) |
JP (1) | JP5900061B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105320555B (zh) * | 2014-06-17 | 2019-05-24 | 腾讯科技(深圳)有限公司 | 在终端上执行任务的方法及装置 |
JP6435980B2 (ja) * | 2015-04-27 | 2018-12-12 | 富士通株式会社 | 並列計算機、スレッド再割当判定方法及びスレッド再割当判定プログラム |
US9893940B1 (en) * | 2015-05-26 | 2018-02-13 | Amazon Technologies, Inc. | Topologically aware network device configuration |
DE102015215068A1 (de) * | 2015-08-06 | 2016-12-08 | Continental Automotive Gmbh | Verfahren zum Betreiben einer Steuervorrichtung und Diagnosesystem |
DE102016203965A1 (de) * | 2016-03-10 | 2017-09-14 | Robert Bosch Gmbh | Überwachung eines Rechensystems |
EP3811328A4 (en) * | 2018-06-14 | 2021-09-29 | Shanghai United Imaging Healthcare Co., Ltd. | IMAGE PROCESSING METHODS AND SYSTEMS |
CN111221685A (zh) * | 2018-11-26 | 2020-06-02 | 中兴通讯股份有限公司 | 一种物理内存检测方法、装置、设备及可读存储介质 |
CN111176797B (zh) * | 2019-12-18 | 2023-10-27 | 北京百度网讯科技有限公司 | 数据并发的处理方法、装置、电子设备及可读存储介质 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5732209A (en) * | 1995-11-29 | 1998-03-24 | Exponential Technology, Inc. | Self-testing multi-processor die with internal compare points |
US5946487A (en) * | 1996-06-10 | 1999-08-31 | Lsi Logic Corporation | Object-oriented multi-media architecture |
US6058465A (en) * | 1996-08-19 | 2000-05-02 | Nguyen; Le Trong | Single-instruction-multiple-data processing in a multimedia signal processor |
DE19861088A1 (de) * | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
JP3688217B2 (ja) * | 2001-04-12 | 2005-08-24 | 三菱電機株式会社 | マルチプロセッサ初期化/並行診断方法 |
US20030005380A1 (en) * | 2001-06-29 | 2003-01-02 | Nguyen Hang T. | Method and apparatus for testing multi-core processors |
US6928378B2 (en) * | 2002-07-23 | 2005-08-09 | Sun Microsystems, Inc. | Stress testing at low cost through parallel execution of unit tests |
US7363369B2 (en) * | 2003-10-16 | 2008-04-22 | International Business Machines Corporation | Monitoring thread usage to dynamically control a thread pool |
US7310722B2 (en) * | 2003-12-18 | 2007-12-18 | Nvidia Corporation | Across-thread out of order instruction dispatch in a multithreaded graphics processor |
US7685487B1 (en) * | 2005-03-22 | 2010-03-23 | Advanced Micro Devices, Inc. | Simultaneous core testing in multi-core integrated circuits |
US7610537B2 (en) * | 2006-04-04 | 2009-10-27 | International Business Machines Corporation | Method and apparatus for testing multi-core microprocessors |
US20080033900A1 (en) * | 2006-08-03 | 2008-02-07 | Yan Zhang | System and method for autonomic tuning the number of threads in application server at runtime |
US8046745B2 (en) * | 2006-11-30 | 2011-10-25 | International Business Machines Corporation | Method to examine the execution and performance of parallel threads in parallel programming |
DE102006059156B4 (de) * | 2006-12-14 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Testen eines integrierten Schaltkreischips mit zumindest zwei Schaltungskernen sowie integrierter Schaltkreischip und Testsystem |
DE102006059158B4 (de) * | 2006-12-14 | 2009-06-10 | Advanced Micro Devices, Inc., Sunnyvale | Integrierter Schaltkreischip mit zumindest zwei Schaltungskernen und zugehöriges Verfahren zum Testen |
US7797658B2 (en) * | 2007-10-22 | 2010-09-14 | Oracle America, Inc. | Multithreaded static timing analysis |
US8312254B2 (en) * | 2008-03-24 | 2012-11-13 | Nvidia Corporation | Indirect function call instructions in a synchronous parallel thread processor |
US20100192012A1 (en) * | 2009-01-26 | 2010-07-29 | Sun Microsystems, Inc. | Testing multi-core processors in a system |
JP5316128B2 (ja) | 2009-03-17 | 2013-10-16 | トヨタ自動車株式会社 | 故障診断システム、電子制御ユニット、故障診断方法 |
JP5102823B2 (ja) * | 2009-12-21 | 2012-12-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 総テスト時間を最小にするようにテストシナリオを最適化するテスト支援装置、テスト装置、テスト支援方法及びコンピュータプログラム |
US20130061098A1 (en) * | 2010-05-10 | 2013-03-07 | Toyoya Jidosha Kabushiki Kaisha | Failure check apparatus and failure check method |
US9336105B2 (en) * | 2010-09-30 | 2016-05-10 | International Business Machines Corporation | Evaluation of multiple input signature register results |
US8769360B2 (en) * | 2010-10-14 | 2014-07-01 | International Business Machines Corporation | Dynamic detection and identification of the functional state of multi-processor cores |
US8639982B2 (en) * | 2011-06-20 | 2014-01-28 | International Business Machines Corporation | Dynamic computer process probe |
US8856602B2 (en) * | 2011-12-20 | 2014-10-07 | International Business Machines Corporation | Multi-core processor with internal voting-based built in self test (BIST) |
JP5785888B2 (ja) * | 2012-03-01 | 2015-09-30 | 株式会社アドバンテスト | 試験装置および試験モジュール |
US9262292B2 (en) * | 2012-06-11 | 2016-02-16 | New York University | Test access system, method and computer-accessible medium for chips with spare identical cores |
US9092270B2 (en) * | 2012-09-25 | 2015-07-28 | Oracle International Corporation | Method of SOA performance tuning |
US9063906B2 (en) * | 2012-09-27 | 2015-06-23 | International Business Machines Corporation | Thread sparing between cores in a multi-threaded processor |
US9032256B2 (en) * | 2013-01-11 | 2015-05-12 | International Business Machines Corporation | Multi-core processor comparison encoding |
KR101457557B1 (ko) * | 2013-01-18 | 2014-11-04 | 연세대학교 산학협력단 | 멀티코어 장치, 테스트 장치 및 고장 진단 방법 |
WO2014149269A1 (en) * | 2013-03-15 | 2014-09-25 | Gentex Corporation | Switchable rearview mirror element with anti-reflection mechanisms for use with a display |
US9575120B2 (en) * | 2013-03-29 | 2017-02-21 | International Business Machines Corporation | Scan chain processing in a partially functional chip |
-
2012
- 2012-03-19 JP JP2012062023A patent/JP5900061B2/ja active Active
- 2012-12-17 US US13/716,298 patent/US9087028B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013196300A (ja) | 2013-09-30 |
US20130246852A1 (en) | 2013-09-19 |
US9087028B2 (en) | 2015-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5900061B2 (ja) | 試験方法、試験装置及びプログラム | |
US9569347B2 (en) | Testing optimized binary modules | |
Botezatu et al. | Predicting disk replacement towards reliable data centers | |
US9026998B2 (en) | Selecting relevant tests to quickly assess code stability | |
EP2960799A1 (en) | Defect localization in software integration tests | |
US8978009B2 (en) | Discovering whether new code is covered by tests | |
US11327742B2 (en) | Affinity recommendation in software lifecycle management | |
CN104919384A (zh) | 用于设备维护和/或风险减缓的电力***设备的评估 | |
JP6260130B2 (ja) | ジョブ遅延検知方法、情報処理装置、およびプログラム | |
ES2923100T3 (es) | Clasificación de partes de código de software | |
US9619356B2 (en) | Detection of hardware errors using periodically synchronized redundant transactions and comparing results from cores of a multi-core processor | |
JP6728874B2 (ja) | 未知のバイナリプログラムに対する有効な入力の決定 | |
CN106598637A (zh) | 节点内的部件的选择性加载以加速维护动作 | |
JP2018169696A (ja) | 情報処理装置,試験プログラムおよび試験方法 | |
JP2017167984A (ja) | 情報処理装置、情報処理プログラムおよび検査システム | |
CN112052161B (zh) | 一种接口测试方法、装置、电子设备及介质 | |
Ramanathan et al. | PHALANX: a graph-theoretic framework for test case prioritization | |
US20140143745A1 (en) | Techniques for segmenting of hardware trace and verification of individual trace segments | |
JP6310206B2 (ja) | 並列コンピューティング環境でソフトウェアを開発するための方法 | |
US20220019522A1 (en) | Automated sequencing of software tests using dependency information | |
JP2018116365A (ja) | 試験装置、試験プログラム生成方法及び試験方法 | |
US11500639B2 (en) | Arithmetic processing apparatus and control method using ordering property | |
von Koch et al. | Variability of data dependences and control flow | |
JP2020153804A (ja) | 試験装置、試験方法及びコンピュータプログラム | |
JP2014203125A (ja) | パターン化装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5900061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |