KR101457557B1 - 멀티코어 장치, 테스트 장치 및 고장 진단 방법 - Google Patents

멀티코어 장치, 테스트 장치 및 고장 진단 방법 Download PDF

Info

Publication number
KR101457557B1
KR101457557B1 KR1020130006036A KR20130006036A KR101457557B1 KR 101457557 B1 KR101457557 B1 KR 101457557B1 KR 1020130006036 A KR1020130006036 A KR 1020130006036A KR 20130006036 A KR20130006036 A KR 20130006036A KR 101457557 B1 KR101457557 B1 KR 101457557B1
Authority
KR
South Korea
Prior art keywords
value
majority
cores
test
core
Prior art date
Application number
KR1020130006036A
Other languages
English (en)
Other versions
KR20140093521A (ko
Inventor
강성호
한태우
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020130006036A priority Critical patent/KR101457557B1/ko
Priority to US14/158,170 priority patent/US9672128B2/en
Publication of KR20140093521A publication Critical patent/KR20140093521A/ko
Application granted granted Critical
Publication of KR101457557B1 publication Critical patent/KR101457557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 멀티코어 장치, 테스트 장치 및 고장 진단 방법에 관한 것이다. 본 발명의 일 실시예에 따른 멀티코어 장치는, 테스트 패턴값을 입력받아 테스트 응답값을 출력하는 다수의 코어; 상기 테스트 응답값을 분석하여 상기 테스트 응답값의 과반수에 해당하는 값을 출력하는 과반수 분석기; 및 상기 다수의 코어 중에서 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력하는 코어를 판별하는 판별부;를 포함할 수 있다.

Description

멀티코어 장치, 테스트 장치 및 고장 진단 방법{MULTI-CORE DEVICE, TEST DEVICE AND METHOD FOR DIAGNOSING FAILURE}
본 발명은 멀티코어 장치, 테스트 장치 및 고장 진단 방법에 관한 것이다.
멀티코어 장치는 다수의 코어 중 일부 코어에 고장이 발생하여도, 해당 고장 코어를 시스템에서 차단하여 나머지 정상 코어들에게 영향이 가지 않도록 한다면 정상적으로 동작할 수 있다. 따라서, 멀티코어 장치는 정확한 고장 진단을 통해 고장 코어를 판별하고, 여분의 정상 코어로 대체하거나 고장 코어를 차단하여 다소의 성능감소를 감안한 채 사용할 수 있다.
동일한 구조(homogeneous)의 멀티코어 장치는 동일한 테스트 패턴값을 인가하여 다수의 코어를 병렬적으로 진단함으로써 테스트 비용을 줄일 수 있다. 하지만, 동일한 테스트 패턴값을 인가하더라도 각각의 코어로부터 출력되는 테스트 응답값은 코어의 고장 여부에 따라 달라질 수 있다.
종래의 멀티코어 장치 고장 진단은, 칩 내부에서 코어의 테스트 응답값과 기대값을 비교하여 코어를 검사하는 온칩 비교기(On-chip comparator)를 사용하였다. 고장이 발생하지 않았다면 다수의 코어는 동일한 테스트 패턴값에 대하여 동일한 테스트 응답값을 출력할 것으로 기대되므로, 각 코어마다 비교기를 통해 기대값과 해당 코어의 테스트 응답값을 비교하여 다수의 코어를 병렬적으로 검사할 수 있다.
하지만, 이와 같이 칩 외부에서 칩 내부로 기대값을 전송하기 위해서는 테스트 장비 및 테스트 대상 칩에 추가적인 테스트 핀들이 요구되며, 테스트 핀의 증가는 테스트 비용의 상승을 초래하게 된다.
본 발명의 일 실시예는, 코어의 개수가 늘어나도 테스트 핀의 개수가 증가하지 않는 멀티코어 장치, 테스트 장비 및 고장 진단 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예는, 코어의 개수가 늘어나도 검사에 걸리는 시간이 증가하지 않는 멀티코어 장치, 테스트 장치 및 고장 진단 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 멀티코어 장치는, 테스트 패턴값을 입력받아 테스트 응답값을 출력하는 다수의 코어; 상기 테스트 응답값을 분석하여 상기 테스트 응답값의 과반수에 해당하는 값을 출력하는 과반수 분석기; 및 상기 다수의 코어 중에서 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력하는 코어를 판별하는 판별부;를 포함할 수 있다.
상기 다수의 코어는 동일한 회로구조를 가질 수 있다.
상기 다수의 코어는 동일한 테스트 패턴값을 입력받을 수 있다.
상기 다수의 코어는 상기 테스트 패턴값을 동시에 입력받을 수 있다.
상기 다수의 코어 각각은 적어도 하나의 스캔 체인(scan chain)을 포함할 수 있다.
상기 과반수 분석기는, 상기 다수의 코어에 포함된 동일한 스캔 체인들이 출력하는 테스트 응답값을 입력받을 수 있다.
상기 과반수 분석기는: 상기 테스트 응답값을 가산하는 가산기; 및 가산된 값을 코어의 개수의 절반과 비교하는 비교기;를 포함할 수 있다.
상기 비교기는: 상기 가산된 값이 상기 코어의 개수의 절반보다 크면, 1을 출력하고, 상기 가산된 값이 상기 코어의 개수의 절반보다 작으면, 0을 출력할 수 있다.
상기 비교기는: 상기 가산된 값이 상기 코어의 개수의 절반과 같으면, 1과 0 중 어느 하나를 출력할 수 있다.
상기 과반수 분석기는, 상기 과반수에 해당하는 값을 상기 멀티코어 장치에 연결된 테스트 장치로 출력할 수 있다.
상기 판별부는: 상기 테스트 응답값과 상기 과반수에 해당하는 값을 XOR 연산하는 XOR 게이트를 포함할 수 있다.
상기 판별부는: 상기 XOR 게이트의 출력값을 저장하는 레지스터를 더 포함할 수 있다.
각각의 코어가 다수의 스캔 체인을 포함하는 경우, 상기 판별부는: 각각의 스캔 체인으로부터 출력된 테스트 응답값과 해당 스캔 체인에 대한 과반수에 해당하는 값을 XOR 연산하는 다수의 XOR 게이트; 및 상기 다수의 XOR 게이트의 출력값을 OR 연산하는 OR 게이트;를 포함할 수 있다.
상기 판별부는: 상기 OR 게이트의 출력값을 저장하는 레지스터를 더 포함할 수 있다.
상기 멀티코어 장치는: 각각의 코어에 상기 테스트 패턴값이 순차적으로 입력되도록 상기 테스트 패턴값의 인가 시간을 조절하는 제 1 조절부; 상기 과반수 분석기에 상기 테스트 응답값이 동시에 입력되도록 상기 테스트 응답값의 인가 시간을 조절하는 제 2 조절부; 및 상기 판별부에 상기 테스트 응답값이 동시에 입력되도록 상기 테스트 응답값의 인가 시간을 조절하는 제 3 조절부;를 더 포함할 수 있다.
상기 제 1 조절부는, 코어의 입력단에 연결되는 버퍼를 포함할 수 있다.
상기 제 2 조절부는, 코어의 출력단과 상기 과반수 분석기의 입력단 사이에 연결되는 버퍼를 포함할 수 있다.
상기 제 3 조절부는, 코어의 출력단과 상기 판별부의 입력단 사이에 연결되는 버퍼를 포함할 수 있다.
상기 버퍼는 D 플립플롭을 포함할 수 있다.
상기 제 2 조절부는, 상기 테스트 패턴값이 처음으로 입력되는 코어부터 상기 테스트 패턴값이 마지막에서 두 번째로 입력되는 코어까지의 테스트 응답값 중 1의 개수를 카운팅하는 카운터를 포함할 수 있다.
상기 과반수 분석기는: 상기 테스트 패턴값이 마지막으로 입력되는 코어의 테스트 응답값과, 상기 카운터의 출력값을 입력받을 수 있다.
상기 과반수 분석기는: 상기 카운터의 출력값이 코어의 개수의 절반보다 크면, 1을 출력하고, 상기 카운터의 출력값이 코어의 개수의 절반보다 작으면, 0을 출력하고, 상기 카운터의 출력값이 코어의 개수의 절반과 같으면, 상기 테스트 패턴값이 마지막으로 입력되는 코어의 테스트 응답값을 출력할 수 있다.
본 발명의 일 실시예에 따른 테스트 장치는, 다수의 코어에 테스트 패턴값을 입력하는 테스트 패턴값 입력부; 상기 테스트 패턴값에 응답하여 상기 다수의 코어로부터 출력된 테스트 응답값의 과반수에 해당하는 값을 입력받는 과반수 값 수신부; 상기 과반수에 해당하는 값을 상기 테스트 패턴값에 대응하는 기대값과 비교하는 비교부; 및 상기 비교부의 비교 결과에 따라 상기 다수의 코어의 고장 여부를 진단하는 진단부;를 포함할 수 있다.
상기 테스트 패턴값 입력부는, 상기 다수의 코어에 동일한 테스트 패턴값을 입력할 수 있다.
상기 테스트 패턴값 입력부는, 상기 다수의 코어에 상기 테스트 패턴값을 동시에 입력할 수 있다.
상기 테스트 패턴값 입력부는, 각각의 코어에 포함된 적어도 하나의 스캔 체인에 상기 테스트 패턴값을 입력할 수 있다.
상기 과반수 값 수신부는, 상기 다수의 코어에 포함된 동일한 스캔 체인들이 출력하는 테스트 응답값의 과반수에 해당하는 값을 입력받을 수 있다.
상기 비교부는, 상기 과반수에 해당하는 값이 상기 기대값과 일치하는지 여부를 알리는 신호를 출력할 수 있다.
상기 진단부는, 상기 과반수에 해당하는 값이 상기 기대값과 상이한 경우, 상기 다수의 코어를 고장으로 결정할 수 있다.
상기 테스트 장치는, 각각의 코어로부터 출력된 테스트 응답값을 상기 과반수에 해당하는 값과 비교한 비교 데이터를 수신하는 비교 데이터 수신부를 더 포함할 수 있다.
상기 진단부는, 상기 과반수에 해당하는 값이 상기 기대값과 일치하는 경우, 상기 비교 데이터를 기반으로 각각의 코어의 고장 여부를 개별 진단할 수 있다.
상기 진단부는: 상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어를 정상으로 결정하고, 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어를 고장으로 결정할 수 있다.
상기 진단부는: 상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어의 개수와, 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어의 개수가 동일한 경우, 상기 다수의 코어를 고장으로 결정할 수 있다.
본 발명의 일 실시예에 따른 고장 진단 방법은, 다수의 코어로 테스트 패턴값을 입력하는 단계; 상기 테스트 패턴값에 응답하여 출력된 테스트 응답값의 과반수에 해당하는 값을 획득하는 단계; 상기 과반수에 해당하는 값을 상기 테스트 패턴값에 대응하는 기대값과 비교하는 단계; 및 비교 결과에 따라 상기 다수의 코어의 고장 여부를 진단하는 단계;를 포함할 수 있다.
상기 진단하는 단계는, 상기 과반수에 해당하는 값이 상기 기대값과 상이한 경우, 상기 다수의 코어를 고장으로 결정하는 단계를 포함할 수 있다.
상기 고장 진단 방법은: 각각의 코어로부터 출력된 테스트 응답값을 상기 과반수에 해당하는 값과 비교한 비교 데이터를 획득하는 단계를 더 포함할 수 있다.
상기 진단하는 단계는, 상기 과반수에 해당하는 값이 상기 기대값과 일치하는 경우, 상기 비교 데이터를 기반으로 각각의 코어의 고장 여부를 개별 진단하는 단계를 포함할 수 있다.
상기 개별 진단하는 단계는: 상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어를 정상으로 결정하는 단계; 및 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어를 고장으로 결정하는 단계;를 포함할 수 있다.
상기 개별 진단하는 단계는: 상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어의 개수와, 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어의 개수가 동일한 경우, 상기 다수의 코어를 고장으로 결정하는 단계를 더 포함할 수 있다.
전술한 본 발명의 일 실시예에 따른 고장 진단 방법은, 컴퓨터로 실행될 수 있는 프로그램으로 구현되어, 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.
본 발명의 일 실시예에 따르면, 코어의 개수가 늘어나도 테스트 핀의 개수가 증가하지 않을 수 있다.
본 발명의 일 실시예에 따르면, 코어의 개수가 늘어나도 검사에 걸리는 시간이 증가하지 않을 수 있다.
본 발명의 일 실시예에 따르면, 하나의 코어를 검사하기 위해 요구되는 테스트 핀 및 테스트 시간으로 멀티코어 장치를 검사할 수 있다.
도 1은 본 발명의 일 실시예에 따른 멀티코어 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 멀티코어 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 과반수 분석기를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 과반수 분석기의 블록도의 일 예이다.
도 5는 본 발명의 일 실시예에 따른 과반수 분석기의 다른 예를 나타내는 회로도이다.
도 6은 본 발명의 일 실시예에 따른 판별부의 일 예를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 레지스터의 일 예를 나타내는 회로도이다.
도 8은 본 발명의 다른 실시예에 따른 멀티코어 장치의 블록도이다.
도 9는 본 발명의 또 다른 실시예에 따른 멀티코어 장치의 블록도이다.
도 10은 본 발명의 또 다른 실시예에 따른 과반수 분석기를 나타내는 도면이다.
도 11은 본 발명의 또 다른 실시예에 따른 과반수 분석기의 동작을 예시적으로 설명하는 도면이다.
도 12는 본 발명의 일 실시예에 따른 테스트 장치의 블록도이다.
도 13은 본 발명의 일 실시예에 따른 고장 진단 방법을 설명하는 도면이다.
도 14는 본 발명의 일 실시예에 따른 코어 개별 진단 과정을 설명하는 도면이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 장치들을 재생시키도록 구성될 수도 있다.
따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.
본 발명의 일 실시예는, 다수의 코어가 출력한 테스트 응답값의 과반수에 해당하는 값(이하, 과반수 값)을 기반으로 코어의 고장 여부를 진단할 수 있다. 그 결과, 테스트 장치로부터 칩으로 테스트 패턴에 대한 기대값을 전송할 필요가 없어, 코어 수 증가에 따른 테스트 핀 및 테스트 시간의 증가 없이, 하나의 코어를 검사하기 위해 요구되는 테스트 비용으로 멀티코어 장치를 검사할 수 있다.
도 1은 본 발명의 일 실시예에 따른 멀티코어 장치의 블록도이다.
도 1에 도시된 바와 같이, 상기 멀티코어 장치(100)는 다수의 코어(111, 112, 113), 과반수 분석기(12) 및 판별부(13)를 포함할 수 있다. 도 1에 도시된 실시예는 멀티코어 장치(100)가 세 개의 코어(111, 112, 113)를 구비하는 것으로 도시되었으나, 코어의 수는 이에 제한되지 않는다.
본 발명의 일 실시예에 따른 멀티코어 장치(100)는 멀티코어 프로세서일 수 있으나, 실시예에 따라 상기 멀티코어 장치(100)는 프로세서 외에 다수의 코어가 탑재된 칩 또는 시스템을 포함할 수도 있다.
상기 다수의 코어(111, 112, 113)는 테스트 패턴값을 입력받아 테스트 응답값을 출력할 수 있다. 상기 과반수 분석기(12)는 상기 테스트 응답값을 분석하여 테스트 응답값의 과반수 값을 출력할 수 있다. 상기 판별부(13)는 상기 다수의 코어(111, 112, 113) 중에서 상기 과반수 값과 상이한 테스트 응답값을 출력하는 코어를 판별할 수 있다.
본 발명의 일 실시예에 따르면, 상기 다수의 코어(111, 112, 113)는 동일한 회로 구조를 가질 수 있다. 일 실시예에 따르면, 상기 다수의 코어(111, 112, 113)는 동일한 테스트 패턴값을 입력받을 수 있다. 상기 테스트 패턴값은 멀티코어 장치(100)에 연결된 테스트 장치로부터 입력될 수 있다.
본 발명의 일 실시예에 따르면, 상기 다수의 코어(111, 112, 113)는 상기 테스트 패턴값을 동시에 입력받을 수 있다. 다시 말해, 상기 다수의 코어(111, 112, 113)는 테스트 패턴값을 병렬적으로 입력받을 수 있다.
도 2는 본 발명의 일 실시예에 따른 멀티코어 장치(100)의 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 상기 다수의 코어(111, 112, 113) 각각은 적어도 하나의 스캔 체인(scan chain)을 포함할 수 있다. 도 2에 도시된 실시예는 각각의 코어가 두 개의 스캔 체인을 포함하는 것으로 도시되었으나, 실시예에 따라 하나의 코어는 하나의 스캔 체인 또는 셋 이상의 스캔 체인을 포함할 수도 있다.
상기 테스트 패턴값은 코어(111, 112, 113)에 포함된 스캔 체인으로 입력되고, 상기 스캔 체인은 입력된 테스트 패턴값에 응답하여 테스트 응답값을 출력할 수 있다. 상기 테스트 패턴값은 코어(111, 112, 113)에 포함된 스캔 체인마다 다르게 입력될 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 테스트 패턴값 1은 코어(111, 112, 113)에 포함된 스캔 체인 1(1111, 1121, 1131)로 입력될 수 있고, 테스트 패턴값 2는 코어(111, 112, 113)에 포함된 스캔 체인 2(1112, 1122, 1132)로 입력될 수 있다.
일 실시예에 따르면, 상기 테스트 패턴값 및 상기 테스트 응답값은 다수의 비트로 구성되어 병렬 TAM(parallel Test Access Mechanism)에 사용될 수 있으나, 실시예에 따라 상기 테스트 패턴값 및 상기 테스트 응답값은 1 비트로 구성될 수도 있다.
일 실시예에 따르면, 상기 다수의 코어(111, 112, 113)는 스캔 체인 외에 스캔 셀(scan cell)을 더 포함할 수도 있으며, 실시예에 따라 스캔 체인을 포함하지 않을 수도 있다.
상기 과반수 분석기(12)는 상기 테스트 응답값을 분석하여 테스트 응답값의 과반수 값을 출력할 수 있다. 본 발명의 일 실시예에 따르면, 상기 과반수 분석기(12)는 다수의 코어(111, 112, 113)에 포함된 동일한 스캔 체인들이 출력하는 테스트 응답값을 입력받을 수 있다.
예를 들어, 도 2를 참조하여 설명하면, 과반수 분석기 1(121)은 코어 1(111)의 스캔 체인 1(1111), 코어 2(112)의 스캔 체인 1(1121), 및 코어 3의 스캔 체인 1(1131)이 출력한 테스트 응답값을 입력받아 과반수 값 1을 출력할 수 있다. 마찬가지로, 과반수 분석기 2(122)는 코어 1(111)의 스캔 체인 2(1112), 코어 2(112)의 스캔 체인 2(1122), 및 코어 3의 스캔 체인 2(1132)가 출력한 테스트 응답값을 입력받아 과반수 값 2를 출력할 수 있다.
다시 말해, 상기 과반수 분석기(121, 122)는 코어(111, 112, 113)에 포함된 스캔 체인에 대응할 수 있다.
도 3은 본 발명의 일 실시예에 따른 과반수 분석기(121)를 나타내는 도면이다.
도 3에 도시된 바와 같이, 상기 과반수 분석기(121)는 입력 A1 내지 AN으로 들어오는 0 또는 1의 테스트 응답값 중 과반수를 차지하는 값을 출력 O를 통해 내보낼 수 있다. 여기서, 상기 과반수 분석기(121)의 입력의 개수 N은 코어의 개수와 동일할 수 있다.
도 4는 본 발명의 일 실시예에 따른 과반수 분석기(121)의 블록도의 일 예이다.
도 4에 도시된 바와 같이, 상기 과반수 분석기(121)는, 입력된 테스트 응답값을 가산하는 가산기(1211), 및 가산된 값을 코어의 개수의 절반과 비교하는 비교기(1212)를 포함할 수 있다.
상기 가산기(1211)는 입력 A1 내지 AN으로 들어오는 테스트 응답값 중에서 1의 개수를 계산하여 출력할 수 있다. 그리고, 상기 비교기(1212)는 가산기(1211)의 출력값이 코어의 개수의 절반인 N/2보다 크면 1을 출력하고, 절반보다 작거나 같으면 0을 출력할 수 있다. 실시예에 따라, 상기 비교기(1212)는 가산기(1211)의 출력값이 코어의 개수의 절반인 N/2과 같으면 1을 출력하도록 설계될 수도 있다.
상기 과반수 분석기의 구성은 전술한 실시예로 제한되지 않으며, 실시예에 따라 다양한 방식으로 구성될 수 있다.
예를 들어, 상기 과반수 분석기(121)는 도 4에 도시된 실시예와 같이 가산기와 비교기의 결합으로 구성되는 대신, 입력받은 테스트 응답값 중 과반수에 해당하는 값을 출력하도록 논리 게이트를 이용하여 설계될 수도 있다.
도 5는 본 발명의 일 실시예에 따른 과반수 분석기(121)의 다른 예를 나타내는 회로도이다.
도 5에 도시된 바와 같이, 상기 과반수 분석기(121)는 다수의 논리 게이트를 이용하여 입력받은 테스트 응답값(A1, A2, A3) 중에서 과반수 값을 출력할 수 있다.
도 5에 도시된 과반수 분석기(121)는 세 개의 코어로부터 출력된 테스트 응답값을 입력받도록 구성되었으나, 입력의 개수는 코어의 개수에 따라 다르게 설계될 수도 있다. 또한, 코어의 개수가 짝수이고 입력받은 테스트 응답값 중 1과 0의 개수가 같은 경우, 상기 과반수 분석기는 0 과 1 중 어느 하나를 출력하도록 설계될 수 있다.
본 발명의 일 실시예에 따르면, 상기 과반수 분석기(12)는 과반수 값을 멀티코어 장치(100)에 연결된 테스트 장치로 출력할 수 있다. 상기 테스트 장치는 상기 과반수 값을 기반으로 다수의 코어의 고장 여부를 진단할 수 있다.
상기 판별부(13)는 다수의 코어(111, 112, 113) 중에서 상기 과반수 값과 상이한 테스트 응답값을 출력하는 코어를 판별할 수 있다.
도 6은 본 발명의 일 실시예에 따른 판별부(13)의 일 예를 나타내는 회로도이다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 상기 판별부(13)는 코어가 출력한 테스트 응답값과 과반수 분석기가 출력한 과반수 값을 XOR 연산하는 XOR 게이트(1311, 1312, 1321, 1322, 1331, 1332)를 포함할 수 있다. 상기 XOR 게이트(1311, 1312, 1321, 1322, 1331, 1332)는 테스트 응답값과 과반수 값을 비교하여, 두 값이 동일하면 0을 출력하고 두 값이 상이하면 1을 출력할 수 있다. 이 실시예에서 판별부(13)는 XOR 게이트를 이용하여 코어가 출력한 테스트 응답값과 과반수 값을 비교하였으나, 실시예에 따라 상기 판별부(13)는 두 값을 비교하기 위한 임의의 다양한 방법으로도 구성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 판별부(13)는 XOR 게이트의 출력값을 저장하는 레지스터를 더 포함할 수 있다. 상기 멀티코어 장치(100)에 연결된 테스트 장치는 상기 레지스터에 저장된 값을 읽어들여 각각의 코어의 고장 여부를 개별적으로 진단할 수 있다.
나아가, 도 2에 도시된 바와 같이 각각의 코어가 다수의 스캔 체인을 포함하는 경우, 상기 판별부(13)는 각각의 스캔 체인으로부터 출력된 테스트 응답값과 해당 스캔 체인에 대한 과반수 값을 XOR 연산하는 다수의 XOR 게이트, 및 상기 다수의 XOR 게이트의 출력값을 OR 연산하는 OR 게이트를 포함할 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 상기 판별부(13)는 다수의 코어(111, 112, 113)에 포함된 스캔 체인(1111, 1112, 1121, 1122, 1131, 1132)의 개수만큼 XOR 게이트(1311, 1312, 1321, 1322, 1331, 1332)를 포함할 수 있으며, 상기 XOR 게이트는 상기 스캔 체인에 일대일 대응하여 해당 스캔 체인으로부터 출력된 테스트 응답값을 입력받을 수 있다. 그리고, 상기 XOR 게이트는 해당 스캔 체인에 대한 과반수 값을 과반수 분석기(12)로부터 입력받아, 테스트 응답값과 과반수 값을 XOR 연산할 수 있다.
또한, 하나의 코어에 포함된 다수의 스캔 체인들에 대응하는 다수의 XOR 게이트의 출력값은 하나의 OR 게이트로 입력될 수 있다. 다시 말해, 상기 OR 게이트는 코어에 일대일 대응할 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 코어 1(111)의 스캔 체인 1(1111)로부터 테스트 응답값을 입력받는 XOR 게이트 1(1311)의 출력값과, 코어 1(111)의 스캔 체인 2(1112)로부터 테스트 응답값을 입력받는 XOR 게이트 2(1312)의 출력값은 OR 게이트 1(1313)로 입력될 수 있다. 마찬가지로, 코어 2(112) 및 코어 3(113)에 대해서도 다수의 XOR 게이트의 출력값이 하나의 OR 게이트로 입력될 수 있다. 상기 OR 게이트(1313, 1323, 1333)는 입력받은 XOR 게이트들의 출력값을 OR 연산하여 출력할 수 있다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 상기 판별부(13)는 상기 OR 게이트(1313, 1323, 1333)의 출력값을 저장하는 레지스터(R1, R2, R3)를 더 포함할 수 있다. 상기 멀티코어 장치(100)에 연결된 테스트 장치는 상기 레지스터(R1, R2, R3)에 저장된 값을 읽어들여 각각의 코어의 고장 여부를 개별적으로 진단할 수 있다.
도 7은 본 발명의 일 실시예에 따른 레지스터(R1, R2, R3)의 일 예를 나타내는 회로도이다.
도 7에 도시된 바와 같이, 상기 레지스터(R1, R2, R3)는 도 6에 도시된 각 코어에 대응하는 OR 게이트(1313, 1323, 1333)의 출력값(I1, I2, I3)을 입력받아 저장할 수 있다. 본 발명의 일 실시예에 따르면 각 레지스터는 D 플립플롭을 포함하여 구성될 수 있으나, 상기 레지스터의 구성은 이에 제한되지 않는다.
일 실시예에 따르면 각 레지스터는 D 플립플롭의 출력값을 피드백으로 입력받아 I1, I2, I3 와 OR 연산하는 OR 게이트를 더 포함할 수 있다. 그리고, 상기 D 플립플롭은 상기 OR 게이트의 출력값을 입력받을 수 있다. 그 결과, 하나의 코어에 대하여 한 번이라도 테스트 응답값과 과반수 값이 불일치하는 경우, 상기 레지스터는 1의 값을 지속적으로 저장하여 출력할 수 있다.
일 실시예에 따르면, 상기 레지스터(R1, R2, R3)는 체인으로 연결될 수 있으며, 상기 테스트 장치로 1 비트의 레지스터 값을 출력할 수 있다.
도 7에 도시된 본 발명의 일 실시예에 따른 레지스터의 구성은 일 예에 불과하며, 실시예에 따라 상기 레지스터는 각 코어의 테스트 응답값과 과반수 값을 비교한 비교 데이터를 저장하여 출력하기 위해 다양한 방법으로 설계될 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 멀티코어 장치의 블록도이다.
도 8에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 멀티코어 장치(200)는, 다수의 코어(111, 112, 113), 과반수 분석기(121, 122), 판별부(13), 제 1 조절부(1411, 1412, 1421, 1422), 제 2 조절부(1511, 1512, 1513, 1521, 1522, 1523), 및 제 3 조절부(1611, 1612, 1613, 1614, 1621, 1622)를 포함할 수 있다.
상기 다수의 코어(111, 112, 113), 상기 과반수 분석기(121, 122) 및 상기 판별부(13)는, 도 2에 도시된 본 발명의 일 실시예에 따른 멀티코어 장치(100)의 코어, 과반수 분석기 및 판별부와 동일할 수 있다.
상기 제 1 조절부(1411, 1412, 1421, 1422)는, 각각의 코어에 테스트 패턴값이 순차적으로 입력되도록 상기 테스트 패턴값의 인가 시간을 조절할 수 있다. 상기 제 2 조절부(1511, 1512, 1513, 1521, 1522, 1523)는, 상기 과반수 분석기(121, 122)에 테스트 응답값이 동시에 입력되도록 상기 테스트 응답값의 인가 시간을 조절할 수 있다. 상기 제 3 조절부(1611, 1612, 1613, 1614, 1621, 1622)는, 상기 판별부(13)에 테스트 응답값이 동시에 입력되도록 상기 테스트 응답값의 인가 시간을 조절할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 1 조절부(1411, 1412, 1421, 1422)는, 코어(111, 112, 113)의 입력단에 연결되는 버퍼를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 제 2 조절부(1511, 1512, 1513, 1521, 1522, 1523)는, 코어(111, 112, 113)의 출력단과 과반수 분석기(121, 122)의 입력단 사이에 연결되는 버퍼를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 제 3 조절부(1611, 1612, 1613, 1614, 1621, 1622)는, 코어(111, 112, 113)의 출력단과 판별부(13)의 입력단 사이에 연결되는 버퍼를 포함할 수 있다.
일 실시예에 따르면, 상기 버퍼는 D 플립플롭을 포함할 수 있으나 이에 제한되지는 않는다.
도 2에 도시된 멀티코어 장치(100)는 테스트 패턴값이 코어(111, 112, 113)에 동시에 입력되는 반면, 도 8에 도시된 멀티코어 장치(200)는 테스트 패턴값이 코어(111, 112, 113)에 순차적으로 입력되도록 구성된다.
예를 들어, 도 8에 도시된 실시예에 따르면, 테스트 패턴값 1 및 2는 코어 1(111)에 입력된 뒤, D 플립플롭(1411, 1421)에 의해 한 번의 쉬프트 클락(shift clock) 타이밍 이후에 코어 2(112)에 입력되고, 그 뒤 D 플립플롭(1412, 1422)에 의해 또 한 번의 쉬프트 클락 타이밍 이후에 코어 3(113)으로 입력될 수 있다.
그 결과, 동일한 테스트 패턴값에 대한 코어(111, 112, 113)의 테스트 응답값 역시 지연되어 출력되며, 상기 제 2 조절부(1511, 1512, 1513, 1521, 1522, 1523) 및 상기 제 3 조절부(1611, 1612, 1613, 1614, 1621, 1622)는 지연 출력된 테스트 응답값이 과반수 분석기(121, 122) 및 판별부(13)에 동시에 입력되도록 테스트 응답값의 인가 시간을 조절할 수 있다.
예를 들어, 도 8에 도시된 실시예에 따르면, 코어 1(111)의 스캔 체인 1(1111)로부터 출력된 테스트 응답값은 두 개의 D 플립플롭(1511, 1512)에 의해 과반수 분석기 1(121)로 입력되는 타이밍이 두 개의 클럭만큼 지연되며, 코어 2(112)의 스캔 체인 1(1121)로부터 출력된 테스트 응답값은 한 개의 D 플립플롭(1513)에 의해 과반수 분석기 1(121)로 입력되는 타이밍이 한 개의 클럭만큼 지연될 수 있다.
그 결과, 과반수 분석기 1(121)은 코어 3(113)의 스캔 체인 1(1131)로부터 테스트 응답값이 출력되는 타이밍에, 코어 1의 스캔 체인 1(1111) 및 코어 2의 스캔 체인 1(1121)로부터 테스트 응답값을 입력받을 수 있다. 마찬가지로, 과반수 분석기 2(122) 역시 D 플립플롭(1521, 1522, 1523)에 의해 코어 1의 스캔 체인 2(1112), 코어 2의 스캔 체인 2(1122) 및 코어 3의 스캔 체인 2(1132)로부터 테스트 응답값을 동시에 입력받을 수 있다.
나아가, 도 8에 도시된 바와 같이, 판별부(13)로 입력되는 테스트 응답값도 D 플립플롭(1611, 1612, 1613, 1614, 1621, 1622)에 의해 입력이 지연되어, 상기 코어(111, 112, 113)로부터 출력되는 테스트 응답값은 판별부(13)에 동시에 입력될 수 있다.
전술한 본 발명의 다른 실시예에 따른 멀티코어 장치(200)는, 코어(111, 112, 113)의 입력단과 출력단에 버퍼를 더 연결함으로써, 코어들의 검사 타이밍을 맞추기가 용이하며, 테스트 캡쳐 파워(Capture Power)를 분산시킬 수 있는 장점이 있다.
나아가, 후술하는 바와 같이, 카운터를 이용함으로써 과반수 분석기를 순차회로(sequential logic)로 구성하는 경우, 조합회로(combinational logic)에 비해 코어 수 증가에 따른 확장성(scalability)에서 유리한 효과를 얻을 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 멀티코어 장치의 블록도이다.
도 8에 도시된 멀티코어 장치(200)와 달리, 본 발명의 또 다른 실시예에 따른 멀티코어 장치(300)는 제 2 조절부가 카운터(1531, 1532)를 포함할 수 있다.
상기 카운터(1531, 1532)는, 테스트 패턴값이 처음으로 입력되는 코어(도 9에서 코어 1)부터 상기 테스트 패턴값이 마지막에서 두 번째로 입력되는 코어(도 9에서 코어 2)까지의 테스트 응답값을 입력받아 1의 개수를 카운팅할 수 있다.
예를 들어, 도 9에 도시된 실시예에 따르면, 카운터 1(1531)은 코어 1(111)의 스캔 체인 1(1111)로부터 출력된 테스트 응답값과 코어 2(112)의 스캔 체인 1(1121)로부터 출력된 테스트 응답값을 입력받아, 그 중 1의 개수를 카운팅하여 출력할 수 있다.
도 9에 도시된 실시예와 달리 멀티코어 장치(300)가 네 개의 코어를 포함하는 경우에는, 코어 3의 스캔 체인 1(1131)의 출력단과 과반수 분석기(123)의 입력단 사이에도 카운터가 연결될 수 있다. 상기 카운터는 코어 2의 스캔 체인 1(1121)의 출력단에 연결된 카운터 1(1531)의 출력값과 코어 3의 스캔 체인 1(1131)의 테스트 응답값을 입력받아, 1의 개수를 카운팅하여 출력할 수 있다.
이와 같이, 상기 카운터는 테스트 패턴값이 처음으로 입력되는 코어(예컨대, 도 9에서 코어 1)부터 테스트 패턴값이 마지막에서 두 번째로 입력되는 코어(예컨대, 도 9에서 코어 2)까지의 테스트 응답값 중 1의 개수를 카운팅하여 출력할 수 있다.
도 9에 도시된 실시예에 따르면, 테스트 패턴값이 처음으로 입력되는 코어(코어 1)의 출력단에는 D 플립플롭(1511, 1521)이 연결되었으나, 실시예에 따라 상기 테스트 패턴값이 처음으로 입력되는 코어에도 카운터가 연결될 수 있다.
또한, 도 9에 도시된 실시예에 따르면, 과반수 분석기(123, 124)는 카운터(1531, 1532)의 출력값과, 테스트 패턴값이 마지막으로 입력되는 코어(도 9에서 코어 3)의 테스트 응답값을 입력받을 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 과반수 분석기(123)를 나타내는 도면이다.
도 10을 참조하여 설명하면, 상기 과반수 분석기(123)는 입력 A1 내지 AM에서 카운터(1531)의 출력값을 입력받고, 입력 B에서 테스트 패턴값이 마지막으로 입력되는 코어(도 9에서 코어 3)의 테스트 응답값을 입력받을 수 있다. 여기서, M과 N은 M = log2N/2 + 1의 관계를 가질 수 있다. 따라서, 도 10에 도시된 과반수 분석기(123)는 도 3에 도시된 과반수 분석기(121)에 비해 입력단의 개수가 더 작아진다.
상기 과반수 분석기(123)는, 카운터(1531)의 출력값이 코어의 개수의 절반보다 크면 1을 출력하고, 코어의 개수의 절반보다 작으면 0을 출력하고, 코어의 개수의 절반과 같으면 상기 테스트 패턴값이 마지막으로 입력되는 코어(도 9에서 코어 3)의 테스트 응답값을 출력할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 과반수 분석기(123)의 동작을 예시적으로 설명하는 도면이다.
도 11에 도시된 실시예에 따르면, 상기 과반수 분석기(123)는, 입력 A1 내지 AM을 통해 입력된 카운터(1531)의 출력값이 코어의 개수의 절반 N/2과 같은지 비교하고, 같으면 입력 B를 통해 입력된 코어 3(113)의 테스트 응답값을 출력할 수 있다. 그리고 나서, 상기 과반수 분석기(123)는, 카운터(1531)의 출력값을 코어의 개수의 절반 N/2과 비교하여, 카운터의 출력값이 더 크면 1을 출력하고, 카운터의 출력값이 더 작으면 0을 출력할 수 있다.
그 결과, 상기 과반수 분석기(123)는 입력받은 테스트 응답값 중 1의 개수가 0의 개수보다 많으면 1을 출력하고, 적으면 0을 출력하고, 같으면 0을 출력할 수 있으나, 실시예에 따라 상기 과반수 분석기(123)는 테스트 응답값 중 1의 개수와 0의 개수가 같은 경우 1을 출력하도록 설계될 수도 있다.
상기 과반수 분석기의 동작은 전술한 실시예로 제한되지 않으며, 실시예에 따라 다양한 방식으로 동작하도록 설계될 수 있다.
전술한 과반수 분석기(12)가 출력한 과반수 값은 본 발명의 일 실시예에 따른 테스트 장치로 입력되어 코어의 고장 여부 진단에 사용될 수 있다.
도 12는 본 발명의 일 실시예에 따른 테스트 장치의 블록도이다.
도 12에 도시된 바와 같이, 상기 테스트 장치(400)는 테스트 패턴값 입력부(41), 과반수 값 수신부(42), 비교부(43) 및 진단부(44)를 포함할 수 있다. 상기 테스트 패턴값 입력부(41)는 다수의 코어에 테스트 패턴값을 입력할 수 있다. 상기 과반수 값 수신부(42)는 상기 테스트 패턴값에 응답하여 상기 다수의 코어로부터 출력된 테스트 응답값의 과반수 값을 입력받을 수 있다. 상기 비교부(43)는 상기 과반수 값을 상기 테스트 패턴값에 대응하는 기대값과 비교할 수 있다. 상기 진단부(44)는 상기 비교부(43)의 비교 결과에 따라 다수의 코어의 고장 여부를 진단할 수 있다.
본 발명의 일 실시예에 따르면, 상기 테스트 패턴값 입력부(41)는 다수의 코어에 동일한 테스트 패턴값을 입력할 수 있다. 예를 들어, 상기 테스트 패턴값 입력부(41)는, 도 1에 도시된 바와 같이 멀티코어 장치(100)에 포함된 다수의 코어(111, 112, 113)에 동일한 테스트 패턴값을 입력할 수 있다. 또한, 상기 테스트 패턴값 입력부(41)는 다수의 코어(111, 112, 113)에 테스트 패턴값을 동시에 입력할 수 있다.
본 발명의 일 실시예에 따르면, 상기 테스트 패턴값 입력부(41)는 각각의 코어에 포함된 적어도 하나의 스캔 체인에 테스트 패턴값을 입력할 수 있다. 이 실시예에 따르면, 상기 테스트 패턴값 입력부(41)는 다수의 코어에 포함된 동일한 스캔 체인에 동일한 테스트 패턴값을 입력할 수 있다.
예를 들어, 도 2에 도시된 멀티코어 장치(200)를 참조하여 설명하면, 상기 테스트 패턴값 입력부(41)는 다수의 코어(111, 112, 113)에 포함된 동일한 스캔 체인인 스캔 체인 1(1111, 1121, 1131)에 테스트 패턴값 1을 입력하고, 또 다른 동일한 스캔 체인인 스캔 체인 2(1112, 1122, 1132)에 테스트 패턴값 2를 입력할 수 있다.
상기 과반수 값 수신부(42)는 멀티코어 장치에 포함된 과반수 분석기(12)로부터 과반수 값을 입력받을 수 있다. 도 2에 도시된 실시예와 같이 하나의 코어에 다수의 스캔 체인이 포함된 경우에는 과반수 값도 스캔 체인마다 출력될 수 있다. 따라서, 상기 과반수 값 수신부(42)는 하나의 코어에 포함된 스캔 체인의 개수만큼 과반수 분석기(12)로부터 과반수 값을 입력받을 수 있다.
상기 비교부(43)는 과반수 값과 테스트 패턴값에 대응하는 기대값을 비교하여, 상기 과반수 값이 상기 기대값과 일치하는지 여부를 판별할 수 있다.
본 발명의 일 실시예에 따르면, 상기 테스트 장치(400)는 저장부(46)를 더 포함하여 전술한 테스트 패턴값 및 그에 대응하는 기대값을 저장할 수 있다. 실시예에 따라 상기 테스트 장치(400)는 테스트 패턴값과 기대값을 저장하는 대신, 상기 테스트 패턴값과 그에 대응하는 기대값을 생성한 후 상기 과반수 값과 비교할 수도 있다.
상기 진단부(44)는 과반수 값과 기대값을 비교한 결과를 기반으로 다수의 코어의 고장 여부를 진단할 수 있다.
본 발명의 일 실시예에 따르면, 상기 진단부(44)는 과반수 값이 기대값과 상이한 경우, 상기 다수의 코어를 고장으로 결정할 수 있다.
코어에 고장이 발생하지 않은 경우 소정의 테스트 패턴값이 입력되면 기대값과 동일한 테스트 응답값이 출력될 것으로 예상할 수 있다. 따라서, 기대값과 다른 테스트 응답값을 출력한 코어는 고장 코어로 판단할 수 있으며, 멀티코어 장치에 포함된 다수의 코어 중 절반 이상이 고장인 경우에는 해당 칩은 불량으로 간주하여 폐기할 수 있다. 이에 따라, 다수의 코어 중 과반수가 기대값과 다른 테스트 응답값을 출력한 경우, 상기 다수의 코어는 고장으로 결정될 수 있다.
본 발명의 일 실시예에 따르면, 상기 테스트 장치(400)는 각각의 코어로부터 출력된 테스트 응답값을 과반수 값과 비교한 비교 데이터를 수신하는 비교 데이터 수신부(45)를 더 포함할 수 있다.
상기 비교 데이터 수신부(45)는 멀티코어 장치에 포함된 판별부(13)로부터 비교 데이터를 수신할 수 있다. 예를 들어, 상기 비교 데이터 수신부(45)는 판별부(13)에 포함된 레지스터(R1, R2, R3)로부터 읽어온 레지스터 값을 수신할 수 있다.
본 발명의 일 실시예에 따르면, 상기 진단부(44)는 과반수 값이 기대값과 일치하는 경우, 상기 비교 데이터를 기반으로 각 코어의 고장 여부를 개별 진단할 수 있다. 일 실시예에 따르면, 상기 진단부(44)는 과반수 값과 동일한 테스트 응답값을 출력한 코어를 정상으로 결정하고, 과반수 값과 상이한 테스트 응답값을 출력한 코어를 고장으로 결정할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 진단부(44)는 과반수 값과 상이한 테스트 응답값을 출력한 코어의 개수가, 과반수 값과 동일한 테스트 응답값을 출력한 코어의 개수와 같은 경우, 상기 다수의 코어를 고장으로 결정할 수 있다.
전술한 과반수 분석기(12)의 일 실시예에 따르면, 상기 과반수 분석기(12)는 입력받은 테스트 응답값 중 0과 1의 개수가 같은 경우 0을 출력하므로, 해당 테스트 패턴값에 대한 기대값이 0인 경우에는 다수의 코어가 고장으로 결정되지 않을 수 있다. 따라서, 상기 진단부(44)는 개별 코어 진단 시 다수의 코어의 절반이 고장인 경우를 확인하여 해당 칩을 고장으로 결정할 수 있다.
도 13은 본 발명의 일 실시예에 따른 고장 진단 방법을 설명하는 도면이다.
도 13에 도시된 바와 같이, 상기 고장 진단 방법(500)은, 다수의 코어로 테스트 패턴값을 입력하는 단계(S51), 상기 테스트 패턴값에 응답하여 코어로부터 출력된 테스트 응답값의 과반수 값을 획득하는 단계(S52), 상기 과반수 값을 상기 테스트 패턴값에 대응하는 기대값과 비교하는 단계(S53), 및 비교 결과에 따라 다수의 코어의 고장 여부를 진단하는 단계를 포함할 수 있다.
상기 고장 진단 방법(500)은 전술한 본 발명의 일 실시예에 따른 테스트 장치(400)에 의해 수행될 수 있다.
본 발명의 일 실시예에 따르면, 상기 진단하는 단계는, 과반수 값이 기대값과 상이한 경우((S53)에서 아니오), 상기 다수의 코어를 고장으로 결정하는 단계(S55)를 포함할 수 있다. 상기 과반수 값이 기대값과 상이하다면, 검사 대상 칩에 포함된 다수의 코어 중 과반수가 고장인 것으로 간주할 수 있으므로, 이 경우 해당 칩을 불량으로 결정할 수 있다.
본 발명의 일 실시예에 따르면, 상기 고장 진단 방법(500)은 검사 대상 칩으로 다수의 테스트 패턴값을 입력하여 고장 여부를 진단할 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 상기 고장 진단 방법(500)은 하나의 테스트 패턴값을 입력하여 과반수 값을 획득하고, 상기 과반수 값을 해당 테스트 패턴값에 대한 기대값과 비교하여 고장을 진단하는 과정을 다수의 테스트 패턴값에 대하여 반복 수행할 수 있다(S54).
이 실시예에서, 상기 진단하는 단계는 임의의 테스트 패턴값을 입력하여 얻은 과반수 값이 기대값과 상이한 경우, 해당 칩을 고장으로 결정하고 고장 진단을 중단할 수 있다. 반면, 다수의 테스트 패턴값 모두에 대하여 과반수 값과 기대값이 일치하는 경우, 상기 진단하는 단계는 각 코어의 고장 여부를 개별 진단하는 단계(S56)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 고장 진단 방법(500)은 각 코어로부터 출력된 테스트 응답값을 과반수 값과 비교한 비교 데이터를 획득하는 단계를 더 포함할 수 있다. 후술되는 개별 진단 과정은 상기 비교 데이터를 기반으로 수행될 수 있다.
도 14는 본 발명의 일 실시예에 따른 코어 개별 진단 과정을 설명하는 도면이다.
일 실시예에 따르면, 상기 개별 진단하는 단계(S56)는, 과반수 값과 동일한 테스트 응답값을 출력한 코어를 정상으로 결정하는 단계(S563), 및 과반수 값과 상이한 테스트 응답값을 출력한 코어를 고장으로 결정하는 단계(S564)를 포함할 수 있다.
예를 들어, 테스트 장치(400)가 판별부(13)에 포함된 레지스터(R1, R2, R3)로부터, 각 코어에서 출력된 테스트 응답값을 과반수 값과 비교한 비교 데이터를 읽어오는 경우, 상기 테스트 장치(400)는 1이 저장된 레지스터에 대응하는 코어를 고장으로 결정하고, 0이 저장된 레지스터에 대응하는 코어를 정상으로 결정할 수 있다.
또한, 일 실시예에 따르면, 상기 개별 진단하는 단계(S56)는, 과반수 값과 상이한 테스트 응답값을 출력한 코어의 개수가, 과반수 값과 동일한 테스트 응답값을 출력한 코어의 개수보다 많거나 같은 경우, 상기 다수의 코어를 고장으로 결정하는 단계를 더 포함할 수 있다.
예를 들어, 상기 테스트 장치(400)는 상기 비교 데이터를 기반으로 1이 저장된 레지스터의 개수가 0이 저장된 레지스터의 개수보다 많거나 같은 경우, 해당 칩을 고장으로 결정할 수 있다.
전술한 본 발명의 일 실시예에 따른 고장 진단 방법은, 컴퓨터에서 실행되기 위한 프로그램으로 제작되어 컴퓨터가 읽을 수 있는 기록매체에 저장될 수 있다. 상기 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 저장장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있다.
이상, 테스트 패턴값에 대하여 다수의 코어가 출력한 테스트 응답값의 과반수에 해당하는 값을 이용하여 상기 다수의 코어의 고장을 진단하는 본 발명의 일 실시예가 설명되었다. 본 발명의 일 실시예에 따르면, 코어의 수가 늘어나더라도 하나의 코어를 검사하기 위해 요구되는 테스트 핀 및 테스트 시간으로 멀티코어 장치를 검사할 수 있는 효과를 거둘 수 있다.
100, 200, 300: 멀티코어 장치
111, 112, 113: 코어
12: 과반수 분석기
13: 판별부
400: 테스트 장치

Claims (38)

  1. 테스트 패턴값을 입력받아 테스트 응답값을 출력하는 다수의 코어;
    상기 테스트 응답값을 분석하여, 멀티코어 장치의 고장 진단에 사용하기 위해 상기 테스트 응답값의 과반수에 해당하는 값을 출력하는 과반수 분석기; 및
    개별 코어의 고장 진단에 사용하기 위해 각각의 코어로부터 출력된 테스트 응답값을 상기 과반수에 해당하는 값과 비교하여, 상기 다수의 코어 중에서 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력하는 코어를 판별하는 판별부;
    를 포함하는 멀티코어 장치.
  2. 제 1 항에 있어서,
    상기 다수의 코어는 동일한 회로구조를 갖는 멀티코어 장치.
  3. 제 1 항에 있어서,
    상기 다수의 코어는 동일한 테스트 패턴값을 입력받는 멀티코어 장치.
  4. 제 1 항에 있어서,
    상기 다수의 코어는 상기 테스트 패턴값을 동시에 입력받는 멀티코어 장치.
  5. 제 1 항에 있어서,
    상기 다수의 코어 각각은 적어도 하나의 스캔 체인(scan chain)을 포함하는 멀티코어 장치.
  6. 제 5 항에 있어서,
    상기 과반수 분석기는, 상기 다수의 코어에 포함된 동일한 스캔 체인들이 출력하는 테스트 응답값을 입력받는 멀티코어 장치.
  7. 제 1 항에 있어서,
    상기 과반수 분석기는:
    상기 테스트 응답값을 가산하는 가산기; 및
    가산된 값을 코어의 개수의 절반과 비교하는 비교기;
    를 포함하는 멀티코어 장치.
  8. 제 7 항에 있어서,
    상기 비교기는:
    상기 가산된 값이 상기 코어의 개수의 절반보다 크면, 1을 출력하고,
    상기 가산된 값이 상기 코어의 개수의 절반보다 작으면, 0을 출력하는 멀티코어 장치.
  9. 제 8 항에 있어서,
    상기 비교기는:
    상기 가산된 값이 상기 코어의 개수의 절반과 같으면, 1과 0 중 어느 하나를 출력하는 멀티코어 장치.
  10. 제 1 항에 있어서,
    상기 과반수 분석기는, 상기 과반수에 해당하는 값을 상기 멀티코어 장치에 연결된 테스트 장치로 출력하는 멀티코어 장치.
  11. 제 1 항에 있어서,
    상기 판별부는:
    상기 테스트 응답값과 상기 과반수에 해당하는 값을 XOR 연산하는 XOR 게이트를 포함하는 멀티코어 장치.
  12. 제 11 항에 있어서,
    상기 판별부는:
    상기 XOR 게이트의 출력값을 저장하는 레지스터를 더 포함하는 멀티코어 장치.
  13. 제 5 항에 있어서,
    각각의 코어가 다수의 스캔 체인을 포함하는 경우,
    상기 판별부는:
    각각의 스캔 체인으로부터 출력된 테스트 응답값과 해당 스캔 체인에 대한 과반수에 해당하는 값을 XOR 연산하는 다수의 XOR 게이트; 및
    상기 다수의 XOR 게이트의 출력값을 OR 연산하는 OR 게이트;
    를 포함하는 멀티코어 장치.
  14. 제 13 항에 있어서,
    상기 판별부는:
    상기 OR 게이트의 출력값을 저장하는 레지스터를 더 포함하는 멀티코어 장치.
  15. 제 1 항에 있어서,
    각각의 코어에 상기 테스트 패턴값이 순차적으로 입력되도록 상기 테스트 패턴값의 인가 시간을 조절하는 제 1 조절부;
    상기 과반수 분석기에 상기 테스트 응답값이 동시에 입력되도록 상기 테스트 응답값의 인가 시간을 조절하는 제 2 조절부; 및
    상기 판별부에 상기 테스트 응답값이 동시에 입력되도록 상기 테스트 응답값의 인가 시간을 조절하는 제 3 조절부;
    를 더 포함하는 멀티코어 장치.
  16. 제 15 항에 있어서,
    상기 제 1 조절부는, 코어의 입력단에 연결되는 버퍼를 포함하는 멀티코어 장치.
  17. 제 15 항에 있어서,
    상기 제 2 조절부는, 코어의 출력단과 상기 과반수 분석기의 입력단 사이에 연결되는 버퍼를 포함하는 멀티코어 장치.
  18. 제 15 항에 있어서,
    상기 제 3 조절부는, 코어의 출력단과 상기 판별부의 입력단 사이에 연결되는 버퍼를 포함하는 멀티코어 장치.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 버퍼는 D 플립플롭을 포함하는 멀티코어 장치.
  20. 제 15 항에 있어서,
    상기 제 2 조절부는, 상기 테스트 패턴값이 처음으로 입력되는 코어부터 상기 테스트 패턴값이 마지막에서 두 번째로 입력되는 코어까지의 테스트 응답값 중 1의 개수를 카운팅하는 카운터를 포함하는 멀티코어 장치.
  21. 제 20 항에 있어서,
    상기 과반수 분석기는:
    상기 테스트 패턴값이 마지막으로 입력되는 코어의 테스트 응답값과, 상기 카운터의 출력값을 입력받는 멀티코어 장치.
  22. 제 21 항에 있어서,
    상기 과반수 분석기는:
    상기 카운터의 출력값이 코어의 개수의 절반보다 크면, 1을 출력하고,
    상기 카운터의 출력값이 코어의 개수의 절반보다 작으면, 0을 출력하고,
    상기 카운터의 출력값이 코어의 개수의 절반과 같으면, 상기 테스트 패턴값이 마지막으로 입력되는 코어의 테스트 응답값을 출력하는 멀티코어 장치.
  23. 다수의 코어에 테스트 패턴값을 입력하는 테스트 패턴값 입력부;
    상기 테스트 패턴값에 응답하여 상기 다수의 코어로부터 출력된 테스트 응답값의 과반수에 해당하는 값을 입력받는 과반수 값 수신부;
    각각의 코어로부터 출력된 테스트 응답값을 상기 과반수에 해당하는 값과 비교한 비교 데이터를 수신하는 비교 데이터 수신부;
    상기 과반수에 해당하는 값을 상기 테스트 패턴값에 대응하는 기대값과 비교하는 비교부; 및
    상기 비교부의 비교 결과에 따라 상기 다수의 코어의 고장 여부를 진단하며, 상기 과반수에 해당하는 값이 상기 기대값과 상이한 경우, 상기 다수의 코어를 고장으로 결정하고, 상기 과반수에 해당하는 값이 상기 기대값과 일치하는 경우, 상기 비교 데이터를 기반으로 각각의 코어의 고장 여부를 개별 진단하되, 상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어를 정상으로 결정하고, 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어를 고장으로 결정하는 진단부;
    를 포함하는 테스트 장치.
  24. 제 23 항에 있어서,
    상기 테스트 패턴값 입력부는, 상기 다수의 코어에 동일한 테스트 패턴값을 입력하는 테스트 장치.
  25. 제 23 항에 있어서,
    상기 테스트 패턴값 입력부는, 상기 다수의 코어에 상기 테스트 패턴값을 동시에 입력하는 테스트 장치.
  26. 제 23 항에 있어서,
    상기 비교부는, 상기 과반수에 해당하는 값이 상기 기대값과 일치하는지 여부를 알리는 신호를 출력하는 테스트 장치.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 제 23 항에 있어서,
    상기 진단부는:
    상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어의 개수와, 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어의 개수가 동일한 경우, 상기 다수의 코어를 고장으로 결정하는 테스트 장치.
  32. 테스트 패턴값 입력부, 과반수 값 수신부, 비교 데이터 수신부, 비교부 및 진단부를 포함하는 테스트 장치가 멀티코어 장치의 고장을 진단하는 방법에 있어서,
    상기 테스트 패턴값 입력부가 다수의 코어로 테스트 패턴값을 입력하는 단계;
    상기 과반수 값 수신부가 상기 테스트 패턴값에 응답하여 출력된 테스트 응답값의 과반수에 해당하는 값을 획득하는 단계;
    상기 비교 데이터 수신부가 각각의 코어로부터 출력된 테스트 응답값을 상기 과반수에 해당하는 값과 비교한 비교 데이터를 획득하는 단계;
    상기 비교부가 상기 과반수에 해당하는 값을 상기 테스트 패턴값에 대응하는 기대값과 비교하는 단계; 및
    상기 진단부가 비교 결과에 따라 상기 다수의 코어의 고장 여부를 진단하는 단계를 포함하며,
    상기 진단하는 단계는:
    상기 과반수에 해당하는 값이 상기 기대값과 상이한 경우, 상기 다수의 코어를 고장으로 결정하는 단계; 및
    상기 과반수에 해당하는 값이 상기 기대값과 일치하는 경우, 상기 비교 데이터를 기반으로 각각의 코어의 고장 여부를 개별 진단하는 단계를 포함하며,
    상기 개별 진단하는 단계는:
    상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어를 정상으로 결정하는 단계; 및
    상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어를 고장으로 결정하는 단계를 포함하는 고장 진단 방법.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 제 32 항에 있어서,
    상기 개별 진단하는 단계는:
    상기 과반수에 해당하는 값과 동일한 테스트 응답값을 출력한 코어의 개수와, 상기 과반수에 해당하는 값과 상이한 테스트 응답값을 출력한 코어의 개수가 동일한 경우, 상기 다수의 코어를 고장으로 결정하는 단계를 더 포함하는 고장 진단 방법.
  38. 컴퓨터로 읽을 수 있는 기록매체에 있어서,
    제 32 항 또는 제 37 항에 따른 고장 진단 방법을 실행하는 프로그램이 기록된 기록매체.
KR1020130006036A 2013-01-18 2013-01-18 멀티코어 장치, 테스트 장치 및 고장 진단 방법 KR101457557B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130006036A KR101457557B1 (ko) 2013-01-18 2013-01-18 멀티코어 장치, 테스트 장치 및 고장 진단 방법
US14/158,170 US9672128B2 (en) 2013-01-18 2014-01-17 Multi-core device, test device, and method of diagnosing failure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130006036A KR101457557B1 (ko) 2013-01-18 2013-01-18 멀티코어 장치, 테스트 장치 및 고장 진단 방법

Publications (2)

Publication Number Publication Date
KR20140093521A KR20140093521A (ko) 2014-07-28
KR101457557B1 true KR101457557B1 (ko) 2014-11-04

Family

ID=51208734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006036A KR101457557B1 (ko) 2013-01-18 2013-01-18 멀티코어 장치, 테스트 장치 및 고장 진단 방법

Country Status (2)

Country Link
US (1) US9672128B2 (ko)
KR (1) KR101457557B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10430301B2 (en) 2016-03-14 2019-10-01 Electronics And Telecommunications Research Institute Processor system and fault detection method thereof
US10613144B2 (en) 2018-02-12 2020-04-07 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5900061B2 (ja) * 2012-03-19 2016-04-06 富士通株式会社 試験方法、試験装置及びプログラム
US9582388B2 (en) * 2014-10-03 2017-02-28 Globalfoundries Inc. Dynamic multi-purpose external access points connected to core interfaces within a system on chip (SOC)
US10452446B1 (en) * 2017-06-07 2019-10-22 Rockwell Collins, Inc. High integrity multi-core processing
JP7150676B2 (ja) * 2019-09-02 2022-10-11 株式会社東芝 半導体集積回路及びそのテスト方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004518222A (ja) * 2000-07-27 2004-06-17 ロジックヴィジョン インコーポレイテッド 階層的設計及びテストの方法及びシステム、この方法を実施するプログラム製品、並びに、この方法によって製造される集積回路
JP2010126012A (ja) * 2008-11-28 2010-06-10 Hitachi Automotive Systems Ltd 車両制御用マルチコアシステムまたは内燃機関の制御装置
JP2010218277A (ja) * 2009-03-17 2010-09-30 Toyota Motor Corp 故障診断システム、電子制御ユニット、故障診断方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484330A (en) * 1982-03-08 1984-11-20 At&T Bell Laboratories Majority vote circuit
SE466475B (sv) * 1990-07-10 1992-02-17 Ericsson Telefon Ab L M Saett och anordning foer oevervakning och testning vid en flerplansenhet i en digital tidsvaeljare
KR930012136B1 (ko) 1990-12-26 1993-12-24 재단법인 한국전자통신연구소 다중처리기 시스템의 고장진단방법
US6408402B1 (en) * 1994-03-22 2002-06-18 Hyperchip Inc. Efficient direct replacement cell fault tolerant architecture
US5825889A (en) * 1996-10-15 1998-10-20 Ericsson Inc. Use of duplex cipher algorithms for satellite channels with delay
DE10345977B4 (de) * 2003-10-02 2013-07-11 Qimonda Ag Verfahren zum Testen von zu testenden Schaltungseinheiten mittels Mehrheitsentscheidungen und Testvorrichtung zur Durchführung des Verfahrens
US7685487B1 (en) 2005-03-22 2010-03-23 Advanced Micro Devices, Inc. Simultaneous core testing in multi-core integrated circuits
EP2088442B1 (en) * 2006-11-10 2013-01-09 NEC Corporation Parallel test circuit and method and semiconductor device
DE102006059158B4 (de) 2006-12-14 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Integrierter Schaltkreischip mit zumindest zwei Schaltungskernen und zugehöriges Verfahren zum Testen
US8214703B2 (en) 2009-03-10 2012-07-03 Oracle America, Inc. Testing multi-core processors
US8855100B2 (en) * 2009-06-16 2014-10-07 Qualcomm Incorporated System and method for supporting higher-layer protocol messaging in an in-band modem
WO2011097254A1 (en) * 2010-02-02 2011-08-11 Kaleidescape, Inc. Automatically bookmarking digital content
US8856602B2 (en) * 2011-12-20 2014-10-07 International Business Machines Corporation Multi-core processor with internal voting-based built in self test (BIST)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004518222A (ja) * 2000-07-27 2004-06-17 ロジックヴィジョン インコーポレイテッド 階層的設計及びテストの方法及びシステム、この方法を実施するプログラム製品、並びに、この方法によって製造される集積回路
JP2010126012A (ja) * 2008-11-28 2010-06-10 Hitachi Automotive Systems Ltd 車両制御用マルチコアシステムまたは内燃機関の制御装置
JP2010218277A (ja) * 2009-03-17 2010-09-30 Toyota Motor Corp 故障診断システム、電子制御ユニット、故障診断方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10430301B2 (en) 2016-03-14 2019-10-01 Electronics And Telecommunications Research Institute Processor system and fault detection method thereof
US10613144B2 (en) 2018-02-12 2020-04-07 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20140093521A (ko) 2014-07-28
US9672128B2 (en) 2017-06-06
US20140208165A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
KR101457557B1 (ko) 멀티코어 장치, 테스트 장치 및 고장 진단 방법
JP5268656B2 (ja) マルチステージ・テスト応答コンパクタ
US8010856B2 (en) Methods for analyzing scan chains, and for determining numbers or locations of hold time faults in scan chains
US8086923B2 (en) Accurately identifying failing scan bits in compression environments
US8769360B2 (en) Dynamic detection and identification of the functional state of multi-processor cores
US11073556B2 (en) Low pin count reversible scan architecture
US11156661B2 (en) Reversible multi-bit scan cell-based scan chains for improving chain diagnostic resolution
WO2008106231A1 (en) Estimating position of stuck-at defect in scan chain of device under test
US20170269150A1 (en) Circuit for testing and analyzing tsv and method of testing the same
US10345375B2 (en) Test method and test apparatus for testing a plurality of blocks in a circuit
US8839063B2 (en) Circuits and methods for dynamic allocation of scan test resources
US10520550B2 (en) Reconfigurable scan network defect diagnosis
US8127186B2 (en) Methods and apparatus for estimating a position of a stuck-at defect in a scan chain of a device under test
US9599673B2 (en) Structural testing of integrated circuits
US9336105B2 (en) Evaluation of multiple input signature register results
US11408938B2 (en) Bidirectional scan cells for single-path reversible scan chains
US20200327268A1 (en) Scan Cell Architecture For Improving Test Coverage And Reducing Test Application Time
US9274171B1 (en) Customer-transparent logic redundancy for improved yield
JPH06201801A (ja) Ｂｉｓｔ回路に用いるための改良されたデータ分析器および分析方法
Yang et al. Enhancing silicon debug via periodic monitoring
CN106680688B (zh) 利用并行扫描测试数据输入和输出测试多核集成电路
US12025661B1 (en) Power-sensitive scan-chain testing
US7200778B2 (en) System and method for verifying HDL events for observability
TW201917401A (zh) 積體電路測試裝置
JP3465257B2 (ja) Ｉｃテスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 6