JP6310206B2 - 並列コンピューティング環境でソフトウェアを開発するための方法 - Google Patents
並列コンピューティング環境でソフトウェアを開発するための方法 Download PDFInfo
- Publication number
- JP6310206B2 JP6310206B2 JP2013161940A JP2013161940A JP6310206B2 JP 6310206 B2 JP6310206 B2 JP 6310206B2 JP 2013161940 A JP2013161940 A JP 2013161940A JP 2013161940 A JP2013161940 A JP 2013161940A JP 6310206 B2 JP6310206 B2 JP 6310206B2
- Authority
- JP
- Japan
- Prior art keywords
- software
- implementation
- parallel
- sequential
- developing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/10—Requirements analysis; Specification techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/20—Software design
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
12 命令プール
14 処理装置
16 データプール
20 並列処理コンピュータアーキテクチャ
22 命令プール
24 処理装置
26 データプール
30 ウォータフォール方法
32 要求段階
34 設計段階
36 実装段階
38 検証段階
40 保守段階
100 モデル
110 要求段階
112 設計段階
114 順次実装段階
116 順次検証段階
118 並列処理段階
120 CPUコードに対する並列コード検証段階、順次実装に対する並列検証
122 保守段階
200 工程
210 信頼度テスティング
212 単体テスティング
214 コーナテスティング
216 エッジテスティング
218 順次実装、結果を順次実装テスティング結果と比較する
Claims (9)
- 並列コンピューティング環境でソフトウェアを開発するための方法であって、
前記ソフトウェアの順次実装を順次処理環境で開発するステップ、
順次処理アーキテクチャを使用するステップと、
前記ソフトウェアの前記順次実装が所期のように作動することを検証するステップ、
前記ソフトウェアの前記順次実装の完了に続き、並列次処理アーキテクチャを使用して、並列実装を並列処理環境で開発するステップと、
前記ソフトウェアの前記順次実装が所期のように作動することを検証するステップに続いて、前記ソフトウェアの前記並列実装のテストを含む結果を検証するステップと、
前記ソフトウェアの前記順次実装および前記ソフトウェアの前記並列実装の両方を実行可能に保守するステップと、
を含み、
前記順次実装と前記並列実装は、前記順次処理アーキテクチャと前記並列処理アーキテクチャのそれぞれを採用した処理環境でコンピュータコードを開発することを含み、
前記ソフトウェアの前記順次実装と、前記ソフトウェアの前記並列実装とは、前記異なるハードウェアアーキテクチャの対応するひとつにそれぞれ設計されている、
ソフトウェアを開発するための方法。 - 前記並列処理環境が少なくとも1つの中央処理装置(CPU)と少なくとも1つのグラフィック処理装置(GPU)を備え、
前記順次処理環境がシングルコア中央処理装置(CPU)を備える、請求項1に記載のソフトウェアを開発するための方法。 - 前記ソフトウェアに対する要求を決定するステップ、および、
前記ソフトウェアに対する設計を決定するステップ
をさらに含み、
これらのステップが、前記ソフトウェアを前記順次処理環境で開発する前記ステップより前に遂行される、
請求項1または2に記載のソフトウェアを開発するための方法。 - 前記ソフトウェアの前記順次実装の並列実装を並列処理環境で開発する前記ステップが、前記ソフトウェアの前記順次実装が所期のように作動することを検証する前記ステップと全体的に同時期に遂行される、請求項1乃至3のいずれかに記載のソフトウェアを開発するための方法。
- 前記並列処理環境が少なくとも1つのグラフィック処理装置(GPU)を備え、
前記順次処理環境が少なくとも1つの中央処理装置(CPU)を備える、
請求項1乃至4のいずれかに記載のソフトウェアを開発するための方法。 - 前記並列処理環境が少なくとも1つのマルチコアプロセッサを備え、
前記順次処理環境が少なくとも1つの中央処理装置(CPU)を備える、
請求項1乃至5のいずれかに記載のソフトウェアを開発するための方法。 - 前記ソフトウェアの前記並列実装のテストを含む前記結果を検証する前記ステップが、
(a)前記ソフトウェアの前記並列実装の前記結果に信頼度テスティングを遂行し、前記結果を前記順次実装の前記結果と比較するステップ、
(b)前記ソフトウェアの前記並列実装の前記結果に少なくとも1つの単体テストを遂行し、前記結果を前記順次実装の前記結果と比較するステップ、
(c)前記ソフトウェアの前記並列実装の前記結果に少なくとも1つのコーナテストを遂行し、前記結果を前記順次実装の前記結果と比較するステップ、および、
(d)前記ソフトウェアの前記並列実装の前記結果に少なくとも1つのエッジテストを遂行し、前記結果を前記順次実装の前記結果と比較するステップ
のうちの少なくとも1つを含む、
請求項1乃至6のいずれかに記載のソフトウェアを開発するための方法。 - 前記ソフトウェアのランタイム状態が並列処理をサポート可能であるかどうかを検出するステップをさらに含む、請求項1乃至7のいずれかに記載のソフトウェアを開発するための方法。
- 前記ソフトウェアのランタイム状態が並列処理をサポート可能であるかどうかを検出する前記ステップからの信号に基づいて、前記ソフトウェアを並列処理モードで走らせるステップをさらに含む、請求項8に記載のソフトウェアを開発するための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/588,485 US9015673B2 (en) | 2012-08-17 | 2012-08-17 | Method for developing software in a parallel computing environment |
US13/588,485 | 2012-08-17 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014038613A JP2014038613A (ja) | 2014-02-27 |
JP2014038613A5 JP2014038613A5 (ja) | 2016-09-23 |
JP6310206B2 true JP6310206B2 (ja) | 2018-04-11 |
Family
ID=48986011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013161940A Expired - Fee Related JP6310206B2 (ja) | 2012-08-17 | 2013-08-05 | 並列コンピューティング環境でソフトウェアを開発するための方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9015673B2 (ja) |
EP (1) | EP2698709A1 (ja) |
JP (1) | JP6310206B2 (ja) |
CN (1) | CN103593179B (ja) |
BR (1) | BR102013019517A2 (ja) |
CA (1) | CA2822676A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9015673B2 (en) * | 2012-08-17 | 2015-04-21 | Ge Aviation Systems, Llc | Method for developing software in a parallel computing environment |
US10055263B2 (en) | 2016-04-01 | 2018-08-21 | Ebay Inc. | Optimization of parallel processing using waterfall representations |
CN112269570B (zh) * | 2020-11-13 | 2024-05-14 | 北京百度网讯科技有限公司 | 安全代码开发方法及设备、计算设备和介质 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4050339B2 (ja) * | 1994-04-28 | 2008-02-20 | 株式会社東芝 | 並行プログラム作成支援装置及び並行プログラム作成方法並びに並行プログラム実行装置 |
US5860009A (en) * | 1994-04-28 | 1999-01-12 | Kabushiki Kaisha Toshiba | Programming method for concurrent programs and program supporting apparatus thereof |
US7174536B1 (en) * | 2001-02-12 | 2007-02-06 | Iowa State University Research Foundation, Inc. | Integrated interactive software visualization environment |
US7089534B2 (en) * | 2002-05-01 | 2006-08-08 | International Business Machines Corporation | Model based test generation for validation of parallel and concurrent software |
US7159211B2 (en) * | 2002-08-29 | 2007-01-02 | Indian Institute Of Information Technology | Method for executing a sequential program in parallel with automatic fault tolerance |
CN1310150C (zh) * | 2002-11-21 | 2007-04-11 | 中兴通讯股份有限公司 | 一种嵌入式软件测试方法 |
US7797691B2 (en) * | 2004-01-09 | 2010-09-14 | Imec | System and method for automatic parallelization of sequential code |
US7926046B2 (en) * | 2005-12-13 | 2011-04-12 | Soorgoli Ashok Halambi | Compiler method for extracting and accelerator template program |
US8060879B2 (en) * | 2006-05-30 | 2011-11-15 | Oracle America, Inc. | Predictive log synchronization |
US8132153B2 (en) | 2007-05-09 | 2012-03-06 | Wipro Limited | Quality management framework for a software lifecycle |
US8234621B2 (en) * | 2008-03-12 | 2012-07-31 | Siemens Aktiengesellschaft | Rule based instantiation of software- and system development processes |
FR2931269A1 (fr) * | 2008-05-16 | 2009-11-20 | Ateji Soc Par Actions Simplifi | Procede et systeme de developpement de programmes paralleles |
EP2361408A4 (en) * | 2008-12-01 | 2012-05-23 | Kpit Cummins Infosystems Ltd | METHOD AND SYSTEM FOR PARALLELIZING SEQUENCEL COMPUTER PROGRAM CODES |
US8413122B2 (en) * | 2009-02-12 | 2013-04-02 | International Business Machines Corporation | System and method for demonstrating the correctness of an execution trace in concurrent processing environments |
JP5504879B2 (ja) * | 2009-12-25 | 2014-05-28 | 富士通株式会社 | マルチスレッド処理方法及びマルチスレッド処理装置 |
CN101963918B (zh) * | 2010-10-26 | 2013-05-01 | 上海交通大学 | 实现cpu/gpu异构平台的虚拟执行环境的方法 |
CN102456175A (zh) * | 2010-10-26 | 2012-05-16 | 镇江精英软件科技有限公司 | 一种软件开发过程管理方法 |
US9069893B2 (en) * | 2011-03-23 | 2015-06-30 | International Business Machines Corporation | Automatic verification of determinism for parallel programs |
US8533676B2 (en) * | 2011-12-29 | 2013-09-10 | Unisys Corporation | Single development test environment |
US8745585B2 (en) * | 2011-12-29 | 2014-06-03 | Unisys Corporation | Meta-data for single development test environment |
US20130174124A1 (en) * | 2011-12-29 | 2013-07-04 | Christina Watters | Version numbering in single development and test environment |
CN102508704A (zh) * | 2011-11-10 | 2012-06-20 | 上海市共进通信技术有限公司 | 计算机软件***中实现任务分解和并行处理控制的方法 |
US9465632B2 (en) * | 2012-02-04 | 2016-10-11 | Global Supercomputing Corporation | Parallel hardware hypervisor for virtualizing application-specific supercomputers |
US9015673B2 (en) * | 2012-08-17 | 2015-04-21 | Ge Aviation Systems, Llc | Method for developing software in a parallel computing environment |
WO2014058854A1 (en) * | 2012-10-09 | 2014-04-17 | Securboration, Inc. | Systems and methods for automatically parallelizing sequential code |
-
2012
- 2012-08-17 US US13/588,485 patent/US9015673B2/en active Active
-
2013
- 2013-07-31 BR BRBR102013019517-0A patent/BR102013019517A2/pt not_active Application Discontinuation
- 2013-08-01 CA CA2822676A patent/CA2822676A1/en not_active Abandoned
- 2013-08-05 JP JP2013161940A patent/JP6310206B2/ja not_active Expired - Fee Related
- 2013-08-14 EP EP20130180446 patent/EP2698709A1/en not_active Withdrawn
- 2013-08-16 CN CN201310357753.3A patent/CN103593179B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140053137A1 (en) | 2014-02-20 |
CN103593179B (zh) | 2019-03-01 |
EP2698709A1 (en) | 2014-02-19 |
JP2014038613A (ja) | 2014-02-27 |
BR102013019517A2 (pt) | 2015-01-13 |
CA2822676A1 (en) | 2014-02-17 |
US9015673B2 (en) | 2015-04-21 |
CN103593179A (zh) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Dixit et al. | Silent data corruptions at scale | |
JP5988444B2 (ja) | 最適化したバイナリー・モジュールをテストする方法、並びに、当該最適化したバイナリー・モジュールをテストするためのコンピュータ及びそのコンピュータ・プログラム | |
US8726225B2 (en) | Testing of a software system using instrumentation at a logging module | |
US8813035B2 (en) | Paradigm for concurrency testcase generation | |
US8990779B2 (en) | Response time measurement system and method | |
US20140372983A1 (en) | Identifying the introduction of a software failure | |
JP2018532169A (ja) | 失敗したテストスクリプトについてのデバッグ情報を生成、収集、格納、およびロードするための方法および装置 | |
US7836343B2 (en) | Method and apparatus for reducing test case generation time in processor testing | |
JP6310206B2 (ja) | 並列コンピューティング環境でソフトウェアを開発するための方法 | |
Cong et al. | Automatic concolic test generation with virtual prototypes for post-silicon validation | |
US8972784B2 (en) | Method and device for testing a system comprising at least a plurality of software units that can be executed simultaneously | |
Choi et al. | Efficient safety checking for automotive operating systems using property-based slicing and constraint-based environment generation | |
Choi | Constraint specification and test generation for OSEK/VDX-based operating systems | |
Döbel et al. | Investigating the limitations of PVF for realistic program vulnerability assessment | |
Friedler et al. | Effective post-silicon failure localization using dynamic program slicing | |
Höller et al. | Evaluation of diverse compiling for software-fault detection | |
TW202311947A (zh) | 重新執行軟體應用程式中的測試案例之裝置及方法 | |
JP2009104490A (ja) | プログラムのテスト装置 | |
Sánchez et al. | Model based testing for workflow enabled applications | |
Wedyan et al. | Integration and Unit Testing of Software Energy Consumption | |
JP2010165121A (ja) | プログラム及びプログラム検証方法 | |
US20120096442A1 (en) | Coverage apparatus and method for testing multithreading environment | |
Vo et al. | Scalable verification of MPI programs | |
JP2008269579A (ja) | マルチタスク処理装置およびその方法 | |
Khuvis | BaRRT: Buildtime and Runtime Reproducibility Tool for Software Development and Testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160801 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6310206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |