JP5896602B2 - 通信回路及びサンプリング調整方法 - Google Patents
通信回路及びサンプリング調整方法 Download PDFInfo
- Publication number
- JP5896602B2 JP5896602B2 JP2011001151A JP2011001151A JP5896602B2 JP 5896602 B2 JP5896602 B2 JP 5896602B2 JP 2011001151 A JP2011001151 A JP 2011001151A JP 2011001151 A JP2011001151 A JP 2011001151A JP 5896602 B2 JP5896602 B2 JP 5896602B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- received data
- sampling clock
- communication
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
調歩同期方式によるシリアル信号を受信する通信回路において、
入力される通信データのビットレートに対し4以上の整数であるm倍の周波数であり、前記通信データの1ビット周期に前記mより小さい奇数であるnパルス連続するサンプリングクロックを用いて前記通信データのサンプリングを行うサンプリング回路(12)と、
前記通信データの1ビット周期にサンプリングされたn個の受信データの多数決により多数と判定された値の受信データを出力する多数決回路(14)と、
前記n個の受信データのうち先頭近傍のデータが他の中央近傍のデータ及び最後尾近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ遅らせ、前記n個の受信データのうち前記最後尾近傍のデータが他の前記先頭近傍のデータ及び前記中央近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ進めるサンプリングクロック調整手段(24,34,35)と、を有し、
前記多数決回路(14)は、前記n個の受信データのうち前記中央近傍のデータが他の前記先頭近傍のデータ及び前記最後尾近傍のデータと異なっているときノイズ判定信号を生成するノイズ判定部(36)を有する。
有する。
前記サンプリングクロック調整手段(24,34,35)で前記サンプリングクロックを所定量だけ遅らせた場合又は前記サンプリングクロックを所定量だけ進めた場合に前記受信データ格納手段への受信データの格納を停止する。
前記サンプリングクロックを所定量だけ遅らせた受信データ又は前記サンプリングクロックを所定量だけ進めた受信データの前記受信データ格納手段におけるビット位置を示すフラグが設定されるレジスタ(28)を有する。
調歩同期方式によるシリアル信号を受信する通信回路のサンプリング調整方法であって、
入力される通信データのビットレートに対し4以上の整数であるm倍の周波数であり、前記通信データの1ビット周期に前記mより小さい奇数であるnパルス連続するサンプリングクロックを用いて前記通信データのサンプリングを行い、
前記通信データの1ビット周期にサンプリングされたn個の受信データの多数決により多数と判定された値の受信データを出力し、
前記n個の受信データのうち先頭近傍のデータが他の中央近傍のデータ及び最後尾近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ遅らせ、前記n個の受信データのうち前記最後尾近傍のデータが他の前記先頭近傍のデータ及び前記中央近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ進め、
前記n個の受信データのうち前記中央近傍のデータが他の前記先頭近傍のデータ及び前記最後尾近傍のデータと異なっているときノイズ判定信号を生成する。
図1及び図2は本発明の通信回路の一実施形態の概略ブロック図及び詳細ブロック図それぞれを示す。本発明の通信回路は調歩同期方式によるシリアル通信の受信を行う回路である。
図3(A)に示す通信データが端子11に入力され、これに対し、図3(B)に示すサンプリングクロックが生成されている場合には、サンプリングクロックのハイレベル期間に通信データをサンプリングすることで、通信データの1ビット期間それぞれで第1、第2、第3の受信データが得られる。この場合、通信データの1ビット期間における第1、第2、第3の受信データが同一のため、多数決回路14では図3(C)に示す受信データを出力する。
13 通信制御回路
14 多数決回路
15 受信データ格納レジスタ
21 スタートビット検出回路
22 ストップビット検出回路
23 受信制御回路
24 サンプリングクロック生成回路
25 プラス補正回数カウンタ
26 マイナス補正回数カウンタ
27 ノイズ回数カウンタ
28 ステータスレジスタ
31 受信ビットカウンタ
32 コントロールレジスタ
33 サンプリングクロック生成カウンタ
34 プラス補正検出部
35 マイナス補正検出部
36 ノイズ判定部
Claims (7)
- 調歩同期方式によるシリアル信号を受信する通信回路において、
入力される通信データのビットレートに対し4以上の整数であるm倍の周波数であり、前記通信データの1ビット周期に前記mより小さい奇数であるnパルス連続するサンプリングクロックを用いて前記通信データのサンプリングを行うサンプリング回路と、
前記通信データの1ビット周期にサンプリングされたn個の受信データの多数決により多数と判定された値の受信データを出力する多数決回路と、
前記n個の受信データのうち先頭近傍のデータが他の中央近傍のデータ及び最後尾近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ遅らせ、前記n個の受信データのうち前記最後尾近傍のデータが他の前記先頭近傍のデータ及び前記中央近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ進めるサンプリングクロック調整手段と、
を有し、
前記多数決回路は、前記n個の受信データのうち前記中央近傍のデータが他の前記先頭近傍のデータ及び前記最後尾近傍のデータと異なっているときノイズ判定信号を生成するノイズ判定部を有する
ことを特徴とする通信回路。 - 請求項1記載の通信回路において、
前記サンプリングクロックを所定量だけ遅らせた回数又は前記サンプリングクロックを所定量だけ進めた回数をカウントするカウンタを
有することを特徴とする通信回路。 - 請求項2記載の通信回路において、
前記サンプリングクロックを所定量だけ遅らせた回数又は前記サンプリングクロックを所定量だけ進めた回数が所定値以上のとき補正フラグが設定されるレジスタを
有することを特徴とする通信回路。 - 請求項1記載の通信回路において、
前記多数決回路が出力する受信データを格納する受信データ格納手段を有し、
前記サンプリングクロック調整手段で前記サンプリングクロックを所定量だけ遅らせた場合又は前記サンプリングクロックを所定量だけ進めた場合に前記受信データ格納手段への受信データの格納を停止することを特徴とする通信回路。 - 請求項1記載の通信回路において、
前記多数決回路が出力する受信データを格納する受信データ格納手段を有し、
前記サンプリングクロックを所定量だけ遅らせた受信データ又は前記サンプリングクロックを所定量だけ進めた受信データの前記受信データ格納手段におけるビット位置を示すフラグが設定されるレジスタを
有することを特徴とする通信回路。 - 請求項1記載の通信回路において、
前記サンプリング回路における前記mと前記nの少なくとも一方を変更可能としたことを特徴とする通信回路。 - 調歩同期方式によるシリアル信号を受信する通信回路のサンプリング調整方法であって、
入力される通信データのビットレートに対し4以上の整数であるm倍の周波数であり、前記通信データの1ビット周期に前記mより小さい奇数であるnパルス連続するサンプリングクロックを用いて前記通信データのサンプリングを行い、
前記通信データの1ビット周期にサンプリングされたn個の受信データの多数決により多数と判定された値の受信データを出力し、
前記n個の受信データのうち先頭近傍のデータが他の中央近傍のデータ及び最後尾近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ遅らせ、前記n個の受信データのうち前記最後尾近傍のデータが他の前記先頭近傍のデータ及び前記中央近傍のデータと異なっているとき前記サンプリングクロックを所定量だけ進め、
前記n個の受信データのうち前記中央近傍のデータが他の前記先頭近傍のデータ及び前記最後尾近傍のデータと異なっているときノイズ判定信号を生成する
ことを特徴とするサンプリング調整方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011001151A JP5896602B2 (ja) | 2011-01-06 | 2011-01-06 | 通信回路及びサンプリング調整方法 |
US13/337,363 US8842793B2 (en) | 2011-01-06 | 2011-12-27 | Communication circuit and method of adjusting sampling clock signal |
KR1020110143699A KR101775981B1 (ko) | 2011-01-06 | 2011-12-27 | 통신 회로 및 샘플링 조정 방법 |
CN201210001897.0A CN102594741B (zh) | 2011-01-06 | 2012-01-05 | 通信电路以及采样调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011001151A JP5896602B2 (ja) | 2011-01-06 | 2011-01-06 | 通信回路及びサンプリング調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012142889A JP2012142889A (ja) | 2012-07-26 |
JP5896602B2 true JP5896602B2 (ja) | 2016-03-30 |
Family
ID=46455242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011001151A Active JP5896602B2 (ja) | 2011-01-06 | 2011-01-06 | 通信回路及びサンプリング調整方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8842793B2 (ja) |
JP (1) | JP5896602B2 (ja) |
KR (1) | KR101775981B1 (ja) |
CN (1) | CN102594741B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI488047B (zh) * | 2013-08-02 | 2015-06-11 | Holtek Semiconductor Inc | 單線信號傳輸裝置及傳輸方法 |
EP2846462A1 (de) * | 2013-09-04 | 2015-03-11 | Siemens Aktiengesellschaft | Verfahren zum Überwachen einer Stromversorgung |
US9582109B2 (en) * | 2013-09-30 | 2017-02-28 | Himax Technologies Limited | Method for detecting touch panel noise and performing signal control and associated controller |
JP6456649B2 (ja) * | 2014-10-10 | 2019-01-23 | 日本電産サンキョー株式会社 | 電子機器装置、及びシリアル通信速度調整方法 |
DE102017201537B3 (de) * | 2017-01-31 | 2018-06-14 | Lenze Automation Gmbh | Schaltung zum Erzeugen eines Abtastsignals für eine UART-Schnittstelle und UART-Schnittstelle |
WO2018183227A1 (en) | 2017-03-31 | 2018-10-04 | Arkema Inc. | Modular hood for coating glass containers |
CN110597752B (zh) * | 2019-09-02 | 2021-02-19 | 广州粒子微电子有限公司 | 一种uart指令数据接收***及其接收方法 |
US20230033295A1 (en) * | 2020-01-08 | 2023-02-02 | Fanuc Corporation | Communication device, industrial machine, and communication method |
US11916561B1 (en) * | 2022-01-24 | 2024-02-27 | Avago Technologies International Sales Pte. Limited | Adaptive alignment of sample clocks within analog-to-digital converters |
CN117672335A (zh) * | 2022-08-26 | 2024-03-08 | 长鑫存储技术有限公司 | 芯片测试电路及存储器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3424859A (en) * | 1965-08-23 | 1969-01-28 | Clavier Corp | Automatic distribution central |
US3772657A (en) * | 1971-11-30 | 1973-11-13 | Mi2 Inc Columbus | Magnetic tape data handling system employing dual data block buffers |
JPS62230117A (ja) * | 1985-11-01 | 1987-10-08 | Nippon Telegr & Teleph Corp <Ntt> | Pll回路 |
JP2856939B2 (ja) * | 1991-05-02 | 1999-02-10 | 三菱電機株式会社 | データ受信方法 |
JP3093730B2 (ja) | 1998-05-29 | 2000-10-03 | 静岡日本電気株式会社 | 無線選択呼び出し受信機 |
JP2001111536A (ja) * | 1999-08-13 | 2001-04-20 | Lucent Technol Inc | 信号間に必要な対応関係を確保する信号処理方法および装置 |
JP4352297B2 (ja) * | 2000-08-02 | 2009-10-28 | ソニー株式会社 | シリアル通信装置及びこれを用いた信号処理装置 |
CN1235377C (zh) * | 2002-06-06 | 2006-01-04 | 华为技术有限公司 | 数字载波恢复装置 |
JP4756954B2 (ja) * | 2005-08-29 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | クロックアンドデータリカバリ回路 |
JP5308193B2 (ja) * | 2009-03-03 | 2013-10-09 | 日本無線株式会社 | シリアル通信方式 |
-
2011
- 2011-01-06 JP JP2011001151A patent/JP5896602B2/ja active Active
- 2011-12-27 KR KR1020110143699A patent/KR101775981B1/ko active IP Right Grant
- 2011-12-27 US US13/337,363 patent/US8842793B2/en active Active
-
2012
- 2012-01-05 CN CN201210001897.0A patent/CN102594741B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR101775981B1 (ko) | 2017-09-07 |
US8842793B2 (en) | 2014-09-23 |
JP2012142889A (ja) | 2012-07-26 |
KR20120080127A (ko) | 2012-07-16 |
CN102594741B (zh) | 2016-11-23 |
CN102594741A (zh) | 2012-07-18 |
US20120177160A1 (en) | 2012-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5896602B2 (ja) | 通信回路及びサンプリング調整方法 | |
CN107147379B (zh) | 基于fpga的边沿检测方法、***及时钟数据恢复电路 | |
JP4652261B2 (ja) | パラレル変換回路 | |
TWI442279B (zh) | 多重取樣頻率電路及方法 | |
JP4122017B2 (ja) | 周波数ロック検出器 | |
JP5700091B2 (ja) | マンチェスターコード受信回路 | |
CN101719858B (zh) | Can控制器的位时序的同步处理方法 | |
US11411565B2 (en) | Clock and data recovery circuit | |
WO2018214856A1 (zh) | 一种数据处理的方法和设备 | |
JP2015012400A (ja) | 画像処理装置 | |
US8275085B2 (en) | Apparatus and method for recovering data | |
JP5560989B2 (ja) | 受信回路 | |
JP6378966B2 (ja) | 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 | |
JP6413585B2 (ja) | 送信回路、集積回路及びパラレルシリアル変換方法 | |
JP3637014B2 (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
JP6836722B2 (ja) | 画像処理装置 | |
JP4593677B2 (ja) | クロック乗せ換え装置及びクロック乗せ換え方法 | |
JP5383856B2 (ja) | 送信回路 | |
JP6738028B2 (ja) | 受信回路及び半導体集積回路 | |
JP2017163318A (ja) | 通信装置および調歩同期通信方法 | |
JP2008236178A (ja) | シリアルデータ受信回路 | |
JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
JP2010213204A (ja) | データ送受信方法 | |
TWI452837B (zh) | 時脈回復電路及其頻率偵測模組 | |
JP6492467B2 (ja) | 受信回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5896602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |