JP5885683B2 - 降圧レギュレータ - Google Patents
降圧レギュレータ Download PDFInfo
- Publication number
- JP5885683B2 JP5885683B2 JP2013030171A JP2013030171A JP5885683B2 JP 5885683 B2 JP5885683 B2 JP 5885683B2 JP 2013030171 A JP2013030171 A JP 2013030171A JP 2013030171 A JP2013030171 A JP 2013030171A JP 5885683 B2 JP5885683 B2 JP 5885683B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- control circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
電源(第1の電位)VDDは、LSIの電源である。なお、第1の電位は、ここでは、例えば、電源電位であるが、接地電位より高い高電位である。
M1 第1のnMOSトランジスタ
M2 第2のnMOSトランジスタ
DC 電圧生成回路(分圧回路)
AMP1 第1の誤差増幅回路
TOUT 出力端子
CIC 電流制御回路
AMP2 第2の誤差増幅回路
D PN接合ダイオード
IS 線形負荷
R 制限抵抗
Claims (8)
- 第1の電位に一端が接続された第1のnMOSトランジスタと、
前記第1のnMOSトランジスタの他端と前記第1の電位よりも低い第2の電位との間に接続され、前記第1のnMOSトランジスタの他端の電圧と前記第2の電位との間の電圧を分圧した第1の電圧を出力する電圧生成回路と、
第1の基準電圧と前記第1の電圧とが入力され、前記第1の基準電圧と前記第1の電圧とが等しくなるように、第1の制御信号を前記第1のnMOSトランジスタの制御端子に供給して前記第1のnMOSトランジスタを弱反転領域で動作させる第1の誤差増幅回路と、
出力電圧を出力する出力端子と、
前記第1の電位に一端が接続され、前記出力端子に他端が接続され、前記第1のnMOSトランジスタの制御端子に制御端子が接続され、前記第1の制御信号が前記制御端子に供給されて弱反転領域で動作する第2のnMOSトランジスタと、
前記出力端子に一端が接続され、前記出力端子に接続された一端と他端との間に流れる電流を制御可能なMOSトランジスタからなる電流制御回路と、
第2の基準電圧と前記電流制御回路の他端の電圧とが入力され、前記第2の基準電圧と前記電流制御回路の他端の電圧とが等しくなるように、第2の制御信号を前記電流制御回路の制御端子に供給する第2の誤差増幅回路と、
前記電流制御回路の他端に一端が接続された制限抵抗と、
前記制限抵抗の他端にアノードが接続され、前記第2の電位にカソードが接続されたPN接合ダイオードと、
前記電流制御回路の他端と前記第2の電位との間で、前記ダイオードと並列に接続された定電流源と、を備える
ことを特徴とする降圧レギュレータ。 - 第1の電位に一端が接続された第1のトランジスタと、
前記第1のトランジスタの他端と前記第1の電位よりも低い第2の電位との間に接続され、前記第1のトランジスタの他端の電圧に基づく第1の電圧を出力する電圧生成回路と、
第1の基準電圧と前記第1の電圧とが入力され、前記第1の基準電圧と前記第1の電圧とが等しくなるように、第1の制御信号を前記第1のトランジスタの制御端子に供給して前記第1のトランジスタを弱反転領域で動作させる第1の誤差増幅回路と、
出力電圧を出力する出力端子と、
前記第1の電位に一端が接続され、前記出力端子に他端が接続され、前記第1のトランジスタの制御端子に制御端子が接続され、前記第1の制御信号が前記制御端子に供給されて弱反転領域で動作する第2のトランジスタと、
前記出力端子に一端が接続され、前記出力端子に接続された一端と他端との間に流れる電流を制御可能な電流制御回路と、
前記電流制御回路の他端の電圧と第2の基準電圧とが入力され、前記電流制御回路の他端の電圧と前記第2の基準電圧とが等しくなるように、第2の制御信号を前記電流制御回路に供給する第2の誤差増幅回路と、
前記電流制御回路の他端にアノードが接続され、前記第2の電位にカソードが接続されたダイオードと、
前記電流制御回路の他端と前記第2の電位との間で、前記ダイオードと並列に接続された線形負荷と、を備える
ことを特徴とする降圧レギュレータ。 - 前記ダイオードは、PN接合ダイオードであり、
前記第1のトランジスタは、第1のnMOSトランジスタであり、
前記第2のトランジスタは、第2のnMOSトランジスタである
ことを特徴とする請求項2に記載の降圧レギュレータ。 - 前記電流制御回路の他端と前記ダイオードのアノードとの間に接続された制限抵抗を更に備える
ことを特徴とする請求項2または請求項3に記載の降圧レギュレータ。 - 前記電圧生成回路は、前記第1のトランジスタの他端の電圧と前記第2の電位との間の電圧を分圧した電圧を生成して出力する分圧回路であることを特徴とする請求項2または請求項3に記載の降圧レギュレータ。
- 前記線形負荷は、定電流を出力する定電流源であることを特徴とする請求項2乃至5いずれか1項に記載の降圧レギュレータ。
- 前記第2の誤差増幅回路は、前記第2の基準電圧が非反転入力端子に入力され、前記電流制御回路の他端の電圧が反転入力端子に入力され、
前記電流制御回路は、前記出力端子にドレインが接続され、前記第2の誤差増幅回路の反転入力端子にソースが接続され、前記第2の誤差増幅回路の出力にゲートが接続され、前記第2の制御信号がゲートに供給されるnMOSトランジスタである
ことを特徴とする請求項1乃至6いずれか1項に記載の降圧レギュレータ。 - 前記第2の誤差増幅回路は、前記第2の基準電圧が反転入力端子に入力され、前記電流制御回路の他端の電圧が非反転入力端子に入力され、
前記電流制御回路は、前記出力端子にソースが接続され、前記第2の誤差増幅回路の反転入力端子にドレインが接続され、前記第2の誤差増幅回路の出力にゲートが接続され、前記第2の制御信号がゲートに供給されるpMOSトランジスタである
ことを特徴とする請求項1乃至6いずれか1項に記載の降圧レギュレータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030171A JP5885683B2 (ja) | 2013-02-19 | 2013-02-19 | 降圧レギュレータ |
US13/901,435 US9152156B2 (en) | 2013-02-19 | 2013-05-23 | Step-down regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030171A JP5885683B2 (ja) | 2013-02-19 | 2013-02-19 | 降圧レギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014160332A JP2014160332A (ja) | 2014-09-04 |
JP5885683B2 true JP5885683B2 (ja) | 2016-03-15 |
Family
ID=51350718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030171A Expired - Fee Related JP5885683B2 (ja) | 2013-02-19 | 2013-02-19 | 降圧レギュレータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9152156B2 (ja) |
JP (1) | JP5885683B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10873305B2 (en) | 2018-09-13 | 2020-12-22 | Kabushiki Kaisha Toshiba | Voltage follower circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6472871B2 (ja) * | 2014-08-25 | 2019-02-20 | マイクロン テクノロジー,インク. | 温度独立型電流生成用装置 |
EP3329339A4 (en) | 2015-07-28 | 2019-04-03 | Micron Technology, INC. | APPARATUSES AND METHODS FOR CONSTANT CURRENT SUPPLY |
JP6767330B2 (ja) | 2017-09-20 | 2020-10-14 | 株式会社東芝 | レギュレータアンプ回路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3932776A1 (de) * | 1989-09-30 | 1991-04-11 | Philips Patentverwaltung | Stromversorgungseinrichtung mit spannungsregelung und strombegrenzung |
JPH03228365A (ja) * | 1990-02-02 | 1991-10-09 | Sumitomo Electric Ind Ltd | 半導体抵抗回路 |
JPH07225622A (ja) | 1994-02-10 | 1995-08-22 | Fujitsu Ltd | 電界効果トランジスタを用いた定電流回路 |
JPH0934566A (ja) * | 1995-07-17 | 1997-02-07 | Olympus Optical Co Ltd | 電流源回路 |
US5670865A (en) * | 1996-08-29 | 1997-09-23 | Hughes Electronics | Circuit to improve the transient response of step-down DC to DC converters |
JP3468119B2 (ja) | 1997-08-26 | 2003-11-17 | 株式会社デンソー | 定電圧電源回路 |
JP3360025B2 (ja) * | 1998-05-22 | 2002-12-24 | エヌイーシーマイクロシステム株式会社 | 定電圧回路 |
US6066943A (en) * | 1998-10-08 | 2000-05-23 | Texas Instruments Incorporated | Capacitive-summing switch-mode power conversion control |
US6433521B1 (en) * | 2001-08-03 | 2002-08-13 | Windbond Electronics Corporation | Source and sink voltage regulator using one type of power transistor |
JP3688619B2 (ja) | 2001-10-05 | 2005-08-31 | 株式会社東芝 | 半導体集積回路 |
US6541946B1 (en) * | 2002-03-19 | 2003-04-01 | Texas Instruments Incorporated | Low dropout voltage regulator with improved power supply rejection ratio |
JP2004206633A (ja) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | 半導体集積回路及び電子回路 |
US7319314B1 (en) * | 2004-12-22 | 2008-01-15 | Cypress Semiconductor Corporation | Replica regulator with continuous output correction |
JP4522299B2 (ja) * | 2005-03-29 | 2010-08-11 | 富士通セミコンダクター株式会社 | 定電流回路 |
JP5635935B2 (ja) * | 2011-03-31 | 2014-12-03 | ルネサスエレクトロニクス株式会社 | 定電流生成回路、これを含むマイクロプロセッサ及び半導体装置 |
US8975882B2 (en) * | 2012-10-31 | 2015-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Regulator with improved wake-up time |
JP6298671B2 (ja) * | 2013-05-31 | 2018-03-20 | エイブリック株式会社 | ボルテージレギュレータ |
-
2013
- 2013-02-19 JP JP2013030171A patent/JP5885683B2/ja not_active Expired - Fee Related
- 2013-05-23 US US13/901,435 patent/US9152156B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10873305B2 (en) | 2018-09-13 | 2020-12-22 | Kabushiki Kaisha Toshiba | Voltage follower circuit |
Also Published As
Publication number | Publication date |
---|---|
US20140232363A1 (en) | 2014-08-21 |
US9152156B2 (en) | 2015-10-06 |
JP2014160332A (ja) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541250B2 (ja) | 低ドロップアウト電圧レギュレータおよび方法 | |
JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
CN100520664C (zh) | 调压器 | |
KR102252365B1 (ko) | 과열 보호 회로 및 전압 레귤레이터 | |
JP2018160289A (ja) | 浮動電圧基準を用いる低ドロップアウト電圧レギュレータ | |
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
US9606556B2 (en) | Semiconductor integrated circuit for regulator | |
JP6261343B2 (ja) | ボルテージレギュレータ | |
JP2008276477A (ja) | ボルテージレギュレータ | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
KR102174295B1 (ko) | 전압 레귤레이터 | |
KR20150048763A (ko) | 볼티지 레귤레이터 | |
KR102279836B1 (ko) | 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터 | |
JP6323858B2 (ja) | バンドギャップ電圧参照回路要素 | |
JP2017134743A (ja) | レギュレータ回路 | |
JP2015082196A (ja) | ボルテージレギュレータ | |
KR20150024272A (ko) | 전압 레귤레이터 | |
JP2017506032A (ja) | バッファ回路および方法 | |
JP5885683B2 (ja) | 降圧レギュレータ | |
JP2008276566A (ja) | 定電圧電源回路 | |
KR20150070952A (ko) | 볼티지 레귤레이터 | |
JP5631918B2 (ja) | 過電流保護回路、および、電力供給装置 | |
JP6234822B2 (ja) | ボルテージレギュレータ | |
JP2017123091A (ja) | レギュレータ | |
JP4374388B2 (ja) | 電圧制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5885683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |