JP5875880B2 - Organic transistor - Google Patents
Organic transistor Download PDFInfo
- Publication number
- JP5875880B2 JP5875880B2 JP2012018237A JP2012018237A JP5875880B2 JP 5875880 B2 JP5875880 B2 JP 5875880B2 JP 2012018237 A JP2012018237 A JP 2012018237A JP 2012018237 A JP2012018237 A JP 2012018237A JP 5875880 B2 JP5875880 B2 JP 5875880B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- organic
- drain electrode
- source electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は有機トランジスタに係わり、より詳しくは、特性ばらつきの少ない有機トランジスタに関する。 The present invention relates to an organic transistor, and more particularly to an organic transistor with little characteristic variation.
近年、有機半導体をチャネル層に利用した有機電界効果トランジスタ(または有機トランジスタ。以下、有機トランジスタと称す。)が大変な注目を集めている。有機トランジスタは、シリコンなど無機半導体をチャネルとした従来型の電界効果トランジスタと比べると、低コストプロセスで、大面積で、機械的にフレキシブルであるという特徴を有する。 In recent years, organic field effect transistors (or organic transistors, hereinafter referred to as organic transistors) using an organic semiconductor as a channel layer have attracted a great deal of attention. Compared with a conventional field effect transistor using an inorganic semiconductor such as silicon as a channel, the organic transistor has a feature that it is a low-cost process, has a large area, and is mechanically flexible.
また、有機トランジスタに用いられる有機半導体膜の形成方法としては、蒸着による方法や、有機半導体物質を溶媒に溶かした有機半導体溶液を基板上に塗布し、且つ乾燥させることによって薄膜を得る方法等が知られている。有機半導体溶液を塗布して形成する方法は、蒸着による方法と比較して容易に製造できるという利点がある。このような有機半導体はスピンコーティング、露光、現像などの工程を経ず、簡単なインクジェット法で形成されることができる。また、有機半導体層の厚さを数十nm 〜 数百nmとすることができる。しかしながら、インクジェット法により射出された有機半導体溶液は、塗布位置によって硬化時に蒸発速度が異なるため、膜厚が厚いところと薄いところが形成されてしまうという問題を生じる。 In addition, as a method for forming an organic semiconductor film used for an organic transistor, there are a method by vapor deposition, a method of obtaining a thin film by applying an organic semiconductor solution in which an organic semiconductor substance is dissolved in a solvent, and drying the substrate. Are known. The method of forming the organic semiconductor solution by coating has an advantage that it can be easily manufactured as compared with the method of vapor deposition. Such an organic semiconductor can be formed by a simple ink jet method without undergoing steps such as spin coating, exposure, and development. In addition, the thickness of the organic semiconductor layer can be several tens nm to several hundreds nm. However, the organic semiconductor solution ejected by the ink jet method has a problem that the evaporation rate varies depending on the application position, so that a thick portion and a thin portion are formed.
図5から図7を参照して、より詳細に有機半導体溶液乾燥時の問題点を説明する。
図5(a)は一般的な有機トランジスタを示した平面図である。なお、理解を容易にするため、本来破線で示すべき電極などを実線で示している部分がある。この点は、ほかの図においても同様である。
図5(b)は図5(a)のE−E‘における概略断面図である。ここでは一例として、ボトムゲート・ボトムコンタクト構造の有機トランジスタを示す。図5に図示したように、ボトムゲート・ボトムコンタクト構造の有機トランジスタ1は、基板2上に、ゲート電極3、ゲート絶縁層4、ソース電極5及びドレイン電極6、有機半導体層7を有するものである。ソース電極5及びドレイン電極6のゲート電極3上の部分をハッチングで示し、その間に形成されるチャネル領域9を編みがけで示した。有機半導体層7は、ソース電極5及びドレイン電極6上に有機半導体溶液を塗布し、乾燥させ溶媒を除去することによって形成される。
With reference to FIG. 5 to FIG. 7, problems in drying the organic semiconductor solution will be described in more detail.
FIG. 5A is a plan view showing a general organic transistor. In order to facilitate understanding, there are portions that are indicated by solid lines, such as electrodes that should originally be indicated by broken lines. This is the same in other drawings.
FIG.5 (b) is a schematic sectional drawing in EE 'of Fig.5 (a). Here, an organic transistor having a bottom gate / bottom contact structure is shown as an example. As shown in FIG. 5, the
図6は、ソース電極5及びドレイン電極6上に有機半導体溶液を塗布した状態を図示している。ソース電極5及びドレイン電極6上に有機半導体溶液を滴下した場合、有機半導体溶液はソース電極5及びドレイン電極6の形状に沿って濡れ広がる。これは、ソース電極5またはドレイン電極6と、ゲート絶縁層表面の濡れ性が異なるためであり、有機半導体層は図6(a)または(b)のような形状に形成される。図6(a)は、有機半導体層を必要最小限の位置に塗布した場合を示しており、図6(b)は、有機半導体層を広域に塗布した場合を示している。また、インクジェット法によって形成された有機半導体層7は、図6(a)及び(b)に示したように、縁部71と、縁部71に囲まれ縁部71より高さが低い中心部72とを含む。
FIG. 6 illustrates a state in which an organic semiconductor solution is applied on the
図7は、図6(a)及び(b)に示した縁部71ができる理由を示した断面図である。図7(a)は基板20上に有機半導体溶液70をドロッピングした状態を示したものであり、図7(b)は有機半導体溶液70を乾燥させ溶媒除去によって有機半導体層を形成し
た状態を示す。図7(a)に図示するように、ドロッピング直後の有機半導体溶液70は表面張力によって中心部が厚く縁部が薄い形態を有し、溶媒の蒸気密度は中心部72が縁部71に比べて高くなる。溶媒の乾燥速度は有機半導体溶液70を囲んでいる蒸気密度に反比例するため、中心部72より縁部71で溶媒の乾燥が活発に起こる。有機半導体溶液70中の有機半導体材料は、溶媒の乾燥が活発に起こる縁部に移動するようになり、これによって形成される有機半導体層は、図7(b)に図示するように、縁部71が中心部72より高い状態となる。このような現象をコーヒーステイン現象という。
FIG. 7 is a cross-sectional view showing the reason why the
ところが、一般にはソース−ドレイン間の有機半導体層は均一に存在していることが好ましいとされる。これは、ソース−ドレイン電極間で有機半導体層の厚さ偏差が発生すると、厚さ偏差によって有機トランジスタの電気的特性が不均一になるためである。特にチャネル領域と呼ばれる領域で有機半導体層の厚さ偏差が発生すると、有機トランジスタの電気的特性が均一に示されないという問題点が生じる。 However, it is generally preferred that the organic semiconductor layer between the source and drain is present uniformly. This is because when the thickness deviation of the organic semiconductor layer occurs between the source and drain electrodes, the electrical characteristics of the organic transistor become non-uniform due to the thickness deviation. In particular, when the thickness deviation of the organic semiconductor layer occurs in a region called a channel region, there arises a problem that the electrical characteristics of the organic transistor are not shown uniformly.
図6(a)及び(b)に示したように、チャネル領域9とはソース電極5およびドレイン電極6の間に存在する有機半導体層であって、ゲート電圧によってキャリア密度が高められた領域である。図5(a)の場合、コーヒーステインの端部71がチャネル領域9と重なっており有機トランジスタの電気的特性が均一に示されないという問題点が生じる。また、図6(b)の場合は、コーヒーステインの端部71がチャネル領域9と重なっていないが、有機半導体溶液を大量に必要とする点や、有機トランジスタをアレイまたはマトリクス状に並べた際に隣り合う有機トランジスタと有機半導体層が分離されず、有機トランジスタの電気的特性が劣化する点が問題となる。
As shown in FIGS. 6A and 6B, the
このような問題点を引き起こすコーヒーステイン現象の発生を抑えるために、インクジェット法で滴下位置の間隔を検討する技術が知られている(例えば、特許文献1参照。)。また、コーヒーステイン現象の膜厚が厚い部分がソース電極とドレイン電極との間の凹部に配置されるように、隔壁を設ける技術などが知られている(例えば、特許文献2参照。)。 In order to suppress the occurrence of the coffee stain phenomenon that causes such problems, a technique for examining the interval between the dropping positions by an ink jet method is known (for example, see Patent Document 1). In addition, a technique is known in which a partition is provided so that a portion where the thickness of the coffee stain phenomenon is large is disposed in a recess between the source electrode and the drain electrode (see, for example, Patent Document 2).
しかしながら、従来の技術では、滴下位置を精度良く制御する必要があったり、隔壁を設けるなど新たな工程が必要であったりと、必ずしも効率よく制御されているとはいえなかった。そこで、本発明は、有機トランジスタにおける有機半導体層の形成方法にインクジェット方法が適用された場合に、電気的特性が均一な有機トランジスタを容易に、かつ効率よく製造する方法を提供するものである。 However, in the prior art, it is not always possible to control the dropping position efficiently, such that it is necessary to control the dropping position with high accuracy or a new process such as providing a partition wall. Accordingly, the present invention provides a method for easily and efficiently manufacturing an organic transistor having uniform electrical characteristics when an inkjet method is applied to a method for forming an organic semiconductor layer in an organic transistor.
すなわち、本発明は、基板上にソース電極と、ドレイン電極と、有機半導体層とを有する有機トランジスタであって、ソース電極の長手方向、又はドレイン電極の長手方向であって、なおかつソース電極とドレイン電極との間に形成されるチャネル領域の外側領域に、ダミー膜を配置し、その有機半導体層は、ソース電極とドレイン電極との上、及びソース電極とドレイン電極との間に配置され、かつ、有機半導体層の端部が、ダミー膜の端部
と重なるように、ダミー膜の上にも有機半導体層が配置されていることを特徴とする。
That is, the present invention relates to an organic transistor having a source electrode, a drain electrode, and an organic semiconductor layer on a substrate, the longitudinal direction of the source electrode or the longitudinal direction of the drain electrode, and the source electrode and the drain A dummy film is disposed outside the channel region formed between the electrodes, and the organic semiconductor layer is disposed on the source electrode and the drain electrode and between the source electrode and the drain electrode; and The organic semiconductor layer is also disposed on the dummy film so that the end of the organic semiconductor layer overlaps the end of the dummy film.
さらに前記ダミー膜はソース電極あるいはドレイン電極と同じ材質であることが好ましい。 Further, the dummy film is preferably made of the same material as the source electrode or the drain electrode.
本発明によれば、ダミー膜によって、コーヒーステインの端部が有機トランジスタのチャネル領域を覆うことなく、均一な有機半導体膜を得ることができる。このためオンオフ比が改善され、閾値電圧が低い、有機トランジスタを提供することができる。また、有機トランジスタをアレイまたはマトリクス状に並べた際に、個々の有機トランジスタの特性ばらつきが少ない、有機トランジスタアレイまたは有機トランジスタマトリクスを提供することができる。 According to the present invention, a uniform organic semiconductor film can be obtained by the dummy film without the end portion of the coffee stain covering the channel region of the organic transistor. Therefore, an organic transistor with an improved on / off ratio and a low threshold voltage can be provided. In addition, it is possible to provide an organic transistor array or an organic transistor matrix in which variations in characteristics of individual organic transistors are small when organic transistors are arranged in an array or matrix.
本発明の有機トランジスタの構造は、ボトムゲート・ボトムコンタクト構造およびトップゲート構造の何れにおいても有効である。 The structure of the organic transistor of the present invention is effective in any of a bottom gate / bottom contact structure and a top gate structure.
更には、前記ダミー膜は製造の工程を簡略化できることより、ソース電極あるいはドレイン電極と同じ成分の部材とすることができる。 Furthermore, the dummy film can be a member having the same component as the source electrode or the drain electrode because the manufacturing process can be simplified.
以下、図面を参照して本発明をさらに詳しく説明する。最初にボトムゲート・ボトムコンタクト構造の有機トランジスタの製造方法について、再度図5を用いて説明する。図5(b)に示すように、一般的な有機トランジスタは基板2とゲート電極3とゲート絶縁層4とソース電極5とドレイン電極6、及び有機半導体層7の積層構造となっている。
Hereinafter, the present invention will be described in more detail with reference to the drawings. First, a method for manufacturing an organic transistor having a bottom gate / bottom contact structure will be described with reference to FIG. 5 again. As shown in FIG. 5B, a general organic transistor has a laminated structure of a
最初に、基板2にゲート電極3を形成する。基板2は、ガラス、シリコン、などの無機材料、あるいはポリカーボネート、ポリエチレンナフタレート(PEN)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)などの耐熱性高分子材料から構成することができる。
First, the
ゲート電極3は、金属及び導電性有機材料の少なくとも一種を用いて形成すればよい。金属膜を形成する場合には、蒸着やスパッタリング等の既存の真空成膜法を用いればよく、マスク成膜法やフォトリソグラフ法等により電極形状の形成を行うことができる。このとき用いる電極形成用の材料としては、金、白金、クロム、パラジウム、アルミニウム、
インジウム、モリブデン、ニッケル等の金属、これら金属を用いた合金、ポリシリコン、アモルファスシリコン、錫酸化物、酸化インジウム、インジウム・錫酸化物(ITO)、インジウム・亜鉛酸化物(IZO)等の無機材料が挙げられる。また、これらの材料は2種以上を併用してもよい。
The
Metals such as indium, molybdenum and nickel, alloys using these metals, polysilicon, amorphous silicon, tin oxide, indium oxide, indium / tin oxide (ITO), indium / zinc oxide (IZO) and other inorganic materials Is mentioned. Two or more of these materials may be used in combination.
また、導電性有機材料を用いて電極を形成する場合には、ポリアニリン、ポリチオフェン等の導電性インキを塗布して電極とすることができる。この場合の電極の形成は、有機材料を基材上に塗布、乾燥させることで行うことができるため、安価で簡便に行うことができる。塗布する方法としては、スピンコート法、キャスト法、引き上げ法、転写法、インクジェット法等が挙げられる。 In the case of forming an electrode using a conductive organic material, a conductive ink such as polyaniline or polythiophene can be applied to form an electrode. In this case, the electrode can be formed by applying an organic material on a substrate and drying it, so that it can be easily and inexpensively performed. Examples of the application method include a spin coating method, a casting method, a pulling method, a transfer method, and an ink jet method.
次いで、ゲート電極3を覆うようにしてゲート絶縁層4を形成する。ゲート絶縁層4は、ポリメチルシルセスキオキサン、ポリイミド、ポリビニルフェノール、ポリビニルアルコール、ポリメチルメタクリレートなどの溶液をスピンコートまたはフレキソ印刷法などで塗布した後、電子オーブンなど加熱硬化して形成する。また、ポリパラキシリレンなど、化学蒸着法によりゲート絶縁層を形成しても良い。
Next, a
次に、ゲート絶縁層4の上にソース電極5及びドレイン電極6を形成する。ソース電極5及びドレイン電極6は公知の電極であれば特に限定されずに用いることができるが、ほとんどの有機半導体が、電荷を輸送するキャリアがホールであるp型半導体であることから、半導体層とオーミック接触をとるために、仕事関数の大きい金属で形成されることが好ましい。具体的には、例えば、金、白金が挙げられる。ここでいう仕事関数とは、固体中の電子を外部に取り出すのに必要な電位差であり、真空準位とフェルミ準位のエネルギー差を電荷量で割った値として定義される。また、半導体層表面にドーパントを高密度にドープした場合は、金属/半導体間をキャリアがトンネルすることが可能となり、金属の材質によらなくなるため、ゲート電極で挙げた金属材料又は導電性有機材料も用いることができる。ソース電極5およびドレイン電極6の形状について、図5(a)では櫛型電極を示したが、櫛型電極に限定されるものではない。
Next, the
次に有機半導体層7を形成する方法について説明する。有機半導体層7は、公知の有機半導体材料を用いて形成された層であればよく、この有機半導体材料としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物、電荷移動錯体等の材料からなるのが好ましい。具体的な材料としては、ペンタセン、中心ベンゼン環の間にビシクロ環を導入したペンタセン誘導体、テトラセン、アントラセン、チオフェンオリゴマー誘導体、フェニレン誘導体、フタロシアニン誘導体、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられるが、これらの材料に限定されるものではない。
Next, a method for forming the
(第1の実施形態)
本発明の第1の実施形態について、図1を用いて詳細に説明する。
図1(a)は本発明の第1の実施形態の有機トランジスタの平面図を示す。また、図1(b)は図1(a)A−A‘における断面図を示している。図1(b)に示すような、基板2、ゲート電極3、ゲート絶縁層4、およびソース電極5及びドレイン電極6の形成までの積層構造は、一般的な有機トランジスタの製造方法を採用することが出来る。なお、理解を容易にするため、本来破線で示すべき電極などを実線で示している部分がある。この点は、ほかの図においても同様である。
(First embodiment)
A first embodiment of the present invention will be described in detail with reference to FIG.
Fig.1 (a) shows the top view of the organic transistor of the 1st Embodiment of this invention. Moreover, FIG.1 (b) has shown sectional drawing in Fig.1 (a) AA '. As shown in FIG. 1B, a general organic transistor manufacturing method is adopted for the laminated structure up to the formation of the
図1(a)に示すように、ソース電極5の長手方向(図示横方向)、又はドレイン電極6の長手方向(図示横方向)であって、なおかつ、ソース電極5とドレイン電極6との間に形成されるチャネル領域の外側領域に、ソース電極5やドレイン電極6と同じ濡れ性の
特性を備えたダミー膜8を形成する。本実施形態では、ソース電極5の長手方向とドレイン電極6の長手方向の両方の位置にダミー膜8を形成した。ダミー膜8の材質は特に限定されず、金、白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル等の金属、これら金属を用いた合金、ポリシリコン、アモルファスシリコン、錫酸化物、酸化インジウム、インジウム・錫酸化物(ITO)、インジウム・亜鉛酸化物(IZO)等の無機材料、さらにはポリメチルシルセスキオキサン、ポリイミド、ポリビニルフェノール、ポリビニルアルコール、ポリメチルメタクリレートなどの有機材料を用いることができる。
As shown in FIG. 1A, it is the longitudinal direction of the source electrode 5 (the lateral direction in the figure) or the longitudinal direction of the drain electrode 6 (the lateral direction in the figure), and between the
ダミー膜8の形成方法についても特に限定はされないが、電解重合法、キャスティング法、スピンコート法、浸漬コート法、スクリーン印刷法、マイクロモールド法、マイクロコンタクト法、ロール塗布法、インクジェット法、LB法等で形成することができる。また、用いる材料により真空蒸着法、CVD法、電子ビーム蒸着法、抵抗加熱蒸着法、スパッタ法等も有効な形成方法である。また、これらはフォトリソグラフおよびエッチング処理により所望の形状にパターニングすることができる。その他、ソフトリソグラフ、インクジェット法も有効なパターニング方法である。
The method for forming the
以上のようにダミー膜8の材質および形成方法は特に限定されないが、製造の工程を簡略化するためには、ソース電極5及びドレイン電極6と同じ材質とし、ソース電極5及びドレイン電極6と同工程で形成することが好ましい。
As described above, the material and formation method of the
ソース電極5及びドレイン電極6、ダミー膜8を形成した上に、有機半導体溶液をインクジェット法により塗布する。ソース電極5及びドレイン電極6と、ゲート絶縁層表面の濡れ性が異なるため、有機半導体溶液は、ソース電極5及びドレイン電極6の形状に沿って濡れ広がる。また、ダミー膜8の濡れ性が、ソース電極5及びドレイン電極6と同等であるので、塗布された有機半導体溶液は、ダミー膜8の端部まで広がって、そこで留まる。その後、乾燥して溶媒を除去し、有機半導体層7を形成する。このように有機半導体層7は、図1(a)に示すようにソース電極5とドレイン電極6との上、及びソース電極5とドレイン電極6との間に配置され、なおかつ有機半導体層7の端部が、ダミー膜8の端部と重なるように、ダミー膜8の上にも有機半導体層7が配置されている状態となる。
After forming the
有機半導体溶液をインクジェット法により塗布した際、有機半導体溶液は、ダミー膜8の端部まで広がるため、有機半導体7における端部71と中心部72は図1(a)に示した配置となる。この構成により、インクジェット法を用いて塗布された有機半導体層7の端部71は、ダミー膜8、ソース電極5及びドレイン電極6の、チャネル領域9と対向する側のそれぞれの電極端部に配置される。これにより、厚膜となっている有機半導体層7の端部71が、有機トランジスタのチャネル領域9には含まれず、均一の膜厚に形成され、得られた有機トランジスタ1は、電気的特性が均一で良好となった。また、有機半導体溶液を要所にのみ塗布すればよいので、有機半導体溶液を大量に使う必要がなく、さらに、有機トランジスタをアレイまたはマトリクス状に並べた際に隣り合う有機トランジスタと有機半導体層が融合してしまい、有機トランジスタの電気的特性が劣化する等の問題は生じなかった。
When the organic semiconductor solution is applied by the ink jet method, the organic semiconductor solution spreads to the end portion of the
なお、図1ではソース電極5及びドレイン電極6の櫛の数を、それぞれ3本ずつとしているが、実際の形態では、櫛の数は限定されず、何本でも構わない。
In FIG. 1, the number of combs of the
(第2の実施形態)
次に、本発明の別の実施形態について図2を用いて説明する。図2は本発明の第2の実施形態の有機トランジスタの平面図を示す。先の形態と同じ構成のものには同じ符号を用いている。本実施形態が先の実施形態と異なるのは、ソース電極5、ドレイン電極6、及
びダミー膜8パターン形状の違いである。即ち、ソース電極5及びドレイン電極6が櫛型でなく、一対の対向電極となっている。この構成により、ダミー膜8の個数について、第1の実施形態では櫛の数(ソース電極が3本、ドレイン電極が3本の計6本)だけダミー膜8を形成したが、第2の実施形態ではソース電極1本、ドレイン電極1本の計2本の電極数に対応して、ダミー膜の数を2つとした。
(Second Embodiment)
Next, another embodiment of the present invention will be described with reference to FIG. FIG. 2 is a plan view of an organic transistor according to a second embodiment of the present invention. The same reference numerals are used for the same configuration as the previous embodiment. This embodiment is different from the previous embodiment in the pattern shape of the
その後、先の実施形態と同じように有機半導体層7を形成する。本形態においても、形成された有機半導体層7の縁部71が、チャネル領域9よりも外側に配置されるように、ダミー膜8を、ソース電極5、又はドレイン電極6の長手方向であり、なおかつソース電極5とドレイン電極6との間に形成されるチャネル領域の外側領域に形成した。本実施形態でも、ソース電極5の長手方向とドレイン電極6の長手方向の両方の位置にダミー膜8を形成した。有機半導体溶液をインクジェット法により塗布した際、有機半導体溶液は、ダミー膜8の端部まで広がるため、有機半導体7における端部71と中心部72は図2に示した配置となる。
Thereafter, the
有機半導体層は、ソース電極5とドレイン電極6との上、及びソース電極5とドレイン電極6との間に配置され、なおかつ有機半導体層7の端部が、ダミー膜8の端部と重なるように、ダミー膜8の上にも配置されている。よって、得られた有機半導体層7の縁部71は、チャネル領域9の外側に配置され、チャネル領域9には均一の膜厚に形成された有機半導体層7が得られ、作成された有機トランジスタ1は、電気的特性が均一で良好であることが確認された。
The organic semiconductor layer is disposed on the
(第3の実施形態)
次に、本発明の別の実施形態について図3を用いて説明する。図3は本発明の第3の実施形態の有機トランジスタの平面図を示す。先の形態と同じ構成のものには同じ符号を用いている。本実施形態が先の実施形態と異なるのは、ソース電極5、ドレイン電極6、及びダミー膜8パターン形状の違いである。即ち、先の第1の実施形態ではソース電極5及びドレイン電極6の櫛の数が同数であったが、本実施形態では、ソース電極5とドレイン電極6の櫛の数が同数ではない例を示している。図3に図示するように、本実施形態では、ソース電極5が2本、ドレイン電極6が1本の計3本であり、この電極の櫛の数に対応し、ダミー膜8はソース電極5における長手方向の位置のそれぞれに2個、ドレイン電極6における長手方向の位置に1個の計3個を形成した。
(Third embodiment)
Next, another embodiment of the present invention will be described with reference to FIG. FIG. 3 is a plan view of an organic transistor according to a third embodiment of the present invention. The same reference numerals are used for the same configuration as the previous embodiment. This embodiment is different from the previous embodiment in the pattern shape of the
その後、先の実施形態と同じように有機半導体層7を形成する。本形態においても、形成された有機半導体層7の縁部71が、チャネル領域9よりも外側に配置されるように、ダミー膜8を、ソース電極5、又はドレイン電極6の長手方向であり、なおかつソース電極とドレイン電極との間に形成されるチャネル領域の外側領域に形成した。有機半導体溶液をインクジェット法により塗布した際、有機半導体溶液は、ダミー膜8の端部まで広がるため、有機半導体7における端部71と中心部72は図3に示した配置となる。
Thereafter, the
有機半導体層は、ソース電極5とドレイン電極6との上、及びソース電極5とドレイン電極6との間に配置され、なおかつ有機半導体層7の端部が、ダミー膜8の端部と重なるように、ダミー膜8の上にも配置されている。よって、得られた有機半導体層7の縁部71は、チャネル領域9の外側に配置され、チャネル領域9には均一の膜厚に形成された有機半導体層7が得られ、作成された有機トランジスタ1は、電気的特性が均一で良好であることが確認された。
The organic semiconductor layer is disposed on the
なお、図3ではソース電極5の櫛の数を2本、及びドレイン電極6の櫛の数を1本としているが、実際の形態では、櫛の数は限定されず、何本でも構わない。また、ソース電極5の櫛の数を常に少なく配置する必要もなく、ドレイン電極6の櫛の数が少なくても構わ
ない。
In FIG. 3, the number of combs of the
(第4の実施形態)
次に、本発明の別の実施形態について図4を用いて説明する。図4(a)は本発明の第1の実施形態の有機トランジスタの平面図を示す。また、図4(b)は図4(a)D−D‘における断面図を示している。先の形態と同じ構成のものには同じ符号を用いている。本実施形態が先の実施形態と異なるのは、有機半導体溶液の塗布位置、つまり塗布パターンである。先の実施形態では、ボトムゲート・ボトムコンタクト構造の有機トランジスタの例を示したが、本実施形態では、トップゲート構造の有機トランジスタの実施例を示す。
(Fourth embodiment)
Next, another embodiment of the present invention will be described with reference to FIG. FIG. 4A is a plan view of the organic transistor according to the first embodiment of the present invention. FIG. 4B is a cross-sectional view taken along line DD ′ in FIG. The same reference numerals are used for the same configuration as the previous embodiment. This embodiment is different from the previous embodiment in the application position of the organic semiconductor solution, that is, the application pattern. In the previous embodiment, an example of an organic transistor having a bottom-gate / bottom-contact structure was shown, but in this embodiment, an example of an organic transistor having a top-gate structure is shown.
図4(b)に示すように、トップゲート構造の有機トランジスタでは各層の形成順序が図1、図2、及び図3に示すようなボトムゲート・ボトムコンタクト構造の有機トランジスタと異なる。即ち、基板2上にソース電極5及びとレイン電極6を形成し、その上に有機半導体層7、ゲート絶縁層4、ゲート電極3を積層する。基板2上に、ソース電極5及びドレイン電極6を形成すると同時に、ダミー膜8も形成する。ソース電極5やドレイン電極6と同じ材料を用いるときは、同時に形成することが可能である。ダミー膜8は、先の実施形態と同様、ソース電極5、又はドレイン電極6の長手方向であり、なお且つソース電極5、及びドレイン電極6が対向していない領域に形成した。
As shown in FIG. 4B, the order of forming the layers in the organic transistor having the top gate structure is different from that in the bottom gate / bottom contact structure as shown in FIGS. That is, the
その後、先の実施形態と同じように有機半導体溶液を塗布する。ソース電極5及びドレイン電極6と、基板2の表面の濡れ性が異なるため、先の実施形態と同様に、有機半導体溶液は、ソース電極5及びドレイン電極6の形状に沿って、ダミー膜8の端部まで広がって、そこで留まる。有機半導体溶液をインクジェット法により塗布した際、有機半導体溶液は、ダミー膜8の端部まで広がるため、有機半導体7における端部71と中心部72は図4(a)に示した配置となる。その後、乾燥して溶媒を除去し、有機半導体層7を形成する。得られた有機半導体層7の縁部71は、チャネル領域9の外側に配置され、チャネル領域9には均一の膜厚に形成された有機半導体層7が得られ、得られた有機トランジスタ1は、電気的特性が均一で良好であることが確認された。
Thereafter, an organic semiconductor solution is applied as in the previous embodiment. Since the wettability of the surface of the
つぎに、この有機半導体層7上にゲート電極3を形成する。ゲート電極3は、先に記述したような材料及び工程を用いて製造することができる。また、次いで、ゲート電極3を覆うようにしてゲート絶縁層4を形成する。ゲート絶縁層4も、前述したような材料及び工程を用いて製造することができる。
Next, the
以上の実施形態では、ソース電極5の長手方向とドレイン電極6の長手方向の両方にダミー膜8を形成したが、ソース電極やドレイン電極の形状によっては、どちらか一方の長手方向にダミー膜を配置するだけでも、効果を得ることが可能である。
In the above embodiment, the
以上、各実施形態で示したように、本発明によって製造された有機トランジスタは液晶表示装置、電子ペーパーなどのメモリー性表示装置、または有機電気発光装置等の表示装置等に使用されることができる。 As described above, as shown in each embodiment, the organic transistor manufactured according to the present invention can be used for a liquid crystal display device, a memory-type display device such as electronic paper, or a display device such as an organic electroluminescent device. .
1 有機トランジスタ
2 基板
3 ゲート電極
4 ゲート絶縁層
5 ソース電極
6 ドレイン電極
7 有機半導体層
8 ダミー膜
9 チャネル領域
20 基板
70 有機半導体溶液
71 縁部
72 中心部
DESCRIPTION OF
Claims (2)
前記ソース電極の長手方向、又は前記ドレイン電極の長手方向であって、なおかつ前記ソース電極と前記ドレイン電極との間に形成されるチャネル領域の外側領域に、ダミー膜を配置し、
前記有機半導体層は、前記ソース電極と前記ドレイン電極との上、及び前記ソース電極と前記ドレイン電極との間に配置され、
かつ、前記有機半導体層の端部が、前記ダミー膜の端部と重なるように、該ダミー膜の上にも前記有機半導体層が配置されていることを特徴とする有機トランジスタ。 An organic transistor having a source electrode, a drain electrode, and an organic semiconductor layer on a substrate,
A dummy film is disposed in the longitudinal direction of the source electrode or the longitudinal direction of the drain electrode, and in the outer region of the channel region formed between the source electrode and the drain electrode,
The organic semiconductor layer is disposed on the source electrode and the drain electrode and between the source electrode and the drain electrode,
The organic transistor is characterized in that the organic semiconductor layer is also disposed on the dummy film so that the end of the organic semiconductor layer overlaps the end of the dummy film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012018237A JP5875880B2 (en) | 2012-01-31 | 2012-01-31 | Organic transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012018237A JP5875880B2 (en) | 2012-01-31 | 2012-01-31 | Organic transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013157525A JP2013157525A (en) | 2013-08-15 |
JP5875880B2 true JP5875880B2 (en) | 2016-03-02 |
Family
ID=49052413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012018237A Expired - Fee Related JP5875880B2 (en) | 2012-01-31 | 2012-01-31 | Organic transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5875880B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6088012B1 (en) * | 2015-09-02 | 2017-03-01 | 日本写真印刷株式会社 | Active device and method for manufacturing active device |
WO2021172408A1 (en) * | 2020-02-26 | 2021-09-02 | 国立大学法人 東京大学 | Semiconductor device and production method therefor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042043A (en) * | 2006-08-09 | 2008-02-21 | Hitachi Ltd | Display device |
JP2008205284A (en) * | 2007-02-21 | 2008-09-04 | Sharp Corp | Organic field effect transistor and its manufacturing method |
JP5135891B2 (en) * | 2007-05-31 | 2013-02-06 | パナソニック株式会社 | Organic TFT element and organic EL display panel using the same |
JP5200443B2 (en) * | 2007-07-30 | 2013-06-05 | セイコーエプソン株式会社 | Organic transistor and active matrix substrate |
CN101387825B (en) * | 2007-09-10 | 2011-04-06 | 北京京东方光电科技有限公司 | Compensation gray level mask plate structure |
JP5380831B2 (en) * | 2007-12-07 | 2014-01-08 | 株式会社リコー | Organic transistor and manufacturing method thereof |
-
2012
- 2012-01-31 JP JP2012018237A patent/JP5875880B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013157525A (en) | 2013-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5638944B2 (en) | Organic thin film transistor | |
JP4865999B2 (en) | Method for manufacturing field effect transistor | |
JP4988322B2 (en) | Display device and manufacturing method thereof | |
US8283200B2 (en) | Manufacturing method of thin film transistor and thin film transistor, and display | |
US20080169462A1 (en) | Thin film transistor, electro-optical device, and electronic apparatus | |
JP5428128B2 (en) | Electronic element, current control device, arithmetic device and display device | |
US20110186830A1 (en) | Method of Making Organic Thin Film Transistors Using a Laser Induced Thermal Transfer Printing Process | |
JP2008258608A (en) | Bipolar transistor design | |
JP2010003723A (en) | Thin-film transistor, thin-film transistor array and image display | |
JP5875880B2 (en) | Organic transistor | |
JP6070073B2 (en) | Thin film transistor array | |
JP2005294571A (en) | Field effect transistor | |
WO2016170770A1 (en) | Thin-film transistor array formation substrate, image display device substrate, and thin-film transistor array formation substrate manufacturing method | |
JP2018041759A (en) | Thin-film transistor and image display device | |
JP6064356B2 (en) | Thin film transistor array and image display device | |
JP2014192317A (en) | Organic transistor manufacturing method | |
WO2014049970A1 (en) | Thin film transistor array and image display apparatus | |
JP2012222094A (en) | Manufacturing method of organic transistor | |
JP6331644B2 (en) | Thin film transistor array and manufacturing method thereof | |
JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device | |
JP6209920B2 (en) | Thin film transistor array and image display device | |
JP6123413B2 (en) | Thin film transistor array and image display device | |
JP2014063976A (en) | Organic transistor and manufacturing method of the same | |
WO2015004847A1 (en) | Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus | |
KR20180094347A (en) | Thin film transistor, making method thereof, and electronic device comprising thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20130626 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5875880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |