JP5875602B2 - 通信・放送システムにおける送受信装置及びその方法 - Google Patents

通信・放送システムにおける送受信装置及びその方法 Download PDF

Info

Publication number
JP5875602B2
JP5875602B2 JP2013549372A JP2013549372A JP5875602B2 JP 5875602 B2 JP5875602 B2 JP 5875602B2 JP 2013549372 A JP2013549372 A JP 2013549372A JP 2013549372 A JP2013549372 A JP 2013549372A JP 5875602 B2 JP5875602 B2 JP 5875602B2
Authority
JP
Japan
Prior art keywords
bits
ldpc
bit
parity
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013549372A
Other languages
English (en)
Other versions
JP2014502828A (ja
Inventor
ホン−シル・ジョン
スン−リュル・ユン
ヒュン−コ・ヤン
アラン・ムラド
イズマイル・グティーレス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority claimed from PCT/KR2012/000446 external-priority patent/WO2012099398A2/en
Publication of JP2014502828A publication Critical patent/JP2014502828A/ja
Application granted granted Critical
Publication of JP5875602B2 publication Critical patent/JP5875602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1162Array based LDPC codes, e.g. array codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618Shortening and extension of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6356Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • H03M13/6368Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393Rate compatible low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • H03M13/6552DVB-T2
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013Rate matching, e.g. puncturing or repetition of code symbols

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、通信・放送システムに関するものである。
通信・放送システムにおいて、リンク(link)性能はチャネルの様々な雑音(noise)とフェージング(fading)現象及びシンボル間干渉(ISI:inter−symbol interference)によって著しく低下し得る。よって、次世代移動通信、デジタル放送及び携帯インターネットのように高いデータ処理量と信頼度を要求する高速デジタル通信・放送システムを具現するために、雑音とフェージング及びシンボル間干渉を克服するための技術を開発することが要求される。雑音などを克服するための研究の一環として、最近では情報の歪曲を効率的に復元して通信及び放送の信頼度を高めるための方法としてエラー訂正符号(error−correnctin code)に対する研究が活発に行われている。
1960年代にGallagerによって初めて紹介されたLDPC(Low Density Parity Check)符号は、当時の技術水準で具現しにくい複雑度のため長い間忘れられていた。しかし、1993年BerrouとGlavieux、Thitimajshimaによって提案されたターボ(turbo)符号がシャノン(Shannon)のチャネル容量に近接する性能を示すことによって、前記ターボ符号の性能と特性に対する多くの解釈が行われ、反復復号(iterative decoding)とグラフに基づいたチャネル符号化に対する多くの研究が進行された。それを機に1990年代後半に前記LDPC符号に対する再研究が行われ、前記LDPC符号に対応するタナー(Tanner)グラフ上で和積(sum−product)アルゴリズムに基づいた反復復号(iterative decoding)を適用して復号化を行うと、シャノンのチャネル容量に近接する性能を有するということが明らかになった。
前記LDPC符号化器は、下記<数式1>のような条件を満足する符号語を決定する過程を含む。
情報語及びパリティの長さを考慮して一部のビットが前記短縮及び穿孔される場合、どのビットを短縮又は穿孔するのかによって符号語の性能が大きく異なり得る。よって、最適の性能を維持するよう、前記短縮されるビット及び穿孔されるビットを選択するための代案が提示されるべきである。
本発明の目的は、上述の問題及び短所を解決するためのものであり、以下のような利点のうち少なくとも一つを提供する。よって、本発明の目的は、通信・放送システムで最適の性能を維持し、短縮及び穿孔ビットを選択するための装置及びその方法を提供することにある。
上述した発明の目的は、通信・放送システムでデータを送信及び受信するための装置及びその方法を提供することによって達成される。
前記目的を達成するための本発明の第1見地によると、通信・放送システムにおける送信端の動作方法は、0−パディングされるビットの個数を決定する過程と、全てのパターンが0にパディングされるビットグループの個数(Npad)を決定する過程と、短縮パターン(shortening pattern)によって指示される0番目乃至Npad−1番目ビットグループ内の全てのビットを0にパディングする過程と、BCH(Bose Chaudhuri Hocquenghem)情報ビットでパディングされていないビット位置に情報ビットをマッピングする過程と、LDPC(Low Density Parity Check)情報ビットを生成するために前記BCH情報ビットをBCH符号化する過程と、0−パディングされた符号語(codeword)を生成するために前記LDPC情報ビットをLDPC符号化する過程と、を含む。ここで、前記短縮パターンは6,5,4,9,3,2,1,8,0,7,10,11で定義されるビットグループの順として定義される。
前記目的を達成するための本発明の第2見地によると、通信・放送システムにおける送信端の動作方法は、符号語(codeword)を生成するためにLDPC(Low Density Parity Check)情報ビットをLDPC符号化する過程と、前記符号語のパリティ(parity)ビットで穿孔(punching)されるビットの個数(Npunc)を決定する過程と、全てのビットが穿孔されるパリティビットグループの個数(Npunc_group)を決定する過程と、穿孔パターン(puncturing pattern)によって指示される0番目乃至Npunc_group−1番目パリティビットグループ内の全てのビットを穿孔する過程と、を含む。前記穿孔パターンは29,45,43,27,32,35,40,38,0,19,8,16,41,4,26,36,30,2,13,42,46,24,37,1,33,11,44,28,20,9,34,3,17,6,21,14,23,7,22,47,5,10,12,15,18,25,31,39で定義されるパリティビットグループの順として定義される。
前記目的を達成するための本発明の第3見地によると、通信・放送システムにおける受信端の動作方法は、短縮(shortening)された符号語(codeword)を受信する過程と、0−パディングされたビットの数を決定する過程と、全てのビットが0にパディングされたビットグループの個数(Npad)を決定する過程と、短縮パターン(shortening pattern)によって指示される0番目乃至Npad−1番目のビットグループ内の全ての情報ビットに対応するLDPC(Low Density Parity Check)ディコーダ(decoder)入力値を短縮されたLDPC情報ビットを示す値として設定する過程と、パディングされていない情報ビットに対応するLDPCディコーダ入力値を受信された短縮された符号語に応じて設定する過程と、LDPC情報ビットを生成するために前記LDPCディコーダ入力値をLDPC復号化する過程と、BCH(Bose Chaudhuri Hocquenghem)情報ビットを生成するために前記LDPC情報ビットをBCH復号化する過程と、を含む。前記短縮パターンは6,5,4,9,3,2,1,8,0,7,10,11で定義されるビットグループの順として定義される。
前記目的を達成するための本発明の第4見地によると、通信・放送システムにおける受信端の動作方法は、穿孔(punching)された符号語(codeword)を受信する過程と、穿孔された符号語のLDPC(Low Density Parity Check)パリティビットで穿孔されたビットの個数を決定する過程と、全てのビットが穿孔されたパリティビットグループの個数(Npunc_group)を決定する過程と、穿孔パターン(puncturing pattern)によって指示されるLDPC符号語の0番目乃至Npunc_group−1番目パリティビットグループ内の全てのパリティビットに対応するLDPCディコーダ(decoder)入力値を穿孔されたパリティビットを示す値として設定する過程と、前記LDPC符号語の穿孔されていない残りのパリティビットに対応するLDPCディコーダ入力値を受信された穿孔された符号語の受信値に応じて設定する過程と、を含む。前記穿孔パターンは29,45,43,27,32,35,40,38,0,19,8,16,41,4,26,36,30,2,13,42,46,24,37,1,33,11,44,28,20,9,34,3,17,6,21,14,23,7,22,47,5,10,12,15,18,25,31,39で定義されるパリティビットグループの順として定義される。
前記目的を達成するための本発明の第5見地によると、通信・放送システムにおける送信端装置は、短縮パターン(shortening pattern)によって指示される0番目乃至Npad−1番目ビットグループ内の全てのビットを0にパディングし、BCH(Bose Chaudhuri Hocquenghem)情報ビットでパディングされていないビット位置に情報ビットをマッピングするパディング部と、前記Npadは全てのビットの0にパディングされるビットグループの個数を意味し、LDPC(Low Density Parity Check)情報ビットを生成するために前記BCH情報ビットをBCH符号化し、0−パディングされた符号語(codeword)を生成するために前記LDPC情報ビットをLDPC符号化する符号化部と、を含む。前記短縮パターンは6,5,4,9,3,2,1,8,0,7,10,11で定義されるビットグループの順として定義される。
前記目的を達成するための本発明の第6見地によると、通信・放送システムにおける送信端装置は、符号語(codeword)を生成するためにLDPC(Low Density Parity Check)情報ビットをLDPC符号化する符号化部と、前記符号語のパリティ(parity)ビットで穿孔(punching)されるビットの個数(Npunc)を決定し、全てのビットが穿孔されるパリティビットグループの個数(Npunc_group)を決定し、穿孔パターン(puncturing pattern)によって指示される0番目乃至Npunc_group−1番目パリティビットグループ内の全てのビットを穿孔する穿孔部と、穿孔された符号語を送信する送信部と、を含む。ここで、前記穿孔パターンは29,45,43,27,32,35,40,38,0,19,8,16,41,4,26,36,30,2,13,42,46,24,37,1,33,11,44,28,20,9,34,3,17,6,21,14,23,7,22,47,5,10,12,15,18,25,31,39で定義されるパリティビットグループの順として定義される。
前記目的を達成するための本発明の第7見地によると、通信・放送システムにおける受信端装置は、短縮(shortening)された符号語(codeword)を受信する受信部と、短縮パターン(shortening pattern)によって指示される0番目乃至Npad−1番目ビットグループ内の全ての情報ビットに対応するLDPC(Low Density Parity Check)ディコーダ(decoder)入力値を短縮されたLDPC情報ビットを示す値として設定し、パディングされていない情報ビットに対応するLDPCディコーダ入力値を受信された短縮された符号語に応じて設定する短縮ビット復元部と、前記Npadは全てのビットが0にパディングされるビットグループの個数を意味し、LDPC情報ビットを生成するために前記LDPCディコーダ入力値をLDPC復号化し、BCH(Bose Chaudhuri Hocquenghem)情報ビットを生成するために前記LDPC情報ビットをBCH復号化する復号化部と、を含む。前記短縮パターンは6,5,4,9,3,2,1,8,0,7,10,11で定義されるビットグループの順として定義される。
前記目的を達成するための本発明の第8見地によると、通信・放送システムにおける受信端装置は、穿孔(punching)された符号語(codeword)を受信する受信部と、穿孔された符号語のLDPC(Low Density Parity Check)パリティビットで穿孔されたビットの個数を決定し、全てのビットが穿孔されたパリティビットグループの個数(Npunc_group)を決定し、穿孔パターン(puncturing pattern)によって指示されるLDPC符号語の0番目乃至Npunc_group−1番目パリティビットグループ内の全てのパリティビットに対応するLDPCディコーダ(decoder)入力値を穿孔されたパリティビットを示す値として設定し、前記LDPC符号語の穿孔されていない残りのパリティビットに対応するLDPCディコーダ入力値を受信された穿孔された符号語の受信値に応じて設定する穿孔ビット復元部と、を含む。前記穿孔パターンは29,45,43,27,32,35,40,38,0,19,8,16,41,4,26,36,30,2,13,42,46,24,37,1,33,11,44,28,20,9,34,3,17,6,21,14,23,7,22,47,5,10,12,15,18,25,31,39で定義されるパリティビットグループの順として定義される。
本発明の他の見地、利益、主な特徴は、以下添付した本発明の実施例及び図面とともに説明される詳細な説明から当業者に明白に認識されるはずである。
本願発明及びその利点に対するより完全な理解のために添付した図面に結び付けて以下の説明が参照されるが、図面における類似した参照符号は同じ部分を示す。
本発明の実施例による通信・放送システムで使用可能なパリティ検査行列の例を示す図である。 本発明の実施例による通信・放送システムにおける送信端のブロック構成を示す図である。 本発明の実施例による通信・放送システムにおけるパリティ検査行列及び符号語の関係式を示す図である。 本発明の実施例による通信・放送システムにおけるパリティ検査行列及び符号語の関係式を示す図である。 本発明の実施例による通信・放送システムにおけるパリティ検査行列及び符号語の関係式を示す図である。 本発明の実施例による通信・放送システムにおける情報ビットのグルーピングを示す図である。 本発明の実施例による通信・放送システムにおける情報ビットのグルーピングを示す図である。 本発明の実施例による通信・放送システムにおけるパリティビットのグルーピングを示す図である。 本発明の実施例による通信・放送システムにおけるパディング手順を示す図である。 本発明の実施例による通信・放送システムにおける送信端の動作手順を示す図である。 本発明の実施例による通信・放送システムにおける送信端の動作手順を示す図である。 本発明の実施例による通信・放送システムにおける受信端の動作手順を示す図である。 本発明の実施例による通信・放送システムにおける受信端の動作手順を示す図である。 本発明の実施例による通信・放送システムにおける送信端のブロック構成を示す図である。 本発明の実施例による通信・放送システムにおける受信端のブロック構成を示す図である。前記図面において、参照番号は同じであるか類似した要素、特徴、構造を説明するために使用される。
以下、本発明の実施例を図面を参照して説明する。以下の説明において、説明の明確性及び簡潔化のために広く知られている機能や構造は詳細に説明されない。
以下、本発明は通信・放送システムにおけるLDPC符号によって符号語の性能が低下されることなく一部のビットを短縮又は穿孔するための技術について説明する。
以下、本発明は欧州デジタル放送標準(standard)の一つであるDVB−T2(Digital Video Broadcasting the 2nd Generation Terrestrial)システム及び標準化中であるDVB−NGH(Digital Video Broadcasting Next Generation Handheld)システムで定義している用語及び名称を使用する。しかし、本発明が前記用語及び名称によって限られることはなく、符号化及び復号化を行う他のシステムにも同じく適用され得る。
本発明は、図1に示したような構造のパリティ検査行列を考慮する。前記図1に示したパリティ検査行列は、符号語が情報語をそのまま含むシステマチック(systematic)構造である。以下、本発明は前記図1のパリティ検査行列に基づいて説明するが、本発明の適用可能な範囲が前記図1のようなパリティ検査行列に限られることはない。
前記<数式2>によると、
値だけ分かるとi番目の列グループ内のk番目の重量−1がある行のインデックスが分かる。よって、それぞれの列グループ内の0番目の列からk番目の重量−1がある行のインデックス値を貯蔵すると、前記図1の構造を有するパリティ検査行列の重量−1がある列と行の位置を把握することができる。
上述した規則によると、i番目の列グループに属する列の次数は全て
で同じである。前記規則に従って前記パリティ検査行列に対する情報を貯蔵しているLDPC符号は、以下のように簡略に表現することができる。
前記<数式3>において、
はi番目の列グループ内のj番目の列でk番目の重量−1がある行のインデックスを意味する。
前記各列グループの0番目の列で1が位置した行のインデックスを示す前記<数式3>のような重量−1位置数列は、下記<表1>のようにより簡略に表現することができる。
前記<表1>はパリティ検査行列における重量−1、言い換えると、1の値を有する元素の位置を示すものであって、i番目の重量−1位置数列はi番目の列グループに属する0番目の列で重量−1がある行のインデックスで表現される。前記<表1>を利用すると、30X15サイズのパリティ検査行列の15X15サイズの情報語部分行列が生成される。そして、15X15サイズのパリティ部分行列は二重対角構造を有するように予め決定されているため、前記<表1>を利用すると30X15サイズのパリティ検査行列が生成される。
図2は、本発明の実施例による通信・放送システムにおける送信端のブロック構成を示す図である。
前記図2に示したように、前記送信端は制御部202、ゼロ(0)パディング部204、BCH(Bose,Chaudhuri,Hocquenghem)符号部206、LDPC符号部208、そして穿孔部210を含んで構成される。符号化部は前記BCH符号部206及び前記LDPC符号部208を含んでもよい。又は、符号化部は前記ゼロパディング部204、前記BCH符号部206、前記LDPC符号部208、前記穿孔部210を含んでもよい。
前記穿孔部210は前記LDPC符号語
を提供され、前記LDPC符号語で一部ビットを穿孔する。前記穿孔部210は、前記穿孔とともに前記ゼロパディング部204によってパディングされたビットを除去することができる。この場合、前記穿孔部210は「ゼロ除去及び穿孔部」と称されてもよい。前記パディングされたビットを除去する機能が排除される場合、前記ゼロパディング部204が省略されてもよい。即ち、前記ゼロパディング部204でビットをパディングしてBCH情報ビットを生成する代わりに、前記制御部220は前記LDPC符号部208で使用されるパリティ検査行列で前記パディングされたビットに対応する列を除去することができる。そして、前記対応する列が除去されたパリティ検査行列はメモリ(memory)に貯蔵されてもよい。前記パディングされたビットに対応する少なくとも一つの列が除去されることで、0ビットをパディングし除去する過程がなくても同じ結果が得られる。
前記制御部202は前記ゼロパディング部204に0にパディングされるビットの位置及び個数のうち少なくとも一つを決定するための情報を提供し、前記BCH符号部206にBCHパリティビットの個数及び位置のうち少なくとも一つに対する情報を提供し、前記LDPC符号部208に符号率、符号語の長さ、パリティ検査行列などを提供し、前記穿孔部210に穿孔されるビットの個数及び位置のうち少なくとも一つを決定するための情報を提供する。もし、前記穿孔部210がゼロ除去機能を有する場合、前記制御部202は前記ゼロパディング部204への指示と同じく0にパディングされるビットの位置及び個数のうち少なくとも一つを決定するための情報を前記穿孔部210に提供する。また、前記ゼロパディング部204、前記BCH符号部206、前記穿孔部210の動作が不必要な場合、前記制御部202は前記ゼロパディング部204、前記BCH符号部206、前記穿孔部210が動作しないように制御してもよい。
上述した構成において、前記ゼロパディング部204によってビットが0にパディングされた後、前記0にパディングされたビットは穿孔部210によって除去されるため、前記0にパディングされたビットは送信されない。このように符号化の前にビットをパディングし、符号化の後パディングされたビットを除去することを短縮(shortening)という。即ち、前記短縮は符号化の前にビットを0にパディングすること及び符号化の後0にパディングされたビットを除去することを含む。
前記図2に示した実施例の場合、前記ゼロパディング部204の出力は前記BCH符号部206に入力される。しかし、本発明の他の実施例によって前記BCH符号部206は省略されてもよい。即ち、システムはBCH符号を使用しなくてもよく、この場合、前記ゼロパディング部204の出力は前記LDPC符号部208に直接入力されてもよい。本発明のまた他の実施例によって、前記BCH符号部206及び前記ゼロパディング部204の位置が互いに入れ替わってもよい。即ち、パディングされる前の最初の情報ビットが前記BCH符号部206に入力され、前記BCH符号部206の出力が前記ゼロパディング部204に提供され、前記ゼロパディング部204の出力が前記LDPC符号部208に提供されてもよい。
本発明の実施例による送信端は短縮又は穿孔されるビットの位置情報をインデックス順番を予め定義されたように予め貯蔵しているか、又は、予め定義された規則に従って演算を介して決定した後、短縮又は穿孔されるビットの個数に基づいて情報ビット又はLDPC符号語で短縮又は穿孔対象のビットの位置を選択することができる。以下、説明の便宜上、本発明は短縮されるビットの順番を「短縮パターン」、穿孔されるビットの順番を「穿孔パターン」と称する。前記短縮パターン及び前記穿孔パターンは、後述される穿孔されるパリティビットグループの順番又は短縮されるビットグループの順番を意味する。
本発明は、可変長の入力ビット列に対して前記短縮及び穿孔を適用するために短縮パターン及び穿孔パターンを決定し、短縮・穿孔されるビットの個数及び短縮・穿孔パターンに応じて短縮・穿孔されるビットを選択する。
前記LDPC符号部208の出力ビット列である
は、下記<数式5>のようである。
上述したように、可変長さの情報ビット
に対して短縮及び穿孔する場合、送信端は短縮パターン及び穿孔パターンを決定し、前記短縮パターン及び前記穿孔パターンで短縮及び穿孔されるビットの数だけの値を利用して短縮及び穿孔されるビットの位置を決定する。
特に、前記図1のような構造を有するパリティ検査行列に基づいてLDPC符号化を行う場合、短縮及び穿孔されるビットの順番は情報ビット及びパリティビットのグループ単位で決定される。即ち、本発明は情報ビット及びパリティビットを一定個数のビットを含む多数のビットグループに分け、前記ビットグループに対して短縮及び穿孔されるグループの順番を決定した後、前記ビットグループ単位で決定された短縮パターン及び先行パターンに応じて必要な個数だけのビットを短縮及び穿孔する。
上述した短縮及び穿孔過程において、パディングは前記BCH符号部206の入力ビットに対して行われ、前記BCH符号部206の入力ビットの順番が前記LDPC符号部208の入力ビットの順番と同じである。また、LDPC符号とBCH符号の連接した性能はLDPC符号語の性能がより優勢(dominant)しているため、短縮の順番はLDPC符号語の特性に基づいて決定されてもよい。特に、前記短縮の順番を決定するに当たって、LDPC符号が前記図1の構造を有するパリティ検査行列に基づく場合、前記パリティ検査行列の列グループに相応する情報ビットグループを単位に短縮順番が決定されてもよい。
以下、本発明はパリティ検査行列と短縮及び穿孔についてその関係を説明し、前記図1のような構造のパリティ検査行列を利用してLDPC符号化を行うシステムのための短縮パターン及び穿孔パターンを決定する過程を詳しく説明する。
図3A乃至図3Cは、本発明の実施例による通信・放送システムにおけるパリティ検査行列及び符号語の関係式を示す図である。
以下説明される短縮過程において、本発明はビットが0にパディングされる位置の順番を短縮パターンとして定義し、ビットを0にパディングした後符号化し、符号語で前記短縮パターンに応じてパディングされたビットを除去する。しかし、本発明の他の実施例によって、前記短縮パターンはビットが0にパディングされる位置の順番ではなく、符号語に入力される情報ビットが入力される位置の順番を決定するために使用されてもよい。前記短縮パターンは、ビットが0にパディングされる位置の順番を示す。よって、符号語で情報ビットがマッピングされる位置の順番は前記短縮パターンを利用して得られる。即ち、前記短縮パターンを逆順に読むと情報ビットがマッピングされる位置の順番になり得る。よって、前記短縮過程は、前記短縮パターンの逆順に前記符号語に入力される情報ビットがマッピングされる位置を決定し、情報ビットがマッピングされないビットに「0」をマッピングして符号化した後、符号語で0がマッピングされたビットを除去することで行われてもよい。
また、以下説明される穿孔過程において、本発明は穿孔されるビットを選択する順番を「穿孔パターン」として定義し、前記「穿孔パターン」に応じてビットを穿孔する。しかし、本発明の他の実施例によって、前記穿孔パターンは前記穿孔されるビット位置の順番ではなく、穿孔されないビットの順番を決定するために使用されてもよい。前記穿孔パターンは穿孔されるビットの順番を示すため、前記穿孔パターンを逆順に読むと穿孔されないビットの順番となる。よって、前記穿孔過程は前記穿孔パターンの逆順に穿孔されないビットを決定し、残りのビットを穿孔することで行われてもよい。特に、可変長さではない固定長さに対して穿孔を行う場合、穿孔されないビットは前記穿孔パターンに基づいて決定されてもよい。
また、前記図3Cを参照すると、パリティ検査行列
及び符号語
の積は各行(row)別に表現されてもよい。即ち、4つの行(row)は4つの数式531乃至534で表現されてもよい。短縮されるビットの場合、短縮されるビットの位置だけ分かると送信端及び受信端は「0」が入力されたことが分かる。しかし、穿孔されるビットの場合、穿孔される位置が分かっても受信端は該当ビットが「0」であったのか「1」であったのかは分からないため、分からない値として処理する。よって、穿孔されるビットと関係がある列の位置に「1」を含む行(row)の数式に影響を及ぼす可能性がある。よって、穿孔されるビットを決定する場合、パリティ検査行列で穿孔されるビットに関する列の位置に「1」を含む行の特性が考慮されなければならない。
以下、本発明は前記図1の構造を有するパリティ検査行列を前提してビットグループ単位の短縮及び穿孔順番を決定する過程を説明し、短縮及び穿孔順番を詳しく説明する。
まず、情報ビットに対する短縮順番は以下のようである。
全てのBCH情報ビット
に対し、各ビットグループは下記<数式7>のように表現される。
〔数式7〕
本発明は、ビットグループ単位に短縮パターンを定義する。この際、上述したように、BCH情報ビットはLDPC情報ビットのうちBCH符号のパリティビットを除く残りのビットと同じであるため、本発明はLDPC情報ビットを考慮して短縮の順番を決定する。この際、本発明は与えられたパリティ検査行列に基づいて短縮の順番を決定する。前記与えられたパリティ検査行列に基づいて短縮の順番を決定する過程は以下のようである。
前記図1のような構造のパリティ検査行列において、情報語部分行列110はM個の連続した列(columns)で構成された列グループで分けられる。よって、前記M個のビットで構成された列グループ内の各列に対応するLDPC情報ビットが前記<数式7>のように情報ビットグループで構成される。
即ち、前記図4Aの0番目のビットグループは、前記図1の0番目の列グループに対応する。そして、0番目のビットグループは少なくとも一つのビットを含み、前記図4Aの0番目のビットグループ内の各ビットは前記図1の0番目の列グループ内の各列に対応する。また、前記図4Aのi番目のビットグループは、前記図1のi番目の列グループ内の列に対応するビットを含む。それによって、前記短縮パターンはパリティ検査行列で列(column)グループ単位で削除する列(column)グループの順番を決定することで決定される。言い換えると、列グループの削除順番を各列グループに対応する情報ビットグループの順番に転換したものが短縮パターンになり得る。
前記短縮パターンは、短縮されるビットの順番又は短縮されるビットグループの順番を意味する。もし、前記短縮パターンがビットグループの順番で定義される場合、各短縮されるビットグループ内で短縮されるビットの順番は多様に定義されてもよい。同じグループに属したビットは同じ次数(degree)及びサイクル(cycle)性能を有するため、ビット単位で短縮順番を決定する方式と同じ性能が得られる。
次に、パリティビットに対する穿孔順番は以下のように決定される。
図5A及び図5Bは、本発明の実施例による通信・放送システムにおけるパリティビットのグルーピングを示している。
図5Bに示したように、パリティビットの順番を下記<数式9>によって変換すると下記<数式10>のように定義されるパリティビットグループが構成される。下記<数式9>は、パリティビットのインターリービング(interleaving)効果をもたらす。
同じグループ内のビットは同じ次数と同じサイクル特性を有するため、グループ単位で穿孔順番を決定するとビット単位で最適の穿孔パターンを見つけることと同じ性能が保証される。よって、本発明は、パリティビットグループを単位に穿孔パターンを決定する。
BCH符号とLDPC符号を連接して使用する場合、BCH符号のパリティビットは短縮されないことが好ましい。よって、BCH符号のパリティビットを含むグループは最も遅い短縮順番を有し、前記BCH符号のパリティビットを含むグループで短縮されるビットの個数は
個に決定される。ここで、前記
はBCHパリティビットを含むグループの個数である。もし、BCH符号のパリティビットの個数が前記ビットグループのビットの個数Mより大きいと、2つ以上のグループが最も遅い短縮順番を有することができる。前記図4の場合、はBCH符号のパリティビットは最後のグループに含まれる。前記BCH符号のパリティビットの位置は、符号率及び符号のサイズに応じて異なり得る。
BCH符号のパリティビットの個数がM=72以上である場合、
=11は削除されてもよい。
BCH符号のパリティビットの個数がM=72以上である場合、
=11は削除されてもよい。
BCH符号のパリティビットの個数がM=72以上である場合、
=11は削除されてもよい。
BCH符号のパリティビットの個数がM=72以上である場合、
=19は削除されてもよい。
前記図3を参照して説明したように、前記パリティ検査行列の列グループの位置を変更する場合、それに相応するように短縮パターンも変更されてもよい。例えば、次数が高い列グループがパリティ検査行列の最も前に配置されてもよい。
前記変更されたパリティ検査行列に基づいてLDPC符号化を行うシステムにおいて、前記図3を参照して説明したように、変更されたパリティ検査行列に相応するように短縮パターンも変更することができる。しかし、パリティ検査行列の情報語パート行列のみ変更されることであるため、穿孔パターンは同じく使用してもよい。
BCH符号のパリティビットの個数がM=72以上である場合、
=14は削除されてもよい。
BCH符号のパリティビットの個数がM=72以上である場合、
=11は削除されてもよい。
BCH符号のパリティビットの個数がM=72以上である場合、
=11は削除されてもよい。
BCH符号のパリティビットの個数がM=72以上である場合、
=11は削除されてもよい。
本発明は、前記<表10>乃至前記<表43>及び前記<表46>乃至前記<表53>を介して符号語の長さ、符号率、穿孔及び短縮パターン、変調方式による短縮パターン及び穿孔パターンを説明した。
本発明は、前記<表55>乃至前記<表56>及び前記<表58>乃至前記<表59>を介して符号語の長さ、符号率、穿孔及び短縮パターン、変調方式による短縮パターン及び穿孔パターンを説明した。
以下、本発明は前記図2の構成を参照して前記<表10>乃至前記<表43>、前記<表46>乃至前記<表53>、前記<表55>乃至前記<表56>及び前記<表58>乃至前記<表59>のような短縮パターン及び穿孔パターンを利用してグループ単位の短縮及び穿孔を行う過程を説明する。
前記穿孔部210は、与えられた穿孔ビットの個数
に対して下記<数式14>のように全てのビットが穿孔されるグループの個数を決定する。
また、前記穿孔部210は前記ゼロパディング部204でパディングされたビットを除去することができる。本発明は短縮と穿孔を全て考慮して説明したが、短縮及び穿孔は独立的に行われてもよい。
以下、本発明は図6を参照して短縮過程を説明する。
以下、本発明は上述したように、短縮及び穿孔を行う送信端及び受信端の動作及び構成を図面を参照して詳しく説明する。
*239図7A及び図7Bは、本発明の実施例による通信・放送システムにおける送信端の動作手順を示している。
前記図7A及び前記図7Bを参照すると、前記送信端はステップ701でパディングされるビットの個数を決定する。前記パディングされるビットは短縮されるビットであって、符号化のための入力ビットの個数、即ち、BCH情報ビットの個数が提供される情報ビットの個数より大きい際に発生する。即ち、前記送信端は前記符号化のための入力ビット個数であるBCH情報ビットの個数から情報ビットの個数を減算することで、前記0にパディングされるビットの個数を決定する。
次に、前記送信端はステップ703に進行して短縮パターンを決定する。即ち、前記送信端は予め定義された少なくとも一つの短縮パターンを貯蔵しており、貯蔵された少なくとも一つの短縮パターンのうち現在の条件に対応する短縮パターンを選択する。例えば、前記短縮パターンは符号語の長さ、符号率、短縮及び穿孔の割合、変調方式などによって定義される。例えば、少なくとも一つの短縮パターンは情報ビットを一定個数の単位に分割したビットグループ単位で定義されている。例えば、前記少なくとも一つの短縮パターンは、前記<表10>、前記<表12>、前記<表14>、前記<表16>、前記<表18>、前記<表20>、前記<表22>、前記<表24>、前記<表26>、前記<表28>、前記<表30>、前記<表32>、前記<表34>、前記<表36>、前記<表38>、前記<表40>、前記<表42>、前記<表46>、前記<表48>、前記<表50>、前記<表52>、前記<表55>、前記<表58>のうち少なくとも一つを含んでもよい。本発明の他の実施例によって、前記送信端は前記短縮パターンを予め貯蔵せず、現在の条件に応じて前記短縮パターンを生成してもよい。例えば、前記生成される短縮パターンは、前記<表10>、前記<表12>、前記<表14>、前記<表16>、前記<表18>、前記<表20>、前記<表22>、前記<表24>、前記<表26>、前記<表28>、前記<表30>、前記<表32>、前記<表34>、前記<表36>、前記<表38>、前記<表40>、前記<表42>、前記<表46>、前記<表48>、前記<表50>、前記<表52>、前記<表55>、前記<表58>のうち少なくとも一つを含んでもよい。
前記短縮パターンを決定した後、前記送信端はステップ705に進行し、全てのビットが0にパディングされるビットグループの個数(Npad)を決定する。前記全てのビットが0にパディングされるビットグループは、全てのビットが短縮されるビットグループを意味する。即ち、前記送信端は前記0にパディングされるビットの個数をビットグループ当たりのビット個数で割り、割り算の結果より小さい最大整数の値を前記Npadとして決定する。もし、前記情報ビットの個数が一つのビットグループに含まれるビットの個数より小さい場合、前記情報ビットは一つのビットグループに全て含まれてもよい。よって、この場合、前記Npadは全体のビットグループの個数より一つ小さい値になる。
次に、前記送信端はステップ707に進行し、前記Npadが0より大きいのかを確認する。言い換えると、前記送信端は前記全てのビットが0にパディングされるビットグループが少なくとも一つ存在するのかを判断する。もし、前記Npadが0より大きくない場合、前記送信端は以下ステップ709を省略し、以下ステップ711に進行する。
一方、前記Npadが0より大きいと、前記送信端はステップ709に進行し、前記ステップ705で決定された短縮パターンによって指示される0番目乃至Npad−1番目のビットグループ内の全てのビットを0にパディングする。次に、前記送信端はステップ711に進行し、Npad番目のビットグループ内の一部のビットを0ビットに設定する。この際、前記Npad番目のビットグループで前記0ビットに設定される一部のビットは、予め定義された規則に従って選択される。例えば、前記0ビットに設定される一部のビットは前記Npad番目のビットグループの前端又は後端の一部のビットであってもよい。但し、前記0番目乃至Npad−1番目のビットグループ内の全てのビットを0にパディングすることで全てのビットのパディングが完了された場合、前記ステップ711は省略されてもよい。そして、前記送信端はステップ713に進行し、BCH情報ビットでパディングされていないビット位置に情報ビットをマッピングする。即ち、前記送信端は前記ステップ709乃至前記ステップ713を介して前記短縮パターンによって指示される順番によるビットグループのビットをパディングし、残りのビットの位置に前記情報ビットをマッピングする。
次に、前記送信端はステップ715に進行し、パディングされた情報ビットに対する、即ち、BCH情報ビットに対する符号化を行う。この際、前記送信端は多数の符号化技法を連接して行ってもよい。例えば、前記送信端はBCH符号化及びLDPC符号化を順次に行ってもよい。この場合、前記送信端は前記BCH情報ビットに対するBCH符号化を行い、LDPC情報ビット、即ち、前記BCH符号化の結果生成されたBCH符号語に対するLDPC符号化を行ってもよい。本発明の他の実施例によって、前記送信端は前記BCH情報ビット、即ち、前記0にパディングされた情報ビットに対するLDPC符号化のみを行ってもよい。前記BCH符号化なしに前記LDPC符号化のみ行われる場合、前記BCH情報ビットはLDPC情報ビットとして称されてもよい。
前記符号化を行った後、前記送信端はステップ717に進行して穿孔されるビットの個数を決定する。例えば、前記送信端は短縮されたビットの個数及び符号化率に関する値に応じて、言い換えると、穿孔及び短縮の割合に応じて前記穿孔されるビットの個数を決定してもよい。例えば、前記短縮されたビットの個数及び符号化率に関する値は前記<数式11>のように定義される。また、前記送信端は前記パリティ検査行列の構造乃至入力ビットの個数を考慮して穿孔されるビットの個数を決定してもよい。
前記穿孔されるビットの個数を決定した後、前記送信端はステップ719に進行して穿孔パターンを決定する。即ち、前記送信端は予め定義された少なくとも一つの穿孔パターンを貯蔵しており、貯蔵された少なくとも一つの穿孔パターンのうち現在の条件に対応する穿孔パターンを選択する。例えば、前記穿孔パターンは符号語の長さ、符号率、短縮及び穿孔の割合、変調方式などによって定義される。例えば、少なくとも一つの穿孔パターンはパリティビットを一定個数の単位に分割したパリティビットグループ単位で定義される。例えば、前記少なくとも一つの穿孔パターンは、前記<表11>、前記<表13>、前記<表15>、前記<表17>、前記<表19>、前記<表21>、前記<表23>、前記<表25>、前記<表27>、前記<表29>、前記<表31>、前記<表33>、前記<表35>、前記<表37>、前記<表39>、前記<表41>、前記<表43>、前記<表47>、前記<表49>、前記<表51>、前記<表53>、前記<表56>、前記<表59>のうち少なくとも一つを含んでもよい。本発明の他の実施例によって、前記送信端は前記穿孔パターンを予め貯蔵せず、現在の条件に応じて前記穿孔パターンを生成してもよい。例えば、前記生成される穿孔パターンは、前記<表11>、前記<表13>、前記<表15>、前記<表17>、前記<表19>、前記<表21>、前記<表23>、前記<表25>、前記<表27>、前記<表29>、前記<表31>、前記<表33>、前記<表35>、前記<表37>、前記<表39>、前記<表41>、前記<表43>、前記<表47>、前記<表49>、前記<表51>、前記<表53>、前記<表56>、前記<表59>のうち少なくとも一つを含んでもよい。
前記穿孔パターンを決定した後、前記送信端はステップ721に進行し、全てのパリティビットが穿孔されるパリティビットグループの個数(Npunc_group)を決定する。即ち、前記送信端は前記穿孔されるパリティビットの個数をパリティビットグループ当たりのビット個数で割り、割り算の結果より小さい最大整数の値を前記Npunc_groupとして決定する。もし、前記穿孔されないビットの個数が一つのパリティビットグループに含まれるビットの個数より小さい場合、前記穿孔されないビットは一つのパリティビットグループに全て含まれてもよい。よって、この場合、前記Npunc_groupは全体のパリティビットグループの個数より一つ小さい値になる。
次に、前記送信端はステップ723に進行し、前記Npunc_groupが0より大きいのかを確認する。言い換えると、前記送信端は前記全てのパリティビットが穿孔されるパリティビットグループが少なくとも一つ存在するのかを判断する。もし、前記Npunc_groupが0より大きくない場合、前記送信端は以下ステップ725を省略し、以下ステップ727に進行する。
一方、前記Npunc_groupが0より大きいと、前記送信端はステップ725に進行し、前記ステップ719で決定された穿孔パターンによって指示される0番目乃至Npunc_group−1番目のビットグループ内の全てのパリティビットを穿孔する。次に、前記送信端はステップ727に進行し、穿孔パターンによって指示されるNpunc_group番目のビットグループ内の一部のビットを穿孔する。この際、前記Npunc_group番目のパリティビットグループで穿孔される一部のビットは、予め定義された規則に従って選択される。例えば、前記穿孔される一部のビットは前記Npunc_group番目のパリティビットグループ内の前端又は後端の一部のビットであってもよい。即ち、前記送信端は前記ステップ725乃至前記ステップ727を介して前記穿孔パターンによって指示される順番によるパリティビットグループ内のビットを順次に穿孔する。但し、前記0番目乃至Npunc_group−1番目のパリティビットグループ内の全てのビットを穿孔することでNpunc_group−1個のビットの穿孔が完了された場合、前記ステップ727は省略されてもよい。
次に、前記送信端はステップ729に進行し、符号化を行う前に0にパディングされたビットを除去する。言い換えると、前記送信端はステップ709及び前記ステップ711でパディングされたビットを除去する。次に、前記送信端はステップ731に進行し、穿孔及び短縮された符号語を送信する。
図8A及び図8Bは、本発明の実施例による通信・放送システムにおける受信端の動作手順を示している。
前記図8A及び前記図8Bを参照すると、前記受信端はステップ801で短縮及び穿孔された符号語が受信されるのかを確認する。
前記短縮及び穿孔された符号語が受信されると、受信端はステップ803に進行し、短縮されたビットの個数を決定する。前記短縮は符号化のための入力ビットの個数が情報ビットの個数より大きい際に発生する。即ち、前記受信端はLDPC符号語の情報ビットの個数から受信された穿孔及び短縮されたコードワードの情報ビットの個数を減算することで0にパディングされたビットの個数を決定する。
次に、前記受信端はステップ805に進行して適用される短縮パターンを決定する。即ち、前記受信端は予め定義された少なくとも一つの短縮パターンを貯蔵しており、貯蔵された少なくとも一つの短縮パターンのうち現在の条件に対応する短縮パターンを選択する。例えば、前記短縮パターンは符号語の長さ、符号率、短縮及び穿孔の割合、変調方式などによって定義される。例えば、少なくとも一つの短縮パターンは情報ビットを一定個数の単位に分割したビットグループ単位で定義されている。例えば、前記少なくとも一つの短縮パターンは、前記<表10>、前記<表12>、前記<表14>、前記<表16>、前記<表18>、前記<表20>、前記<表22>、前記<表24>、前記<表26>、前記<表28>、前記<表30>、前記<表32>、前記<表34>、前記<表36>、前記<表38>、前記<表40>、前記<表42>、前記<表46>、前記<表48>、前記<表50>、前記<表52>、前記<表55>、前記<表58>のうち少なくとも一つを含んでもよい。本発明の他の実施例によって、前記受信端は前記短縮パターンを予め貯蔵せず、現在の条件に応じて前記短縮パターンを生成してもよい。例えば、前記生成された短縮パターンは、前記<表10>、前記<表12>、前記<表14>、前記<表16>、前記<表18>、前記<表20>、前記<表22>、前記<表24>、前記<表26>、前記<表28>、前記<表30>、前記<表32>、前記<表34>、前記<表36>、前記<表38>、前記<表40>、前記<表42>、前記<表46>、前記<表48>、前記<表50>、前記<表52>、前記<表55>、前記<表58>のうち少なくとも一つを含んでもよい。本発明のまた他の実施例によって、前記受信端は別途のシグナリングを介して送信端から指示される短縮パターンを使用してもよい。
前記短縮パターンを決定した後、前記受信端はステップ807に進行し、送信端で全てのビットが短縮されたビットグループの個数(Npad)を決定する。即ち、前記受信端は前記パディングされたビットの個数をビットグループ当たりのビットの個数で割り、割り算の結果より小さい最大整数の値を前記Npadとして決定する。もし、前記受信された短縮及び穿孔されたコードワード内の情報ビットの個数が一つのビットグループに含まれるビットの個数より小さい場合、前記受信された短縮及び穿孔されたコードワード内の少なくとも一つの情報ビットは一つのビットグループに全て含まれてもよい。よって、この場合、前記Npadは全体のビットグループの個数より一つ小さい値になる。
次に、前記受信端はステップ809に進行し、前記Npadが0より大きいのかを確認する。言い換えると、前記受信端は前記全てのビットが0にパディングされたビットグループが少なくとも一つ存在するのかを判断する。もし、前記Npadが0より大きくない場合、前記受信端は以下ステップ811を省略し、以下ステップ813に進行する。以下、短縮されたLDPC情報ビットに対応するLDPCディコード入力値(decoder input value)は、短縮されたLDPC情報ビットを示す特定値として設定される。例えば、前記LDPCディコーダ入力値はLLR(Log Likelihood Ratio)に基づき、前記特定値はプラス無限大(plus infinite)又はマイナス無限大(minus infinite)であってもよい。
一方、前記Npadが0より大きいと、前記受信端はステップ811に進行し、前記ステップ805で決定された短縮パターンによって指示される0番目乃至Npad−1番目のビットグループ内の全ての情報ビットに対応するLDPCディコーダ入力値を送信端で短縮されたLDPC情報ビットを示す特定値として設定する。
次に、前記送信端はステップ813に進行し、Npad番目のビットグループ内の前端又は後端の一部の情報ビットに対応するLDPCディコーダ入力値を送信端で短縮されたLDPC情報ビットを示す特定値として設定する。
そして、前記受信端はステップ815に進行し、0にパディングされていない情報ビットに対応するLDPCディコーダ入力値を受信された穿孔及び短縮された符号語による値として設定する。例えば、前記復号化入力値がLLR値である場合、前記0ビットを示す値は0である確率が1であり、1である確率が0である場合のLLR値を意味する。即ち、前記受信端は前記ステップ811乃至前記ステップ815を介し、送信端で符号化を介して生成したLDPC符号語のうち情報ビットを復元する。
次に、前記受信端はステップ817に進行し、符号化率及び短縮されたビットの個数に関する値、言い換えると、穿孔及び短縮の割合に応じて穿孔されたビットの個数を決定する。例えば、前記符号化率及び短縮されたビットの個数に関する値、言い換えると、前記穿孔及び短縮の割合は、前記<数式11>のように定義される。
前記穿孔ビットの個数を決定した後、前記受信端はステップ819に進行して適用される穿孔パターンを決定する。即ち、前記受信端は予め定義された少なくとも一つの穿孔パターンを貯蔵しており、貯蔵された少なくとも一つの穿孔パターンのうち現在の条件に対応する穿孔パターンを選択する。例えば、前記穿孔パターンは符号語の長さ、符号率、短縮及び穿孔の割合、変調方式などによって定義される。例えば、少なくとも一つの穿孔パターンはパリティビットを一定個数の単位に分割したグループ単位で定義されている。例えば、少なくとも一つの穿孔パターンは、前記<表11>、前記<表13>、前記<表15>、前記<表17>、前記<表19>、前記<表21>、前記<表23>、前記<表25>、前記<表27>、前記<表29>、前記<表31>、前記<表33>、前記<表35>、前記<表37>、前記<表39>、前記<表41>、前記<表43>、前記<表47>、前記<表49>、前記<表51>、前記<表53>、前記<表56>、前記<表59>のうち少なくとも一つを含んでもよい。本発明の他の実施例によって、前記受信端は前記穿孔パターンを予め貯蔵せず、現在の条件に応じて前記穿孔パターンを生成してもよい。例えば、前記生成された穿孔パターンは、前記<表11>、前記<表13>、前記<表15>、前記<表17>、前記<表19>、前記<表21>、前記<表23>、前記<表25>、前記<表27>、前記<表29>、前記<表31>、前記<表33>、前記<表35>、前記<表37>、前記<表39>、前記<表41>、前記<表43>、前記<表47>、前記<表49>、前記<表51>、前記<表53>、前記<表56>、前記<表59>のうち少なくとも一つを含んでもよい。本発明のまた他の実施例によって、前記受信端は別途のシグナリングを介して送信端から指示される穿孔パターンを使用してもよい。
前記穿孔パターンを決定した後、前記受信端はステップ821に進行し、全てのパリティビットが穿孔されたパリティビットグループの個数(Npunc_group)を決定する。即ち、前記受信端は前記穿孔されたパリティビットの個数をグループ当たりのビットの個数で割り、割り算の結果より小さい最大整数の値を前記Npunc_groupとして決定する。もし、前記受信されたパリティビットの個数が一つのパリティビットグループに含まれるビットの個数より小さい場合、前記受信されたパリティビットは一つのパリティビットグループに全て含まれてもよい。よって、この場合、前記Npunc_groupは全体のパリティビットグループの個数より一つ小さい値になる。
次に、前記受信端はステップ823に進行し、前記Npunc_groupが0より大きいのかを確認する。言い換えると、前記受信端は前記全てのビットが穿孔されるパリティビットグループが少なくとも一つ存在するのかを判断する。もし、前記Npunc_groupが0より大きくない場合、前記受信端は以下ステップ825を省略し、以下ステップ827に進行する。
一方、前記Npunc_groupが0より大きいと、前記受信端はステップ825に進行し、前記ステップ819で決定された穿孔パターンによって指示される0番目乃至Npunc_group−1番目のパリティビットグループ内の全てのビットに対応するLDPCディコーダ入力値を穿孔されたパリティビットを示す値として設定する。例えば、前記穿孔されたパリティビットを示す値は、パリティビットが0である確率及びパリティビットが1である確率が同じ値であってもよい。
次に、前記受信端はステップ827に進行し、LDPC符号語でNpunc_group番目のパリティビットグループ内の前端又は後端の一部のビットに対応するLDPCディコーダ入力値を穿孔されたパリティビットを示す値として設定する。例えば、前記穿孔されたパリティビットを示す値は、パリティビットが0である確率及びパリティビットが1である確率が同じ値であってもよい。
次に、前記受信端はステップ829に進行し、穿孔されていない残りのパリティビットに対応するLDPCディコーダ入力値を短縮及び穿孔された符号語の受信値に応じて設定する。即ち、前記ステップ825乃至前記ステップ829を介して、前記受信端は前記送信端で符号化介して生成したLDPC符号語のうちパリティビットを復元する。
次に、前記受信端はステップ831に進行し、前記復元された符号語に対する復号化を行う。この際、前記受信端は多数の復号化技法を連接して行ってもよい。例えば、前記受信端はLDPC復号化及びBCH復号化を順次に行ってもよい。この場合、前記受信端は復元されたLDPC符号語に対するLDPC復号化を行い、LDPC復号化の結果生成されたLDPC情報ビットに対するBCH復号化を行ってもよい。本発明の他の実施例によって、前記受信端は前記復元されたLDPC符号語に対するLDPC復号化のみを行ってもよい。
図9は、本発明の実施例による通信・放送システムにおける送信端のブロック構成を示している。
前記図9に示したように、前記送信端はゼロ(0)パディング部910、符号化部920、穿孔部930、送信部940、貯蔵部960、制御部970を含んで構成される。
前記ゼロパディング部910は情報ビットの一部ビットを0にパディングすることで、前記符号化部920に入力されるBCH情報ビットを生成する。前記ゼロパディング部910は前記制御部970から提供される情報を利用して0にパディングされるビットの個数を決定し、前記制御部970から提供される短縮パターン情報による位置のビットを0にパディングする。即ち、前記ゼロパディング部910は前記短縮パターンによって指示される順番によるビットグループのビットをパディングし、残りのビットの位置に前記情報ビットの各ビットをマッピングする。前記ゼロパディング部910は全てのビットが0にパディングされるビットグループの個数(Npad)を決定する。本発明の他の実施例によって、前記全てのビットが0にパディングされるビットグループの個数(Npad)は前記制御部970によって決定されてもよい。次に、前記ゼロパディング部910は前記短縮パターンによって指示される0番目乃至Npad−1番目のビットグループ内の全てのビットを0にパディングした後、前記短縮パターンによって指示されるNpad番目のビットグループ内の前端又は後端の一部のビットを0にパディングする。そして、前記ゼロパディング部910はBCH情報ビットでパディングされないビット位置に情報ビットをマッピングする。
前記符号化部920は、前記ゼロパディング部910によってパディングされたBCH情報ビットに対する符号化を行う。前記符号化部920は一つの符号化ブロックのみで構成されるか、又は多数の符号化ブロックが連接した構造を有してもよい。例えば、図示されていないが、前記符号化部920は前記BCH符号器及びLDPC符号器を含んでもよい。この場合、前記BCH符号器は前記パディングされたBCH情報ビットに対するBCH符号化を行い、前記LDPC符号器は前記LDPC情報ビット、即ち、前記BCH符号化の結果生成されたBCH符号語に対するLDPC符号化を行ってもよい。本発明の他の実施例によって、前記符号化部920は前記BCH情報ビットに対するLDPC符号化のみを行ってもよい。BCH符号化なしに前記LDPC符号化のみ行われる場合、前記BCH情報ビットはLDPC情報ビットと称されてもよい。本発明のまた他の実施例によって、前記符号化部920以外に他の一つの符号化部(図示せず)が前記ゼロパディング部910の前端に追加されてもよい。例えば、前記符号化部920はLDPC符号化を行い、前記ゼロパディング部910の前端に位置した他の一つの符号化部(図示せず)はBCH符号化を行ってもよい。
前記穿孔部930は前記符号化部920によって生成されたLDPC符号語のうちパリティで一部ビットを穿孔することで、前記符号化部920から出力されたLDPC符号語のうちパリティを送信されるパリティビットに変換する。前記穿孔部930は、前記制御部970から提供される符号化率及び短縮されたビットの個数に関する値、言い換えると、穿孔及び短縮の割合に応じて穿孔されるビットの個数を決定し、前記制御部970から提供される穿孔パターン情報による位置のビットを穿孔する。即ち、前記穿孔部930は前記穿孔パターンによって指示される順番によるパリティビットグループ内のビットを穿孔する。
前記穿孔部930は前記符号化部920によって生成された符号語のうちパリティで一部のビットを穿孔することで、前記符号化部920から出力された符号語のうちパリティを送信パリティに変換する。前記穿孔部930は前記制御部970から提供される情報を利用して穿孔されるビットの個数を決定し、前記制御部970から提供される穿孔パターン情報による位置のビットを穿孔する。即ち、前記穿孔部930は前記穿孔パターンによって指示される順番によるパリティビットグループ内のビットを順次に穿孔する。例えば、符号化率及び短縮されたビットの個数に関する値、言い換えると、前記穿孔及び短縮の割合は、前記<数式11>のように定義される。一方、前記穿孔部930は全てのパリティビットが穿孔されるパリティビットグループの個数(Npunc_group)を決定し、前記穿孔パターンによって指示される0番目乃至Npunc_group−1番目のパリティビットグループ内の全てのパリティビットを穿孔した後、Npunc_group番目のパリティビットグループ内の前端又は後端の一部のビットを穿孔する。また、前記穿孔部930は前記ゼロパディング部910によって0にパディングされたビットを除去することで、前記符号化部920から出力されたLDPC符号語のうち情報ビットを送信される穿孔及び短縮されたコードワード内の情報ビットに変換することができる。この場合、前記穿孔部930は「ゼロ除去及び穿孔部」と称されてもよい。
前記0にパディングされたビットを除去する機能が排除される場合、前記ゼロパディング部910は省略されてもよい。即ち、前記ゼロパディング部910でビットに0をパディングすることで、前記符号化部920のためのBCH情報ビットを生成する代わりに、前記符号化部920で使用されるパリティ検査行列で前記0にパディングされるビットに対応する列が除去されてもよい。前記パディングされるビットに対応する列が除去されることで、ビットをパディングする過程がなくても同じ結果が得られる。前記送信部940は、前記短縮及び穿孔された符号語を変調及びRF(Radio Frequency)処理した後、アンテナを介して送信する。
前記貯蔵部960は、前記送信端の動作のための設定情報、命令語などを貯蔵する。特に、前記貯蔵部960はビットグループ単位で定義された少なくとも一つの短縮パターン及びパリティビットグループ単位で定義された少なくとも一つの穿孔パターンを貯蔵する。例えば、前記短縮パターン及び前記穿孔パターンは符号語の長さ、符号率、短縮及び穿孔の割合、変調方式などによって定義される。例えば、前記少なくとも一つの短縮パターンは、前記<表10>、前記<表12>、前記<表14>、前記<表16>、前記<表18>、前記<表20>、前記<表22>、前記<表24>、前記<表26>、前記<表28>、前記<表30>、前記<表32>、前記<表34>、前記<表36>、前記<表38>、前記<表40>、前記<表42>、前記<表46>、前記<表48>、前記<表50>、前記<表52>、前記<表55>、前記<表58>のうち少なくとも一つを含んでもよい。また、前記少なくとも一つの穿孔パターンは、前記<表11>、前記<表13>、前記<表15>、前記<表17>、前記<表19>、前記<表21>、前記<表23>、前記<表25>、前記<表27>、前記<表29>、前記<表31>、前記<表33>、前記<表35>、前記<表37>、前記<表39>、前記<表41>、前記<表43>、前記<表47>、前記<表49>、前記<表51>、前記<表53>、前記<表56>、前記<表59>のうち少なくとも一つを含んでもよい。
前記制御機970は、前記送信端の全般的な機能を制御する。特に、前記制御部970は前記ゼロパディング部910に情報ビットの長さ、前記符号化部920で要求される情報ビットの長さ、短縮パターン情報などを提供する。また、前記制御部970は前記符号化部920にパリティ検査行列を提供する。また、前記制御部970は前記穿孔部930に穿孔パターン情報を提供する。また、前記制御部970は前記ゼロ除去部940にパディングされるビットの位置を判断し得る情報を提供する。前記図9を参照して説明した本発明の実施例において、前記ゼロパディング部910は0にパディングされるビットの位置を判断し、ビットを0にパディングする。しかし、本発明の他の実施例によって、前記制御部970が前記パディングされるビットの位置を判断し、前記ゼロパディング部910は前記制御部970が指示することによってビットを0にパディングする。また、前記図9を参照して説明した本発明の実施例において、前記穿孔部930は穿孔ビットの位置を判断し、穿孔を行う。しかし、本発明の他の実施例によって、前記制御部970が前記穿孔ビットの位置を判断し、前記穿孔部930は前記制御部970が指示することによって穿孔を行ってもよい。
図10は、本発明の実施例による通信・放送システムにおける受信端のブロック構成を示している。
前記図10を参照すると、前記受信端は受信部1010、短縮ビット復元部1020、穿孔ビット復元部1030、復号化部1040、貯蔵部1050、制御部1060を含んで構成される。
前記受信部1010は、送信端から送信された短縮及び穿孔された符号語を受信する。即ち、前記受信部1010は受信信号をRF処理し、復調を行うことで前記短縮及び穿孔された符号語の受信値を決定する。
前記短縮ビット復元部1020は、送信端で短縮されたLDPC情報ビットを示す特定値としてLDPCディコーダ入力値を設定することで、送信端で符号化を介して生成された受信された短縮及び穿孔された符号語内の情報ビットを復元する。詳しくは、前記短縮ビット復元部1020は短縮されたビットの個数を決定し、前記制御部1060から提供される短縮パターンを確認した後、全てのビットが0にパディングされたビットグループの個数(Npad)を決定する。そして、前記ゼロ復元部1420は前記短縮パターンによって指示される0番目乃至Npad−1番目のビットグループ内の全てのビットに対応するLDPCディコーダ入力値を短縮されたLDPC情報ビットを示す特定値として設定し、前記短縮パターンによって指示されるNpad番目のビットグループ内の前端又は後端の一部のビットに対応するLDPCディコーダ入力値を短縮されたLDPC情報ビットを示す特定値として設定する。前記LDPCディコーダ入力値がLLRに基づく場合、前記短縮されたLDPC情報ビットを示す特定値はプラス無限大又はマイナス無限大であってもよい。そして、前記短縮ビット復元部1020は、LDPC符号語の情報ビットで0にパディングされていない情報ビットに対応するLDPCディコーダ入力値を受信された短縮及び穿孔されたコードワードに応じて設定する。
前記穿孔ビット復元部1030は、穿孔されたビットの位置に対応するLDPCディコーダ入力値を穿孔されたパリティビットを示す値として設定することで、送信端で符号化を介して生成されたパリティを復元する。詳しくは、前記穿孔ビット復元部1030は、符号化率及び短縮の個数に関する値、即ち、穿孔及び短縮の割合に応じて穿孔ビットの個数を決定する。例えば、前記符号化率及び短縮ビットの個数に関する値、言い換えると、前記穿孔及び短縮の割合は、前記<数式11>のように定義される。一方、前記穿孔ビット復元部1030は全てのビットが穿孔されたパリティビットグループの個数(Npunc_group)を決定し、LDPC符号語で前記制御部1060から提供された穿孔パターンによって指示される0番目乃至Npunc_group−1番目のパリティビットグループ内の全てのパリティビットに対応するLDPCディコーダ入力値を穿孔されたパリティビットを示す値として設定する。そして、前記穿孔ビット復元部1030は、LDPC符号語で前記穿孔パターンによって指示されるNpunc_group番目のパリティビットグループ内の前端又は後端の一部のビットに対応するLDPCディコーダ入力値を穿孔されたパリティビットを示す値として設定する。前記穿孔されたパリティビットを示す値は、パリティビットが0である確率及びパリティビットが1である確率が同じ値であってもよい。次に、前記穿孔ビット復元部1030は、LDPC符号語で穿孔されていない残りのパリティビットに対応するLDPCディコーダ入力値を短縮及び穿孔された符号語の受信値に応じて設定する。
前記復号化部1040は、前記短縮ビット復元部1020及び前記穿孔ビット復元部1030によって復元されたLDPC符号語に対する復号化を行う。この際、前記復号化部1040は多数の復号化グロックが連接した構造を有してもよい。例えば、図示されていないが、前記復号化部1040は前記LDPC復号器及びBCH復号器を含んでもよい。この場合、前記LDPC復号器は前記復元されたLDPC符号語に対するLDPC復号化を行い、BCH復号器は前記LDPC復号化の結果生成されたLDPC情報語に対するBCH符号化を行ってもよい。本発明の他の実施例によって、前記復号化部1040は前記復元されたLDPC符号語に対するLDPC復号化のみを行ってもよい。
前記貯蔵部1050は、前記受信端の動作のための設定情報、命令語などを貯蔵する。特に、前記貯蔵部1050は、グループ単位で定義された少なくとも一つの短縮パターン及びパリティビットグループ単位で定義された少なくとも一つの穿孔パターンを貯蔵する。例えば、前記短縮パターン及び前記穿孔パターンは符号語の長さ、符号率、短縮及び穿孔の割合、変調方式などに応じて定義される。例えば、前記少なくとも一つの短縮パターンは、前記<表10>、前記<表12>、前記<表14>、前記<表16>、前記<表18>、前記<表20>、前記<表22>、前記<表24>、前記<表26>、前記<表28>、前記<表30>、前記<表32>、前記<表34>、前記<表36>、前記<表38>、前記<表40>、前記<表42>、前記<表46>、前記<表48>、前記<表50>、前記<表52>、前記<表55>、前記<表58>のうち少なくとも一つを含んでもよい。また、前記少なくとも一つの穿孔パターンは、前記<表11>、前記<表13>、前記<表15>、前記<表17>、前記<表19>、前記<表21>、前記<表23>、前記<表25>、前記<表27>、前記<表29>、前記<表31>、前記<表33>、前記<表35>、前記<表37>、前記<表39>、前記<表41>、前記<表43>、前記<表47>、前記<表49>、前記<表51>、前記<表53>、前記<表56>、前記<表59>のうち少なくとも一つを含んでもよい。
前記制御機1060は、前記送信端の全般的な機能を制御する。特に、前記制御部1060は前記短縮ビット復元部1020に情報ビットの長さ、前記復号化部1040で要求される情報ビットの長さ、短縮パターン情報などを提供する。また、前記制御部1040は前記穿孔ビット復元部1030に穿孔パターン情報を提供する。また、前記制御部1040は前記復号化部1040にパリティ検査行列を提供する。前記図10を参照して説明した本発明の実施例において、前記短縮ビット復元部1010はパディングされたビットの位置を判断し、ビットに対応するLDPCディコーダ入力値をパディングされたビットを示す値として設定する。しかし、本発明の他の実施例によって、前記制御部1060が前記パディングされたビットの位置を判断し、前記短縮ビット復元部1020は前記制御部1060が指示することによって該当ビットに対応するLDPCディコーダ入力値をパディングされたビットを示す値として設定してもよい。また、前記図10を参照して説明した本発明の実施例において、前記穿孔ビット復元部1030は穿孔されたビットの位置を判断し、該当ビットを穿孔されたビットを示す値として設定する。しかし、本発明の他の実施例によって、前記制御部1060が前記穿孔されたビットの位置を判断し、前記穿孔ビット復元部1030は前記制御部1060が指示することによって該当ビットを穿孔されたビットを示す値として設定してもよい。
通信・放送システムにおけるパリティ検査行列の特性を考慮して列をグループ化し、各列グループに対応するビットグループを単位で短縮及び穿孔を行うことで、多様な長さの情報ビットを符号化及び復号化するとともに最適の性能を維持することができる。
一方、本発明の詳細な説明では具体的な実施例に関して説明したが、本発明の範囲を逸脱しない範囲内で多様な変形が可能であることはもちろんである。従って、本発明の範囲は説明された実施例に限って決められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものによって決められるべきである。
110… 情報語部分行列
120… パリティ部分行列
202… 制御部
204… ゼロパディング部
206… BCH符号部
208… LDPC符号部
210… ゼロ除去及び穿孔部
910… ゼロパディング部
920… 符号化部
930… 穿孔部
940… 送信部
960… 貯蔵部
970… 制御部
1010… 受信部
1020… 短縮ビット復元部
1030… 穿孔ビット復元部
1040… 符号化部
1050… 貯蔵部
1060… 制御部

Claims (14)

  1. 通信・放送システムにおける送信端の動作方法において、
    0−パディングされるビットの個数を決定する過程と、
    全てのビットが0にパディングされるビットグループの個数(Npad)を決定する過程と、
    短縮パターン(shortening pattern)によって指示される0番目乃至Npad−1番目のビットグループ内の全てのビットを0にパディングする過程と、
    BCH(Bose Chaudhuri Hocquenghem)情報ビットでパディングされていないビット位置に情報ビットをマッピングする過程と、
    LDPC(Low Density Parity Check)情報ビットを生成するために前記BCH情報ビットをBCH符号化する過程と、
    0−パディングされた符号語(cordword)を生成するために前記LDPC情報ビットをLDPC符号化する過程と、を含み、
    LDPCの符号長が4320であり、符号化率が1/5であるパリティ検査行列が使用される場合、前記短縮パターンは、6,5,4,9,3,2,1,8,0,7,10,11で定義されるビットグループの順として定義されることを特徴とする方法。
  2. pad番目のビットグループで少なくとも一つのビットを0にパディングする過程を更に含むことを特徴とする請求項1に記載の方法。
  3. 前記0−パディングされたコードワードの情報ビットにおいて、0−パディングされたビットを除去する過程を更に含むことを特徴とする請求項1に記載の方法。
  4. 通信・放送システムにおける送信端の動作方法において、
    符号語(cordword)を生成するためにLDPC(Low Density Parity Check)情報ビットをLDPC符号化する過程と、
    前記符号語のパリティ(parity)ビットで穿孔(puncturing)されるビットの個数(Npunc)を決定する過程と、
    全てのビットが穿孔されるパリティビットグループの個数(Npunc_group)を決定する過程と、
    穿孔パターン(puncturing pattern)によって指示される0番目乃至Npunc_group−1番目のビットグループ内の全てのビットを穿孔する過程と、を含み、
    LDPCの符号長が4320であり、符号化率が1/5であるパリティ検査行列が使用される場合、前記穿孔パターンは、29,45,43,27,32,35,40,38,0,19,8,16,41,4,26,36,30,2,13,42,46,24,37,1,33,11,44,28,20,9,34,3,17,6,21,14,23,7,22,47,5,10,12,15,18,25,31,39で定義されるパリティビットグループの順として定義されることを特徴とする方法。
  5. punc_group番目のビットグループで少なくとも一つのビットを穿孔する過程を更に含むことを特徴とする請求項4に記載の方法。
  6. 穿孔された符号語を送信する過程を更に含むことを特徴とする請求項4に記載の方法。
  7. 通信・放送システムにおける受信端の動作方法において、
    短縮(shortening)された符号語(codeword)を受信する過程と、
    0−パディングされたビットの個数を決定する過程と、
    全てのビットが0にパディングされたビットグループの個数(Npad)を決定する過程と、
    短縮パターン(shortening pattern)によって指示される0番目乃至Npad−1番目のビットグループ内の全てのビットに対応するLDPC(Low Density Parity Check)ディコーダ(decoder)入力値を短縮されたLDPC情報ビットを示す値として設定する過程と、
    パディングされていない情報ビットに対応するLDPCディコーダ入力値を受信された短縮された符号語に応じて設定する過程と、
    LDPC情報ビットを生成するために前記LDPCディコーダ入力値をLDPC復号化する過程と、
    BCH(Bose Chaudhuri Hocquenghem)情報ビットを生成するために前記LDPC情報ビットをBCH復号化する過程と、を含み、
    LDPCの符号長が4320であり、符号化率が1/5であるパリティ検査行列が使用される場合、前記短縮パターンは、6,5,4,9,3,2,1,8,0,7,10,11で定義されるビットグループの順として定義されることを特徴とする方法。
  8. pad番目のビットグループの一部のビットに対応するLDPCディコーダ入力値を短縮されたLDPC情報ビットを示す値として設定する過程を更に含むことを特徴とする請求項7に記載の方法。
  9. 通信・放送システムにおける受信端の動作方法において、
    穿孔(puncturing)された符号語(codeword)を受信する過程と、
    穿孔された符号語のLDPC(Low Density Parity Check)パリティビットで穿孔されたビットの個数を決定する過程と、
    全てのビットが穿孔されたパリティビットグループの個数(Npunc_group)を決定する過程と、
    穿孔パターン(puncturing pattern)によって指示されるLDPC符号語の0番目乃至Npunc_group−1番目のパリティビットグループ内の全てのパリティビットに対応するLDPCディコーダ(decoder)入力値を穿孔されたパリティビットを示す値として設定する過程と、
    前記LDPC符号語の穿孔されていない残りのパリティビットに対応するLDPCディコーダ入力値を受信された穿孔された符号語の受信値に応じて設定する過程と、を含み、
    LDPCの符号長が4320であり、符号化率が1/5であるパリティ検査行列が使用される場合、前記穿孔パターンは、29,45,43,27,32,35,40,38,0,19,8,16,41,4,26,36,30,2,13,42,46,24,37,1,33,11,44,28,20,9,34,3,17,6,21,14,23,7,22,47,5,10,12,15,18,25,31,39で定義されるパリティビットグループの順として定義されることを特徴とする方法。
  10. 前記LDPC符号語のNpunc_group番目のパリティビットグループ内の一部のビットに対応するLDPCディコーダ入力値を穿孔されたパリティビットを示す値として設定する過程を更に含むことを特徴とする請求項9に記載の方法。
  11. 前記パリティビットグループそれぞれは、パリティ検査行列のパリティに対応する部分行列において、列のパターンが繰り返される間隔の約数である予め定義された個数のビットを含むことを特徴とする請求項乃至請求項のうちいずれか一項に記載の方法。
  12. 前記パリティビットグループそれぞれは、パリティ検査行列のパリティに対応する部分行列において、列のパターンが繰り返される間隔の約数である予め定義された個数のビットを含むことを特徴とする請求項9または10に記載の方法。
  13. 請求項1乃至請求項6または請求項11のうちいずれか一つの方法を実施するように構成される送信機装置。
  14. 請求項7乃至請求項10または請求項12のうちいずれか一つの方法を実施するように構成される受信機装置。
JP2013549372A 2011-01-18 2012-01-18 通信・放送システムにおける送受信装置及びその方法 Active JP5875602B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2011-0005049 2011-01-18
KR20110005049 2011-01-18
KR10-2011-0014393 2011-02-18
KR20110014393 2011-02-18
KR20110026181 2011-03-24
KR10-2011-0026181 2011-03-24
KR1020120005257A KR101611169B1 (ko) 2011-01-18 2012-01-17 통신/방송 시스템에서 데이터 송수신 장치 및 방법
KR10-2012-0005257 2012-01-17
PCT/KR2012/000446 WO2012099398A2 (en) 2011-01-18 2012-01-18 Apparatus and method for transmittng and receiving data in communication/broadcasting system

Publications (2)

Publication Number Publication Date
JP2014502828A JP2014502828A (ja) 2014-02-03
JP5875602B2 true JP5875602B2 (ja) 2016-03-02

Family

ID=45470460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013549372A Active JP5875602B2 (ja) 2011-01-18 2012-01-18 通信・放送システムにおける送受信装置及びその方法

Country Status (7)

Country Link
US (2) US8782499B2 (ja)
EP (1) EP2477335B1 (ja)
JP (1) JP5875602B2 (ja)
KR (1) KR101611169B1 (ja)
CN (2) CN105811997B (ja)
AU (2) AU2012207771B2 (ja)
RU (1) RU2595542C2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500379B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
US8972834B2 (en) 2012-08-28 2015-03-03 Hughes Network Systems, Llc System and method for communicating with low density parity check codes
US8887024B2 (en) * 2013-02-10 2014-11-11 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US9294131B2 (en) 2013-02-10 2016-03-22 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US9246634B2 (en) 2013-02-10 2016-01-26 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
CN103152058B (zh) * 2013-03-10 2016-02-10 清华大学 基于ldpc-bch网格的低码率编码方法
US9203431B2 (en) 2013-03-15 2015-12-01 Hughes Networks Systems, Llc Low density parity check (LDPC) encoding and decoding for small terminal applications
US9124403B2 (en) 2013-04-30 2015-09-01 Qualcomm Incorporated Puncturing scheme based decoder optimizations
KR102104937B1 (ko) * 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
WO2015041475A1 (ko) * 2013-09-17 2015-03-26 삼성전자 주식회사 송신 장치 및 그의 펑처링 방법
KR102198773B1 (ko) * 2013-09-17 2021-01-05 삼성전자주식회사 송신 장치 및 그의 펑처링 방법
US9258159B2 (en) * 2013-09-18 2016-02-09 Samsung Electronics Co., Ltd. Transmitter and zero bits padding method thereof
KR102166412B1 (ko) * 2013-09-18 2020-10-15 삼성전자주식회사 송신 장치 및 그의 제로 비트 패딩 방법
CN103543980B (zh) * 2013-11-07 2021-10-22 吴胜远 数字数据处理的方法及装置
KR102285272B1 (ko) * 2015-01-22 2021-08-04 삼성전자주식회사 송신 장치 및 그의 리피티션 방법
US10348448B2 (en) * 2015-01-22 2019-07-09 Samsung Electronics Co., Ltd. Transmitter and repetition method thereof
WO2016129975A2 (en) 2015-02-13 2016-08-18 Samsung Electronics Co., Ltd. Transmitter and additional parity generating method thereof
KR101776267B1 (ko) 2015-02-24 2017-09-07 삼성전자주식회사 송신 장치 및 그의 리피티션 방법
US10355814B2 (en) 2015-02-25 2019-07-16 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
KR102426771B1 (ko) * 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
KR102426380B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
MY195738A (en) 2015-02-25 2023-02-08 Samsung Electronics Co Ltd Transmitter and Method for Generating Additional Parity Thereof
WO2016137203A1 (ko) * 2015-02-27 2016-09-01 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR102453473B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102453474B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
CA3065458C (en) * 2015-02-27 2022-05-24 Electronics And Telecommunications Research Institute Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
KR102453475B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR102453476B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
MX2017010997A (es) 2015-02-27 2017-10-18 Electronics & Telecommunications Res Inst Dispositivo de perforacion de paridad para la codificacion de informacion de señalizacion de longitud fija y metodo de perforacion de paridad que lo utiliza.
WO2016137254A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453472B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102453471B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
WO2016137204A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
WO2016137255A1 (ko) * 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102325951B1 (ko) 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
KR101800417B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 세그먼테이션 방법
KR102326036B1 (ko) 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
CN111835463B (zh) * 2015-03-02 2023-04-14 三星电子株式会社 发送器及其分割方法
CN111917518B (zh) 2015-03-02 2023-04-14 三星电子株式会社 发送方法
CN112234999B (zh) 2015-03-02 2023-08-29 三星电子株式会社 发送方法和接收方法
KR101800415B1 (ko) 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
WO2016140510A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
KR101800424B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
WO2016140515A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
WO2016140509A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
KR20170075627A (ko) * 2015-12-23 2017-07-03 삼성전자주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
EP3378164B1 (en) 2015-12-23 2022-04-27 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in communication or broadcasting system
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
EP3580865B1 (en) 2017-03-09 2021-11-24 Huawei Technologies Co., Ltd. Mcs for long ldpc codes
CN108809328B (zh) 2017-05-05 2024-05-17 华为技术有限公司 信息处理的方法、通信装置
US10312939B2 (en) * 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
CN107425941B (zh) 2017-06-16 2022-11-18 华为技术有限公司 速率匹配和解速率匹配的方法及装置
WO2019033422A1 (en) 2017-08-18 2019-02-21 Nokia Solutions And Networks Oy USE OF BASIC GRAPHICS LDPC FOR NR
US11658682B2 (en) * 2020-04-28 2023-05-23 POSTECH Research and Business Development Foundation Methods for encoding and decoding sparse code and orthogonal sparse superposition code
WO2023283262A1 (en) * 2021-07-07 2023-01-12 University Of Washington Non-linear encoding and decoding for reliable wireless communication

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343540B2 (en) * 2002-04-25 2008-03-11 Pmc - Sierra Israel Ltd. Forward error correction coding in ethernet networks
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
JP4224777B2 (ja) * 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7334181B2 (en) * 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
US7376883B2 (en) * 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
US7747929B2 (en) * 2004-04-28 2010-06-29 Samsung Electronics Co., Ltd Apparatus and method for coding/decoding block low density parity check code with variable block length
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US7698623B2 (en) * 2004-08-13 2010-04-13 David Hedberg Systems and methods for decreasing latency in a digital transmission system
US7900127B2 (en) * 2005-01-10 2011-03-01 Broadcom Corporation LDPC (Low Density Parity Check) codes with corresponding parity check matrices selectively constructed with CSI (Cyclic Shifted Identity) and null sub-matrices
US7661037B2 (en) * 2005-10-27 2010-02-09 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n systems
ITTO20060668A1 (it) * 2006-09-19 2008-03-20 Rai Radiotelevisione Italiana Spa Metodo per riprodurre una sequenza audio e/o video, dispositivo di riproduzione ed apparecchio riproduttore che lo utilizzano
AU2008332040B2 (en) * 2007-12-06 2012-04-05 Postech Academy Industry Foundation Method and apparatus for encoding and decoding channel in a communication system using low-density parity-check codes
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
US8630309B2 (en) * 2008-09-10 2014-01-14 Electronics And Telecommunications Research Institute Frame generation apparatus and method of protecting protocol header information over wideband high frequency wireless system
US8209590B2 (en) * 2008-11-05 2012-06-26 Broadcom Corporation Header encoding/decoding
CN101710850B (zh) * 2008-12-26 2013-10-30 三星电子株式会社 卷积Turbo编码方法及实现编码方法的设备
CN102265519B (zh) * 2009-01-09 2014-08-27 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
CN102100067B (zh) * 2009-02-13 2013-04-24 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
WO2010095780A1 (en) * 2009-02-18 2010-08-26 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
TWI427936B (zh) * 2009-05-29 2014-02-21 Sony Corp 接收設備,接收方法,程式,及接收系統
US8559539B2 (en) 2009-06-26 2013-10-15 Nokia Corporation Method, apparatus and computer readable storage medium

Also Published As

Publication number Publication date
JP2014502828A (ja) 2014-02-03
EP2477335A3 (en) 2013-05-15
US9214960B2 (en) 2015-12-15
US20120185757A1 (en) 2012-07-19
AU2012207771A1 (en) 2013-05-02
CN105811997B (zh) 2019-11-15
AU2012207771B2 (en) 2015-07-23
AU2015202964B2 (en) 2016-05-05
CN105811997A (zh) 2016-07-27
RU2013133357A (ru) 2015-01-27
CN103329445A (zh) 2013-09-25
KR20120083858A (ko) 2012-07-26
CN103329445B (zh) 2017-02-15
US8782499B2 (en) 2014-07-15
AU2015202964A1 (en) 2015-06-18
EP2477335B1 (en) 2019-05-29
RU2595542C2 (ru) 2016-08-27
EP2477335A2 (en) 2012-07-18
KR101611169B1 (ko) 2016-04-11
US20150012803A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
JP5875602B2 (ja) 通信・放送システムにおける送受信装置及びその方法
JP5996659B2 (ja) 通信/放送システムにおけるデータの送受信装置及びその方法
JP5612699B2 (ja) 通信システムにおけるデータ送受信方法及び装置
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR100659266B1 (ko) 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법
KR101670511B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
KR101740316B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR101702358B1 (ko) 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
JP4086248B2 (ja) 多様なコード率を支援する低密度パリティ検査コードによるデータ送受信システム、装置及び方法
KR20090086893A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
KR102678457B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR20170060562A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR20130001098A (ko) 통신/방송 시스템에서 데이터 송수신 장치 및 방법
KR101524869B1 (ko) 저밀도 패리티 검사 부호의 부호화 및 복호화 장치 및 방법
KR20220130645A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
JP4437062B2 (ja) 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置
KR102445150B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160119

R150 Certificate of patent or registration of utility model

Ref document number: 5875602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250