CN105811997B - 用于在通信/广播***中发送和接收数据的设备和方法 - Google Patents

用于在通信/广播***中发送和接收数据的设备和方法 Download PDF

Info

Publication number
CN105811997B
CN105811997B CN201610118268.4A CN201610118268A CN105811997B CN 105811997 B CN105811997 B CN 105811997B CN 201610118268 A CN201610118268 A CN 201610118268A CN 105811997 B CN105811997 B CN 105811997B
Authority
CN
China
Prior art keywords
bit
group
censoring
ldpc
parity bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610118268.4A
Other languages
English (en)
Other versions
CN105811997A (zh
Inventor
郑鸿实
尹圣烈
梁贤九
A.莫拉德
I.古铁雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105811997A publication Critical patent/CN105811997A/zh
Application granted granted Critical
Publication of CN105811997B publication Critical patent/CN105811997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1162—Array based LDPC codes, e.g. array codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/17—Burst error correction, e.g. error trapping, Fire codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供了一种用于在无线通信中发送和接收数据的设备和方法。所述方法包括：确定零填充比特的数量；确定其中使用零来填充所有比特的比特组的数量(Npad)；使用零来填充在由缩短图案指示的第0至第(Npad‑1)比特组内的所有比特；将信息比特映射到在博斯乔赫里霍克文黑姆(BCH)信息比特中未填充的比特位置；BCH编码所述BCH信息比特以产生低密度奇偶校验(LDPC)信息比特；并且，LDPC编码所述LDPC信息比特以产生零填充的代码字，其中，所述缩短图案被定义为比特组的顺序，所述比特组的顺序被定义为6、5、4、9、3、2、1、8、0、7、10和11。

Description

用于在通信/广播***中发送和接收数据的设备和方法
本申请是申请日为2012年01月18日、申请号为201280005688.1、发明名称为“用于在通信/广播***中发送和接收数据的设备和方法”的发明专利申请的分案申请。
技术领域
本发明总体上涉及通信/广播***。
背景技术
在通信/广播***中的链路性能容易因为信道噪声、衰落和码元间干扰(ISI)的任何一种而变差。因此，为了实现诸如下一代移动通信、数字广播和便携因特网的要求高速数据通过量和可靠性的高速数字通信/广播***，需要用于克服这样的噪声、衰落和ISI的技术。为此，已经对于作为用于有效地恢复信息的失真并且增强通信/广播的可靠性的方法的纠错码进行的研究。
由Gallager在60年代引入的低密度奇偶校验码(LDPC)码因为在那些年中的实现上的复杂性而被抛弃多年。然而，因为由Berrou、Glavieux和Thitimajshima在1993年公开的特播码显示了与香农信道容量接近的性能，所以对于特播码的性能和特性提供了许多解释，并且同时对于迭代解码和基于图形的信道编码进行了密集的研究。利用这一点，LDPC码在90年代下半段被重新研究，并且已知显示与香农信道容量接近的性能，基于和积算法来应用迭代解码，以对于与LDPC码对应的Tanner图形执行解码。
LDPC码一般被定义为奇偶校验矩阵，并且使用被称为Tanner图形的二分图形来表 达LDPC码。LDPC编码器通过下述方式来产生由Nldpc比特构成的LDPC代码字：接收由Nldpc比特 构成的LDPC信息字的输入。为了说明方便，假定通过接收由Kldpc比特构成的LDPC信息字的 输入，代码字由Nldpc比特构成。即，通过对于由输入的Kldpc比特构成的LDPC信息字执行LDPC编码，产生LDPC代码字即，LDPC代码字是由多个比特构成的比特流， 并且LDPC代码字比特表示构成代码字的比特的每一个。而且，LDPC信息字是由多个比特构 成的比特流，并且，LDPC信息字比特表示构成信息字的比特的每个。此时，在***码中，代码 字由构 成。在此，表示奇偶比特，并且奇偶比特的数量被给出为 Nparity＝Nldpc-Kldpc。
LDPC编码包括确定满足等式(1)的条件的代码字的处理如下。
H·cT＝0其中，
在等式(1)中，‘H’表示奇偶校验矩阵，‘c’表示代码字，‘ci’表示代码字的第i比特，并且‘Nldpc’表示代码字长度。
奇偶校验矩阵(H)由Nldpc列构成，并且表示第i列有具有与第i代码字比特(ci)的链接。
根据LDPC码，一般当已经确定信息字长度和代码字长度分别等于‘Kldpc’和‘Nldpc’时执行编码。因此，当输入比‘Kldpc’短的长度的信息字或比‘Kldpc’短的长度的信息字意欲产生比‘Nldpc’短的长度的代码字时存在对于适当的方法的需要。例如，当具有长度Kl的信息字被输入到编码器时，发送器缩短(Kldpc-Ki)比特。Kl小于编码所需的信息字的长度(Kldpc)。而且，当所需的奇偶长度(Ntxparity)小于奇偶长度(Nparity)时，发送器删截(Nparity-Ntxparity)比特。‘Ntxparity’表示实际发送的奇偶的长度，并且根据被输入的Kl和发送所需的编码率来确定。
当考虑到信息字长度和奇偶长度而缩短或删截一些比特时，根据哪些比特被缩短或删截来大大改变代码字的性能。因此，存在对于选择缩短的比特和删截的比特以保持最佳性能的需要。
发明内容
本发明被设计来实质上至少解决上述的问题和/或缺点，并且至少提供下面的优点。因此，本发明的一个方面是提供一种用于在保持在通信/广播***中的最佳性能的同时选择缩短和删截的比特的设备和方法。
通过提供用于在通信/广播***中发送和接收数据的设备和方法来实现上述方面。
根据本发明的一个方面，一种在通信***中的发送器的操作的方法包括：确定零填充比特的数量；确定其中使用零来填充所有比特的比特组的数量(Npad)；使用零来填充在由缩短图案指示的第0至第(Npad-1)比特组内的所有比特；将信息比特映射到在博斯乔赫里霍克文黑姆(BCH)信息比特中未填充的比特位置；BCH编码所述BCH信息比特以产生低密度奇偶校验(LDPC)信息比特；并且，LDPC编码所述LDPC信息比特以产生零填充的代码字。在此，所述缩短图案被定义为比特组的顺序，所述比特组的顺序被定义为6、5、4、9、3、2、1、8、0、7、10和11。
根据本发明的一个方面，一种在通信***中的发送器的操作的方法，所述方法包括：LDPC编码LDPC信息比特以产生代码字；确定要在所述代码字的LDPC奇偶比特中删截的比特的数量；确定其中删截所有比特的奇偶比特组的数量(Npunc)；删截由删截图案指示的第0至第(Npunc-1)奇偶比特组内的所有比特。在此，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为29、45、43、27、32、35、40、38、0、19、8、16、41、4、26、36、30、2、13、42、46、24、37、1、33、11、44、28、20、9、34、3、17、6、21、14、23、7、22、47、5、10、12、15、18、25、31和39。
根据本发明的一个方面，一种在通信***中的接收器的操作的方法包括：接收缩短的代码字；确定零填充比特的数量；确定其中使用零来填充所有比特的比特组的数量(Npad)；通过表示缩短的LDPC信息比特的值来设置与在由缩短图案指示的第0至第(Npad-1)比特组内的所有信息比特对应的LDPC解码器输入值；通过基于所接收的缩短的代码字的值来设置与未被零填充的信息比特对应的LDPC解码器输入值；LDPC解码所述LDPC解码器输入值以产生LDPC信息比特；并且，博斯乔赫里霍克文黑姆(BCH)解码所述LDPC信息比特以产生BCH信息比特。在此，所述缩短图案被定义为比特组的顺序，所述比特组的顺序被定义为6、5、4、9、3、2、1、8、0、7、10和11。
根据本发明的一个方面，一种在通信***中的接收器的操作的方法包括：接收删截的代码字；确定在所述删截的代码字的LDPC奇偶比特中删截的比特的数量；确定其中删截全部比特的奇偶比特组的数量(Npunc_group)；通过表示删截的奇偶比特的值来设置与在由删截图案指示的在所述LDPC代码字中的第0至第(Npunc_group-1)比特组内的所有奇偶比特对应的LDPC解码器输入值；根据所述删截的代码字的接收值来设置在LDPC代码字中的非删截的剩余的奇偶比特的LDPC解码器输入值。在此，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为29、45、43、27、32、35、40、38、0、19、8、16、41、4、26、36、30、2、13、42、46、24、37、1、33、11、44、28、20、9、34、3、17、6、21、14、23、7、22、47、5、10、12、15、18、25、31和39。
根据本发明的一个方面，一种用于在通信***中的发送器的设备包括：填充单元，用于使用零来填充在由缩短图案指示的第0至第Npad-1比特组内的所有比特，并且用于将信息比特映射到在BCH信息比特中未填充的比特位置；编码单元，用于BCH编码所述BCH信息比特以产生LDPC信息比特，并且用于LDPC编码所述LDPC信息比特以产生零填充的代码字；以及，发送器，用于发送缩短的代码字。在此，所述缩短图案被定义为比特组的顺序，所述比特组的顺序被定义为6、5、4、9、3、2、1、8、0、7、10和11。
根据本发明的一个方面，一种用于在通信***中的发送器的设备包括：编码单元，用于LDPC编码LDPC信息比特以产生代码字；删截单元，用于确定要在所述代码字的LDPC奇偶比特中删截的比特的数量，用于确定其中删截所有比特的奇偶比特组的数量(Npunc)，并且用于删截由删截图案指示的第0至第(Npunc-1)奇偶比特组内的所有比特；以及，发送器，用于发送所述删截的代码字。在此，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为29、45、43、27、32、35、40、38、0、19、8、16、41、4、26、36、30、2、13、42、46、24、37、1、33、11、44、28、20、9、34、3、17、6、21、14、23、7、22、47、5、10、12、15、18、25、31和39。
根据本发明的一个方面，一种用于在通信***中的接收器的设备包括：接收器，用于接收缩短的代码字；缩短比特恢复单元，用于通过表示缩短的LDPC信息比特的值来设置与在由缩短图案指示的第0至第(Npad-1)比特组内的所有信息比特对应的LDPC解码器输入值，并且用于通过基于所接收的缩短的代码字的值来设置与未被零填充的信息比特对应的LDPC解码器输入值；以及，解码单元，用于由所述缩短比特恢复单元恢复的所述LDPC代码字的LDPC解码，并且用于作为所述LDPC解码结果产生的LDPC信息比特的博斯乔赫里霍克文黑姆(BCH)解码。在此，所述缩短图案被定义为比特组的顺序，所述比特组的顺序被定义为6、5、4、9、3、2、1、8、0、7、10和11。
根据本发明的一个方面，一种用于在通信***中的接收器的设备包括：接收器，用于接收删截的代码字；以及，删截比特恢复单元，用于确定在所述删截的代码字的LDPC奇偶比特中删截的比特的数量，用于确定其中删截全部比特的奇偶比特组的数量(Npunc_group)，用于通过表示删截的奇偶比特的值来设置与在由删截图案指示的在所述LDPC代码字中的第0至第(Npunc_group-1)比特组内的所有奇偶比特对应的LDPC解码器输入值，并且用于根据所述删截的代码字的接收值来设置在LDPC代码字中的非删截的剩余的奇偶比特的LDPC解码器输入值。在此，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为29、45、43、27、32、35、40、38、0、19、8、16、41、4、26、36、30、2、13、42、46、24、37、1、33、11、44、28、20、9、34、3、17、6、21、14、23、7、22、47、5、10、12、15、18、25、31和39。
通过下面的结合附图公开了本发明的实施例的详细说明，本发明的其他方面、优点和显著特征将变得对于本领域内的技术人员显然。
附图说明
为了更完整地理解本公开及其优点，现在参见结合附图进行的下面的说明，在附图中，相似的附图标号表示相似的部分，其中：
图1图示根据本发明的一个实施例的、在通信/广播***中可获得的奇偶校验矩阵的示例；
图2图示根据本发明的一个实施例的在通信/广播***中的发送器的构造；
图3A至3C图示根据本发明的一个实施例的、在通信/广播***中在奇偶校验矩阵和代码字之间的关系公式；
图4A和4B图示根据本发明的一个实施例的在通信/广播***中的信息比特的编组；
图5A和5B图示根据本发明的一个实施例的在通信/广播***中的奇偶比特的编组；
图6图示根据本发明的一个实施例的在通信/广播***中的填充过程；
图7A和7B图示根据本发明的一个实施例的在通信/广播***中的发送器的操作过程；
图8A和8B图示根据本发明的一个实施例的在通信/广播***中接收器的操作过程；
图9图示根据本发明的一个实施例的在通信/广播***中的发送器的构造；以及
图10图示根据本发明的一个实施例的在通信/广播***中的接收器的构造。
贯穿附图，相似的附图标号将被理解为指示相似的部分、部件和结构。
具体实施方式
下面参考附图在此描述本发明的优选实施例。在下面的说明中，为了清楚和简洁，不详细描述公知的功能或构造。
下面将公开根据本发明的一个实施例的用于在通信/广播***中根据LDPC码在代码字中缩短或删截一些比特而性能不会变差的技术。
本发明使用在作为欧洲数字广播标准的数字视频广播第二代陆地(DVB-T2)***和当前在标准化下的数字视频广播下一代手持(DVB-NGH)***中定义的术语和名称。然而，本发明不限于此，并且适用于具有编码或解码方案的其他相关***。
本发明考虑在图1中所示的结构的奇偶校验矩阵，该结构是其中代码字包括完整的信息字的***结构。将基于图1的奇偶校验矩阵来描述如下的本发明，但是本发明的适用范围不限于此。
在图1中，‘Nldpc’表示LDPC代码字的长度，并且也表示图1的奇偶校验矩阵的列的长度，并且，‘Kldpc’表示信息字的长度，并且也表示图1的信息字部分矩阵110的列的长度。LDPC代码字或信息字的长度表示在LDPC代码字或信息字中包括的比特的数量，因此，信息字可以被一般称为信息比特。‘M’表示其中在信息字部分矩阵110中重复列的图案的间隔，并且‘Qldpc’表示其中在信息字部分矩阵110中移位每列的大小。确定整数(M和Qldpc)的值使得满足 也是整数。‘M’和‘Qldpc’的值根据代码字长度和码率而改变。
参见图1，将奇偶校验矩阵划分为信息字部分矩阵110和奇偶部分矩阵120。信息字部分矩阵110包括Kldpc列。奇偶部分矩阵120包括Nparity＝Nldpc-Kldpc列。奇偶校验矩阵的行的数量与奇偶部分矩阵120的列的数量(Nldpc-Kldpc)相同。
在包括奇偶校验矩阵的第Kldpc列至第(Nldpc-1)列的奇偶部分矩阵120中，具有加权-1、即值‘1’的元素的位置具有双对角结构。因此，在奇偶部分矩阵120中包括的列中的除了第(Nldpc-1)列之外的剩余列的度全部等于‘2’，并且最后的第(Nldpc-1)列的度等于‘1’。
参见图1，包括在奇偶校验矩阵中的第0列至第(Kldpc-1)列的信息字部分矩阵110的结构遵守下面的规则。首先，与在奇偶校验矩阵中的信息字对应的Kldpc列被划分为列组。属于同一列组的列具有其中列相互移位‘Qldpc’那么多的关系。其次，假定‘Di’表示列组的第0列的度，并且，表示其中定位了“1”的每行的位置，并且如在下面的等式(2)中确定其中在第i列组内的第j列中定位第k加权-1的行的索引
在上面的等式(2)中，表示其中第k加权-1被定位于第i列组内的第j列中的行的索引，‘Nldpc’表示LDPC代码字的长度，‘Kldpc’表示信息字的长度，‘Di’表示属于第i列组的列的度，并且‘M’表示属于一个列组的列的数量。
根据上面的规则，属于第i列组的列的度等于‘Di’并且相同。根据上面的规则存储关于奇偶校验矩阵的信息的LDPC码被简单地表达如下。
例如，当‘Nldpc’等于‘30’，‘Kldpc’等于‘15’并且‘Qldpc’等于‘3’时，其中加权-1位于三个列组中的第0列的每一个中的行的位置信息被表达为被称为‘加权-1位置序列’的序列，并且在等式(3)中被示出如下。
在等式(3)中，表示其中第k加权-1位于第i列组内的第j列中的行的索引。
在表1中将用于表示其中在列组的每一个的第0列中定位‘1’的行的索引的上面的等式3的加权-1位置序列更简单地表达如下。
表1
[表1]
表1
表1表示具有加权-1的元素的位置，即，在奇偶校验矩阵中的值‘1’。通过其中加权-1位于属于第i列组的第0列中的行的索引来表达第i加权-1位置序列。使用表1，可以产生30×15奇偶校验矩阵的15×15信息字部分矩阵。并且，使用表1，也可以产生整个30×15奇偶校验矩阵，因为15×15奇偶部分矩阵的结构被确定为具有双对角结构。
图2图示根据本发明的一个实施例的、在通信/广播***中的发送器。
如图2中所示，发送器包括控制器202、零(0)填充单元204、博斯乔赫里霍克文黑姆(BCH)编码器206、LDPC编码器208和删截单元210。编码器通常由零填充单元204、BCH编码器206、LDPC编码器208和删截单元210组成。
零填充单元204向信息比特填充具有值‘0’的至少一个比特。通过如此进行，零填充单元204满足BCH编码器206的输入比特流的长度。例如，零填充单元204可以在确定至少一个0比特的位置后另外填充信息比特的每一个。而且，零填充单元204将信息比特替代在全部由0比特构成的BCH编码器206的输入比特流长度的0比特流中的非0比特的位置的0比特。详细而言，具有长度KI的信息比特被输入到零填充单元204。并且，零填充单元204从控制器202接收用于零填充的信息。用于零填充的信息是要使用零填充的比特位置和/或要使用零填充的比特的数量。并且，零填充单元204使用该信息来使用零填充比特，由此产生具有长度Kbch的BCH信息比特确定要填充的比特的位置和/或数量的处理被描述如下。
通过对于BCH信息比特执行BCH编码，BCH编码器 206产生(Kldpc-Kbch)个BCH奇偶比特，并且产生BCH代码字 BCH代码字是用于LDPC编码的LDPC信息比特，并且被输入到 LDPC编码器208。BCH编码是在本领域中公知的技术，并且已经在诸如下文的文件中被公开： “Bose,R.C.；Ray-Chaudhuri,D.K.(March 1960),“On A Class of Error Correcting Binary Group Codes”,and Information and Control 3(1):68-79,ISSN 0890-5401”。因 此，在本发明中省略其详细说明。
通过对于LDPC信息比特执行LDPC编码，LDPC编码器208产生LDPC代码字即，LDPC编码器208基于奇偶校验矩阵来确定LDPC代码字删截单元210接收LDPC代码字并且删截在LDPC代码字中的一些比特。删截单元210可以与删截一起去除由零填充单元204填充的比特。在该情况下，删截单元210可以被称为‘零去除和删截单元’。当排除去除填充比特的功能时，也省略零填充单元204。即，取代在零填充单元204中填充比特并且产生BCH信息比特，控制器202可以在LDPC编码器208中使用的奇偶校验矩阵中去除与填充比特对应的列。并且然后，其一些列被去除的上面的奇偶校验矩阵可以被存储在存储器中。通过清除与填充比特对应的列，虽然没有填充和去除的处理，但是获得相同的结果。
控制器202向零填充单元204提供用于确定要使用零填充的比特的位置和/或数量的信息，向BCH编码器206提供与BCH奇偶比特的数量和位置相关的信息，向LDPC编码器208提供诸如码率、代码字长度和奇偶校验矩阵的信息，并且向删截单元210提供用于确定要删截的比特的数量和/或位置的信息。当删截单元210具有零消除功能时，与向零填充单元204的提供相同地，控制器202向删截单元210提供用于确定要使用零填充的比特的位置和/或数量的信息。而且，当不需要零填充单元204、BCH编码器206和删截单元210的操作时，控制器202可以控制零填充单元204、BCH编码器206和删截单元210不运行。
在上面的构造中，在通过零填充单元204填充后，不发送使用零填充的比特，因为删截单元210去除使用零填充的比特。缩短一般包括在编码前使用零填充比特和在编码后消除零填充的比特。
在图2中所示的实施例中，零填充单元204的输出被输入到BCH编码器206。然而，根据本发明的另一个实施例，省略BCH编码器206。即，***可以不使用BCH码，并且在该情况下，零填充单元204的输出被直接地输入到LDPC编码器208。根据本发明的一个实施例，BCH编码器206和零填充单元204交换位置。即，在填充之前的初始信息比特被输入到BCH编码器206，BCH编码器206的输出被提供到零填充单元204，并且零填充单元204的输出被提供到LDPC编码器208。
发送器可以根据预定义的索引顺序来预先存储要缩短或删截的比特的位置信息，或者，在通过根据预定义规则的操作确定后，可以基于缩短或删截的比特的数量来从信息比特或LDPC代码字选择要缩短或删截的比特的位置。为了说明方便，在本发明中，缩短的比特的顺序被称为“缩短图案”，并且，删截的比特的顺序被称为“删截图案”。缩短图案或删截图案也表示下述的缩短比特组的顺序或删截奇偶比特组的顺序。
为了向可变长度的输入比特流应用缩短和删截，本发明确定缩短图案和删截图案，并且根据缩短/删截比特的数量和缩短/删截图案来选择要缩短/删截的比特。
下面是缩短和删截的示例。假定向零填充单元204输入的信息比特的长度(KI)等于‘5’，作为BCH编码器206的输入比特流的BCH信息比特的长度(Kbch)等于‘8’，作为LDPC编码器208的输入比特流的LDPC信息比特的长度(Kldpc)等于‘10’，并且，作为LDPC编码器208的输出比特流的LDPC代码字的长度(Nldpc)等于‘20’，则缩短的比特的数量(Kbch-KI)等于‘3(＝8-5)’。假定缩短图案被定义为{7,1,4,6,2,8,3,5,0,9}，删截图案被定义为{1,4,8,6,3,0,2,5,7,9}，并且删截的比特的数量等于‘4’，则缩短和删截被执行如下。
例如，如果向零填充单元204输入S＝{s0,s1,s2,s3,s4}，则从零填充单元204输出BCH信息比特(M＝{m0,m1,m2,m3,m4,m5,m6,m7})。缩短的比特的数量等于‘3’，因此，使用在缩短图案内的前三个值，并且该三个值等于‘7’、‘1’和‘4’，因此，在位置m7,m1,m4执行缩短。换句话说，在m7,m1,m4位置中的比特被填充零，并且输入比特(S＝{s0,s1,s2,s3,s4})被连续地映射到其中未填充比特的位置。即，零填充单元204的输出BCH信息比特被给出为M＝{m0,m1,m2,m3,m4,m5,m6,m7}＝{s0,0,s1,s2,0,s3,s4,0}。向BCH编码器206输入‘M’，并且，从BCH编码器206输出作为LDPC编码器208的输入比特流(Ildpc＝{i0,i1,i2,i3,i4,i5,i6,i7,i8,i9})的LDPC信息比特。BCH代码是***码，并且在代码字中存在完整的BCH信息比特。因此，如在等式(4)中那样将作为BCH代码的输出比特流(Ildpc)的LDPC信息比特给出如下。
在等式(4)中，‘Ildpc’表示作为LDPC信息比特的BCH代码字，‘ij’表示LDPC信息比特的第j比特，‘mj’是0填充的比特流的第j比特，并且表示LDPC信息比特的第j个BCH信息比特，‘pbch,j’表示LDPC信息比特的第j奇偶比特，并且‘sj’表示信息比特的第j比特。
如在等式(5)中给出LDPC编码器208的输出比特流(Cldpc)如下。
在等式(5)中，‘Cldpc’表示LDPC代码字，‘cj’表示LDPC代码字的第j比特，‘ij’表示作为LDPC信息比特的BCH代码字的第j比特，‘mj’是0填充比特流的第j比特，并且表示LDPC信息比特的第j个BCH信息比特，‘sj’表示信息比特的第j比特，‘pbch,j’表示LDPC信息比特的第j奇偶比特，并且‘pj’表示LDPC代码字的第j奇偶比特。
输出比特流(Cldpc)，即，LDPC代码字被输入到删截单元210，零填充单元204填充的比特被去除，根据删截图案来删截四个奇偶比特。在删截图案内的前四个值等于‘1’、‘4’、‘8’和‘6’，这意味着删截p1、p4、p8和p6。因此，如在等式(6)中给出作为缩短和删截代码字的输出比特流如下。
{s0,s1,s2,s3,s4,pbch,0,pbch,1,p0,p2,p3,p5,p7,p9}………(6)
在等式(6)中，‘sj’表示信息比特的第j比特，‘pbch,j’表示BCH代码字的第j奇偶比特，即，LDPC信息比特，并且‘pj’表示LDPC代码字的第j奇偶比特。
如上所述，当发送器对于可变长度的信息比特流(S)执行缩短和删截时，发送器确定缩短图案和删截图案，并且使用与缩短和删截的比特的数量相同的值来确定在缩短图案和删截图案中的缩短和删截的比特的位置。
具体地说，当基于具有图1的结构的奇偶校验矩阵来执行LDPC编码时，以比特组为单位来确定缩短和删截的比特的顺序。即，本发明将信息比特和奇偶比特划分为包括预定义数量的比特的多个组，确定缩短和删截的组的顺序，并且然后根据以比特组为单位确定的缩短图案和删截图案来缩短和删截与所需数量一样多的比特。
在上面的缩短和删截处理中，对于BCH编码器206的输入比特执行填充，BCH编码器206的输入比特的顺序与LDPC编码器208的输入比特的顺序相同。而且，在LDPC代码和BCH代码的组合性能中，LDPC代码字的性能更占优势，因此，基于LDPC代码字的特性来确定缩短的顺序。具体地说，当LDPC代码基于具有图1的结构的奇偶比特组矩阵时，以与在奇偶校验矩阵中的列组对应的信息比特的比特组为单位来确定缩短的顺序。
图3A至3C图示根据本发明的一个实施例的、在通信/广播***中的奇偶校验和代码字之间的关系公式。
图3A图示在奇偶校验矩阵(H)和代码字(c)之间的关系。如上所述，满足条件H·cT＝0，并且在代码字(c＝[c0,c1,c2,c3,c4,c5,c6,c7])中，信息比特被给出为c0,c1,c2,c3，并且，奇偶比特被给出为c4,c5,c6,c7。
图3B图示条件H·cT＝0的不同表达。在图3B中，将奇偶校验(H)和代码字(c)的相乘表达为相应的代码字比特和奇偶校验矩阵的相应列的乘积的和。即，‘H·cT＝0’是代码字比特和奇偶校验矩阵(H)的列的线性组合。即，如果代码字比特(ci(0≤i≤7))等于‘0’，则奇偶校验矩阵的第i列(hi)乘以‘0’。这与未线性组合的第i列(hi)相同。换句话说，当缩短代码字比特(ci)时，给出ci＝0。所以，获得相同的结果，因为在奇偶校验矩阵中删除了第i列(hi)。因此，确定是否缩短哪些比特等同于确定是否删除在奇偶校验矩阵中的列中的哪些列。而且，在本发明中，已经基于在使用零填充比特并且消除在编码的比特中的填充的比特后的编码而上述了缩短处理，该编码与基于奇偶校验矩阵的编码相同，在该奇偶校验矩阵中，在奇偶校验矩阵中去除与要使用零填充的比特对应的列。
在下面的缩短处理中，本发明限定了作为缩短图案的利用零填充比特的位置的顺序，在利用零填充比特后编码并且在代码字中根据缩短图案来去除零填充的比特。然而，根据本发明的另一个实施例，缩短图案不用于确定填充比特的位置的顺序，而是确定输入信息比特的位置的顺序。缩短图案表示利用零填充比特的位置的顺序。因此，可以利用缩短图案来得到在代码字中映射信息比特的位置的顺序。
而且，在下面的删截处理中，本发明限定了作为删截图案的选择删截的比特的顺序，并且根据删截图案来删截比特。然而，根据本发明的另一个实施例，删截图案不用于确定要删截的比特的位置的顺序，而是确定不要删截的比特的顺序。删截图案表示删截的比特的顺序。因此，如果以逆序读取删截图案，则它变为不删截的比特的顺序。因此，通过下述方式来执行删截处理：确定在删截图案的逆序中不删截的比特，并且删截剩余的比特。具体地说，当对于固定而不是可变长度执行删截时，基于删截图案来确定不删截的比特。
也参见图3C，通过每行来表达奇偶校验矩阵(H)和代码字(c)的相乘。即，通过四个公式331至334来表达四行。当仅已知缩短的比特的位置时，发送器和接收器了解已经输入了‘0’。关于删截的比特，虽然已知删截的比特的位置，但是发送器和接收器不能知道对应的比特是否已经等于‘0’或‘1’，因此，该信息被处理为未知值，其影响在与删截的比特有关系的列的位置中的包括‘1’的行的公式，因此，在确定删截的比特中，应当考虑在奇偶校验矩阵中与删截的比特有关系的列的位置中的包括‘1’的行的特性。
改变奇偶校验矩阵的列的位置与改变代码字比特的位置相同。因此，当改变奇偶校验矩阵的列的位置时，如果甚至在相同的图案中改变缩短的信息比特的位置和删截的奇偶比特组的位置，则保证了类似的性能，在该情况下，代码字集不改变。例如，如在图3B中那样，假定奇偶校验矩阵的列被给出为h0,h1,h2,h3,h4,h5,h6,h7，并且缩短的比特的位置被给出为c0,c3。如果例如使用[h'0,h'1,h'2,h'3,h'4,h'5,h'6,h'7]＝[h2,h1,h4,h5,h7,h6,h3,h0]来改变奇偶校验矩阵的列的位置，则将奇偶校验矩阵的第0列改变为第7列，并且将奇偶校验矩阵第3列改变为第6列。因此，如果缩短‘c'7,c'6’，则保证相同的性能。
如上所述，当输入信息比特长度(KI)与缩短和删截的代码字长度小于信息比特长度(Kldpc)和LDPC代码字的代码字长度(Nldpc)，则应用缩短和删截。可以在代码字(c0至)中的所有比特中或在代码字中的奇偶比特中选择删截的比特。在本发明中，假定在奇偶比特中选择删截的比特的情况，进行说明如下。当输入信息比特长度(KI)可变时，即，当‘KI’大于‘1’并且小于‘Kldpc’时，需要可变长度的缩短和删截的顺序。即，应当关于当缩短所述一个比特时至当缩短Kldpc-1比特时的缩短图案和当删截一个比特时至当删截Nparity-1比特时的删截图案进行限定。
在本发明中，将在假设具有图1的结构的奇偶校验矩阵的情况下以比特组为单位确定缩短和删截的顺序的处理描述如下，并且，详细描述缩短和删截的顺序。
首先，将信息比特的缩短的顺序确定如下。
所有的BCH信息比特被划分为Ngroup，将每一个比特组如在等式(7)中那样表达如下。
对于0≤j＜Ngroup (7)
在上面的等式(7)中，‘Xj’表示第j比特组，‘mk’表示BCH信息比特的第k个BCH信息比特，‘M’表示在图1的形式的奇偶校验矩阵的一个列组中包括的列的数量，即，‘M’表示在一个比特组中包括的比特的数量。‘As’表示用于确定比特组的大小的变量，表示不超过‘x’的最大整数，‘Kbch’表示BCH信息比特的长度，并且‘Ngroup’表示比特组的数量。
Ngroup与相同。表示超过‘x’的最小整数。‘As’是作为‘M’的除数的任何整数和用于确定每一个比特组的大小的变量。即，每一个比特组的大小等于(M/As)。例如，当‘As’是‘1’时，比特组的大小是‘M’。根据本发明的一个实施例的***的性能可以根据比特组的大小而改变。例如，当每一个比特组的大小是在奇偶校验矩阵的列组中包括的列的数量的除数时，性能改善。因此，‘As’被选择为适合于***的性能的值。
关于如在上面的等式(7)中构造的比特组，图4A和4B图示信息比特的比特组。参见图4A和4B，‘As’是‘1’，并且每一个比特组包括‘M’比特，并且最后的比特组包括a×M-(Kldpc-Kbch)比特，其中，‘a’表示包括BCH代码(BCHFEC)的奇偶比特的组的数量。在图4A中，‘a’等于‘1’，并且在图4B中，‘a’等于‘2’。在不使用BCH代码的***中，显然‘Kbch’和‘Kldpc’彼此相同。
本发明以比特组为单位限定了缩短图案。如上所述，BCH信息比特与剩余比特相同，除了在LDPC信息比特中的BCH奇偶比特之外，因此，本发明考虑到LDPC信息比特并且基于给定的奇偶校验矩阵而确定缩短的顺序。基于给定的奇偶校验矩阵来确定缩短的顺序的处理被描述如下。
在图1的结构的奇偶校验矩阵中，信息字部分矩阵110被划分为由‘M’个连续列构成的列组。因此，与在具有‘M’列的列组内的列对应的LDPC信息比特构成具有‘M’比特的上面的等式7的比特组。即，图4A的第0比特组具有与图1的第0列组的对应性。并且，第0比特组包括至少一个比特，并且在图4A的第0比特组中的每一个比特具有与在图1的第0列组中的每列的对应性。而且，图4A的第i比特组包括具有与图1的第i列组中的列的对应性的比特。因此，通过以列组为单位来确定要在奇偶校验矩阵中删除的列组的顺序来确定缩短图案。换句话说，将列组的删除顺序转换为与每一个列组对应的比特组的顺序是缩短图案。
缩短图案表示缩短的比特的顺序或缩短的比特组的顺序。如果以比特组的顺序来确定缩短图案，则可以不同地限定在每一个缩短的比特组内的缩短的比特的顺序。以组为单位来确定缩短的顺序可以获得与以比特为单位确定缩短的顺序类似的性能，因为属于同一组的比特具有类似的度和循环性能。
图5A和5B图示根据本发明的一个实施例的、在通信/广播***中的奇偶比特的编组。
如图5A中所示，所有的LDPC奇偶比特被划分为Qldpc·Ap个由(M/Ap)比特构成的组。在此，‘Qldpc’与将奇偶比特的数量(Nparity＝Nldpc-Kldpc)除以‘(M/Ap)’的值相同，并且，‘Ap’是用于确定奇偶比特组的大小的变量。每一个奇偶比特组如在等式(8)中被定义如下。
Pj＝{pk|k mod(Qldpc·Ap)＝j，o≤k＜Nldpc-Kldpc}对于0≤j＜(Qldpc·Ap)...............(8)
在等式(8)中，‘Pj’表示第j奇偶比特组，‘pk’表示第k奇偶比特，‘Qldpc’表示奇偶比特组的基本数量，‘Ap’表示用于确定奇偶比特组的大小的变量，‘Nldpc’表示LDPC代码字的长度，并且‘Kldpc’表示LDPC信息比特的长度。‘Ap’是作为‘M’的除数的整数，并且确定每一个奇偶比特组的大小和数量。即，每一个奇偶比特组的大小等于(M/Ap)，并且，奇偶比特组的数量等于Qldpc·Ap。例如，当‘Ap’是‘1’时，奇偶比特组的大小是‘M’。
如在图5B中所示，如果根据等式9来转换奇偶比特的顺序，则给出等式10中限定的奇偶比特组。如下的等式(9)引起奇偶比特的交织效应。
对于0≤s＜M，0≤t＜Qldpc.........(9)
在等式(9)中，‘dj’表示在转换后的第j奇偶比特，‘pj’表示在转换前的第j奇偶比特，并且，‘Qldpc·Ap’表示奇偶比特组的数量。
对于0≤j＜(M/Ap).................(10)
在等式(10)中，‘Pj’表示在转换前的第j奇偶比特组，‘dj’表示在转换后的第j奇偶比特。‘M表示在图1的形式的奇偶校验矩阵的一个列组中包括的列的数量，‘Ap’表示用于确定奇偶比特组的大小的变量，‘Nldpc’表示LDPC代码字的长度，并且‘Kldpc’表示LDPC信息比特的长度，‘Ap’是作为‘M’的除数的任何整数，并且确定每一个奇偶比特组的大小和数量。即，每一个奇偶比特组的大小等于(M/Ap)，并且，奇偶比特组的数量等于Qldpc·Ap。例如，‘Ap’是‘1’。
构成在等式9和10中所示的第j奇偶比特组(Pj)的奇偶比特彼此相同。换句话说，构成每一个奇偶组的奇偶比特不变。然而，如果根据等式(9)来转换奇偶比特的位置，则基于在转换后的奇偶比特(dj)来将连续的比特构造为一个组。这增强了处理方便性。可以使用或不使用与等式(9)和(10)和图5A和5B对应的转换处理来实现以奇偶比特组为单位来删截奇偶比特。
因为在同一组内的比特具有相同的度和相同的循环特性，所以以组为单位确定删截图案保证与以比特为单位找出最佳删截图案类似的性能。因此，本发明以奇偶比特组为单位来确定删截图案。
当对于给定的Nldpc、Kldpc长度的代码缩短Nshort比特并且删截Npunc比特时下面的部分适用：如上以最佳的缩短的比特和删截的比特的顺序来确定缩短图案和删截图案。
当使用BCD代码和LDPC代码的组合时，期望不缩短BCH的奇偶比特。因此，最后缩短包括BCH代码的奇偶比特的组，并且在包括BCD代码的奇偶比特的组中，将缩短的比特的数量确定为a×M-(Kldpc-Kbch)，其中，‘a’是包括BCH奇偶比特的组的数量。如果BCH代码的奇偶比特的数量大于比特组的比特的数量(M)，则两个或更多组可以具有最新的缩短顺序。在图4中，在最后的组中包括BCH代码的奇偶比特。BCH代码的奇偶比特的位置可以根据码率和代码的大小来变化。
基于下面的规则来确定根据本发明的一个实施例的缩短图案和删截图案。
[规则1]对于给定的Nldpc、Kldpc长度的代码，当信息比特的数量固定时并且当它可变时，限定不同的缩短图案和删截图案。当固定信息比特的数量时，足以仅仅对于一个长度确定最佳缩短图案和删截图案。然而，当信息比特的数量可变时，对于多个长度需要最佳的缩短图案和删截图案。
[规则2]限定根据调制方案改变的缩短图案和删截图案。
[规则3]限定根据缩短和删截率改变的其他缩短图案和删截图案。例如，在缩短的比特的数量和删截的比特的数量之间的关系公式如在等式(11)中被应用如下。在该情况下，根据常数‘A’和‘B’的值来确定缩短和删截率。
在等式(11)中，‘Npunc’表示删截的比特的数量，‘Nshort’表示缩短的比特的数量，并且‘A’和‘B’表示确定缩短和删截率的常数。作为大于‘0’的常数的‘A’表示删截和缩短率。换句话说，‘A’的值与码率相关。‘B’是正数、负数或‘0’的值，并且表示校正因子。显然，也考虑到在基于等式(11)获得的Npunc值中使用的调制方案和传输方案等来校正实际上删截的比特的数量(Npunc)的值。例如，为了使得实际上发送的代码字比特的数量是根据调制方案的比特的倍数，有可能校正基于等式(11)获得的‘Npunc’。
根据等式(11)根据‘A’和‘B’值来确定与缩短的比特的给定数量(Nshort)对应的删截的比特的数量(Npunc)。因此，根据‘A’和‘B’值来限定其他删截图案或缩短图案。
详细描述根据本发明的确定缩短图案和删截图案的处理如下。
[步骤1]本发明将LDPC代码字比特区分为包括(M/As)数量的比特的比特组和包括(M/Ap)数量比特的奇偶比特组。
[步骤2]本发明确定在多个比特组中的缩短的比特组。该缩短的比特组具有与在奇偶校验矩阵中删除的列组的对应性。当删除适当的列组时，保持最佳的编码性能。
[步骤3]本发明基于缩短的比特或缩短的比特组的数量根据等式(11)来确定删截的奇偶比特的数量，并且选择与对应于删截的比特的数量的奇偶比特组的数量一样多的要删截的奇偶比特组。即，当缩短‘Z’数量的比特组时，这意味着缩短Z×(M/As)数量的比特，因此应当删截个奇偶比特组。因此，本发明限定删截图案以选择与在奇偶校验矩阵中的奇偶部分的‘Y’个列组对应的奇偶比特组，该奇偶校验矩阵虽然被删截但是保证在奇偶校验矩阵中的良好性能，并且删截与在奇偶校验矩阵中的选择的奇偶的列组对应的奇偶比特组。其中，在奇偶校验矩阵中的奇偶部分的列组表示与在奇偶比特组中的比特对应的奇偶部分的列。为了使得奇偶校验矩阵的行度恒定，选择‘Y’个列组。
[步骤4]本发明重复上面的步骤2和3，直到选择了所有的比特组。
使用As＝1、Ap＝1来将根据本发明的、对于图1的结构的多个奇偶校验矩阵限定的缩短图案和删截图案的示例描述如下。
关于LDPC代码字长度(Nldpc)和码率(R)，如在表2中那样确定LDPC信息比特的长度(Kldpc)、比特组的M数量(Ngroup)和奇偶比特组的数量(Nparity_group)如下。比特组的数量(Ngroup)可以根据BCH奇偶比特的数量而改变。在此，M表示在图1的形式的奇偶校验矩阵的一个列组中包括的列的数量，即，‘M’表示当As＝1和Ap＝1时在一个比特组和奇偶比特组中包括的比特的数量。
表2
[表2]
表2
当LDPC代码字长度(Nldpc)等于‘16200’，码率(R)等于‘1/3’，并且‘M’等于‘360’时，如在表3中给出奇偶校验矩阵如下。在表达奇偶校验矩阵时，列组索引通常被排除，如下表3中。
表3
[表3]
表3
i 其中1位于第i列组的第0列中的行的索引
1 416 8909 4156 3216 3112 2560 2912 6405 8593 4969 6723 6912
2 8978 3011 4339 9312 6396 3957 7288 5485 6031 10218 2226 3575
3 3383 10059 1114 10008 10147 9384 4290 434 5139 3536 1965 2291
4 2797 3693 7615 7077 743 1941 8716 6215 3840 5140 4582 5420
5 6110 8551 1515 7404 4879 4946 5383 1831 3441 9569 10472 4305
6 1505 5682 7778
7 7172 6830 6626
8 7281 3941 3505
9 10270 8669 914
10 3622 7563 9388
11 9930 5058 4554
12 4844 9609 2707
13 6883 3237 1714
14 4768 3878 10017
15 10127 3334 8267
当LDPC代码字长度(Nldpc)等于‘16200’，码率(R)等于‘1/5’，并且‘M’等于‘360’时，如在表4中给出奇偶校验矩阵如下。
表4
[表4]
表4
i 其中1位于第i列组的第0列中的行的索引
1 6295 9626 304 7695 4839 4936 1660 144 11203 5567 6347 12557
2 10691 4988 3859 3734 3071 3494 7687 10313 5964 8069 8296 11090
3 10774 3613 5208 11177 7676 3549 8746 6583 7239 12265 2674 4292
4 11869 3708 5981 8718 4908 10650 6805 3334 2627 10461 9285 11120
5 7844 3079 10773
6 3385 10854 5747
7 1360 12010 12202
8 6189 4241 2343
9 9840 12726 4977
LDPC代码字长度(Nldpc)等于‘4320’，码率(R)等于‘2/3’，并且‘M’等于‘72’时，如在表5中给出奇偶校验矩阵如下。
表5
[表5]
表5
i 其中1位于第i列组的第0列中的行的索引
0 56 291 315 374 378 665 682 713 740 884 923 927 1193 1203 1293 1372 1419 1428
1 1 17 113 402 406 504 559 597 686 697 817 878 983 1007 1034 1142 1231 1431
2 2 205 350 428 538 605 866 973 1008 1182 1252 1303 1319 1337 1346 1387 1417 1422
3 50 158 244 424 455 597 830 889 900 945 978 1040 1052 1059 1101 1150 1254 1382
4 41 53 269 316 449 604 704 752 937 952 1021 1031 1044 1068 1104 1265 1327 1348
5 601 911 1020 1260
6 151 674 732 1240
7 1099 1250 1348 1366
8 1115 1124 1394 1414
9 66 250 875 1040
10 525 603 916 1402
11 529 561 913 1089
12 1110 1243 1280 1372
13 137 656 1316 1369
14 5 458 1043 1381
15 1122 1171 1187 1335
16 18 130 312 1209
17 30 534 705 1294
18 272 727 955 1192
19 925 1287 1385 1437
20 11 446 1281 1408
21 614 716 787 1340
22 615 1147 1411 1416
23 284 865 1151 1414
24 202 689 1088 1144
25 459 633 838 941
26 46 301 1229 1367
27 476 1031 1120 1418
28 138 336 560 1419
29 168 357 536 938
30 1001 1052 1162 1414
31 349 1039 1353 1426
32 146 203 530 549
33 510 545 979 1108
34 479 1069 1106 1244
35 743 1019 1275 1348
36 427 721 1023 1435
37 73 842 1296 1435
38 323 1106 1140 1428
39 1074 1235 1353 1391
当LDPC代码字长度(Nldpc)等于‘4320’，码率(R)等于‘1/2’，并且‘M’等于‘72’时，如在表6中给出奇偶校验矩阵如下。
表6
[表6]
表6
i 其中1位于第i列组的第0列中的行的索引
0 142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781 1934 2106 2117
1 3 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047 2125
2 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826 1865 1906 1956
3 148 393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736 1844 1947 2055
4 185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 1842 1880 1910 1926 1991
5 424 444 923 1679
6 91 436 535 978
7 362 677 821 1695
8 1117 1392 1454 2030
9 35 840 1477 2152
10 1061 1202 1836 1879
11 242 286 1140 1538
12 111 240 481 760
13 59 1268 1899 2144
14 737 1299 1395 2072
15 34 288 810 1903
16 232 1013 1365 1729
17 410 783 1066 1187
18 113 885 1423 1560
19 760 909 1475 2048
20 68 254 420 1867
21 283 325 334 970
22 168 321 479 554
23 378 836 1913 1928
24 101 238 964 1393
25 304 460 1497 1588
26 151 192 1075 1614
27 297 313 677 1303
28 329 447 1348 1832
29 582 831 984 1900
当LDPC代码字长度(Nldpc)等于‘4320’，码率(R)等于‘1/3’，并且‘M’等于‘72’时，如在表7中给出奇偶校验矩阵如下。
表7
[表7]
表7
i 其中1位于第i列组的第0列中的行的索引
0 22 451 529 665 1424 1566 1843 1897 1940 2069 2334 2760 2833
1 287 303 321 644 874 1110 1132 1175 1266 1377 1610 1819 2517
2 58 183 247 821 965 1315 1558 1802 1969 2013 2095 2271 2627
3 181 285 1171 1208 1239 1468 1956 1992 2083 2253 2456 2664 2859
4 209 1067 1240 2698
5 970 1201 2099 2388
6 211 1820 2602 2630
7 471 1101 1972 2244
8 254 793 2546 2680
9 147 761 1495 2794
10 75 1108 2256 2842
11 178 796 1309 1763
12 1820 2157 2470 2686
13 998 1502 1728 2431
14 1385 1432 1919 2730
15 244 972 1673 1902
16 583 1333 1645 2675
17 316 664 1086 2854
18 776 997 2287 2825
19 537 1719 1746 2728
当LDPC代码字长度(Nldpc)等于‘4320’，码率(R)等于‘1/4’，并且‘M’等于‘72’时，如在表8中给出奇偶校验矩阵如下。
表8
[表8]
表8
其中1位于第i列组的第0列中的行的索引
0 1343 1563 2745 3039
1 1020 1147 1792 2609
2 2273 2320 2774 2976
3 665 2539 2669 3010
4 581 1178 1922 2998
5 633 2559 2869 2907
6 876 1213 2191 2261
7 916 1217 1632 2798
8 500 992 1230 2630
9 1842 2038 2169 2312
10 595 679 1206 1486
11 1087 2681 2894 3123
12 73 185 355 1381 1672 1998 2406 2577 2600 2834 3084 3115 3150
13 22 65 390 1022 1046 1465 1498 1682 1879 2108 2164 2203 3106
14 127 213 714 816 1031 1456 1815 2097 2183 2404 2934 2999 3153
当LDPC代码字长度(Nldpc)等于‘4320’，码率(R)等于‘1/5’，并且‘M’等于‘72’时，如在表9中给出奇偶校验矩阵如下。
表9
[表9]
表9
其中1位于第i列组的第0列中的行的索引
0 384 944 1269 2266
1 407 1907 2268 2594
2 1047 1176 1742 1779
3 304 890 1817 2645
4 102 316 353 2250
5 488 811 1662 2323
6 31 2397 2468 3321
7 102 514 828 1010 1024 1663 1737 1870 2154 2390 2523 2759 3380
8 216 383 679 938 970 975 1668 2212 2300 2381 2413 2754 2997
9 536 889 993 1395 1603 1691 2078 2344 2545 2741 3157 3334 3377
10 694 1115 1167 2548
11 1266 1993 3229 3415
当基于对于其而言如在上面的表3中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/3’的奇偶校验矩阵来使用二进制相移键控(BPSK)或正交相移键控(QPSK)调制方式，并且，给出上面的等式(11)的‘A＝5/3’和‘B＝0’时，如在表10中限定缩短图案如下，并且如在表11中限定删截图案如下。
表10
[表10]
表10
‘πs(x)’表示第x个缩短的比特组的索引。即，第0缩短的比特组的索引(πs(0))等于‘13’，并且，在第0比特组处首先缩短第13个比特组(X13)。
表11
[表11]
表11
‘πp(x)’表示第x个删截的奇偶比特组的索引。即，第0删截的奇偶比特组的索引(πp(0))等于‘27’，并且，首先删截第27个奇偶比特组(P27)。
当基于对于其而言如在上面的表3中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/3’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝7/4’和‘B＝0’时，如在表12中限定缩短图案如下，并且如在表13中限定删截图案如下。
表12
[表12]
表12
‘πs(x)’表示第x个缩短的比特组的索引。即，第0缩短的比特组的索引(πs(0))等于‘13’，并且，首先缩短第13个比特组(X13)。
表13
[表13]
表13
‘πp(x)’表示第x个删截的奇偶比特组的索引。即，第0删截的奇偶比特组的索引(πp(0))等于‘27’，并且，首先删截第27个奇偶比特组(P27)。
当基于对于其而言如在上面的表3中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/3’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝9/5’和‘B＝0’时，如在表14中限定缩短图案如下，并且如在表15中限定删截图案如下。
表14
[表14]
表14
‘πs(x)’表示第x个缩短的比特组的索引。即，第0缩短的比特组的索引(πs(0))等于‘13’，并且，首先缩短第13个比特组(X13)。
表15
[表15]
表15
‘πp(x)’表示第x个删截的奇偶比特组的索引。即，第0删截的奇偶比特组的索引(πp(0))等于‘27’，并且，首先删截第27个奇偶比特组(P27)。
当基于对于其而言如在上面的表3中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/3’的奇偶校验矩阵来使用16正交调幅(16QAM)调制方式，并且，给出上面的等式(11)的‘A＝5/3’和‘B＝0’时，如在表16中限定缩短图案如下，并且如在表17中限定删截图案如下。
表16
[表16]
表16
表17
[表17]
表17
当基于对于其而言如在上面的表3中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/3’的奇偶校验矩阵来使用16QAM调制方式，并且，给出上面的等式(11)的‘A＝7/4’和‘B＝0’时，如在表18中限定缩短图案如下，并且如在表19中限定删截图案如下。
表18
[表18]
表18
表19
[表19]
表19
当基于对于其而言如在上面的表3中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/3’的奇偶校验矩阵来使用16QAM调制方式，并且，给出上面的等式(11)的‘A＝9/5’和‘B＝0’时，如在表20中限定缩短图案如下，并且如在表21中限定删截图案如下。
表20
[表20]
表20
表21
[表21]
表21
当基于对于其而言如在上面的表4中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝7/2’和‘B＝0’时，如在表22中限定缩短图案如下，并且如在表23中限定删截图案如下。
表22
[表22]
表22
表23
[表23]
表23
当基于对于其而言如在上面的表4中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝11/3’和‘B＝0’时，如在表24中限定缩短图案如下，并且如在表25中限定删截图案如下。
表24
[表24]
表24
表25
[表25]
表25
当基于对于其而言如在上面的表4中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝15/4’和‘B＝0’时，如在表26中限定缩短图案如下，并且如在表27中限定删截图案如下。
表26
[表26]
表26
表27
[表27]
表27
当基于对于其而言如在上面的表4中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/5’的奇偶校验矩阵来使用16QAM调制方式，并且，给出上面的等式(11)的‘A＝7/2’和‘B＝0’时，如在表28中限定缩短图案如下，并且如在表29中限定删截图案如下。
表28
[表28]
表28
表29
[表29]
表29
当基于对于其而言如在上面的表4中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/5’的奇偶校验矩阵来使用16QAM调制方式，并且，给出上面的等式(11)的‘A＝11/3’和‘B＝0’时，如在表30中限定缩短图案如下，并且如在表31中限定删截图案如下。
表30
[表30]
表30
表31
[表31]
表31
当基于对于其而言如在上面的表4中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/5’的奇偶校验矩阵来使用16QAM调制方式，并且，给出上面的等式(11)的‘A＝15/4’和‘B＝0’时，如在表32中限定缩短图案如下，并且如在表33中限定删截图案如下。
表32
[表32]
表32
表33
[表33]
表33
当基于对于其而言如在上面的表8中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/4’的奇偶校验矩阵来使用BPSK、QPSK或16QAM调制方式，并且，给出上面的等式(11)的‘A＝7/4’和‘B＝0’或者‘A＝9/5’和‘B＝0’时，如在表34中限定缩短图案如下，并且如在表35中限定删截图案如下。
表34
[表34]
表34
表35
[表35]
表35
当基于对于其而言如在上面的表9中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝15/4’和‘B＝0’时，如在表36中限定缩短图案如下，并且如在表37中限定删截图案如下。
表36
[表36]
表36
当BCH代码的奇偶比特的数量等于或大于‘M＝72’时，删除‘πs(11)＝11’。
表37
[表37]
表37
当基于对于其而言如在上面的表9中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝15/4’和‘B＝525’时，如在表38中限定缩短图案如下，并且如在表39中限定删截图案如下。
表38
[表38]
表38
当BCH代码的奇偶比特的数量大于或等于‘M＝72’时，删除‘πs(11)＝11’。
表39
[表39]
表39
当基于对于其而言如在上面的表9中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝7/2’和‘B＝0’时，如在表40中限定缩短图案如下，并且如在表41中限定删截图案如下。
表40
[表40]
表40
当BCH代码的奇偶比特的数量大于或等于‘M＝72’时，删除‘πs(11)＝11’。
表41
[表41]
表41
当基于对于其而言如在上面的表7中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/3’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝9/5’和‘B＝380’时，如在表42中限定缩短图案如下，并且如在表43中限定删截图案如下。
表42
[表42]
表42
当BCH代码的奇偶比特的数量大于或等于‘M＝72’时，删除‘πs(19)＝19’。
表43
[表43]
表43
如参考图3上述，当奇偶校验矩阵的列组的位置改变时，甚至缩短图案可以与其对应地改变。例如，在奇偶校验矩阵的最前部分处布置高的度的列组。
当LDPC代码字长度(Nldpc)等于‘4320’，码率(R)等于‘1/4’，并且，‘M’等于‘72’时，能够如在表44中那样改变上面的表8的奇偶校验矩阵如下。
表44
[表44]
表44
其中1位于列组的第0列中的行的索引
0 127 213 714 816 1031 1456 1815 2097 2183 2404 2934 2999 3153
1 22 65 390 1022 1046 1465 1498 1682 1879 2108 2164 2203 3106
2 73 185 355 1381 1672 1998 2406 2577 2600 2834 3084 3115 3150
3 1087 2681 2894 3123
4 595 679 1206 1486
5 1842 2038 2169 2312
6 500 992 1230 2630
7 916 1217 1632 2798
8 876 1213 2191 2261
9 633 2559 2869 2907
10 581 1178 1922 2998
11 665 2539 2669 3010
12 2273 2320 2774 2976
13 1020 1147 1792 2609
14 1343 1563 2745 3039
当LDPC代码字长度(Nldpc)等于‘4320’，码率(R)等于‘1/5’，并且，‘M’等于‘72’时，能够如在表45中那样改变上面的表9的奇偶校验矩阵如下。
表45
[表45]
表45
其中1位于列组的第0列中的行的索引
0 102 514 828 1010 1024 1663 1737 1870 2154 2390 2523 2759 3380
1 216 383 679 938 970 975 1668 2212 2300 2381 2413 2754 2997
2 536 889 993 1395 1603 1691 2078 2344 2545 2741 3157 3334 3377
3 1047 1176 1742 1779
4 304 890 1817 2645
5 102 316 353 2250
6 488 811 1662 2323
7 31 2397 2468 3321
8 407 1907 2268 2594
9 384 944 1269 2266
10 694 1115 1167 2548
11 1266 1993 3229 3415
在基于改变的奇偶校验矩阵来执行LDPC编码的***中，甚至缩短图案有可能与参考图3上述的改变的奇偶校验矩阵对应地改变。然而，使用相同的删截图案，因为仅奇偶校验矩阵的信息字部分矩阵改变。
当基于对于其而言如在上面的表44中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/4’的奇偶校验矩阵来使用BPSK、QPSK或16QAM调制方式，并且，给出上面的等式(11)的‘A＝7/4’和‘B＝0’或者‘A＝5/9’和‘B＝0’时，如在表46中限定缩短图案如下，并且如在表47中限定删截图案如下。
表46
[表46]
表46
当BCH代码的奇偶比特的数量大于或等于‘M＝72’时，删除‘πs(14)＝14’。
表47
[表47]
表47
当基于对于其而言如在上面的表45中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式11的‘A＝15/4’和‘B＝0’时，如在表48中限定缩短图案如下，并且如在表49中限定删截图案如下。
表48
[表48]
表48
当BCH代码的奇偶比特的数量大于或等于‘M＝72’时，删除‘πs(11)＝11’。
表49
[表49]
表49
当基于对于其而言如在上面的表45中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝15/4’和‘B＝525’时，如在表50中限定缩短图案如下，并且如在表51中限定删截图案如下。
表50
[表50]
表50
当BCH代码的奇偶比特的数量大于或等于‘M＝72’时，删除‘πs(11)＝11’。
表51
[表51]
表51
当基于对于其而言如在上面的表45中那样‘Nldpc’等于‘4320’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝7/2’和‘B＝0’时，如在表52中限定缩短图案如下，并且如在表53中限定删截图案如下。
表52
[表52]
表52
当BCH代码的奇偶比特的数量大于或等于‘M＝72’时，删除‘πs(11)＝11’。
表53
[表53]
表53
在本发明中，已经通过上面的表10至43和46至53而描述了代码字长度、码率、删截和缩短图案与基于调制方案的缩短图案和删截图案。
当LDPC代码字长度(Nldpc)等于‘16200’，码率(R)等于‘1/3’，并且，‘M’等于‘360’时，如在表54中那样给出另一个奇偶校验矩阵如下。
表54
[表54]
表54
当基于对于其而言如在上面的表54中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/3’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝9/5’和‘B＝0’时，如在表55中限定缩短图案如下，并且如在表56中限定删截图案如下。
表55
[表55]
表55
表56
[表56]
表56
当LDPC代码字长度(Nldpc)等于‘16200’，码率(R)等于‘1/5’，并且，‘M’等于‘360’时，如在表57中那样给出另一个奇偶校验矩阵如下。
表57
[表57]
表57
当基于对于其而言如在上面的表57中那样‘Nldpc’等于‘16200’并且‘R’等于‘1/5’的奇偶校验矩阵来使用BPSK或QPSK调制方式，并且，给出上面的等式(11)的‘A＝4/15’和‘B＝0’时，如在表58中限定缩短图案如下，并且如在表59中限定删截图案如下。
表58
[表58]
表58
表59
[表59]
表59
在本发明中，已经通过上面的表55、56、58和59而描述了代码字长度、码率、删截和缩短图案与基于调制方案的缩短图案和删截图案。
下面参考图2描述根据本发明的、使用上面的表10至43、表46至53、表55和56和表58至59的缩短图案和删截图案来以组为单位执行缩短和删截的处理。
控制器202向零填充单元204提供BCH信息比特的长度(Kbch)的值和信息比特的长度(KI)的值。而且，控制器202确定删截比特或删截的奇偶比特组的数量，并且向删截单元210通知删截的比特或删截的奇偶比特组的数量。
根据‘Kbch’的值、‘KI’的值和上面的表10至43、表46至53、表55和56和表58至59的至少一个的缩短图案，零填充单元204向对应的位置填充具有值‘0’的比特，并且向剩余位置映射信息比特的每一个比特。具体地说，零填充单元204如在等式(12)中确定其中应当填充所有比特的组的数量如下。
在等式(12)中，‘Npad’表示其中应当填充所有比特的组的数量，‘Kbch’表示BCH信息比特的数量，‘KI’表示信息比特的数量，并且，‘M’表示在组中包括的比特的数量。例如，如果在组中包括72比特，则M＝72。
即，对于Npad个组该组的所有比特被填充零。换句话说，零填充单元204将在该Npad个组中包括的所有比特的值设置为‘0’，并且，零填充单元204另外在组中填充(Kbch-KI-M×Npad)比特。例如，在组中，填充比特是开头或最后(Kbch-KI-M×Npad)比特，并且零填充单元204依序向在BCH信息比特中的未填充的比特位置映射KI信息比特。在此，缩短图案‘πs(x)’是根据码率、调制方案与缩短和删截率确定的值，并且在上面的表10至43、表46至53、表55和56和表58至59的至少一个中被限定。实际上，可以预先确定和在存储器中存储如上所述的缩短图案。在此，‘Xj’表示被表达为等式(7)的第j个比特组。
当在一个组中包括的比特的数量(M)大于或等于信息比特的数量时，期望与缩短的最后顺序的组对应的奇偶校验矩阵的列组的度高。因此，将缩短的最后顺序的组给出为在该情况下，零填充单元204如在等式(13)中确定其中应当填充所有比特的组的数量如下。
如果0＜KI≤M，Npad＝Ngroup-1
否则，
在等式(13)中，‘KI’表示信息比特的数量，‘M’表示在一组中包括的比特的数量，‘Npad’表示其中应当填充所有比特的组的数量，‘Ninfogroup’表示比特组的数量，并且‘Kbch’表示BCH信息比特的数量。
即，对于Npad组使用零填充该组的所有比特。换句话说，零填充单元204将在Npad组中包括的所有比特的值设置为‘0’。如果‘Npad’与‘Ngroup-1’相同，则零填充单元204另外填充在组中的(M-KI)信息比特。例如，在组中，填充的比特是前面或后面(M-KI)比特。如果‘Npad’不与
‘Ngroup-1’相同，则零填充单元204另外填充在组中的(Kbch-KI-M×Npad)信息比特。例如，在组中，填充的比特是开头或最后的(Kbch-KI-M×Npad)比特。在此，根据码率、调制方案和缩短和删截率来确定缩短图案‘πs(x)’，并且象在上面的表10至43、表46至53、表55和56与表58和59的至少一个中那样限定缩短图案‘πs(x)’。在此，‘Xj’表示当As＝1时如在等式(7)中表达的第j个比特组。
对于给定数量(Npunc)的删截比特，删截单元210如在等式(14)中确定其中删截所有奇偶比特的组的数量如下。
对于0≤Npunc＜Nldpc-Kldpc...(14)
在等式(14)中，‘Npuncgroup’表示其中删截所有奇偶比特的组的数量，‘Npunc’表示删截的比特的数量，‘M’表示在一个奇偶比特组中包括的比特的数量，‘Nldpc’表示LDPC代码字的长度，并且‘Kldpc’表示LDPC信息比特的数量。如果在奇偶比特组中包括72个比特，则M＝72。
删截单元210删截在Npuncgroup个奇偶比特组中的所有奇偶比特，并且删截单元210另外删截在组中的(Npunc-M×Npuncgroup)个奇偶比特。例如，在组中，删截的比特是开头或最后(Npunc-M×Npuncgroup)比特。在此，根据码率、调制方案、删截和缩短率来确定删截图案‘πp(x)’，并且象在上面的表10至43、表46至53、表55和56与表58和59的至少一个中那样限定删截图案‘πp(x)’。实际上，可以提前确定和在存储器中存储上述的删截图案。在此，‘Pj’表示当Ap＝1时如在等式(8)或(10)中表达的第j个奇偶比特组。
而且，删截单元210可以去除在零填充单元204中的填充比特。虽然已经考虑到所有缩短和删截而在此进行了说明，但是可以替代地独立执行缩短和删截。
图6图示根据本发明的一个实施例的在通信/广播***中的填充过程。
在步骤600中，***如在等式12中那样获得Npad。‘Npad’是在其中填充所有比特的比特组的数量。当LDPC代码字长度等于‘4320’时‘M’值被给出为‘M＝72’，并且当‘Nldpc’等于‘16200’时‘M’被给出为‘M＝360’。在步骤602中，***使用零来填充Npad比特组的所有比特。‘πs(x)’是在上面的表10至43、表46至53、表55和56与表58和59的至少一个中限定的比特组的索引值，并且根据码率、调制方案与删截和缩短率而改变。在步骤604中，***另外使用零来填充在比特组的最后比特中的(Kbch-KI-M×Npad)比特。替代地，***可以另外使用零来填充从比特组的第一比特起的(Kbch-KI-M×Npad)比特。可以根据要填充的比特的数量来省略步骤604。例如，当(Kbch-KI-M×Npad)数量的比特等于‘0’时，即，当要填充的比特的数量等于‘M’的倍数时，可以省略步骤604的另外的填充。在步骤606中，***将信息比特映射到未填充的比特位置。
例如，当‘Nldpc’等于‘4320’、‘R’等于‘1/4’、‘A’等于‘7/4’、‘B’等于‘0’并且使用BPSK调制方案时，比特组的数量等于‘15’并且在一个组内的比特的数量等于‘72’。假定输入比特的数量被给出为KI＝300，给出S＝{s0,s1,...,s299}，并且，将BCH信息比特的数量给出为Kbch。通过步骤600，给出通过步骤602，该***填充9个比特组即，(X11,X10,X9,X8,X7,X6,X5,X4,X3)的所有比特。通过步骤604，该***向的最后比特至Kbch-KI-M×Npad＝980-300-72×9＝32个比特填充‘0’。通过步骤606，该***将S＝{s0,s1,...,s299}映射到未填充的比特位置。
图7A和7B图示根据本发明的一个实施例的、在通信/广播***中的发送器的操作过程。
参见图7A和7B，在步骤701中，发送器确定当用于编码的输入比特的数量、即BCH信息比特的数量大于所提供的信息比特的数量时的零填充比特的数量。即，通过从BCH信息比特、即用于编码的输入比特的数量减去信息比特的数量，发送器确定零填充比特的数量。
接下来，发送器进行到步骤703，并且确定要应用的缩短图案。即，发送器已经存储了至少一个缩短图案，从该至少一个缩短图案，它选择与当前条件对应的缩短图案。例如，根据代码字长度、码率、缩短和删截率或调制方案来限定缩短图案。例如，以比特组为单位来限定至少一个缩短图案，该比特组以预定义单位来划分信息比特，并且该至少一个缩短图案可以包括上面的表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。替代地，发送器基于当前条件来产生缩短图案，而不预存。所产生的缩短图案可以是上面表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。
在确定缩短图案后，发送器进行到步骤705，并且确定其中使用零来填充所有比特的比特组的数量(Npad)。即，发送器将要填充的比特的数量除以每一个组的比特的数量，并且将小于该相除结果的最大整数值确定为‘Npad’。如果信息比特的数量小于每一个组的比特的数量，则在一个比特组中包括所有的信息比特。因此，‘Npad’比整个比特组的数量小于‘1’。
发送器然后进行到步骤707，并且确定‘Npad’是否大于‘0’。换句话说，发送器确定其中使用零填充了所有比特的至少一个比特组是否存在。如果‘Npad’小于或等于‘0’，则发送器跳到步骤711，并且省略步骤709。
相反，如果‘Npad’大于‘0’，则发送器进行到步骤709，并且使用零填充在由在步骤703中确定的缩短图案指示的第0至第(Npad-1)比特组内的所有比特。接下来，发送器进行到步骤711，并且使用零来填充在第Npad比特组的开头或最后的一些比特。然而，当要填充的比特的数量是每个组的比特的数量的整数倍时，省略步骤711，并且发送器进行到步骤713，并且将信息比特映射到在BCH信息比特中的未填充的比特位置。即，发送器根据由缩短图案指示的顺序来向比特组填充比特，并且将信息比特映射到剩余比特的位置。
其后，发送器进行到步骤715，并且对于BCH信息比特执行编码。发送器可以执行级联编码技术。例如，发送器可以连续地执行BCH编码和LDPC编码。在该情况下，发送器可以对于BCH信息比特执行BCH编码，并且对于LDPC信息比特、即作为BCH编码结果产生的BCH代码字执行LDPC编码。根据本发明的另一个实施例，发送器可以仅对于BCH信息比特执行LDPC编码。如果在没有BCH编码的情况下仅执行LDPC编码，则可以将BCH信息比特称为LDPC信息比特。
在执行编码后，发送器进行到步骤717，并且根据与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率来确定要删截的比特的数量。例如，如在上面的等式11中限定与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率。
在确定要删截的比特的数量后，发送器进行到步骤719，并且确定要应用的删截图案。即，发送器已经存储了预定义的至少一个删截图案，它从该至少一个删截图案选择与当前条件对应的删截图案。例如，根据代码字长度、码率、缩短和删截率或调制方案来限定删截图案。例如，至少一个删截图案被限定为组的顺序，该组是代码字的信息比特被划分而得到的，并且包括预定义数量的比特。例如，该至少一个删截图案可以包括上面的表11、表13、表15、表17、表19、表21、表23、表25、表27、表29、表31、表33、表35、表37、表39、表41、表43、表47、表49、表51、表53、表56和表59的至少一个。替代地，发送器基于当前条件来产生删截图案，而不预存。所产生的删截图案可以是上面的表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。
在确定删截图案后，发送器进行到步骤721，并且确定其中要删截所有奇偶比特的奇偶比特组的数量(Npunc_group)。即，发送器将要删截的比特的数量除以每一个组的比特的数量，并且将小于相除结果的最大整数值确定为‘Npunc_group’。如果要删截的比特的数量小于在一个奇偶比特组中包括的比特的数量，则在一个奇偶比特组中包括不要删截的比特的全部。因此，‘Npunc_group’比奇偶比特组的数量小于‘1’。
其后，发送器进行到步骤723，并且确定‘Npunc_group’是否大于‘0’。换句话说，发送器确定其中要删截全部比特的至少一个奇偶比特组是否存在。如果‘Npunc_group’小于或等于‘0’，则发送器跳到步骤727，并且省略步骤725。
相反，如果‘Npunc_group’大于‘0’，则发送器进行到步骤725，并且删截在由在步骤719中确定的删截图案指示的第0至第(Npunc_group-1)奇偶比特组内的所有比特。发送器然后进行到步骤727，并且另外删截在第Npunc_group奇偶比特组的开头或最后部分中的一些比特。即，发送器通过步骤725和727根据由删截图案指示的顺序来在奇偶比特组内删截比特。然而，当要删截的比特的数量是每一个组的比特的数量的整数倍时，省略步骤727。
接下来，发送器进行到步骤729，并且去除零填充比特。换句话说，发送器去除在步骤709和711中填充的零填充比特。其后，发送器进行到步骤731，并且发送删截和缩短的代码字。
图8A和8B图示根据本发明的一个实施例的、在通信/广播***中的接收器的操作过程。
参见图8A和8B，在步骤801中，接收器确定是否接收到缩短和删截的代码字。
如果在步骤801中确定接收到缩短和删截的代码字，则接收器进行到步骤803，并且确定缩短的比特的数量。当用于编码的输入比特的数量大于信息比特的数量时，缩短出现。即，换句话说，通过从在LDPC代码字中的信息比特的比特的数量减去在缩短和删截的代码字中的接收的信息比特的比特的提供数量，接收器确定零填充比特的数量。
接下来，接收器进行到步骤805，并且确定要应用的缩短图案。即，接收器已经存储了预定义的至少一个缩短图案，并且在所存储的至少一个缩短图案中，选择与当前条件对应的缩短图案。例如，根据代码字长度、码率、缩短和删截率或调制方案来限定缩短图案。至少一个缩短图案被限定为组的顺序，该组是代码字的信息比特被划分而得到的，并且包括预定义数量的比特。例如，该至少一个缩短图案可以包括上面的表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。替代地，接收器基于当前条件来产生缩短图案，而不预存。所产生的缩短图案可以是上面的表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。可以从发送器接收关于与代码字长度、码率、缩短和删截率相关的当前条件的信息。根据本发明的另一个实施例，接收器可以使用从发送器通过单独信号传送指示的缩短图案。
在确定缩短图案后，接收器进行到步骤807，并且确定其中在发送器中使用零填充所有比特的比特组的数量(Npad)。即，接收器将要填充的比特的数量除以每一个组的比特的数量，并且将比相除结果小的最大整数值确定为‘Npad’。如果在缩短和删截的代码字中的接收的信息比特的数量小于在一个比特组中包括的比特的数量，则在一个比特组中包括在缩短和删截的代码字中的所有接收的信息比特。因此，‘Npad’比全部比特组的数量小‘1’。
接下来，接收器进行到步骤809，并且确定‘Npad’是否大于‘0’。换句话说，接收器确定其中使用零填充所有比特的至少一个比特组是否存在。如果‘Npad’不大于‘0’，则接收器跳到步骤813，并且省略步骤811。
相反，如果‘Npad’大于‘0’，则将与缩短的LDPC信息比特对应的LDPC解码器输入值设置为表示缩短的LDPC信息比特的一些值。例如，如果LDPC解码器输入值基于LLR(对数似然比)，则上面的某个值是正或负无穷。
接收器进行到步骤811，并且将与由在步骤805中确定的缩短图案指示的第0至第(Npad-1)比特组内的所有信息比特对应的LDPC解码器输入值设置为表示在发送器中缩短的缩短的LDPC信息比特的一些值。
接下来，接收器进行到步骤813，并且将与在Npad比特组的开头或最后部分中的一些比特对应的LDPC解码器输入值设置为表示在发送器中缩短的缩短的LDPC信息比特的一些值。接收器进行到步骤815，并且将与在LDPC代码字的信息比特中未使用零填充的信息比特对应的LDPC解码器输入值设置为基于接收的缩短和删截的代码字的一些值。例如，当LDPC代码字，即，解码输入值是对数似然比(LLR)值时，表示0比特的值指示当它是‘0’的概率等于‘1’并且它是‘1’的概率等于‘0’时的LLR值。即，通过步骤811至步骤815，接收器恢复通过在发送器中的编码产生的LDPC代码字的信息比特。
其后，接收器进行到步骤817，并且根据与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率来确定删截的比特的数量。例如，如在上面的等式11中限定与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率。
在确定删截的比特的数量后，接收器进行到步骤819，并且确定要应用的删截图案。即，接收器已经存储了预定义的至少一个删截图案，它从该至少一个删截图案选择与当前条件对应的删截图案。例如，根据代码字长度、码率、缩短和删截率或调制方案来限定删截图案。至少一个删截图案被限定为组的顺序，该组是代码字的奇偶比特被划分为的，并且包括预定义数量的比特。该至少一个删截图案可以包括上面的表11、表13、表15、表17、表19、表21、表23、表25、表27、表29、表31、表33、表35、表37、表39、表41、表43、表47、表49、表51、表53、表56和表59的至少一个。替代地，接收器基于当前条件来产生删截图案，而不预存。所产生的删截图案可以是上面的表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。可以从发送器接收关于与代码字长度、码率、缩短和删截率相关的当前条件的信息。根据本发明的另一个实施例，接收器可以使用从发送器通过单独信号传送而指示的删截图案。
在确定删截图案后，接收器进行到步骤821，并且确定其中要删截所有奇偶比特的奇偶比特组的数量(Npunc_group)。即，接收器将删截的比特的数量除以每一个组的比特的数量，并且将小于相除结果的最大整数值确定为‘Npunc_group’。如果接收的奇偶比特的数量小于在一个奇偶比特组中包括的比特的数量，则在一个奇偶比特组中包括接收的奇偶比特的全部。因此，‘Npunc_group’是比全部奇偶比特组的数量小于‘1’的值。
接下来，接收器进行到步骤823，并且确定‘Npunc_group’是否大于‘0’。换句话说，接收器确定其中要删截全部比特的至少一个奇偶比特组是否存在。如果‘Npunc_group’不大于‘0’，则接收器跳到步骤827，并且省略步骤825。
相反，如果‘Npunc_group’大于‘0’，则接收器进行到步骤825，并且将与由在步骤819中确定的删截图案指示的LDPC代码字中的第0至第(Npunc_group-1)奇偶比特组内的所有奇偶比特对应的LDPC解码器输入值设置为表示删截的奇偶比特的值。用于表示删截的奇偶比特的值可以是其中奇偶比特是‘0’的概率和奇偶比特是‘1’的概率彼此相同的值。
接下来，接收器进行到步骤827，并且将与在LDPC代码字中的Npunc_group奇偶比特组的开头或最后部分中的一些比特对应的LDPC解码器输入值设置为表示删截的奇偶比特的值。接收器进行到步骤829，并且根据缩短和删截的代码字的接收值来设置在LDPC代码字中的未删截的剩余奇偶比特的LDPC解码器输入值。即，通过步骤825至步骤829，接收器恢复通过在发送器中的编码产生的LDPC代码字的奇偶比特。用于表示删截的奇偶比特的值可以是其中奇偶比特是‘0’的概率和奇偶比特是‘1’的概率彼此相同的值。
接收器进行到步骤831，并且对于恢复的代码字执行解码。接收器可以执行多种解码技术的组合。例如，接收器可以相继执行LDPC解码和BCH解码。接收器可以对于恢复的LDPC代码字执行LDPC解码，并且对于作为LDPC解码结果产生的LDPC信息比特执行BCH解码。根据本发明的另一个实施例，接收器可以对于恢复的LDPC代码字仅执行LDPC解码。
图9图示根据本发明的一个实施例的、在通信/广播***中的发送器的构造。
如图9中所示，发送器包括零(0)填充单元910、编码单元920、删截单元930、发送器940、存储单元960和控制器970。
通过向信息比特使用零填充比特，零填充单元910产生BCH信息比特，该BCH信息比特被输入到编码单元920。零填充单元910使用从控制器970提供的信息来确定要使用零填充的比特的数量，并且根据从控制器970提供的缩短图案信息来使用零填充比特。即，零填充单元910根据由缩短图案指示的顺序来向比特组填充比特，并且将信息比特映射到剩余比特的位置。
零填充单元910可以确定其中使用零填充所有比特的比特组的数量(Npad)。替代地，可以通过控制器970确定其中使用零填充所有比特的比特组的数量(Npad)。
具体地说，零填充单元910填充在由缩短图案指示的第0至第(Npad-1)比特组内的所有比特，并且然后使用零填充在Npad比特组的开头或最后部分中的一些比特。零填充单元910将信息比特映射到在BCH信息比特中未填充的比特位置。
编码单元920对于由零填充单元910填充的BCH信息比特执行编码。编码单元920被填充一个编码块，或者可以具有其中级联多个编码块的结构。例如，虽然未示出，但是编码单元920可以包括BCH编码器和LDPC编码器。在该情况下，BCH编码器对于BCH信息比特执行BCH编码，并且LDPC编码器可以对于LDPC信息比特，即，作为BCH编码结果产生的BCH代码字执行LDPC编码。根据本发明的另一个实施例，编码单元920可以对于BCH信息比特仅执行LDPC编码。如果仅执行LDPC编码而没有BCH编码，则BCH信息比特可以被称为LDPC信息比特。替代地，除了编码单元920之外，在零填充单元910之前增加另一个编码器(未示出)。例如，编码单元920执行LDPC编码，并且位于零填充单元910之前的另一个编码器(未示出)可以执行BCH编码。
通过删截在由编码单元920产生的LDPC代码字的奇偶中的一些比特，删截单元930将从编码单元920输出的LDPC代码字的奇偶转换为要发送的奇偶比特。删截单元930根据从控制器970提供的与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率来确定要删截的比特的数量，并且根据从控制器970提供的删截图案信息来删截某个位置的比特。即，删截单元930根据由删截图案指示的顺序来删截在奇偶比特组内的比特。
例如，如在上面的等式11中限定与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率。删截单元930确定其中要删截所有奇偶比特的奇偶比特组的数量(Npunc_group)，删截由删截图案指示的第0至第(Npunc_group-1)奇偶比特组内的所有奇偶比特，并且然后删截在Npunc_group奇偶比特组的开头或最后部分中的一些比特。通过去除由零填充单元910填充的零填充比特，删截单元930可以将来自编码单元920的LDPC代码字的信息比特转换为在要发送的缩短和删截代码字中的信息比特。删截单元930也被表示为‘零去除和删截单元’。
当排除去除零填充比特的功能时，甚至零填充单元910被省略。即，取代通过在零填充单元910中填充比特而产生用于编码单元920的BCH信息比特，在编码单元920中使用的奇偶校验矩阵中去除与要填充的比特对应的列。通过去除与要填充的比特对应的列，虽然不存在填充的处理，也获得相同的结果。发送器940调制和射频(RF)处理缩短和删截的代码字，并且然后通过天线发送缩短和删截的代码字。
存储单元960存储用于发送器的操作的配置信息和命令等。具体地说，存储单元960存储以比特组为单位限定的至少一个缩短图案和以奇偶比特组为单位限定的至少一个删截图案。例如，根据代码字长度、码率、缩短和删截率或调制方案来限定缩短图案和删截图案。该至少一个缩短图案可以包括上面的表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。该至少一个删截图案可以包括上面的表11、表13、表15、表17、表19、表21、表23、表25、表27、表29、表31、表33、表35、表37、表39、表41、表43、表47、表49、表51、表53、表56和表59的至少一个。
控制器970控制发送器的一般功能。具体地说，控制器970向零填充单元提供诸如信息比特的长度、在编码单元920中所需的信息比特的长度和缩短图案信息的信息。控制器970向编码单元920提供奇偶校验矩阵，并且向删截单元930提供删截图案信息。控制器970向零填充单元910提供能够确定要填充的比特的位置的信息。在图9中，零填充单元910确定比特的填充位置，并且使用零来填充比特。替代地，控制器970可以确定比特的填充位置，并且，零填充单元910可以使用零来填充比特，如控制器970所示。
在图9中，删截单元930确定删截的比特的位置，并且执行删截。替代地，控制器970可以确定删截的比特的位置，并且删截单元930可以执行删截，如控制器所示。
图10图示根据本发明的一个实施例的、在通信/广播***中的接收器的构造。
参见图10，接收器包括接收器1010、缩短比特恢复单元1020、删截比特恢复单元1030、解码单元1040、存储单元1050和控制器1060。
接收器1010接收在发送器中发送的缩短和删截的代码字。即，接收器1010RF处理接收的信号，并且执行解调，由此确定缩短和删截的代码字的接收值。
通过将LDPC解码器输入值设置为表示在发送器中缩短的缩短的LDPC信息比特的一些值，缩短比特恢复单元1020恢复在通过在发送器中的编码产生的接收的、缩短的和删截的代码字中的信息比特。具体地说，缩短比特恢复单元1020确定缩短的比特的数量，识别从控制器1060提供的缩短图案，并且然后确定其中使用零来填充所有比特的奇偶比特组的数量(Npad)。缩短比特恢复单元1020将与在由缩短图案指示的第0至第(Npad-1)比特组内的所有信息比特对应的LDPC解码器输入值设置为表示缩短的LDPC信息比特的一些值，并且将与在Npad比特组的开头或最后部分中的一些比特对应的LDPC解码器输入值设置为表示缩短的LDPC信息比特的一些值。如果LDPC解码器输入值基于LLR(对数似然比)，用于表示缩短的LDPC信息比特的值可以是正或负无穷值。
缩短比特恢复单元1020将与在LDPC代码字的信息比特中的未使用零填充的信息比特对应的LDPC解码器输入值设置为基于接收的缩短和删截的代码字的一些值。
删截比特恢复单元1030将LDPC解码器输入值设置为表示删截的奇偶比特的值，由此恢复通过在发送器中的编码产生的奇偶。具体地说，删截比特恢复单元1030根据与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率来确定删截的比特的数量。例如，如在上面的等式11中限定与码率和缩短的比特的数量相关的值，换句话说，删截和缩短率。删截比特恢复单元1030确定其中要删截所有比特的奇偶比特组的数量(Npunc_group)，并且将与在从控制器1060提供的LDPC代码字中的第0至第(Npunc_group-1)奇偶比特组内的所有奇偶比特对应的LDPC解码器输入值设置为表示删截的奇偶比特的值。删截比特恢复单元1030将与在LDPC代码字中的Npunc_group奇偶比特组的开头或最后部分中的一些比特对应的LDPC解码器输入值设置为表示删截的奇偶比特的值。表示删截的奇偶比特的值可以是其中奇偶比特是‘0’的概率和奇偶比特是‘1’的概率彼此相同的值。
删截比特恢复单元1030根据缩短和删截的代码字的接收值来设置在LDPC代码字中的未删截的剩余奇偶比特的LDPC解码器输入值。
解码单元1040对于由缩短比特恢复单元1020和删截比特恢复单元1030恢复的LDPC代码字执行解码。解码单元1040可以具有其中组合多个解码块的结构。例如，虽然未示出，但是解码单元1040可以包括LDPC解码器和BCH解码器。LDPC解码器可以对于恢复的LDPC代码字执行LDPC解码，并且BCH解码器可以对于作为LDPC解码结果产生的LDPC信息比特执行BCH解码。根据本发明的另一个实施例，解码单元1040可以对于恢复的LDPC代码字仅执行LDPC解码。
存储单元1050存储用于接收器的操作的配置信息和命令等。具体地说，存储单元1050存储以比特组为单位限定的至少一个缩短图案和以奇偶比特组为单位限定的至少一个删截图案。例如，根据代码字长度、码率、缩短和删截率或调制方案来限定缩短图案和删截图案。该至少一个缩短图案可以包括上面的表10、表12、表14、表16、表18、表20、表22、表24、表26、表28、表30、表32、表34、表36、表38、表40、表42、表46、表48、表50、表52、表55和表58的至少一个。该至少一个删截图案可以包括上面的表11、表13、表15、表17、表19、表21、表23、表25、表27、表29、表31、表33、表35、表37、表39、表41、表43、表47、表49、表51、表53、表56和表59的至少一个。
控制器1060控制接收器的一般功能，诸如向缩短比特恢复单元1020提供信息比特的长度、在解码单元1040中所需的信息比特的长度和缩短图案信息。控制器1060向解码单元1040提供奇偶校验矩阵，并且向删截比特恢复单元1030提供删截图案信息。在图10中，缩短比特恢复单元1020确定比特的填充位置，并且使用零来填充比特。替代地，控制器1060可以确定比特的填充位置，并且缩短比特恢复单元1020可以使用零来填充比特，如控制器1060指示。删截比特恢复单元1030可以确定删截的比特的位置，并且执行删截。然而，控制器1060也可以确定删截的比特的位置，并且删截比特恢复单元1030可以恢复删截值，如控制器1060所示。
本发明的实施例可以通过下述方式来编码和解码各种长度的信息比特流，并且同时保持最佳性能：考虑到奇偶校验矩阵的特性来将列编组，并且以与每一个列组对应的比特组为单位来执行缩短和删截。
虽然已经参考其特定优选实施例而示出和描述了本发明，但是本领域内的技术人员可以明白，可以在其中进行在形式和细节上的各种改变，而不偏离由所附的权利要求限定的本发明的精神和范围。

Claims (14)

1.一种在通信***中的发送器的操作的方法，所述方法包括：
低密度奇偶校验LDPC编码LDPC信息比特以产生代码字；
确定在所述代码字的LDPC奇偶比特中要删截的比特的数量；
确定其中删截所有比特的奇偶比特组的数量Npunc；
删截由根据代码字的长度、码率和调制方案确定的删截图案指示的第0至第(Npunc-1)奇偶比特组内的所有比特，
其中，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为：
πp(0)＝29,πp(1)＝45,πp(2)＝43,πp(3)＝27,πp(4)＝32,πp(5)＝35,πp(6)＝40,πp(7)＝38,πp(8)＝0,πp(9)＝19,πp(10)＝8,πp(11)＝16,πp(12)＝41,πp(13)＝4,πp(14)＝26,πp(15)＝36,πp(16)＝30,πp(17)＝2,πp(18)＝13,πp(19)＝42,πp(20)＝46,πp(21)＝24,πp(22)＝37,πp(23)＝1,πp(24)＝33,πp(25)＝11,πp(26)＝44,πp(27)＝28,πp(28)＝20,πp(29)＝9,πp(30)＝34,πp(31)＝3,πp(32)＝17,πp(33)＝6,πp(34)＝21,πp(35)＝14,πp(36)＝23,πp(37)＝7,πp(38)＝22,πp(39)＝47,πp(40)＝5,πp(41)＝10,πp(42)＝12,πp(43)＝15,πp(44)＝18,πp(45)＝25,πp(46)＝31,πp(47)＝39，以及
其中，所述代码字的长度为4320，码率为1/5，以及调制方案为二进制相移键控BPSK或正交相移键控QPSK调制方案。
2.如权利要求1所述的方法，进一步包括：
另外删截在第Npunc奇偶比特组中的一个或多个比特。
3.如权利要求1所述的方法，进一步包括：
发送经删截的代码字。
4.如权利要求1所述的方法，其中，比特组的每一个包括预定义数量的比特，所述预定义数量是一间隔的除数，其中在奇偶校验矩阵的信息字部分矩阵中以所述间隔重复列的图案。
5.一种接收器的操作的方法，所述方法包括：
接收经删截的代码字；
确定在所述经删截的代码字的LDPC奇偶比特中被删截的比特的数量；
确定其中所有比特被删截的奇偶比特组的数量Npunc_group；
通过表示被删截的奇偶比特的值来设置与在由根据代码字的长度、码率和调制方案确定的删截图案指示的所述LDPC代码字中的第0至第(Npunc_group-1)比特组内的所有奇偶比特对应的LDPC解码器输入值；
根据所述经删截的代码字的接收值来设置在LDPC代码字中的未被删截的剩余的奇偶比特的LDPC解码器输入值；
其中，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为：πp(0)＝29,πp(1)＝45,πp(2)＝43,πp(3)＝27,πp(4)＝32,πp(5)＝35,πp(6)＝40,πp(7)＝38,πp(8)＝0,πp(9)＝19,πp(10)＝8,πp(11)＝16,πp(12)＝41,πp(13)＝4,πp(14)＝26,πp(15)＝36,πp(16)＝30,πp(17)＝2,πp(18)＝13,πp(19)＝42,πp(20)＝46,πp(21)＝24,πp(22)＝37,πp(23)＝1,πp(24)＝33,πp(25)＝11,πp(26)＝44,πp(27)＝28,πp(28)＝20,πp(29)＝9,πp(30)＝34,πp(31)＝3,πp(32)＝17,πp(33)＝6,πp(34)＝21,πp(35)＝14,πp(36)＝23,πp(37)＝7,πp(38)＝22,πp(39)＝47,πp(40)＝5,πp(41)＝10,πp(42)＝12,πp(43)＝15,πp(44)＝18,πp(45)＝25,πp(46)＝31,πp(47)＝39，以及
其中，所述代码字的长度为4320，码率为1/5，以及调制方案为二进制相移键控BPSK或正交相移键控QPSK调制方案。
6.如权利要求5所述的方法，进一步包括：
通过表示被删截的奇偶比特的值来设置与在所述LDPC代码字中的第Npunc_group奇偶比特组中的开头或最后部分中的比特对应的LDPC解码器输入值。
7.如权利要求5所述的方法，其中，比特组的每一个包括预定义数量的比特，所述预定义数量是一间隔的除数，其中在奇偶校验矩阵的信息字部分矩阵中以所述间隔重复列的图案。
8.一种发送器的设备，所述设备包括：
处理器，被配置成：
低密度奇偶校验LDPC编码LDPC信息比特以产生代码字；
确定在所述代码字的LDPC奇偶比特中要删截的比特的数量；
确定其中所有比特被删截的奇偶比特组的数量Npunc；
删截由根据代码字的长度、码率和调制方案确定的删截图案指示的第0至第Npunc-1奇偶比特组内的所有比特，
其中，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为：πp(0)＝29,πp(1)＝45,πp(2)＝43,πp(3)＝27,πp(4)＝32,πp(5)＝35,πp(6)＝40,πp(7)＝38,πp(8)＝0,πp(9)＝19,πp(10)＝8,πp(11)＝16,πp(12)＝41,πp(13)＝4,πp(14)＝26,πp(15)＝36,πp(16)＝30,πp(17)＝2,πp(18)＝13,πp(19)＝42,πp(20)＝46,πp(21)＝24,πp(22)＝37,πp(23)＝1,πp(24)＝33,πp(25)＝11,πp(26)＝44,πp(27)＝28,πp(28)＝20,πp(29)＝9,πp(30)＝34,πp(31)＝3,πp(32)＝17,πp(33)＝6,πp(34)＝21,πp(35)＝14,πp(36)＝23,πp(37)＝7,πp(38)＝22,πp(39)＝47,πp(40)＝5,πp(41)＝10,πp(42)＝12,πp(43)＝15,πp(44)＝18,πp(45)＝25,πp(46)＝31,πp(47)＝39，以及
其中，所述代码字的长度为4320，码率为1/5，以及调制方案为二进制相移键控BPSK或正交相移键控QPSK调制方案。
9.如权利要求8所述的设备，其中，所述处理器被进一步配置成：另外删截在第Npunc奇偶比特组中的一个或多个比特。
10.如权利要求8所述的设备，其中，所述处理器被进一步配置成：发送所述经删截的代码字。
11.如权利要求8所述的设备，其中，比特组的每一个包括预定义数量的比特，所述预定义数量是一间隔的除数，其中在奇偶校验矩阵的信息字部分矩阵中以所述间隔重复列的图案。
12.一种接收器的设备，所述设备包括：
处理器，被配置成：
接收经删截的代码字；
确定在所述经删截的代码字的LDPC奇偶比特中被删截的比特的数量；
确定其中所有比特被删截的奇偶比特组的数量Npunc_group；
通过表示被删截的奇偶比特的值来设置与在由根据代码字的长度、码率和调制方案确定的删截图案指示的所述LDPC代码字中的第0至第Npunc_group-1比特组内的所有奇偶比特对应的LDPC解码器输入值；并且
根据所述被删截的代码字的接收值来设置在LDPC代码字中的未被删截的剩余的奇偶比特的LDPC解码器输入值，
其中，所述删截图案被定义为奇偶比特组的顺序，所述奇偶比特组的顺序被定义为：πp(0)＝29,πp(1)＝45,πp(2)＝43,πp(3)＝27,πp(4)＝32,πp(5)＝35,πp(6)＝40,πp(7)＝38,πp(8)＝0,πp(9)＝19,πp(10)＝8,πp(11)＝16,πp(12)＝41,πp(13)＝4,πp(14)＝26,πp(15)＝36,πp(16)＝30,πp(17)＝2,πp(18)＝13,πp(19)＝42,πp(20)＝46,πp(21)＝24,πp(22)＝37,πp(23)＝1,πp(24)＝33,πp(25)＝11,πp(26)＝44,πp(27)＝28,πp(28)＝20,πp(29)＝9,πp(30)＝34,πp(31)＝3,πp(32)＝17,πp(33)＝6,πp(34)＝21,πp(35)＝14,πp(36)＝23,πp(37)＝7,πp(38)＝22,πp(39)＝47,πp(40)＝5,πp(41)＝10,πp(42)＝12,πp(43)＝15,πp(44)＝18,πp(45)＝25,πp(46)＝31,πp(47)＝39，以及
其中，所述代码字的长度为4320，码率为1/5，以及调制方案为二进制相移键控BPSK或正交相移键控QPSK调制方案。
13.如权利要求12所述的设备，其中，所述处理器被进一步配置成：通过表示被删截的奇偶比特的值来设置与在所述LDPC代码字中的第Npunc_group奇偶比特组中的开头或最后部分中的比特对应的LDPC解码器输入值。
14.如权利要求12所述的设备，其中，比特组的每一个包括预定义数量的比特，所述预定义数量是一间隔的除数，其中在奇偶校验矩阵的信息字部分矩阵中以所述间隔重复列的图案。
CN201610118268.4A 2011-01-18 2012-01-18 用于在通信/广播***中发送和接收数据的设备和方法 Active CN105811997B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR20110005049 2011-01-18
KR10-2011-0005049 2011-01-18
KR10-2011-0014393 2011-02-18
KR20110014393 2011-02-18
KR20110026181 2011-03-24
KR10-2011-0026181 2011-03-24
KR1020120005257A KR101611169B1 (ko) 2011-01-18 2012-01-17 통신/방송 시스템에서 데이터 송수신 장치 및 방법
KR10-2012-0005257 2012-01-17
CN201280005688.1A CN103329445B (zh) 2011-01-18 2012-01-18 用于在通信/广播***中发送和接收数据的设备和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280005688.1A Division CN103329445B (zh) 2011-01-18 2012-01-18 用于在通信/广播***中发送和接收数据的设备和方法

Publications (2)

Publication Number Publication Date
CN105811997A CN105811997A (zh) 2016-07-27
CN105811997B true CN105811997B (zh) 2019-11-15

Family

ID=45470460

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280005688.1A Active CN103329445B (zh) 2011-01-18 2012-01-18 用于在通信/广播***中发送和接收数据的设备和方法
CN201610118268.4A Active CN105811997B (zh) 2011-01-18 2012-01-18 用于在通信/广播***中发送和接收数据的设备和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280005688.1A Active CN103329445B (zh) 2011-01-18 2012-01-18 用于在通信/广播***中发送和接收数据的设备和方法

Country Status (7)

Country Link
US (2) US8782499B2 (zh)
EP (1) EP2477335B1 (zh)
JP (1) JP5875602B2 (zh)
KR (1) KR101611169B1 (zh)
CN (2) CN103329445B (zh)
AU (2) AU2012207771B2 (zh)
RU (1) RU2595542C2 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500379B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
US8972834B2 (en) 2012-08-28 2015-03-03 Hughes Network Systems, Llc System and method for communicating with low density parity check codes
US8887024B2 (en) * 2013-02-10 2014-11-11 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US9294131B2 (en) 2013-02-10 2016-03-22 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US9246634B2 (en) 2013-02-10 2016-01-26 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
CN103152058B (zh) * 2013-03-10 2016-02-10 清华大学 基于ldpc-bch网格的低码率编码方法
WO2014145217A1 (en) 2013-03-15 2014-09-18 Hughes Network Systems, Llc Low density parity check (ldpc) encoding and decoding for small terminal applications
US9124403B2 (en) 2013-04-30 2015-09-01 Qualcomm Incorporated Puncturing scheme based decoder optimizations
KR102104937B1 (ko) * 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
US9774352B2 (en) * 2013-09-17 2017-09-26 Samsung Electronics Co., Ltd. Transmitting apparatus, and puncturing method thereof
KR102198773B1 (ko) * 2013-09-17 2021-01-05 삼성전자주식회사 송신 장치 및 그의 펑처링 방법
KR102166412B1 (ko) * 2013-09-18 2020-10-15 삼성전자주식회사 송신 장치 및 그의 제로 비트 패딩 방법
US9258159B2 (en) * 2013-09-18 2016-02-09 Samsung Electronics Co., Ltd. Transmitter and zero bits padding method thereof
CN103543980B (zh) * 2013-11-07 2021-10-22 吴胜远 数字数据处理的方法及装置
US10348448B2 (en) * 2015-01-22 2019-07-09 Samsung Electronics Co., Ltd. Transmitter and repetition method thereof
KR102285272B1 (ko) * 2015-01-22 2021-08-04 삼성전자주식회사 송신 장치 및 그의 리피티션 방법
CN111711513B (zh) 2015-02-13 2023-08-04 三星电子株式会社 发送器及其附加奇偶校验产生方法
KR101776267B1 (ko) * 2015-02-24 2017-09-07 삼성전자주식회사 송신 장치 및 그의 리피티션 방법
KR102426380B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
KR102426771B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
CN111865497B (zh) * 2015-02-25 2023-04-14 三星电子株式会社 发送器及其产生附加奇偶校验的方法
WO2016137259A1 (en) * 2015-02-25 2016-09-01 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
KR102453474B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453476B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453471B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
WO2016137255A1 (ko) * 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
WO2016137254A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
BR112017018314B1 (pt) * 2015-02-27 2023-10-31 Electronics And Telecommunications Research Institute Aparelho e método de puncionamento de paridade, e aparelho de puncionamento de paridade inverso
CA3065452C (en) * 2015-02-27 2022-05-17 Electronics And Telecommunications Research Institute Zero padding apparatus for encoding fixed-length signaling information and zero padding method using same
CA3065458C (en) * 2015-02-27 2022-05-24 Electronics And Telecommunications Research Institute Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
KR102453473B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102453472B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102453475B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
WO2016137204A1 (ko) * 2015-02-27 2016-09-01 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102326036B1 (ko) * 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
WO2016140509A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
KR101800424B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
KR102325951B1 (ko) * 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
KR101800415B1 (ko) 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
MY182123A (en) * 2015-03-02 2021-01-18 Samsung Electronics Co Ltd Transmitter and segmentation method thereof
US10554222B2 (en) 2015-03-02 2020-02-04 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
WO2016140515A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
KR101800417B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 세그먼테이션 방법
WO2016140510A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
US10141951B2 (en) * 2015-03-02 2018-11-27 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
EP3378164B1 (en) 2015-12-23 2022-04-27 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in communication or broadcasting system
KR20170075627A (ko) * 2015-12-23 2017-07-03 삼성전자주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
CN110383726A (zh) * 2017-03-09 2019-10-25 华为技术有限公司 用于长ldpc码的mcs
CN110535474B (zh) * 2017-05-05 2023-06-06 华为技术有限公司 信息处理的方法、通信装置
US10312939B2 (en) * 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
CN110061745B (zh) 2017-06-16 2020-04-28 华为技术有限公司 速率匹配和解速率匹配的方法及装置
WO2019033422A1 (en) * 2017-08-18 2019-02-21 Nokia Solutions And Networks Oy USE OF BASIC GRAPHICS LDPC FOR NR
US11658682B2 (en) * 2020-04-28 2023-05-23 POSTECH Research and Business Development Foundation Methods for encoding and decoding sparse code and orthogonal sparse superposition code
WO2023283262A1 (en) * 2021-07-07 2023-01-12 University Of Washington Non-linear encoding and decoding for reliable wireless communication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710850A (zh) * 2008-12-26 2010-05-19 三星电子株式会社 卷积Turbo编码方法及实现编码方法的设备
CN101902230A (zh) * 2009-05-29 2010-12-01 索尼公司 接收装置、接收方法、程序和接收***

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524281A (ja) * 2002-04-25 2005-08-11 パッセイヴ リミテッド イーサネット（登録商標）ネットワークにおける前方誤り訂正コーディング
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
JP4224777B2 (ja) * 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7334181B2 (en) 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
US7376883B2 (en) * 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
CN1947368B (zh) * 2004-04-28 2010-06-16 三星电子株式会社 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法
US7346832B2 (en) * 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US7698623B2 (en) * 2004-08-13 2010-04-13 David Hedberg Systems and methods for decreasing latency in a digital transmission system
US7900127B2 (en) * 2005-01-10 2011-03-01 Broadcom Corporation LDPC (Low Density Parity Check) codes with corresponding parity check matrices selectively constructed with CSI (Cyclic Shifted Identity) and null sub-matrices
US7661037B2 (en) * 2005-10-27 2010-02-09 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n systems
ITTO20060668A1 (it) * 2006-09-19 2008-03-20 Rai Radiotelevisione Italiana Spa Metodo per riprodurre una sequenza audio e/o video, dispositivo di riproduzione ed apparecchio riproduttore che lo utilizzano
PL2381583T3 (pl) * 2007-12-06 2013-09-30 Samsung Electronics Co Ltd Sposób i urządzenie do dekodowania kanałowego w systemie telekomunikacyjnym z wykorzystaniem kodów kontroli parzystości o niskiej gęstości
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
US8630309B2 (en) * 2008-09-10 2014-01-14 Electronics And Telecommunications Research Institute Frame generation apparatus and method of protecting protocol header information over wideband high frequency wireless system
US8209590B2 (en) * 2008-11-05 2012-06-26 Broadcom Corporation Header encoding/decoding
US8644406B2 (en) * 2009-01-09 2014-02-04 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
WO2010093087A1 (en) * 2009-02-13 2010-08-19 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US9350490B2 (en) * 2009-02-18 2016-05-24 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US8559539B2 (en) 2009-06-26 2013-10-15 Nokia Corporation Method, apparatus and computer readable storage medium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710850A (zh) * 2008-12-26 2010-05-19 三星电子株式会社 卷积Turbo编码方法及实现编码方法的设备
CN101902230A (zh) * 2009-05-29 2010-12-01 索尼公司 接收装置、接收方法、程序和接收***

Also Published As

Publication number Publication date
JP5875602B2 (ja) 2016-03-02
CN103329445B (zh) 2017-02-15
EP2477335A3 (en) 2013-05-15
EP2477335B1 (en) 2019-05-29
US8782499B2 (en) 2014-07-15
RU2595542C2 (ru) 2016-08-27
AU2015202964B2 (en) 2016-05-05
JP2014502828A (ja) 2014-02-03
AU2015202964A1 (en) 2015-06-18
US20150012803A1 (en) 2015-01-08
CN103329445A (zh) 2013-09-25
US9214960B2 (en) 2015-12-15
CN105811997A (zh) 2016-07-27
EP2477335A2 (en) 2012-07-18
AU2012207771A1 (en) 2013-05-02
AU2012207771B2 (en) 2015-07-23
US20120185757A1 (en) 2012-07-19
KR20120083858A (ko) 2012-07-26
RU2013133357A (ru) 2015-01-27
KR101611169B1 (ko) 2016-04-11

Similar Documents

Publication Publication Date Title
CN105811997B (zh) 用于在通信/广播***中发送和接收数据的设备和方法
KR100739510B1 (ko) 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
CN103988439B (zh) 用于在通信/广播***中传送和接收数据的装置和方法
KR100678175B1 (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR100809616B1 (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR101444458B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
JP4555333B2 (ja) 可変符号化率を有するブロック低密度パリティ検査符号の符号化／復号装置及び方法
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR100641052B1 (ko) Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법
KR101723258B1 (ko) 통신 시스템에서 데이터 송수신 방법 및 장치
KR102598272B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102567916B1 (ko) 송신 장치 및 그의 신호 처리 방법
CN107733557A (zh) 一种数据发送的方法及装置、通信设备
KR102258098B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102482110B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR101433375B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR102159242B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR20170075627A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR20150032227A (ko) 송신 장치 및 그의 신호 처리 방법
KR20150034667A (ko) 송신 장치 및 그의 신호 처리 방법
KR20150040243A (ko) 송신 장치 및 그의 신호 처리 방법
KR101354239B1 (ko) 이동 통신 시스템에서 채널 인터리빙/디인터리빙 장치 및방법
KR102445150B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR102163710B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR20200117940A (ko) 송신 장치 및 그의 신호 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant