JP5866719B2 - 半導体装置用の中間成形品及び半導体装置 - Google Patents
半導体装置用の中間成形品及び半導体装置 Download PDFInfo
- Publication number
- JP5866719B2 JP5866719B2 JP2014056571A JP2014056571A JP5866719B2 JP 5866719 B2 JP5866719 B2 JP 5866719B2 JP 2014056571 A JP2014056571 A JP 2014056571A JP 2014056571 A JP2014056571 A JP 2014056571A JP 5866719 B2 JP5866719 B2 JP 5866719B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- external electrode
- resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 229910018104 Ni-P Inorganic materials 0.000 claims description 43
- 229910018536 Ni—P Inorganic materials 0.000 claims description 43
- 229920005989 resin Polymers 0.000 claims description 37
- 239000011347 resin Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000007423 decrease Effects 0.000 claims description 12
- 238000000465 moulding Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 227
- 239000010931 gold Substances 0.000 description 87
- 239000010949 copper Substances 0.000 description 86
- 238000000034 method Methods 0.000 description 15
- 230000002500 effect on skin Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005323 electroforming Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000005389 magnetism Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003287 bathing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48639—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体素子と、該半導体素子と電気的に接続されている外部電極とを有し、これら半導体素子および外部電極が樹脂により封止されているリードレスタイプの半導体装置と、その製造方法に関する。
この種の半導体装置の従来例としては、例えば特許文献１を挙げることができる。この半導体装置においては、基板上に、Ａｕ層、Ｎｉ層、およびＡｕ層を順にメッキすることにより、外部電極および半導体素子の搭載パッドとを形成している。
また、Ｎｉ層に替えて、Ｃｕ層を外部電極等の構成層としたものもある（文献不詳）。このように、Ｃｕ層を採用したのは、ＣｕがＮｉに比べて安価であり、しかも導電性に優れていることに拠る。
特許文献１に記載の外部電極等の形態では、これを構成するＮｉ層が磁性金属であるため、半導体素子に磁気的な悪影響が及ぶことが避けられない。一方、外部電極の構成層をＮｉ層に替えてＣｕ層としていると、Ｃｕは非磁性金属であるため、半導体素子に対して磁気的な悪影響を与える不都合は生じない。しかし、Ｃｕ層上にＡｕ層を備える外部電極の形態では、Ａｕが拡散してしまうという新たな問題を招来する。
Ａｕの拡散問題は、例えば、Ｃｕ層とＡｕ層との間にバリア層としてのＮｉ層を介在させることで解決できる。すなわち、Ｎｉは、ＣｕおよびＡｕの両金属との密着性に優れるとともに、これをＣｕ層とＡｕ層との間に介在させることで、先のＡｕの拡散問題を効果的に解決することができる。しかし、この場合には、外部電極等に磁性金属であるＮｉを用いることとなるため、先の特許文献１と同様に、半導体素子に対して磁気的な悪影響が及ぶことが懸念される。
加えて、Ｎｉ層に替えてＣｕ層を採用した場合でも、近年の半導体素子の動作周波数が飛躍的に増大する傾向下では、高周波信号の伝達特性が問われて、外部電極等の導電性不良が問題となるおそれがある。
具体的には、外部電極等の表面にしか電流が流れなくなる「表皮効果」の影響がある。このように、表皮効果が生じると、実質的に通電に寄与する部分（通電部）の断面積が減少するため、通電部材そのものの導電性が高くなければ、その分だけ外部電極等のインピーダンスは増加し、半導体素子の動作特性に悪影響を与える。
次に、磁性の影響がある。磁性を持つ外部電極の場合は、伝送信号の周波数が増加すればするほど、インピーダンス虚数部分、すなわち減衰項が増大して導電率が劣化することが予想される。かかる不具合は、先のＮｉのほか、２％Ｆｅ含有の銅合金や４２アロイでは、相当の磁性を持つので、この効果が無視できない。
具体的には、外部電極等の表面にしか電流が流れなくなる「表皮効果」の影響がある。このように、表皮効果が生じると、実質的に通電に寄与する部分（通電部）の断面積が減少するため、通電部材そのものの導電性が高くなければ、その分だけ外部電極等のインピーダンスは増加し、半導体素子の動作特性に悪影響を与える。
次に、磁性の影響がある。磁性を持つ外部電極の場合は、伝送信号の周波数が増加すればするほど、インピーダンス虚数部分、すなわち減衰項が増大して導電率が劣化することが予想される。かかる不具合は、先のＮｉのほか、２％Ｆｅ含有の銅合金や４２アロイでは、相当の磁性を持つので、この効果が無視できない。
本発明は以上のような従来の半導体装置の抱える問題を解決するためになされたものであり、Ｃｕ層および表面層とを積層してなる外部電極を具備する半導体装置でありながら、Ｃｕと表面層形成金属の拡散問題を確実に解決することができ、しかも、これらＣｕ層と表面層との間のバリア層としてＮｉ層を採用せず、非磁性の外部電極を実現することにより、磁気的な悪影響を半導体素子に与えることが無く、加えて伝送信号の周波数が増加した場合でも導電率の低下が生じない、半導体装置、およびその製造方法を得ることを目的とする。
本発明の目的は、さらに表皮効果に由来するインピーダンスの増加が生じず、優れた導電率を備えた外部電極を具備する半導体装置、およびその製造方法を得ることにある。
本発明の目的は、さらに表皮効果に由来するインピーダンスの増加が生じず、優れた導電率を備えた外部電極を具備する半導体装置、およびその製造方法を得ることにある。
本発明は、半導体素子２と電気的に接続され、樹脂７により封止されて半導体装置の底面側に露出する外部電極３が基板２０上に搭載された半導体装置用の中間成形品を対象とする。そして、外部電極３が、Ｃｕ層１２を主体としており、加えて一切の磁性金属を具備しないものであり、Ｃｕ層１２の上方側にＡｕ層１３が形成され、Ｃｕ層１２の下方側にＡｕ層１０が形成されており、Ａｕ層１０は樹脂７の底面から露出されるものであって、Ｃｕ層１２と下方側のＡｕ層１０との間にのみＮｉ−Ｐ層１１を形成したことを特徴とする。
半導体素子２が載置され、外部電極３とともに樹脂７により封止される搭載パッド４が基板２０上に搭載されており、搭載パッド４がＣｕ層１２を主体としており、加えて一切の磁性金属を具備しないものであり、Ｃｕ層１２の上方側にＡｕ層１３が形成され、Ｃｕ層１２の下方側にＡｕ層１０が形成されており、Ａｕ層１０は樹脂７の底面から露出されるものであって、Ｃｕ層１２と下方側のＡｕ層１０との間にのみＮｉ−Ｐ層１１が介在されている形態を採ることができる。
Ｎｉ−ＰにおけるＰの含有率は８〜１４％程度であることが好ましく、９〜１０％が最適である。
Ｃｕ層１２が、周縁が上下方向に真っ直ぐに伸びるストレート部１２ａと、該ストレート部１２ａの上端から水平方向に張り出し形成されたフランジ部１２ｂとを含むものとすることができる。また、フランジ部１２ｂの上面が、水平方向の中央部分の厚み寸法が大きく、周縁部に行くに従って厚み寸法が漸次小さくなるドーム状に形成することができる。なおここで言うドーム状とは、図１に示すごとく、フランジ部１２ｂの盤面中央がフラットで、周縁部が水平方向に行くに従って、漸次厚み寸法が小さくなるような形態をも含む概念である。
また本発明は、半導体素子２と、半導体素子２と電気的に接続されている外部電極３とを有し、半導体素子２および外部電極３が樹脂７により封止されている半導体装置を対象とする。そして、外部電極３がＣｕ層１２を主体としており、加えて一切の磁性金属を具備しないものであり、Ｃｕ層１２の上方側にＡｕ層１３が形成され、Ｃｕ層１２の下方側にＡｕ層１０が形成されており、Ａｕ層１０が樹脂７の底面から露出され、Ｃｕ層１２と下方側のＡｕ層１０との間にのみＮｉ−Ｐ層１１を形成したことを特徴とする。
半導体素子２は、搭載パッド４上に配置され、半導体素子２および外部電極３とともに、樹脂７により封止されており、搭載パッド４がＣｕ層１２を主体としており、加えて一切の磁性金属を具備しないものであり、Ｃｕ層１２の上方側にＡｕ層１３が形成され、Ｃｕ層１２の下方側にＡｕ層１０が形成されており、Ａｕ層１０が樹脂７の底面から露出され、Ｃｕ層１２と下方側のＡｕ層１０との間にのみＮｉ−Ｐ層１１が介在されている形態を採ることができる。
Ｎｉ−ＰにおけるＰの含有率は８〜１４％程度であることが好ましく、９〜１０％が最適である。
Ｃｕ層１２が、周縁が上下方向に真っ直ぐに伸びるストレート部１２ａと、該ストレート部１２ａの上端から水平方向に張り出し形成されたフランジ部１２ｂとを含むものとすることができる。また、フランジ部１２ｂの上面が、水平方向の中央部分の厚み寸法が大きく、周縁部に行くに従って厚み寸法が漸次小さくなるドーム状に形成することができる。なおここで言うドーム状とは、図１に示すごとく、フランジ部１２ｂの盤面中央がフラットで、周縁部が水平方向に行くに従って、漸次厚み寸法が小さくなるような形態をも含む概念である。
本発明に係る半導体装置用の中間成形品及び半導体装置においては、外部電極３を構成するＣｕ層１２とＡｕ層１０との間に、Ｎｉ−Ｐ層１１を介在させた。かかるＮｉ−Ｐ層１１を構成するＮｉ−Ｐは、ＣｕおよびＡｕの両者に対して優れた密着性を示すため、Ａｕ層１０の剥がれや脱落を確実に防止することができる。また、このように、Ｃｕ層１２とＡｕ層１０との間にＮｉ−Ｐ層１１を介在させることにより、Ａｕの拡散を効果的に防止することができる。これにて、半導体装置の信頼性の向上を図ることができる。
Ｎｉ−Ｐは非磁性体であり、加えて外部電極３から一切の磁性金属層を廃したため、本発明によれば、外部電極３の全体を完全に非磁性化できる。これにて、磁性金属層に由来する磁気的な影響が半導体素子２に及ぶことを確実に防ぐことができるので、半導体素子２の動作不良を防いで、半導体装置の信頼性向上に貢献できる。
加えて、外部電極３の全体を非磁性化していると、磁性を持つ外部電極３においては不可避であった、伝送信号の周波数の増加に伴って導電率が劣化する問題を確実に解消できる。従って、動作周波数や伝送信号の周波数を増加させた場合にも、外部電極３の導電率が低下する不具合は生じず、この点でも信頼性に優れた半導体装置を得ることができる。
加えて、外部電極３の全体を非磁性化していると、磁性を持つ外部電極３においては不可避であった、伝送信号の周波数の増加に伴って導電率が劣化する問題を確実に解消できる。従って、動作周波数や伝送信号の周波数を増加させた場合にも、外部電極３の導電率が低下する不具合は生じず、この点でも信頼性に優れた半導体装置を得ることができる。
搭載パッド４を構成するＣｕ層１２とＡｕ層１０との間に、Ｎｉ−Ｐ層１１を介在させた場合にも、先の外部電極３と同様の作用効果を得ることができる。すなわち、Ｎｉ−Ｐは、ＣｕおよびＡｕの両者に対して優れた密着性を示すため、搭載パッド４を構成するＡｕ層１０の剥がれや脱落を確実に防止することができる。また、Ｃｕ層１２とＡｕ層１０との間に、Ｎｉ−Ｐ層１１を介在させることにより、Ａｕの拡散を効果的に防止することができる。
加えて、搭載パッド４の全体を非磁性化することができるので、磁気的な影響が半導体素子２に及ぶことは無く、磁気的影響に由来する動作不良が生じることも無い。
ここで、Ｃｕ層１２と下方側のＡｕ層１０との間にのみＮｉ−Ｐ層１１を形成し、Ｃｕ層１２と上方側のＡｕ層１３との間にはＮｉ−Ｐ層を形成しない理由は、上方側のＡｕ層１３は樹脂７によりモールドされるため、Ａｕ層１３の不用意な脱落等は生じ難い。これに対して、下方側のＡｕ層１０は、伝達信号の取り出し等に用いられるものであって、半導体装置１の底面から露出されるため、脱落するおそれがあり、万全の拡散防止対策を施す必要がある。以上のような理由から、下方側のＡｕ層１０とＣｕ層１２との間にのみ、Ｎｉ−Ｐ層１１を形成している。
加えて、搭載パッド４の全体を非磁性化することができるので、磁気的な影響が半導体素子２に及ぶことは無く、磁気的影響に由来する動作不良が生じることも無い。
ここで、Ｃｕ層１２と下方側のＡｕ層１０との間にのみＮｉ−Ｐ層１１を形成し、Ｃｕ層１２と上方側のＡｕ層１３との間にはＮｉ−Ｐ層を形成しない理由は、上方側のＡｕ層１３は樹脂７によりモールドされるため、Ａｕ層１３の不用意な脱落等は生じ難い。これに対して、下方側のＡｕ層１０は、伝達信号の取り出し等に用いられるものであって、半導体装置１の底面から露出されるため、脱落するおそれがあり、万全の拡散防止対策を施す必要がある。以上のような理由から、下方側のＡｕ層１０とＣｕ層１２との間にのみ、Ｎｉ−Ｐ層１１を形成している。
Ｃｕ層１２を、周縁が上下方向に真っ直ぐに伸びるストレート部１２ａと、該ストレート部１２ａの上端から水平方向に張り出し形成されたフランジ部１２ｂとを含むものとしていると、フランジ部１２ｂの張り出し分だけ、Ｃｕ層１２の表面積を大きくすることができる。これによれば、表面にのみで電流が流れる表皮効果の影響を小さくすることができるので、外部電極３のインピーダンスの増加を抑えて、外部電極３の導電率の低下を抑えることができる。これにて、動作信号等の伝送不能に由来する半導体素子２の動作不良の発生を防ぐことができるので、半導体装置の信頼性向上に貢献できる。
かかる作用効果は、Ｃｕ層１２上にＡｕ層１３、Ａｇ層１４、Ｐｄ層等を形成した場合でも同様であり、フランジ部１２ｂの張り出し分だけ、Ａｕ層１３、Ａｇ層１４、Ｐｄ層の表面積を大きくすることができるので、表皮効果の影響を小さくすることができる。また、Ｃｕ層１２とＡｕ層１３やＡｇ層１４等との間の接着面積の増加を図ることができるので、この点でも表皮効果を影響を小さくすることができる。
かかる作用効果は、Ｃｕ層１２上にＡｕ層１３、Ａｇ層１４、Ｐｄ層等を形成した場合でも同様であり、フランジ部１２ｂの張り出し分だけ、Ａｕ層１３、Ａｇ層１４、Ｐｄ層の表面積を大きくすることができるので、表皮効果の影響を小さくすることができる。また、Ｃｕ層１２とＡｕ層１３やＡｇ層１４等との間の接着面積の増加を図ることができるので、この点でも表皮効果を影響を小さくすることができる。
加えて、Ｃｕ層１２を、周縁が上下方向に真っ直ぐに伸びるストレート部１２ａと、該ストレート部１２ａの上端から水平方向に張り出し形成されたフランジ部１２ｂとを含むものとしていると、フランジ部１２ｂの張り出し部分が樹脂７に食い込ませることができるため、外部電極３や搭載パッド４の不用意な脱落等を確実に防ぐことができる。かかる作用効果は、特に基板２０から樹脂封止体を剥離する際（図５（ｄ）参照）に有用である。すなわち、基板２０からの剥離時に、外部電極３等が基板２０に張り付いて、外部電極３等が樹脂封止体（半導体装置）から脱落することを効果的に防ぐことができる。また、樹脂封止体に対して外部電極３等が位置ズレしたり、外部電極３等の一部が欠けることも効果的に防ぐことができる。
フランジ部１２ｂの上面が、水平方向の中央部分の厚み寸法が大きく、周縁部に行くに従って厚み寸法が漸次小さくなるドーム状に形成することができる。これによれば、フランジ部１２ｂの上面をフラットとする形態に比べて、Ｃｕ層１２の表面積を大きくできるので、表皮効果の影響をより小さくして、導電率の低下を抑えることができる。かかる作用効果は、Ｃｕ層１２上に、Ａｕ層１３、Ａｇ層１４、Ｐｄ層等を形成した場合でも同様である。
（第１実施形態） 図１乃至図６に本発明の第１実施形態に係る半導体装置を示す。図１は、本発明に係るリードレス表面実装型の半導体装置の縦断側面図、図２は、半導体装置の裏面を示す斜視図である。
図１および図２に示すように、この半導体装置１は、一つの半導体素子２と、この半導体体素子２を囲むように配された複数個（６個）の外部電極３と、半導体素子２が載置される搭載パッド４と、半導体素子２の上面に形成された電極５と外部電極３とを電気的に接続するワイヤ６とを有し、これら半導体素子２、外部電極３、搭載パッド４およびワイヤ６をエポキシ樹脂等の樹脂７により封止してなるものである。
図２に示すように、半導体装置１は、全体として四角ブロック形状に形成されており、その底面側には、搭載パッド４と外部電極３とが露出している。
図１および図２に示すように、この半導体装置１は、一つの半導体素子２と、この半導体体素子２を囲むように配された複数個（６個）の外部電極３と、半導体素子２が載置される搭載パッド４と、半導体素子２の上面に形成された電極５と外部電極３とを電気的に接続するワイヤ６とを有し、これら半導体素子２、外部電極３、搭載パッド４およびワイヤ６をエポキシ樹脂等の樹脂７により封止してなるものである。
図２に示すように、半導体装置１は、全体として四角ブロック形状に形成されており、その底面側には、搭載パッド４と外部電極３とが露出している。
外部電極３および搭載パッド４は、Ａｕ層（表面層）１０、Ｎｉ−Ｐ層１１、Ｃｕ層１２、Ａｕ層１３、Ａｇ層１４を下方側から順に積層してなるものである。外部電極３のＡｕ層１０は、不図示の外部装置からの動作信号等の送入・送出口として機能する。Ａｕ層１０とＣｕ層１２との間に介在されるＮｉ−Ｐ層１１を構成するＮｉ−Ｐは、ＡｕおよびＣｕの両者に対して、良好な密着性を示すため、Ａｕ層１０の不用意な剥がれや脱落を効果的に防止することができる。また、かかるＮｉ−Ｐ層１１は、バリア層として作用するため、Ａｕの拡散を確実に防止することができる。なお、これらＡｕ層１０とＮｉ−Ｐ層１１とは、周縁（四周縁）が上下方向に真っ直ぐに伸びるストレート状に形成されている。
Ｃｕ層１２は、外部電極３および搭載パッド４の主体をなすものであり、Ｎｉ−Ｐ層１１と同一の外形寸法で周縁が上下方向に真っ直ぐに伸びるストレート部１２ａと、該ストレート部１２ａの上端から水平方向に張り出し形成されたフランジ部１２ｂとで構成される。フランジ部１２ｂの上面の盤面中央はフラットとされており、フランジ部１２ｂの周縁は、水平外方向に行くに従って漸次厚み寸法が小さくされており、全体として、フラット部分の厚み寸法が大きなドーム状とされている。
Ａｕ層１３およびＡｇ層１４は、表皮効果対策として形成される。すなわち、Ｃｕよりも導電率に優れたＡｇ層１４を最表面に配することで、電流をＣｕ層１２側にも流して、外部電極３の全体の導電性の向上を図っている。
図３乃至図６に、この半導体装置１の製造方法を示す。まず、図３（ａ）に示すごとく、ステンレスやアルミ、銅等の導電性の金属板からなる基板２０の表面に、アルカリタイプの感光性フィルムレジストをラミネートして、フォトレジスト層２１を形成する。次に、フォトレジスト層２１の上面に、搭載パッド４および外部電極３の形成箇所を除く部分に対応する透光孔２２を有するパターンフィルム２３（ガラスマスク）を密着させたのち、紫外光ランプ２４で紫外線光を照射して露光を行う。ここでは、紫外光ランプ２４から上下方向に指向性を有する紫外線光を照射することにより、フォトレジスト層２１に対してストレート状に露光を行った。次いで、乾燥の各処理を行って、未露光部分を溶解除去することにより、図３（ｂ）に示すように、搭載パッド４および外部電極３の形成箇所を除く部分に対応するレジスト体２５ａを有し、搭載パッド４および外部電極３の形成箇所に対応する、平面視で四角状の通孔２５ｂ・２５ｃを有するパターンレジスト２５を基板２０上に形成する。通孔２５ｂ・２５ｃの内周縁（対向辺の間隔寸法）は、均一なストレート状となるようにした。
続いて、図３（ｃ）に示すように、Ａｕ層１０、Ｎｉ−Ｐ層１１、Ｃｕ層１２、Ａｕ層１３、Ａｇ層１４を順にメッキ法により積層して、搭載パッド４および外部電極３を形成する（メッキ工程）。
図４（ａ）〜（ｅ）に、このメッキ工程のより詳細を示す。そこではまず、必要に応じて化学エッチングによる表面酸化皮膜除去や薬品による周知の化学処理等の表面活性化処理を基板２０に対して行ったのち、基板２０を所定の条件に建浴した電鋳槽に入れ、図４（ａ）に示すごとく、先のレジスト体２５ａで覆われていない基板２０の表面（通孔２５ｂ・２５ｃ）に、Ａｕを電鋳してＡｕ層１０を形成する。次に、先と同様の手順で、Ａｕ層１０上に、Ｎｉ−Ｐをメッキ（無電解）してＮｉ−Ｐ層１１を形成する（図４（ｂ））。
図４（ａ）〜（ｅ）に、このメッキ工程のより詳細を示す。そこではまず、必要に応じて化学エッチングによる表面酸化皮膜除去や薬品による周知の化学処理等の表面活性化処理を基板２０に対して行ったのち、基板２０を所定の条件に建浴した電鋳槽に入れ、図４（ａ）に示すごとく、先のレジスト体２５ａで覆われていない基板２０の表面（通孔２５ｂ・２５ｃ）に、Ａｕを電鋳してＡｕ層１０を形成する。次に、先と同様の手順で、Ａｕ層１０上に、Ｎｉ−Ｐをメッキ（無電解）してＮｉ−Ｐ層１１を形成する（図４（ｂ））。
次に、図４（ｃ）に示すごとく、Ｎｉ−Ｐ層１１上にＣｕを電鋳してＣｕ層１２を形成する。かかるＣｕ層１２の形成に際しては、Ｃｕをレジスト体２５ａの高さ位置を越えて電着させることで、レジスト体２５ａの高さ位置を越えない箇所には、周縁が上下方向に真っ直ぐに伸びるストレート部１２ａが形成され、レジスト体２５ａの高さ位置を越える箇所には、該ストレート部１２ａの上端から水平方向に張り出し形成されたフランジ部１２ｂとが形成されるようにする。
次に、図４（ｄ）に示すごとく、Ｃｕ層１２の上面の全体にＡｕをメッキ（ストライクメッキ）してＡｕ層１３を形成したのち、図４（ｅ）および図３（ｃ）に示すごとく、Ａｕ層１３の上面の全体にＡｇを電鋳してＡｇ層１４を形成する。これにて、基板２０上に、Ａｕ層１０、Ｎｉ−Ｐ層１１、Ｃｕ層１２、Ａｕ層１３およびＡｇ層１４で構成される搭載パッド４および外部電極３を形成することができた。
次に、図３（ｄ）に示すごとく、パターンレジスト２５（レジスト体２５ａ）を溶解除去して、基板２０上に搭載パッド４と外部電極３とが搭載された中間成形品を得た。
次に、図５（ａ）に示すごとく、半導体素子２を公知の手法により搭載パッド４上に接着して搭載したのち、図５（ｂ）に示すごとく、半導体素子２上の電極５とこれに対応する外部電極３との間を、金線等のワイヤ６を用いて超音波ボンディング装置等により結線する。ここで、ワイヤ６を結線するにあたり、外部電極３等にやボンディング装置からの引き離し力が作用し、外部電極３等は基板２０から浮き上がろうとするが、上述のように、メッキ工程に先立って、基板２０に対して表面活性化処理を行うことにより、基板２０からの外部電極３等の脱落や浮き上がりを効果的に防止でき、製造工程時の不良品形成率を低減できる。
次に、基板２０上の半導体素子２の搭載部分を、図５（ｃ）に示すごとく熱硬化性エポキシ樹脂等の樹脂７でモールドし、基板２０上に樹脂封止体を形成する。具体的には、基板２０の上面側をモールド金型（上型）に装着するとともに、モールド金型内にエポキシ樹脂をキャビティにより圧入した。これにより基板２０上に並列して形成した複数個の半導体素子搭載部が樹脂７により連続して封止された形態となった。なお、このとき基板２０が樹脂モールドの下型の役割を果たす。
次いで図５（ｄ）に示すごとく、樹脂封止体から基板２０を除去する。基板２０の除去方法としては、強制的に基板を剥離除去する方法の他、例えば基板２０を構成する材質に拠っては、樹脂封止体側への影響の無い溶剤や薬品等により基板２０を溶解除去する方法や研磨除去する方法を採ることができる。なお、かかる基板２０の除去に際しては、フランジ部１２ｂの存在により、外部電極３や搭載パッド４の脱落を効果的に防ぐことができる。すなわち、フランジ部１２ｂの張り出し部分が樹脂７に食い込むため、基板２０の剥離作業時に外部電極３等が基板２０とともに剥がれることを確実に防ぐことができる。また、樹脂封止体に対して外部電極３等が位置ズレしたり、外部電極３等の一部が欠けることも防ぐことができる。
最後に、図６および図５（ｄ）に示すごとく、樹脂封止体に対して切断線Ｘに沿ってダイシングを行うことにより、図１に示すように、一つの半導体素子２と、この半導体体素子２を囲むように配された複数個（６個）の外部電極３と、半導体素子２が載置される搭載パッド４とを備え、これらが樹脂７により封止された半導体装置１を得た。
以上のように、本実施形態に係る半導体装置１においては、外部電極３および搭載パッド４を構成するＣｕ層１２と下方側のＡｕ層１０との間に、Ｎｉ−Ｐ層１１を介在させた。かかるＮｉ−Ｐ層を構成するＮｉ−Ｐは、ＣｕおよびＡｕの両者に対して優れた密着性を示すため、Ａｕの拡散を効果的に防止することができる。これにて、Ａｕ層１０の不用意な剥がれや脱落を確実に防止することができるので、半導体装置１の信頼性向上に貢献できる。
なお、Ｃｕ層１２と下方側のＡｕ層１０との間にのみＮｉ−Ｐ層１１を形成し、Ｃｕ層１２と上方側のＡｕ層１３との間にはＮｉ−Ｐ層を形成しなかったのは、以下のような理由に拠る。すなわち、上方側のＡｕ層１３は樹脂７によりモールドされるため、Ａｕ層１３の不用意な脱落等は生じ難い。これに対しては、下方側のＡｕ層１０は、伝達信号の取り出し等に用いられるものであって、半導体装置１の底面から露出しているため、脱落するおそれがあり、万全の拡散防止対策を施す必要がある。以上のような理由から、下方側のＡｕ層１０とＣｕ層１２との間にのみ、Ｎｉ−Ｐ層１１を形成した。上記Ａｕ層１３のほか、ＡｇやＣｕでも良い。
外部電極３および搭載パッド４を構成する、Ａｕ層１０・１３、Ｎｉ−Ｐ層１１、Ｃｕ層１２、およびＡｇ層１４は、非磁性金属であるため、本実施形態に係る半導体装置１によれば、外部電極３および搭載パッド４の全体を完全に非磁性化できる。これにて、磁性金属層に由来する磁気的な影響が半導体素子２に及ぶことを確実に防ぐことができるので、半導体素子２の動作不良を防いで、半導体装置１の信頼性向上に貢献できる。
加えて、外部電極３の全体を非磁性化していると、磁性を持つ外部電極においては不可避であった、伝送信号の周波数の増加に伴って導電率が劣化する問題を確実に解消できる。従って、動作周波数や伝送信号の周波数を増加させた場合にも、外部電極３の導電率が低下する不具合は生じず、この点でも信頼性に優れた半導体装置１を得ることができる。
加えて、外部電極３の全体を非磁性化していると、磁性を持つ外部電極においては不可避であった、伝送信号の周波数の増加に伴って導電率が劣化する問題を確実に解消できる。従って、動作周波数や伝送信号の周波数を増加させた場合にも、外部電極３の導電率が低下する不具合は生じず、この点でも信頼性に優れた半導体装置１を得ることができる。
外部電極３を構成するＣｕ層１２を、周縁が上下方向に真っ直ぐに伸びるストレート状に伸びるストレート部１２ａと、該ストレート部１２ａの上端から水平方向に張り出し形成されたフランジ部１２ｂとを含むものとしていると、フランジ部１２ｂの張り出し分だけ、Ｃｕ層１２の表面積を大きくできる。これによれば、表面にのみで電流が流れる表皮効果の影響を小さくすることができるので、外部電極３のインピーダンスの増加を抑えて、外部電極３の導電率の低下を抑えることができる。これにて、動作信号等の伝送不能に由来する半導体素子２の動作不良の発生を防ぐことができるので、半導体装置１の信頼性向上に貢献できる。
加えて、最表面層として、導電特性に優れたＡｇ層１４を採用していると、表皮効果の発生を効果的に抑えることができる。
加えて、最表面層として、導電特性に優れたＡｇ層１４を採用していると、表皮効果の発生を効果的に抑えることができる。
（第２実施形態） 図７に本発明の第２実施形態に係る半導体装置を示す。そこでは、外部電極３を構成するＣｕ層１２が盤面中央に貫通孔３０を有する中空構造となっている点、および該Ｃｕ層１２上に形成されるＡｕ層１３とＡｇ層１４とが、貫通孔３０を有する中空構造となっている点が先の第１実施形態と相違する。
より詳しくは、Ｃｕ層１２の盤面中央には、貫通孔３０が形成されている。この貫通孔３０は、内径寸法が均一なストレート部３０ａと、ストレート部３０ａの上端に形成されてストレート部３０ａよりも内径寸法の小さな小径部３０ｂと、小径部３０ｂの上方に形成されて、内径寸法が上方に行くに従って漸次大きくなる上拡がりのテーパー部３０ｃとで構成される。テーパー部３０ｃの内周面を含むＣｕ層１２の上面の全体には、Ａｕ層１３とＡｇ層１４とが形成されている。
図８に、上記半導体装置の製造方法を示す。そこでは、図８（ａ）に示すように、ステンレスやアルミ、銅等の導電性の金属板からなる基板２０の表面に、アルカリタイプの感光性フィルムレジストをラミネートして、フォトレジスト層２１を形成する。次に、フォトレジスト層２１の上面に、搭載パッド４、外部電極３および通孔３０のストレート部３０ａの形成箇所を除く部分に対応する透光孔２２を有するパターンフィルム２３（ガラスマスク）を密着させたのち、紫外光ランプ２４で紫外線光を照射して露光を行う。ここでは、紫外光ランプ２４から上下方向に指向性を有する紫外線光を照射することにより、フォトレジスト層２１に対してストレート状に露光を行った。次いで、乾燥の各処理を行って、未露光部分を溶解除去することにより、図８（ｂ）に示すように、搭載パッド４、外部電極３および通孔３０のストレート部３０ａの形成箇所を除く部分に対応するレジスト体２５ａを有し、搭載パッド４の形成箇所に対応する平面視で四角状の通孔２５ｂと、外部電極３の形成箇所に対応する、平面視で円ドーナツ状の通孔２５ｃを有するパターンレジスト２５を基板２０上に形成する。通孔２５ｂ・２５ｃの内周縁（対向辺の間隔寸法）は、均一なストレート状となるようにした。
続いて、図８（ｃ）に示すように、パターンレジスト３５を利用して、Ａｕ層１０、Ｎｉ−Ｐ層１１、Ｃｕ層１２、Ａｕ層１３、Ａｇ層１４を順にメッキ法により積層することにより、搭載パッド４および外部電極３を形成する（メッキ工程）。Ｃｕ層１２の形成に際しては、Ｃｕをレジスト体２５ａの高さ位置を越えて電着させることで、レジスト体２５ａの高さ位置を越えない箇所には、周縁が上下方向に真っ直ぐに伸びるストレート部１２ａが形成され、レジスト体２５ａの高さ位置を越える箇所には、該ストレート部１２ａの上端から内外の両水平方向に張り出し形成されたフランジ部１２ｂとが形成されるようにする。これにて、Ｃｕ層１２に内径寸法が均一なストレート部３０ａと、ストレート部３０ａの上端に形成されてストレート部３０ａよりも内径寸法の小さな小径部３０ｂと、小径部３０ｂの上方に形成されて、内径寸法が上方に行くに従って漸次大きくなる上拡がりのテーパー部３０ｃとで構成される貫通孔３０を形成することができる。
次に、図８（ｄ）に示すごとく、パターンレジスト２５（レジスト体２５ａ）を溶解除去して、基板２０上に搭載パッド４と外部電極３とが搭載された中間成形品を得る。以後の半導体素子２の搭載や結線作業等は、図５と同様であるので、その説明は省略する。
図９に、第２実施形態の別実施例を示す。そこでは、Ｃｕ層１２の盤面中央に平面視で四角形状の貫通孔３０を形成している。また、貫通孔３０の内周面に沿うように、Ａｕ層１３とＡｇ層１４が形成されている。それ以外の点は、先の図７と同様である。
本第２実施形態に係る半導体装置１のように、Ｃｕ層１２の盤面中央に貫通孔３０を形成してあると、該貫通孔３０の内周面の面積分だけ、Ｃｕ層１２の表面積を大きくすることができるので、その上面に形成されるＡｇ層１４の表面積を大きくすることができる。これにより、Ａｇ層１４における表皮効果の影響をより小さくすることができるので、外部電極３の導電率の低下を抑えることができる。また、Ａｕ層１３を介したＡｇ層１４とＣｕ層１２との間の接触面積の増大を図ることができるので、この点でも表皮効果の影響を小さくして外部電極３の導電率の低下を抑えることができる。
また、フランジ部１２ｂが樹脂７に食い込むため、樹脂７に対する外部電極３の結合強度の向上を図ることができる。従って、外部電極３の不用意な脱落や位置ずれを確実に防ぐことができる。
また、フランジ部１２ｂが樹脂７に食い込むため、樹脂７に対する外部電極３の結合強度の向上を図ることができる。従って、外部電極３の不用意な脱落や位置ずれを確実に防ぐことができる。
上記実施形態においては、Ｃｕ層１２上には、Ａｕ層１３とＡｇ層１４とが形成されていたが、本発明はこれに限られず、Ｃｕ層１２上には、Ａｕ層、Ａｇ層、Ｐｄ層から選択される一種又は二種以上の層を形成することができる。
表面層１０としては、Ａｕ層のほか、Ｓｎ層やＳｎ−Ａｇ層などであってもよい。
外部電極３の位置や形状等は、上記実施形態に示したものに限られない。
上記第２実施形態に係る半導体装置１においては、Ｃｕ層１２にフランジ部１２ｂを形成していたが、これは無くとも良く、貫通孔３０のみを備える形態であってもよい。
表面層１０としては、Ａｕ層のほか、Ｓｎ層やＳｎ−Ａｇ層などであってもよい。
外部電極３の位置や形状等は、上記実施形態に示したものに限られない。
上記第２実施形態に係る半導体装置１においては、Ｃｕ層１２にフランジ部１２ｂを形成していたが、これは無くとも良く、貫通孔３０のみを備える形態であってもよい。
１ 半導体装置
２ 半導体素子
３ 外部電極
４ 搭載パッド
６ ワイヤ
７ 樹脂
１０ 表面層（Ａｕ層）
１１ Ｎｉ−Ｐ層
１２ Ｃｕ層
１３ Ａｕ層
１４ Ａｇ層
２０ 基板
２５ パターンレジスト
２５ａ レジスト体
３０ 貫通孔
２ 半導体素子
３ 外部電極
４ 搭載パッド
６ ワイヤ
７ 樹脂
１０ 表面層（Ａｕ層）
１１ Ｎｉ−Ｐ層
１２ Ｃｕ層
１３ Ａｕ層
１４ Ａｇ層
２０ 基板
２５ パターンレジスト
２５ａ レジスト体
３０ 貫通孔
Claims (8)
- 半導体素子（２）と電気的に接続され、樹脂（７）により封止されて半導体装置の底面側に露出する外部電極（３）が基板（２０）上に搭載された半導体装置用の中間成形品において、
前記外部電極（３）がＣｕ層（１２）を主体としており、加えて一切の磁性金属を具備しないものであり、
前記Ｃｕ層（１２）の上方側にＡｕ層（１３）が形成され、前記Ｃｕ層（１２）の下方側にＡｕ層（１０）が形成されており、前記Ａｕ層（１０）は前記樹脂（７）の底面から露出されるものであって、前記Ｃｕ層（１２）と前記Ａｕ層（１０）との間にのみＮｉ−Ｐ層（１１）を形成したことを特徴とする半導体装置用の中間成形品。 - 前記半導体素子（２）が載置され、前記外部電極（３）とともに前記樹脂（７）により封止される搭載パッド（４）が前記基板（２０）上に搭載されており、
前記搭載パッド（４）が前記Ｃｕ層（１２）を主体としており、加えて一切の磁性金属を具備しないものであり、
前記Ｃｕ層（１２）の上方側にＡｕ層（１３）が形成され、前記Ｃｕ層（１２）の下方側にＡｕ層（１０）が形成されており、前記Ａｕ層（１０）は前記樹脂（７）の底面から露出されるものであって、前記Ｃｕ層（１２）と前記Ａｕ層（１０）との間にのみＮｉ−Ｐ層（１１）を形成したことを特徴とする請求項１に記載の半導体装置用の中間成形品。 - 前記Ｎｉ−Ｐ層（１１）におけるＰの含有率が８〜１４％であることを特徴とする請求項１または２記載の半導体装置用の中間成形品。
- 前記Ｃｕ層（１２）が、周縁が上下方向に真っ直ぐに伸びるストレート部（１２ａ）と、前記ストレート部（１２ａ）の上端から水平方向に張り出し形成されたフランジ部（１２ｂ）とを含んでおり、
前記フランジ部（１２ｂ）の上面が、水平方向の中央部分の厚み寸法が大きく、周縁部に行くに従って厚み寸法が漸次小さくなるドーム状に形成されていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置用の中間成形品。 - 半導体素子（２）と、前記半導体素子（２）と電気的に接続されている外部電極（３）とを有し、前記半導体素子（２）および前記外部電極（３）が樹脂（７）により封止されている半導体装置であって、
前記外部電極（３）がＣｕ層（１２）を主体としており、加えて一切の磁性金属を具備しないものであり、
前記Ｃｕ層（１２）の上方側にＡｕ層（１３）が形成され、前記Ｃｕ層（１２）の下方側にＡｕ層（１０）が形成されており、前記Ａｕ層（１０）が前記樹脂（７）の底面から露出され、前記Ｃｕ層（１２）と前記Ａｕ層（１０）との間にのみＮｉ−Ｐ層（１１）を形成したことを特徴とする半導体装置。 - 前記半導体素子（２）は、搭載パッド（４）上に配置され、前記半導体素子（２）および前記外部電極（３）とともに、前記樹脂（７）により封止されており、
前記搭載パッド（４）がＣｕ層（１２）を主体としており、加えて一切の磁性金属を具備しないものであり、
前記Ｃｕ層（１２）の上方側にＡｕ層（１３）が形成され、前記Ｃｕ層（１２）の下方側にＡｕ層（１０）が形成されており、前記Ａｕ層（１０）が前記樹脂（７）の底面から露出され、前記Ｃｕ層（１２）と前記Ａｕ層（１０）との間にのみＮｉ−Ｐ層（１１）を形成したことを特徴とする請求項５に記載の半導体装置。 - 前記Ｎｉ−Ｐ層（１１）におけるＰの含有率が８〜１４％であることを特徴とする請求項５または６に記載の半導体装置。
- 前記Ｃｕ層（１２）が、周縁が上下方向に真っ直ぐに伸びるストレート部（１２ａ）と、前記ストレート部（１２ａ）の上端から水平方向に張り出し形成されたフランジ部（１２ｂ）とを含んでおり、
前記フランジ部（１２ｂ）の上面が、水平方向の中央部分の厚み寸法が大きく、周縁部に行くに従って厚み寸法が漸次小さくなるドーム状に形成されていることを特徴とする請求項５ないし７のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014056571A JP5866719B2 (ja) | 2014-03-19 | 2014-03-19 | 半導体装置用の中間成形品及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014056571A JP5866719B2 (ja) | 2014-03-19 | 2014-03-19 | 半導体装置用の中間成形品及び半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008200235A Division JP5580522B2 (ja) | 2008-08-01 | 2008-08-01 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014135509A JP2014135509A (ja) | 2014-07-24 |
| JP5866719B2 true JP5866719B2 (ja) | 2016-02-17 |
Family
ID=51413532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014056571A Active JP5866719B2 (ja) | 2014-03-19 | 2014-03-19 | 半導体装置用の中間成形品及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5866719B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6476492B2 (ja) * | 2015-08-10 | 2019-03-06 | 大口マテリアル株式会社 | リードフレーム集合基板及び半導体装置集合体、並びにリードフレーム集合基板及び半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252070A (ja) * | 1996-03-15 | 1997-09-22 | Hitachi Cable Ltd | リードフレーム、及びそれを用いた半導体装置 |
| JP2001144392A (ja) * | 1999-11-17 | 2001-05-25 | Kyocera Corp | 配線基板 |
| JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
-
2014
- 2014-03-19 JP JP2014056571A patent/JP5866719B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014135509A (ja) | 2014-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659131B2 (en) | Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut | |
| US9735106B2 (en) | Semiconductor lead frame, semiconductor package, and manufacturing method thereof | |
| JP5580522B2 (ja) | 半導体装置とその製造方法 | |
| JP2013073994A5 (ja) | ||
| TWI666737B (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
| TWI413210B (zh) | 電子裝置封裝及製造方法 | |
| JP2013247199A (ja) | リードフレーム及びその製造方法 | |
| JP5948881B2 (ja) | 半導体装置用リードフレーム | |
| JP2019169729A (ja) | 半導体装置用基板および半導体装置 | |
| CN108701660B (zh) | 半导体封装衬底及其制造方法 | |
| JP5866719B2 (ja) | 半導体装置用の中間成形品及び半導体装置 | |
| JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
| JP2019057587A (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP6327427B1 (ja) | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 | |
| US8786108B2 (en) | Package structure | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2010080656A (ja) | 半導体装置とその製造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
| JP2017098315A (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
| KR20100104112A (ko) | 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지 | |
| KR101250379B1 (ko) | 반도체 패키지의 다열 리드프레임 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5866719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |