CN108701660B - 半导体封装衬底及其制造方法 - Google Patents

半导体封装衬底及其制造方法 Download PDF

Info

Publication number
CN108701660B
CN108701660B CN201680082294.4A CN201680082294A CN108701660B CN 108701660 B CN108701660 B CN 108701660B CN 201680082294 A CN201680082294 A CN 201680082294A CN 108701660 B CN108701660 B CN 108701660B
Authority
CN
China
Prior art keywords
pad
lead
bonding pad
resin
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680082294.4A
Other languages
English (en)
Other versions
CN108701660A (zh
Inventor
裵仁燮
姜圣日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haesung DS Co Ltd
Original Assignee
Haesung DS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haesung DS Co Ltd filed Critical Haesung DS Co Ltd
Publication of CN108701660A publication Critical patent/CN108701660A/zh
Application granted granted Critical
Publication of CN108701660B publication Critical patent/CN108701660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装衬底，在所述半导体封装衬底中使用由绝缘材料形成的树脂来填充具有上表面及下表面且由导电材料形成的基础衬底，所述半导体封装衬底包括：管芯垫，由所述导电材料形成且位于所述上表面上；以及引线，通过与所述管芯垫电隔离而排列于所述上表面上，且包括接合垫，所述接合垫为打线接合区域，其中所述接合垫包括朝所述下表面突出的突出部，且所述突出部被所述树脂环绕。由于本发明的基础衬底被填充树脂且所述树脂环绕接合垫的下部部分，因此工艺得到简化且图案精度得到提高，进而使得当在所述接合垫上执行打线接合时，因所述打线接合而造成的缺陷可得到防止。

Description

半导体封装衬底及其制造方法
技术领域
本申请案的一或多个实施例涉及一种半导体封装衬底及一种制造所述半导体封装衬底的方法。
背景技术
半导体装置被封装于半导体封装衬底中使用。用于进行封装的半导体封装衬底具有精细电路图案及/或输入/输出端子。由于半导体装置具有高性能及/或高集成度且使用半导体进程的电子设备被微型化及/或具有高性能，因此半导体封装衬底的精细电路图案中的线宽(line width)进一步减小且精细电路图案的复杂度亦有所提高。
在对现有半导体封装衬底的制造中，会使用其中将铜箔(copper foil)涂布于绝缘材料上的覆铜层压板(copper clad laminate)来形成通孔，且所述通孔的内表面镀覆有金以电连接铜箔的上表面与铜箔的下表面。接着，使用光致抗蚀剂将铜箔的上表面及铜箔的下表面中的每一者图案化以制造半导体封装衬底。然而，以上传统半导体封装衬底制造方法可为复杂的且具有低的精度。
发明内容
[发明所要解决的问题]
本发明的实施例包括一种制造半导体封装衬底的方法，通过所述方法使得制造工艺得到简化且图案精度得到提高以藉此防止因打线接合造成的缺陷；以及一种制造所述半导体封装衬底的方法。
其它方面将在以下说明中予以部分阐述，且该些方面将通过所述说明而部分地显而易见，抑或可通过实践所呈现的实施例而得知。
[解决问题的技术手段]
根据本发明的实施例的半导体封装衬底，在所述半导体封装衬底中使用由绝缘材料形成的树脂来填充具有上表面及下表面且由导电材料形成的基础衬底，所述半导体封装衬底包括：管芯垫(die pad)，由所述导电材料形成且位于所述上表面上；以及引线(lead)，通过与所述管芯垫电隔离而排列于所述上表面上，且包括接合垫(bonding pad)，所述接合垫为打线接合(wire bonding)区域，其中在所述接合垫的中心区域中形成朝所述下表面突出的突出部，且所述接合垫的中心厚度大于所述接合垫的周边厚度。
所述引线可更包括连接至所述接合垫的连接图案，且所述接合垫的所述中心厚度可大于所述连接图案的厚度。
所述连接图案的及所述接合垫的下部部分可被填充所述树脂。
所述引线可更包括连接至所述接合垫的引线垫，且在所述下表面上可设置有与所述管芯垫成一体地形成的管芯焊盘(die land)及与所述引线垫成一体地形成的引线焊盘(lead land)。
所述管芯垫与所述接合垫之间的所述树脂的一部分可被暴露出，且所述管芯垫、所述接合垫及被暴露的所述树脂可具有相同的高度水平(level)。
所述半导体封装衬底可更包括：半导体芯片，安装于所述管芯垫上；以及导线，接合至所述半导体芯片及所述接合垫。
根据一或多个实施例，一种制造半导体封装衬底的方法包括：在由导电材料形成的基础衬底的下表面中形成沟渠(trench)；使用树脂填充所述沟渠；将所述树脂固化；自所述沟渠移除被暴露的所述树脂；以及通过将所述基础衬底的与上表面相对的表面图案化以暴露出填充所述沟渠的所述树脂的至少一部分而在所述基础衬底的所述上表面上形成管芯垫及引线，所述管芯垫具有平坦的表面，且所述引线与所述管芯垫隔离，其中所述引线包括具有平坦的表面的接合垫及连接至所述接合垫的连接图案，所述沟渠的至少一部分形成于与所述引线对应的区域中，所述沟渠在与所述接合垫对应的区域具有第一深度且在与所述连接图案对应的区域具有第二深度，且所述第一深度小于所述第二深度，且作为接合有导线的区域的所述接合垫包括朝所述下表面突出的突出部，且所述接合垫的中心厚度大于所述接合垫的周边厚度。
所述方法可更包括将所述沟渠的内表面粗糙化。
所述沟渠可通过半色调(half-tone)掩模工艺形成。
所述方法可更包括在所述引线上形成镀覆层。
根据一或多个实施例，一种半导体封装衬底，在所述半导体封装衬底中使用由绝缘材料形成的树脂来填充具有上表面及下表面且由导电材料形成的基础衬底，所述半导体封装衬底包括：管芯垫(die pad)，由所述导电材料形成于所述上表面上；引线，通过与所述管芯垫电隔离而排列于所述上表面上，且包括接合垫、连接图案及引线垫，所述接合垫是打线接合区域；以及引线焊盘，与所述引线垫成一体地形成于所述下表面上，其中所述接合垫包括朝所述下表面突出的突出部，所述连接图案连接所述接合垫与所述引线垫，且所述接合垫的中心厚度大于所述连接图案的厚度。
所述接合垫的所述中心厚度可具有为约50微米至约90微米的值，且所述连接图案的所述厚度可具有为约10微米至约40微米的值。
所述连接图案的下部部分及所述接合垫的下部部分可被填充所述树脂。
所述突出部可被所述树脂环绕。
所述引线可更包括连接至所述接合垫的所述引线垫，且在所述下表面上设置有与所述管芯垫成一体地形成的管芯焊盘(die land)及与所述引线垫成一体地形成的引线焊盘(lead land)。
[发明的效果]
由于本发明的实施例采用基础衬底被树脂填充且所述树脂环绕接合垫的下部部分的结构，因此工艺得到简化且图案精度得到提高，进而使得当在所述接合垫上执行打线接合时，因所述打线接合而造成的缺陷可得到防止。
本发明的实施例的保护范围并不受上述的发明的效果所限制。
附图说明
图1是根据实施例的半导体封装衬底的上表面的示意性平面图。
图2是沿图1所示的线III-III'截取的剖视图。
图3是安装有半导体芯片的半导体封装衬底的剖视图。
图4是根据另一实施例的半导体封装衬底的剖视图。
图5a至图5e是依序说明根据实施例的制造半导体封装衬底的方法的截面图。
具体实施方式
由于本发明概念虑及各种变化及大量实施例，因此将在附图中示出且在书面说明中详细阐述实施例。然而，此并非旨在使本发明概念限于特定实践模式，而是应理解，本发明概念中涵盖不背离本发明概念的精神及技术范围的所有变化、等效形式、及替代形式。在对本发明概念的说明中，对先前技术的某些详细说明由于被认为可能会不必要地使本发明概念的本质模糊不清，因此将予以省略。
现将参照示出本发明概念的实施例的附图来更充分地阐述本发明概念。在所有附图中，各图中的相同参考编号表示相同组件，其因此不再对其予以赘述。
应理解，尽管本文中可能使用用语“第一”、“第二”等来阐述各种组件，然而该些组件不应受限于该些用语。使用该些组件仅用于区分各个组件。
除非上下文中清楚地另外指明，否则本文中所使用的单数形式“一”及“所述”旨在亦包括复数形式。
更应理解，本文中所使用的用语“包括”是指明所陈述特征或组件的存在，但不排除一或多个其它特征或组件的存在或添加。
在对每一组件的说明中，当一组件形成于另一组件“上”或“下方”时，应被理解为所述组件可直接位于所述另一组件上或其上可存在中间组件。确定用语“上”及“下方”的标准是基于各所述附图的。
为便于阐释，可夸大附图中的组件的大小。换句话说，由于附图中的组件的大小及厚度是为便于阐释而以任意方式示出，因此以下实施例并非仅限于此。
图1是根据实施例的半导体封装衬底10的上表面100a的示意性平面图。
图2是沿图1所示的线III-III'截取的剖视图。
参照图1及图2，根据本实施例的半导体封装衬底10可包括上表面100a及下表面100b，且由导电材料形成的基础衬底100被填充由绝缘材料形成的树脂150。上表面100a上设置有管芯垫130及包含接合垫111的引线110。
基础衬底100的上表面100a可指当使用半导体封装衬底10制造半导体封装时半导体芯片所设置于的一侧，且下表面100b可指与上表面100a相对的表面。
基础衬底100是由导电材料形成且可具有平坦的面板形状。举例而言，基础衬底100可包含Fe或Fe合金，例如Fe-Ni或Fe-Ni-Co；或者Cu或Cu合金，例如Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn。
树脂150可由不导电的绝缘材料形成。树脂150可随后在半导体封装衬底10的各配线图案之间进行电绝缘。树脂150可排列于管芯垫130与引线110之间以使管芯垫130与引线110彼此绝缘。树脂150的至少一部分可排列于引线110下方。排列于环绕接合垫111的周边区域下方的树脂150的高度可高于排列于接合垫111下方的树脂150的高度。因此，树脂150可环绕位于接合垫111下方的一部分并固持接合垫111。
管芯垫130为欲安装有半导体芯片的部分。管芯垫130可位于半导体封装衬底10的中心部分处，但本发明并非仅限于此。管芯垫130是通过将基础衬底100图案化而形成且可由与基础衬底100相同的导电材料形成。
引线110被排列成在管芯垫130周围与管芯垫130电绝缘。引线110可设置有多个且可具有特定图案。引线110电连接至半导体芯片且作为与外部电路电连接的一部分。引线110可通过将基础衬底100图案化而形成且可由与基础衬底100相同的导电材料形成。管芯垫130及引线110可自基础衬底100形成且可由相同的导电材料形成。
引线110可包括接合垫111，接合垫111为打线接合区域。引线110可包括均与接合垫111连接的连接图案113及引线垫115。
接合垫111为当半导体芯片(图中未示出)与引线110连接至彼此时通过打线接合而连接有导线的区域，且接合垫111可具有平坦的表面。接合垫111的下部部分可包括朝基础衬底100的下表面100b突出的突出部111a。突出部111a被树脂150环绕。换句话说，突出部111a嵌置(embed)于树脂150中。因此，接合垫111的中心厚度t1大于其它周边图案的厚度。举例而言，接合垫111的中心厚度t1大于连接图案113的厚度t2。
在某些实施例中，接合垫111的中心厚度t1可为约50微米至约90微米，且连接图案113的厚度t2可为约10微米至约40微米。接合垫111的厚度可虑及打线接合带来的压力、树脂150的接合力、蚀刻图案用的蚀刻时间等来确定。连接图案113的厚度可虑及工艺条件及对基础衬底100的处理来确定。
根据以上结构，接合垫111与树脂150之间的接触面积增大，进而使得接合垫111与树脂150之间的接合力可增大。因此，当在接合垫111上执行打线接合时，因所述打线接合造成的缺陷可得到防止。
接合垫111可通过连接图案113而连接至引线垫115。引线垫115连接至排列于基础衬底100的下表面100b上的引线焊盘117。由于引线焊盘117是与引线垫115成一体地形成，因此引线焊盘117可由与引线垫115相同的导电材料形成。通过焊料球而电性地及实体地连接至外部电路的引线焊盘117可将半导体封装衬底10与所述外部电路连接至彼此。
管芯垫130连接至排列于基础衬底100的下表面100b上的管芯焊盘137。由于管芯焊盘137是与管芯垫130成一体地形成，因此管芯焊盘137可由与管芯垫130相同的导电材料形成。通过焊料球而电性地及实体地连接至外部电路的管芯焊盘137可将半导体封装衬底10与所述外部电路连接至彼此。
图3是安装有半导体芯片300的半导体封装衬底20的剖视图。在图3中，与图2中的参考编号相同的参考编号表示相同的组件，且因此为简化阐释而省略了其说明。
在半导体封装衬底20中，由导电材料形成的基础衬底100被填充由绝缘材料形成的树脂150，且管芯垫130及包括接合垫111的引线110设置于基础衬底100的上表面100a上。
半导体芯片300安置于管芯垫130的平坦的上表面上。管芯垫130及引线110可通过导线200而电性地及实体地连接至彼此。导线200可通过打线接合而连接至半导体芯片300及引线110。导线200的一端附接至引线110的接合垫111，且导线200的另一端连接至半导体芯片300。
接合垫111为当半导体芯片300与引线110连接至彼此时通过打线接合而连接有导线的区域，且接合垫111可具有平坦的表面。接合垫111的下部部分可包括朝基础衬底100的下表面100b突出的突出部111a。突出部111a被树脂150环绕。换句话说，突出部111a嵌置(embed)于树脂150中。因此，接合垫111的中心厚度t1大于其它周边图案的厚度。
根据以上结构，接合垫111与树脂150之间的接触面积增大，进而使得接合垫111与树脂150之间的接合力可增大。因此，当在接合垫111上执行打线接合时，因所述打线接合造成的缺陷可得到防止。
图4是根据另一实施例的半导体封装衬底30的剖视图。在图4中，与图2中的参考编号相同的参考编号表示相同的组件，且因此为简化阐释而省略了其说明。
在半导体封装衬底30中，由导电材料形成的基础衬底100被填充由绝缘材料形成的树脂150。管芯垫130及包括接合垫111的引线110设置于基础衬底100的上表面100a上。
接合垫111为当半导体芯片与引线110连接至彼此时通过打线接合而连接有导线的区域，且接合垫111可具有平坦的表面。接合垫111的下部部分可包括朝基础衬底100的下表面100b突出的突出部111a。突出部111a被树脂150环绕。换句话说，突出部111a嵌置(embed)于树脂150中。因此，接合垫111的中心厚度t1大于其它周边图案的厚度。
围绕接合垫111的树脂150的高度可各有不同。举例而言，排列于引线110与管芯垫130之间的树脂150的高度可高于排列于连接图案113下方的树脂150的高度，且可存在对所述高度的各种润饰。
管芯垫130可具有与接合垫111相同的高度水平(level)。此外，管芯垫130可具有与自基础衬底100的上表面100a暴露出的树脂150相同的高度水平。此意指管芯垫130可在基础衬底100被蚀刻时形成。管芯垫130的高度可各有不同。举例而言，管芯垫130可被形成为低于接合垫111的高度水平。
图5a至图5e是依序说明根据实施例的制造半导体封装衬底10的方法的截面图。
首先，参照图5a，制备由导电材料形成的基础衬底100。基础衬底100可具有包含导电材料的平坦的面板形状。基础衬底100可包含Fe或Fe合金，例如Fe-Ni或Fe-Ni-Co；或者Cu或Cu合金，例如Cu-Sn、Cu-Zr、Cu-Fe或Cu-Zn。
接下来，参照图5b，在基础衬底100的下表面100b中形成沟渠100c。此显示在此种情形中，沟渠100c不完全穿透过基础衬底100。
为了形成沟渠100c，会在基础衬底100的下表面100b上涂布由感光材料形成的光致抗蚀剂(photo resist)，并使用半色调(half-tone)掩模执行曝光工艺及显影工艺，以藉此仅暴露出其中欲形成基础衬底100的沟渠100c的一部分。接着，使用例如氯化铜或氯化铁等蚀刻剂来蚀刻基础衬底100的下表面100b的未被所述光致抗蚀剂覆盖的一部分，以使得沟渠100c可如图5b中所示形成于下表面100b中但不穿透过基础衬底100。
沟渠100c可具有不同的深度d1及深度d2。将沟渠100c的至少一部分形成于与会在随后形成的引线110(参见图5e)对应的区域中。在沟渠100c中，与接合垫111(参见图5e)对应的区域具有第一深度d1且与连接图案113(参见图5e)对应的区域具有第二深度d2。在此种状态中，第一深度d1小于第二深度d2(d1<d2)。
沟渠100c的第二深度d2可为基础衬底100的厚度的约80％至约90％。举例而言，基础衬底100的形成有具有第二深度d2的沟渠100c的其余部分的厚度可为约10微米至约40微米。
当沟渠100c的第二深度d2增大到大于以上厚度时，可能不易于在半导体封装衬底10的制造工艺或其后续封装工艺中对基础衬底100或半导体封装衬底10进行处理。此外，当沟渠100c的第二深度d2增大到大于以上厚度时，在某些情形中，可能因在形成沟槽或沟渠100c时的容差而形成穿透过基础衬底100的下表面100b及上表面100a的通孔。当沟渠100c的第二深度d2减小到小于以上厚度时，可能不易于随后在制造半导体封装衬底10时进行后续工艺。
基础衬底100的形成有具有第一深度d1的沟渠100c的其余部分的厚度可为约50微米至约90微米。当沟渠100c的第一深度d1增大到大于以上厚度时，接合垫111与树脂150之间的接合力可为弱的。当沟渠100c的第一深度d1减小到小于以上厚度时，可能不易于随后在制造半导体封装衬底10时进行后续工艺。可使用半色调掩模来形成以上沟渠100c。可通过使用半色调掩模调整透光量来形成根据区域而具有不同厚度的光致抗蚀剂。接着，可通过蚀刻工艺来形成具有不同的深度d1及深度d2的沟渠100c。
基础衬底100的下表面100b的未被移除的其余部分，即，除沟渠100c以外的一部分可随后充当配线图案。
接下来，如图5c中所示，使用树脂150来填充基础衬底100的沟渠100c。树脂150由不导电的绝缘材料形成已足够。举例而言，树脂150可为通过热处理进行聚合而固化的热固性树脂。树脂150可随后在半导体封装衬底10的各配线图案之间进行电绝缘。可使用液体树脂材料或包含树脂成分的固体胶带来执行所述填充树脂150。在填充所述树脂150之后，对树脂150进行热固化。
当树脂150被填充且固化时，如图5c中所示，树脂150可不仅覆盖基础衬底100的沟渠100c的内侧，而且覆盖基础衬底100的下表面100b的至少一部分。如此一来，当涂布树脂150过量时，能通过例如刷洗、研磨或抛光等机械加工或者化学树脂蚀刻(resin etching)来移除过量涂布的树脂150，进而使得可如图5d中所示使树脂150仅位于基础衬底100的沟渠100c中。
此外，可认为当填充树脂150时，不再过量地填充树脂150，而是如图5d中所示可使用树脂150而仅填充基础衬底100的沟渠100c。然而，在此种情形中，存在基础衬底100的沟渠100c可能无法被树脂150适当地填充的问题。
接着，如图5e中所示的蚀刻基础衬底100的上表面100a，进而使得自基础衬底100的上部部分暴露出填充沟渠100c的树脂150。可以各种方法来蚀刻基础衬底100的上表面100a。举例而言，将包含感旋光性材料的干膜光致抗蚀剂积层于基础衬底100的上表面100a上并使所述干膜光致抗蚀剂经历曝光工艺及显影工艺，进而使得可暴露出基础衬底100的上表面100a的欲被蚀刻的仅一部分。接着，通过使用例如氯化铜或氯化铁等蚀刻剂来蚀刻基础衬底100的上表面100a的未被干膜光致抗蚀剂覆盖的一部分，进而使得可如图5e中所示自基础衬底100的上表面100a暴露出树脂150的至少一部分。
可通过以上图案化工艺来形成管芯垫130及引线110。引线110可包括接合垫111及连接图案113，且接合垫111具有平坦的表面。接合垫111的下部部分可包括朝基础衬底100的下表面100b突出的突出部111a，且突出部111a被树脂150环绕。换句话说，突出部111a嵌置(embed)于树脂150中。因此，接合垫111的中心厚度t1大于其它周边图案的厚度。举例而言，接合垫111的中心厚度t1大于连接图案113的厚度t2。
接着，可视需要执行另一工艺。举例而言，可在引线110及/或管芯垫130上形成镀覆层。可使用Au、Ag、Ni、Pd等来镀覆所述镀覆层。所述镀覆层可增大引线110的打线接合力或管芯垫130的焊料黏合力。
在根据上述实施例的制造半导体封装衬底的方法中，可在将树脂151a填充于基础衬底100的沟渠100c中之前对沟渠100c的内表面执行粗糙化工艺。因此，树脂150与基础衬底100之间的接合力可显著增大。为了将基础衬底100的沟渠100c的内表面粗糙化，可使用等离子体加工、紫外线加工或酸系溶液。在此种情形中，基础衬底100的沟渠100c的内表面的粗糙度可为约等于或大于150纳米的均方根值(rms)。
尽管以上阐述了制造半导体封装衬底的方法，然而本发明并非仅限于此。举例而言，使用以上制造方法所制造的半导体封装可属于本发明概念的范围。
尽管已参照各图阐述了一或多个实施例，然而所属领域的一般技术人员应理解，可对其作出各种形式及细节上的变化，而此并不背离如由所附权利要求书所界定的精神及范围。

Claims (12)

1.一种半导体封装衬底，在所述半导体封装衬底中使用由绝缘材料形成的树脂来填充具有上表面及下表面且由导电材料形成的基础衬底，所述半导体封装衬底包括：
管芯垫，由所述导电材料形成且位于所述上表面上；以及
引线，通过与所述管芯垫电隔离而排列于所述上表面上，且包括接合垫，所述接合垫为打线接合区域，
其中在所述接合垫的中心区域中形成朝所述下表面突出的突出部，且所述接合垫的中心厚度大于所述接合垫的周边厚度，
其中所述引线更包括连接至所述接合垫的连接图案，且所述接合垫的所述中心厚度大于所述连接图案的厚度，
其中所述连接图案的下部部分及所述接合垫的下部部分被填充所述树脂，
其中所述接合垫的所述中心厚度小于所述管芯垫的厚度。
2.根据权利要求1所述的半导体封装衬底，其中所述引线更包括连接至所述接合垫的引线垫，且在所述下表面上设置有与所述管芯垫成一体地形成的管芯焊盘及与所述引线垫成一体地形成的引线焊盘。
3.根据权利要求1所述的半导体封装衬底，其中所述管芯垫与所述接合垫之间的所述树脂的一部分被暴露出，且所述管芯垫、所述接合垫及被暴露的所述树脂具有相同的高度水平。
4.根据权利要求1所述的半导体封装衬底，更包括：
半导体芯片，安装于所述管芯垫上；以及
导线，接合至所述半导体芯片及所述接合垫。
5.一种制造半导体封装衬底的方法，包括：
在由导电材料形成的基础衬底的下表面中形成沟渠；
使用树脂填充所述沟渠；
将所述树脂固化；
自所述沟渠移除被暴露的所述树脂；以及
通过将所述基础衬底的与上表面相对的表面图案化以暴露出填充所述沟渠的所述树脂的至少一部分而在所述基础衬底的所述上表面上形成管芯垫及引线，所述管芯垫具有平坦的表面，且所述引线与所述管芯垫隔离，
其中所述引线包括具有平坦的表面的接合垫及连接至所述接合垫的连接图案，
所述沟渠的至少一部分形成于与所述引线对应的区域中，所述沟渠在与所述接合垫对应的区域具有第一深度且在与所述连接图案对应的区域具有第二深度，且所述第一深度小于所述第二深度，且
作为接合有导线的区域的所述接合垫包括朝所述下表面突出的突出部，且所述接合垫的中心厚度大于所述接合垫的周边厚度。
6.根据权利要求5所述的制造半导体封装衬底的方法，更包括将所述沟渠的内表面粗糙化。
7.根据权利要求5所述的制造半导体封装衬底的方法，其中所述沟渠是通过半色调掩模工艺形成。
8.根据权利要求5所述的制造半导体封装衬底的方法，更包括在所述引线上形成镀覆层。
9.一种半导体封装衬底，在所述半导体封装衬底中使用由绝缘材料形成的树脂来填充具有上表面及下表面且由导电材料形成的基础衬底，所述半导体封装衬底包括：
管芯垫，由所述导电材料形成且位于所述上表面上；
引线，通过与所述管芯垫电隔离而排列于所述上表面上，且包括接合垫、连接图案及引线垫，所述接合垫是打线接合区域；以及
引线焊盘，与所述引线垫成一体地形成于所述下表面上，
其中所述接合垫包括朝所述下表面突出的突出部，
所述连接图案连接所述接合垫与所述引线垫，且
所述接合垫的中心厚度大于所述连接图案的厚度，
其中所述连接图案的下部部分及所述接合垫的下部部分被填充所述树脂，
其中所述接合垫的所述中心厚度小于所述管芯垫的厚度。
10.根据权利要求9所述的半导体封装衬底，其中所述接合垫的所述中心厚度具有为50微米至90微米的值，且所述连接图案的所述厚度具有为10微米至40微米的值。
11.根据权利要求9所述的半导体封装衬底，其中所述突出部被所述树脂环绕。
12.根据权利要求9所述的半导体封装衬底，其中所述引线更包括连接至所述接合垫的所述引线垫，且
在所述下表面上设置有与所述管芯垫成一体地形成的管芯焊盘及与所述引线垫成一体地形成的引线焊盘。
CN201680082294.4A 2016-03-16 2016-11-10 半导体封装衬底及其制造方法 Active CN108701660B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0031464 2016-03-16
KR1020160031464A KR101747226B1 (ko) 2016-03-16 2016-03-16 반도체 패키지 기판 및 그 제조 방법
PCT/KR2016/012915 WO2017159954A1 (ko) 2016-03-16 2016-11-10 반도체 패키지 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN108701660A CN108701660A (zh) 2018-10-23
CN108701660B true CN108701660B (zh) 2022-03-01

Family

ID=59514398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680082294.4A Active CN108701660B (zh) 2016-03-16 2016-11-10 半导体封装衬底及其制造方法

Country Status (5)

Country Link
US (2) US10643932B2 (zh)
KR (1) KR101747226B1 (zh)
CN (1) CN108701660B (zh)
TW (1) TWI671864B (zh)
WO (1) WO2017159954A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999594B1 (ko) 2018-02-23 2019-10-01 해성디에스 주식회사 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지
JP7235878B2 (ja) * 2019-09-11 2023-03-08 Ｎｇｋエレクトロデバイス株式会社 端子構造、パッケージ、および、端子構造の製造方法
KR102119142B1 (ko) 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
US11315803B2 (en) * 2020-05-12 2022-04-26 International Business Machines Corporation Stress mitigation in organic laminates

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895852A (ja) * 1981-12-02 1983-06-07 Matsushita Electronics Corp リ−ドフレ−ムおよびその製造方法
CN1355566A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 加强散热型四方扁平无接脚封装
EP1237187A2 (en) * 2001-03-01 2002-09-04 Matsushita Electric Industrial Co., Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
KR20040030297A (ko) * 2002-09-17 2004-04-09 신꼬오덴기 고교 가부시키가이샤 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20110124482A (ko) * 2010-05-11 2011-11-17 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
KR20130061704A (ko) * 2013-05-23 2013-06-11 엘지이노텍 주식회사 리드프레임
JP2015144302A (ja) * 2015-03-10 2015-08-06 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
CN204632752U (zh) * 2015-03-24 2015-09-09 日月光半导体制造股份有限公司 半导体衬底结构、半导体封装

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990000813A1 (en) * 1988-07-08 1990-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6383843B1 (en) * 2000-04-17 2002-05-07 Advanced Micro Devices, Inc. Using removable spacers to ensure adequate bondline thickness
US7087462B1 (en) * 2005-06-07 2006-08-08 Advanced Semiconductor Engineering, Inc. Method for forming leadless semiconductor packages
US20120273963A1 (en) * 2005-10-06 2012-11-01 Uri Mirsky Microelectronic interconnect substrate and packaging techniques
JP2007157846A (ja) 2005-12-01 2007-06-21 Mitsui High Tec Inc 半導体装置の製造方法
MY142210A (en) * 2006-06-05 2010-11-15 Carsem M Sdn Bhd Multiple row exposed leads for mlp high density packages
US20110042794A1 (en) * 2008-05-19 2011-02-24 Tung-Hsien Hsieh Qfn semiconductor package and circuit board structure adapted for the same
KR101867106B1 (ko) * 2010-03-30 2018-06-12 다이니폰 인사츠 가부시키가이샤 Led용 수지 부착 리드 프레임, 반도체 장치, 반도체 장치의 제조 방법 및 led용 수지 부착 리드 프레임의 제조 방법
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TW201225238A (en) * 2010-07-26 2012-06-16 Unisem Mauritius Holdings Ltd Lead frame routed chip pads for semiconductor packages
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
US9570381B2 (en) * 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
US10170384B2 (en) * 2017-03-03 2019-01-01 Texas Instruments Incorporated Methods and apparatus providing a graded package for a semiconductor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895852A (ja) * 1981-12-02 1983-06-07 Matsushita Electronics Corp リ−ドフレ−ムおよびその製造方法
CN1355566A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 加强散热型四方扁平无接脚封装
EP1237187A2 (en) * 2001-03-01 2002-09-04 Matsushita Electric Industrial Co., Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
KR20040030297A (ko) * 2002-09-17 2004-04-09 신꼬오덴기 고교 가부시키가이샤 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20110124482A (ko) * 2010-05-11 2011-11-17 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
KR20130061704A (ko) * 2013-05-23 2013-06-11 엘지이노텍 주식회사 리드프레임
JP2015144302A (ja) * 2015-03-10 2015-08-06 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
CN204632752U (zh) * 2015-03-24 2015-09-09 日月光半导体制造股份有限公司 半导体衬底结构、半导体封装

Also Published As

Publication number Publication date
US10840170B2 (en) 2020-11-17
TWI671864B (zh) 2019-09-11
US20190057930A1 (en) 2019-02-21
US20200227344A1 (en) 2020-07-16
TW201826453A (zh) 2018-07-16
WO2017159954A1 (ko) 2017-09-21
CN108701660A (zh) 2018-10-23
KR101747226B1 (ko) 2017-06-27
US10643932B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
US10840170B2 (en) Semiconductor package substrate and method for manufacturing same
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
KR101538541B1 (ko) 반도체 디바이스
TWI413210B (zh) 電子裝置封裝及製造方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
CN108886025B (zh) 半导体封装基板及其制造方法
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20080047280A (ko) 반도체 장치 및 그 제조 방법
KR20090049330A (ko) 패키지 기판 제조방법
KR102557466B1 (ko) 리드 프레임 및 리드 프레임의 제조방법
KR20090070649A (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR101579434B1 (ko) 반도체 패키지 제조 방법
JP4168494B2 (ja) 半導体装置の製造方法
KR101865873B1 (ko) 반도체 패키지 기판의 제조 방법
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
KR20240002751A (ko) 반도체 패키지의 제조 방법
CN113223971A (zh) 半导体器件及制造该半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant