JP5859153B2 - 液晶素子の製造方法 - Google Patents
液晶素子の製造方法 Download PDFInfo
- Publication number
- JP5859153B2 JP5859153B2 JP2015040784A JP2015040784A JP5859153B2 JP 5859153 B2 JP5859153 B2 JP 5859153B2 JP 2015040784 A JP2015040784 A JP 2015040784A JP 2015040784 A JP2015040784 A JP 2015040784A JP 5859153 B2 JP5859153 B2 JP 5859153B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing material
- liquid crystal
- film
- manufacturing process
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Description
図32に示すように、液晶素子600は、対向して配置された一対の基板610、620間に液晶層650が挟持された液晶素子である。素子基板610と対向基板620の間は、液晶層650を囲む枠状部680の上面680aのシール部により貼り合わされている。シール部は、対向基板620の内面側に一体で形成された枠状部680と、枠状部680に対向する側の素子基板610の接触面とが、表面活性化処理後、真空雰囲気中で直接接合されたことにより形成されている。
図33に示すように、デバイス710と蓋720に表面活性化処理を行って直接接合するものが提案されている(特許文献2参照)。デバイス710と蓋720を接合するために、デバイス710の接合面には、接合部として輪郭上に1μm以上の厚さで金メッキ730が形成されている。また、蓋720の接合面には、金薄膜740がスパッタリング又はフラッシュメッキにより形成されている。なお、金厚膜メッキ730と金薄膜740側を逆に形成しても良い。ウェハー接合装置の真空チャンバー内で、デバイス710と蓋720の金表面をArプラズマのエッチング処理により表面活性化処理をおこなった後、デバイス710と蓋720を接触し、加圧して接合する。
図34に示すように、2枚のプレート810及び820を対向配置させ、枠体830を挟んで2枚のプレートを減圧雰囲気中で加圧することによって、2枚のプレートが枠体830を介して気密に封着されている液晶表示装置800が提案されている(特許文献3参照)。なお、プレート820と予めフリットガラス831で接合されている枠体830と、プレート820に配置されている封着剤840とが接合することによって、2枚のプレートが組み立てられる。
図5に示すように、このダイナミックゲインイコライザ60は、4f光学系で構成されており、入射光が伝送されて来る偏波保持ファイバからなる光ファイバ61、入射光と出射光を分離するサーキュレータ65、入射偏光を直線偏光のまま伝送するPMファイバ62(偏光保持ファイバ)等を含んで構成されている。
ここでは、説明の便宜上、入射光は一方向に偏光した直線偏光と仮定する。矢印B方向から光ファイバ61に伝送した所定の偏光方向を持つ入射直線光が、サーキュレータ65を通り、PMファイバ62の発光点62aから直線偏光として出射する。4f光学系が形成されていることから、発光点62aと液晶素子1の面が共役の関係にあり、発光点62aの光スポットが液晶素子1上に形成される。コリメートレンズ63及び63´の間に分光器64が配置されていることから、液晶素子1の面はフーリエ面となり発光点62aからの光は、コリメートレンズ63を通り平行光となり、分光器64で各波長に分光された光成分が、次のコリメートレンズ63´を通り各波長に分光された帯状の光として液晶素子1上に達する。
液晶素子2では、液晶素子1における第1の基板体10のシール材31の枠状構造物である金厚膜35の形状のみが異なっており、それ以外の構成については、液晶素子1と構造、材質、機能は同じである。したがって、以下では、金厚膜35の構成だけを説明する。
液晶素子3では、液晶素子1における第1の基板体10のシール材31の枠状構造物である金厚膜35の形状のみが異なっており、それ以外の構成については、液晶素子1と構造、材質、機能は同じである。したがって、以下では、金厚膜35の構成だけを説明する。
液晶素子4では、液晶素子1における第1の基板体10のシール材31の枠状構造物である金厚膜35の形状のみが異なっており、それ以外の構成については、液晶素子1と構造、材質、機能は同じである。したがって、以下では、金厚膜35の構成だけを説明する。
図9は液晶素子1の製造工程を説明するための工程図である。なお、同一の構成部材には同一の番号を付して、重複する説明は省略する。
製造工程ST1−1において、光学的な処理をされた第1の基板11のガラス基板(屈折率整合膜そしてITOと反対側の面にはARコートが施されたガラス基板)に、ITOからなる対向電極12を形成する。
製造工程ST1−2において、第1の基板体11上に、対向電極12、第1のシール材31及び配向膜13が形成された第1基板体10が形成される。第1のシール材31は、第1のシール材形成工程(1)によって形成された、SiO2からなる無機スペーサ材33、Ti膜34、壁状構造物(図4参照)が形成された金厚膜35を有している。なお、第1のシール材形成工程(1)については、後述する。
製造工程ST2−1において、シリコン基板からなる第2の基板21は、CMOS回路22が形成された層、画素電極23を形成するアルミ電極、及びそれらを保護するパシベーション膜24が形成される。
製造工程ST2−2において、第2の基板21上に、CMOS回路22、画素電極23、パシベーション膜24、シール材32及び配向膜25が形成された第2基板体20が形成される。第2のシール材32は、第2のシール材形成工程(1)によって形成された、無機スペーサ材のTi膜37、金膜36を有している。なお、第2のシール材形成工程(1)については、後述する。
製造工程ST3は、表面活性化処理工程を示している。表面活性化処理工程では、第1の基板体10と第2の基板体20を、6から8Paレベルの真空下でアルゴンプラズマ処理を行い、第1の基板体10の第1のシール材31の金厚膜35と、第2の基板体20の第2のシール材32の金膜36に、表面活性化処理を行う。
製造工程ST4は、加圧接合工程を示している。加圧接合工程では、第1の基板体10の金厚膜35と、第2の基板体20の金膜36の位置を合わせて重ね、常温大気中で荷重Eを掛けて加圧する。第1の基板体10の金厚膜35にハーフエッチングにより形成された構造物(図4参照)を、潰したり変形させたりすることにより、金原子の共有結合で接合しシールすることが可能となる。この金どうしの接合を支えるのが、無機スペーサ材のTi膜であり、金とSi及びSiO2の密着を強固なものにする重要な働きを有している。
図9に説明された第1のシール材形成工程(1)について、図10〜図12を用いて説明する。各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。
製造工程ST11−1(ITO基板用意)において、第1の基板11のガラス基板上にITOからなる対向電極12を形成する。
次に、製造工程ST11−2(TEOS、Ti、金の順に成膜)において、第1の基板11の対向電極12の上に、シール材の元となる無機スペーサ材33であるSiO2をTEOSにより形成する。その後、蒸着によりTi膜34、更にその上に金厚膜35を成膜する。この製造工程は、第1のスペーサ形成工程として、SiO2からなる無機スペーサ材33と金厚膜35の密着性を高めるTi膜34が成膜されると共に、無機スペーサ材33とTi膜34と金厚膜35の厚さで、液晶層の厚さを決めることが可能となる。
次に、製造工程ST11−3(ネガレジスト塗布)において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜35の上にネガレジスト71を塗布する。
次に、製造工程ST11−4(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク81を介して、ネガレジスト71にUV照射Fを行う。
次に、製造工程ST11−5(ネガレジストエッチング)において、感光して残された部分が、以降の製造工程でシール材を形成するためのマスクとなるように、ネガレジスト71のエッチングを行う。
次に、製造工程ST11−6(金、Tiエッチング)において、シール材を形成するために、ネガレジスト71でマスクされていない部分のTi膜34、金厚膜35をエッチング等により除去する。
次に、製造工程ST11−7(TEOSエッチング)において、シール材の無機スペーサ材33を形成するために、ネガレジスト71のマスクがない部分のSiO2を、反応性イオンエッチング(以後RIEと記す)で除去する。
次に、製造工程ST11−8(配向膜成膜)において、配向膜13となるSiO2を斜方蒸着により形成する。
次に、製造工程ST11−9(ネガレジスト剥離)において、シール材の部分を形成するためのネガレジスト71を剥離し、同時にネガレジスト上に蒸着されていた配向膜13のSiO2も除去するリフトオフを行う。
次に、製造工程ST11−10(ネガレジスト塗布)において、金厚膜35に構造物を形成するためにネガレジスト72を塗布する。なお、製造工程ST11−10〜ST11−14の製造工程は、マイクロバンプ構造の形成工程であって、金厚膜をハーフエッチングして、金厚膜表面に壁状構造物や柱状構造物やボイド構造物を形成している。
次に、製造工程ST11−11(フォトマスクを介してUV露光)において、金厚膜の構造物を形成するためのマスク82を介してUV露光Fをする。
次に、製造工程ST11−12(ネガレジストエッチング)において、金厚膜35の構造物となる部分を形成するため、ネガレジスト72のエッチングを行い、感光部を残してマスクを形成する。
次に、製造工程ST11−13(イオンミリング)において、マスクされた金厚膜35をイオンミリングによりハーフエッチングして金厚膜35に壁状構造物やボイド構造物や柱状構造物を形成する。
次に、製造工程ST11−14(ネガレジスト剥離)において、ネガレジスト72の剥離を行い、その後、O2プラズマアッシングによって配向膜13上のレジスト残渣を除去する。そして、第1の基板11に第1のシール材31(無機スペーサ材33とTi膜34と金厚膜35)が形成され、第1の基板体10が形成される。
他の第1のシール材形成工程(2)は、図10〜図12に示した第1のシール材形成工程(1)とは異なった工程である。他の第1のシール材形成工程(2)では、金厚膜をシールドとしてSiO2からなる配向膜をエッチングすることにより、配向膜蒸着装置にレジストのついた基板を入れないようにして、装置を汚さない製造工程としている。
製造工程ST12−1(ITO基板用意)において、先の実施例と同様に、第1の基板11のガラス基板にITOからなる対向電極12を形成する。
次に、製造工程ST12−2(TEOSエッチング)では、第1のシール材31を形成するために、無機スペーサ材33のSiO2を、RIEで除去する製造工程である。なお、上述したように、第1のシール材31は、無機スペーサ材33、Ti膜34、金厚膜35から形成されている。
製造工程ST12−3(ネガレジスト剥離)は、配向膜を成膜する製造工程である。配向膜を成膜する製造工程において、ネガレジストが付着してない基板で配向膜の成膜を行うため、ネガレジスト71(ST12−2参照)を剥離する。
次に、製造工程ST12−4(配向膜成膜)において、配向膜蒸着装置でSiO2からなる配向膜13を全面に斜方蒸着にて成膜する。
次に、製造工程ST12−5(ネガレジスト塗布)において、金厚膜35上の配向膜13を除去する製造工程として、まず、配向膜13上にネガレジスト71を塗布する。
次に、製造工程ST12−6(フォトマスクを介してUV露光)において、シール材に形成された配向膜13を除去するための準備として、フォトマスク83を介してネガレジスト71にUV露光Fを行う。
次に、製造工程ST12−7(ネガレジストエッチング)において、対向電極12上の配向膜13をマスクするネガレジスト71を残し、シール材のネガレジスト71だけを選択的に除去し、金厚膜35上の配向膜13を露出させる。
次に、製造工程ST12−8(SiO2エッチング)において、金厚膜35上に形成されたSiO2からなる配向膜13を、金厚膜35をシールドにして、RIEによって除去する。
次に、製造工程ST12−9(ネガレジスト剥離)において、配向膜13上のネガレジスト71を剥離する。
次に、製造工程ST12−10(ネガレジスト塗布)において、金厚膜35に構造物を形成する製造工程として、ネガレジスト71を金厚膜35と配向膜13上に塗布する。
更に他の第1のシール材形成工程(3)は、図10〜図12に示した第1のシール材形成工程(1)とは異なった工程である。更に他の第1のシール材形成工程(3)では、無機スペーサ材33の形成に、ネガレジストをシールドとせずに金厚膜をシールドとして用いている。
製造工程ST13−1(ITO基板用意)において、先の実施例と同様に、第1の基板11のガラス基板にITOからなる対向電極12を形成する。
次に、製造工程ST13−2(TEOS成膜)において、第1の基板11の対向電極12の上に、無機スペーサ材33となるSiO2をTEOSにより形成する。
次に、製造工程ST13−3(ネガレジスト塗布)において、フォトリソにより枠状のシール領域のパターンを形成するため、無機スペーサ材33の上にネガレジスト71を塗布する。
次に、製造工程ST13−4(フォトマスクを介してUV露光)において、シール領域のパターン形状を形成したマスク83を介して、ネガレジスト71にUV照射Fを行う。
次に、製造工程ST13−5(ネガレジストエッチング)において、感光せずに除去された部分がシール領域となるようにネガレジスト71のエッチングを行う。
次に、製造工程ST13−6(金、Ti成膜)において、シール材を形成するために、無機スペーサ材33とネガレジスト71の上にTi膜34、金厚膜35を成膜する。この製造工程は、第1のスペーサ形成工程として、SiO2の無機スペーサ材33と金厚膜35の密着性を高めるTi膜34が成膜されると共に、無機スペーサ材33とTi膜34と金厚膜35の厚さで、液晶層の厚さを決めることが可能となる。
次に、製造工程ST13−7(リフトオフ)において、無機スペーサ材33上のネガレジスト71を剥離する。したがって、ネガレジスト71上に形成されていた金、Ti膜も除去される。
次に、製造工程ST13−8(金を保護膜として無機スペーサ材33エッチング)において、金厚膜35をマスク、そして、SiO2からなる無機スペーサ材33をRIEにて除去する。
次に、製造工程ST13−9(ネガレジスト塗布)において、透明電極12及び金厚膜上にネガレジスト71を塗布する。
次に、製造工程ST13−10(フォトマスクを介してUV露光)において、配向膜の成膜手順として、透明電極12上のネガレジストを除去するために、マスク81を介してUV露光Fを行う。
続いて、図17に示すように、製造工程ST13−11(ネガレジストエッチング)において、透明電極12上のネガレジスト71をエッチングして除去する。
次に、製造工程ST13−12(配向膜成膜)において、透明電極12及びネガレジスト71の上にSiO2をからなる配向膜13を斜方蒸着にて成膜する。
次に、製造工程ST13−13(リフトオフ)において、金厚膜35上に形成されているネガレジスト71を剥離する。したがって、ネガレジスト71上に形成されていた配向膜13も剥離し、金厚膜35が最上面を形成する。
次に、製造工程ST13−14(ネガレジスト塗布)において、金厚膜35に構造物を形成する製造工程として、ネガレジスト71を金厚膜35と配向膜13上に塗布する。
更に他の第1のシール材形成工程(4)は、図10〜図12に示した第1のシール材形成工程(1)とは異なった工程である。更に他の第1のシール材形成工程(4)では、金厚膜をシールドとしてSiO2からなる配向膜をエッチングすることにより、配向膜蒸着装置にレジストのついた基板を入れないようにしている。
製造工程ST14−1(ITO基板用意)において、実施例7と同様に、第1の基板11のガラス基板に透明電極(以後ITOとする)からなる対向電極12を形成する。
次に、製造工程ST14−2(金を保護膜として無機スペーサ材33エッチング)は、図16に示したST13−8の製造工程と同様に、金厚膜35をマスクとして、ITO(透明電極12)をエッチストッパとして、SiO2からなる無機スペーサ材33をRIEにて除去する。したがって、第1のシール材31が無機スペーサ材33、Ti膜34、金厚膜35により形成される。
次に、製造工程ST14−3(配向膜成膜)において、ネガレジストを除去した基板に、配向膜蒸着装置にてSiO2からなる配向膜13を斜方蒸着で成膜する。この製造工程は、図13に示した製造工程ST12−4と同一である。また、この製造工程以降も、図13に示した製造工程ST12−4以降と全く同一の製造工程を経て、第1の基板体10が形成される。
更に他の第1のシール材形成工程(5)は、図10〜図12に示した第1のシール材形成工程(1)とは異なった工程である。更に他の第1のシール材形成工程(5)では、液晶層が形成される部分を後から形成するように(シール材となる部分を先に形成するように)している。
製造工程ST15−1(ITO基板用意)において、第1の基板201のガラス基板上にITOからなる対向電極202を形成する。
次に、製造工程ST15−2(TEOS、Ti、金の順に成膜)において、第1の基板201の対向電極202の上に、シール材の元となる無機スペーサ材203であるSiO2をTEOSにより形成する。その後、蒸着によりTi膜204、更にその上に金厚膜205を成膜する。この製造工程は、第1のスペーサ形成工程として、SiO2からなる無機スペーサ材203と金厚膜205の密着性を高めるTi膜204が成膜されると共に、無機スペーサ材203とTi膜204と金厚膜205の厚さで、液晶層の厚さを決めることが可能となる。
次に、製造工程ST15−3(ポジレジスト塗布)において、フォトリソにより壁状構造物(液晶素子3及び4の場合は柱状構造物又はボイド構造物)を形成するため、金厚膜205の上にポジレジスト206を塗布する。
次に、製造工程ST15−4(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク207を介して、ポジレジスト206にUV照射Fを行う。
次に、製造工程ST11−5(ポジレジストエッチング)において、感光された部分が、以降の製造工程で壁状構造物(液晶素子3及び4の場合は柱状構造物又はボイド構造物)を形成するためのマスクとなるように、ポジレジスト207のエッチングを行う。
次に、製造工程ST15−6(イオンミリング)において、金厚膜205をハーフエッチングして、金厚膜表面に壁状構造物(液晶素子3及び4の場合は柱状構造物又はボイド構造物)を形成する。
次に、製造工程ST15−7(ポジレジスト剥離)において、金厚膜205をハーフエッチングするためのポジレジスト207を剥離する。
次に、製造工程ST15−8(ポジレジスト塗布)において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜205の上にポジレジスト209を塗布する。
次に、製造工程ST15−9(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク210を介して、ポジレジスト209にUV照射Fを行う。
次に、製造工程ST15−10(ポジレジストエッチング)において、感光された部分が、以降の製造工程でシール材のパターンを形成するためのマスクとなるように、ポジレジスト209のエッチングを行う。
次に、製造工程ST15−11(エッチング)において、ポジレジスト209をマスクとして、金厚膜205をウエットエッチングにより除去する。次に、ポジレジスト209をマスクとして、Ti膜204及びSiO2からなる無機スペーサ材203を反応性イオンエッチング(RIE)で除去する。
次に、製造工程ST15−12(ポジレジスト剥離)において、ポジレジスト209を剥離する。
次に、製造工程ST15−13(SiO2斜方蒸着)において、液晶層の配向方向を制御するために、SiO2層212の斜方蒸着を行う。なお、蒸着によって、金厚膜205表面の壁状構造物(液晶素子3及び4の場合は柱状構造物又はボイド構造物)上にもSiO2層212が形成されてしまう。
次に、製造工程ST15−14(ポジレジスト塗布)において、金厚膜205上に形成されたSiO2層212をエッチングにより除去するためのポジレジスト213を塗布する。
次に、製造工程ST15−15(フォトマスクを介してUV露光)において、所定のパターン形状を形成したマスク214を介して、ポジレジスト213にUV照射Fを行う。
次に、製造工程ST15−16(ポジレジストエッチング)において、感光された部分が、マスクとなるように、ポジレジスト213のエッチングを行う。
次に、製造工程ST15−17(RIEエッチング)において、ポジレジスト213をマスクとして、金厚膜205上のSiO2層212を反応性イオンエッチング(RIE)で除去する。
次に、製造工程ST15−18(ポジレジスト剥離)において、ポジレジスト213を剥離する。その後、O2プラズマアッシングによって配向膜13上のレジスト残渣を除去する。
更に他の第1のシール材形成工程(6)は、図10〜図12に示した第1のシール材形成工程(1)とは異なった工程である。更に他の第1のシール材形成工程(6)では、リフトオフによって金厚膜を剥離している。
製造工程ST15−1(ITO基板用意)において、第1の基板221のガラス基板上にITOからなる対向電極222を形成する。
次に、製造工程ST16−2(ポジレジスト塗布)において、フォトリソによりシール材のパターンを形成するため、対向電極222の上にポジレジスト223を塗布する。
次に、製造工程ST16−3(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク224を介して、ポジレジスト223にUV照射Fを行う。
次に、製造工程ST16−4(ポジレジストエッチング)において、感光された部分が所定のマスクとなるように、ポジレジスト223のエッチングを行う。
次に、製造工程ST16−5(TEOS、Ti、金の順に成膜)において、第1の基板201の対向電極202上及びマスク223上に、シール材の元となる無機スペーサ材226であるSiO2をTEOSにより形成する。その後、蒸着によりTi膜227、更にその上に金厚膜228を成膜する。この製造工程は、第1のスペーサ形成工程として、SiO2からなる無機スペーサ材226と金厚膜228の密着性を高めるTi膜227が成膜されると共に、無機スペーサ材226とTi膜227と金厚膜228の厚さで、液晶層の厚さを決めることが可能となる。
次に、製造工程ST16−6(ポジレジスト塗布)において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜228の上にポジレジスト229を塗布する。
次に、製造工程ST16−7(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク230を介して、ポジレジスト229にUV照射Fを行う。
次に、製造工程ST16−8(ポジレジストエッチング)において、感光された部分が、以降の製造工程で壁状構造物(液晶素子3及び4の場合は柱状構造物又はボイド構造物)を形成するためのマスクとなるように、ポジレジスト229のエッチングを行う。
次に、製造工程ST16−9(イオンミリング)において、ポジレジスト229をマスクとして、金厚膜228をハーフエッチングし、金厚膜表面に壁状構造物(液晶素子3及び4の場合は柱状構造物又はボイド構造物)を形成する。
次に、製造工程ST16−10(ポジレジスト剥離)において、金厚膜228上のポジレジスト229を剥離する。また、ポジレジスト223と共に、その上部に形成された無機スペーサ材226とTi膜227と金厚膜228をリフトオフする。シール材31部分以外に形成された金厚膜228をウエットエッチングにより剥離させることは困難である場合があるので、本工程では金厚膜228の下部に形成されたポジレジスト223をリフトオフすることによって金厚膜228を容易に剥離できるようにした。
図9に説明された第2のシール材形成工程(1)について、図24及び図25を用いて説明する。各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。
製造工程ST21−1(Siウェハ用意)において、シリコン基板からなる第2の基板21は、CMOS回路22が形成された層と、画素電極23を形成するアルミ電極と、それらを保護するパシベーション膜24が形成されている。
次に、製造工程ST21−2(ネガレジスト塗布)において、CMOS、画素電極、パッシベーション膜が形成された第2の基板21に、シール領域にフォトリソによりシール材のパターンを形成するために、ネガレジスト72を塗布する。
次に、製造工程ST21−3(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク81を介して、ネガレジスト72にUV照射Fを行う。
次に、製造工程ST21−4(ネガレジストエッチング)において、配向膜を形成する領域のネガレジスト72をエッチングして除去する。
次に、製造工程ST21−5(配向膜成膜)において、ネガレジスト72と画素電極23領域のパシベーション膜24の表面に配向膜25となるSiO2を斜方蒸着により成膜する。
次に、製造工程ST21−6(リフトオフ)において、ネガレジスト72を剥離することによって、ネガレジスト72上に蒸着されていた配向膜25のSiO2も除去する。したがって、画素電極23上に配向膜25が残る。
次に、製造工程ST21−7(ネガレジスト塗布)において、シール材を形成するためにネガレジスト72を塗布する。
次に、製造工程ST21−8(フォトマスクを介してUV露光)において、配向膜25にネガレジスト72のマスクを形成するため、マスク83を介してUV露光Fを行う。
次に、製造工程ST21−9(ネガレジストエッチング)において、配向膜25上は、ネガレジスト72のマスクを形成し、シール材を形成する部分は、ネガレジスト72をエッチングして除去する。
次に、製造工程ST21−10(Ti膜、金膜の成膜)において、シール材を形成する領域とネガレジスト72の表面に、Ti膜37からなる無機スペーサ材と金膜36を成膜する。この製造工程は、第2のスペーサ形成工程として、Ti膜37が金膜36とシリコン基板との密着を確実にするための製造工程として備えられている。なお、Ti膜37は、Cr膜であってもよい。
次に、製造工程ST21−11(リフトオフ)において、ネガレジスト72の剥離を行って、ネガレジスト72の表面に形成されたTi膜37と金膜36も剥離し(リフトオフ)、第2の基板21にシール材32(Ti膜37と金膜36)が形成された第2の基板体20が形成される。
他の第2のシール材形成工程(2)は、図24及び図25に示した第2のシール材形成工程(1)とは異なった工程である。他の第2のシール材形成工程(2)では、メタルマスクを使用して、SiO2からなる配向膜を斜方蒸着して成膜し、工程数を削減している。
製造工程ST22−1(Siウェハ用意)において、シリコン基板からなる第2の基板21は、CMOS回路22が形成された層と、画素電極23を形成するアルミ電極と、それらを保護するパシベーション膜24が形成されている。
次に、製造工程ST22−2(メタルマスクを介して配向膜成膜)において、第2の基板21の画素電極23の領域に、SiO2からなる配向膜を成膜するため、メタルマスク84をセットして、配向膜蒸着装置において斜方蒸着Gにより配向膜を成膜する。
次に、製造工程ST22−3(SiO2パターニング基板)において、第2の基板21の画素電極23の領域に、SiO2からなる配向膜25が成膜される。この製造工程は、図24に示した製造工程ST21−6と同一であり、更に、この製造工程以降も第2のシール材形成工程と全く同一の製造工程を経て、第2の基板体20が形成される。
更に他の第2のシール材形成工程(3)は、図24及び図25に示した第2のシール材形成工程(1)とは異なった工程である。更に他の第2のシール材形成工程(3)では、金膜をシールドとしてSiO2からなる配向膜をエッチングすることにより、ネガレジストが付着していない第2の基板に配向膜蒸着装置で配向膜を成膜する製造工程を設けている。
製造工程ST23−1(Siウェハ用意)において、シリコン基板からなる第2の基板21は、CMOS回路22が形成された層と、画素電極23を形成するアルミ電極と、それらを保護するパシベーション膜24が形成されている。
次に、製造工程ST23−2(ネガレジスト塗布)において、CMOS、画素電極、パッシベーション膜が形成された第2の基板21にフォトリソによりシール材のパターンを形成するためのネガレジスト72を塗布する。
次に、製造工程ST23−3(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク83を介して、ネガレジスト72にUV照射Fを行う。
次に、製造工程ST23−4(ネガレジストエッチング)において、シール材を形成する領域のネガレジスト72をエッチングして除去する。
次に、製造工程ST23−5(Ti膜、金膜の成膜)において、ネガレジスト72とシール材形成領域のパシベーション膜24の表面にTi膜37と金膜36を成膜する。この製造工程は、第2のスペーサ形成工程として、Ti膜37が金膜36とシリコン基板との密着を確実にするための製造工程として備えられている。なお、Ti膜37は、Cr膜であってもよい。
次に、製造工程ST23−6(リフトオフ)において、ネガレジスト72を剥離することで、ネガレジスト72上に蒸着されていた金膜36とTi膜37も除去される。したがって、シール材形成領域に金膜36とTi膜37が残る。
次に、製造工程ST23−7(配向膜成膜)において、ネガレジストが除去された第2の基板21を、配向膜蒸着装置に投入し、画素電極23領域のパシベーション膜24とシール材領域の金膜36の表面に、SiO2からなる配向膜25を斜方蒸着で成膜する。
次に、製造工程ST23−8(ネガレジスト塗布)において、金膜36表面に成膜された配向膜25を除去するため、そして、画素電極23領域の配向膜25にマスクをするための前工程として、ネガレジスト72を塗布する。
次に、製造工程ST23−9(フォトマスクを介してUV露光)において、画素電極23領域の配向膜25にネガレジスト72のマスクを形成するため、マスク83を介してUV露光Fを行う。
次に、製造工程ST23−10(ネガレジストエッチング)において、画素電極23領域の配向膜25にネガレジスト72によるマスクを形成し、金膜36上の配向膜25を除去する準備でネガレジスト72をエッチングする。金膜36の配向膜25の上のネガレジストが除去される。
次に、製造工程ST23−11(金をストッパとしてSiO2エッチング)において、金膜36をエッチストッパとして、SiO2からなる配向膜25をRIEにて除去する。ネガレジスト72でマスクされた配向膜25はそのまま残る。
次に、製造工程ST23−12(ネガレジスト剥離)において、ネガレジスト72を剥離して、その後、O2プラズマアッシングによって配向膜13上のレジスト残渣を除去し、画素電極23領域の配向膜25が露出される。したがって、第2の基板21にシール材32(Ti膜37と金膜36)と配向膜25が形成され、第2の基板体20が形成される。
更に他の第2のシール材形成工程(4)は、図24及び図25に示した第2のシール材形成工程(1)とは異なった工程である。更に他の第2のシール材形成工程(4)では、配向膜を成膜する製造工程まで、シリコン基板からなる第2の基板21の表面に、レジストが接しないようにしている。
製造工程ST24−1(Siウェハ用意)において、シリコン基板からなる第2の基板21は、CMOS回路22が形成された層と、画素電極23を形成するアルミ電極と、それらを保護するパシベーション膜24が形成されている。
次に、製造工程ST24−2(Ti膜、金膜の成膜)において、第2の基板21のパシベーション膜24の表面にTi膜37と金膜36を成膜する。この製造工程は、第2のスペーサ形成工程として、Ti膜37が金膜36とシリコン基板との密着を確実にするための製造工程として備えられている。なお、Ti膜37は、Cr膜であってもよい。
次に、製造工程ST24−3(ネガレジスト塗布)において、フォトリソにより枠状のシール材のパターンを形成するため、金厚膜36の上にネガレジスト72を塗布する。
次に、製造工程ST24−4(フォトマスクを介してUV露光)において、シール材のパターン形状を形成したマスク81を介して、ネガレジスト72にUV照射Fを行う。
次に、製造工程ST24−5(ネガレジストエッチング)において、感光して残された部分が、以降の製造工程でシール材を形成するためのマスクとなるように、ネガレジスト72のエッチングを行う。
次に、製造工程ST24−6(Ti膜、金膜のエッチング)において、シール材を形成するために、ネガレジスト72でマスクされていない部分のTi膜37、金厚膜36をエッチング等により除去する。
図31は、更に他の液晶素子5の部分分解斜視図である。液晶素子5では、シール材が外側と内側の二重に配置されており、図2及び図4等で図示した注入口38を備えていない。即ち、液晶素子5では、液晶層の封入方法が変更されている。図31において、図2と同一の構成部材には同一の番号を付して、重複する説明は省略する。
10 第1の基板体
11 第1の基板
12 対向電極
13 配向膜
20 第2の基板体
21 第2の基板
30 シール材
31 第1のシール材
32 第2のシール材
33 無機スペーサ材
34 Ti膜
35 金厚膜
36 金膜
41 液晶層
301 壁状構造体
302 連結壁
303 小部屋
304 柱状構造体
305 ボイド構造体
Claims (6)
- 枠状のシール材を備え、第1の基板と第2の基板の間に液晶を封入した液晶素子の製造方法であって、
前記第1の基板上に、無機スペーサ材と金膜とを重ねて形成する工程と、
前記第1の基板上の無機スペーサ材と前記金膜とを枠状に形成する工程と、
前記枠状の前記無機スペーサ材と前記金膜とを含む前記第1の基板上に配向膜を形成する工程と、
前記第1の基板上の前記金膜の上に形成された前記配向膜を除去する工程と、
前記第1の基板上の前記金膜に構造物を形成する工程と、
前記第2の基板上に、無機スペーサ材と金膜とを重ねて枠状に配置する工程と、
前記第1の基板上の前記金膜と前記第2の基板上の前記金膜とに、表面活性化処理を行う工程と、
前記第1の基板上の前記構造物が形成された金膜と前記第2の基板上の前記金膜とを重ね合わせ、加圧して接合する加圧接合工程と、
前記第1の基板と前記第2の基板の間に前記液晶を配置する工程と、
を備える液晶素子の製造方法。 - 前記配向膜を除去する工程の後に、前記金膜に構造物を形成する工程が行われることを特徴とする請求項1に記載の液晶素子の製造方法。
- 前記金膜に構造物を形成する工程は、
前記第1の基板上の無機スペーサ材と前記金膜とを枠状に形成する工程の前に行われることを特徴とする請求項1に記載の液晶素子の製造方法。 - 前記配向膜を形成する工程では、SiO2を蒸着して前記配向膜を形成することを特徴とする請求項1〜3の何れか一項に記載の液晶素子の製造方法。
- 前記配向膜を形成する工程では、直接前記金膜と接するように前記配向膜を形成することを特徴とする請求項1〜3の何れか一項に記載の液晶素子の製造方法。
- 前記第1の基板と前記第2の基板の間に液晶を配置する工程では、
前記加圧接合工程の前に、前記第1の基板の上又は前記第2の基板の上に、前記液晶を配置することを特徴とする請求項1〜5の何れか一項に記載の液晶素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015040784A JP5859153B2 (ja) | 2010-03-10 | 2015-03-02 | 液晶素子の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053054 | 2010-03-10 | ||
JP2010053054 | 2010-03-10 | ||
JP2015040784A JP5859153B2 (ja) | 2010-03-10 | 2015-03-02 | 液晶素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504557A Division JP5709837B2 (ja) | 2010-03-10 | 2011-03-10 | 液晶素子及び液晶素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015099404A JP2015099404A (ja) | 2015-05-28 |
JP5859153B2 true JP5859153B2 (ja) | 2016-02-10 |
Family
ID=44563658
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504557A Expired - Fee Related JP5709837B2 (ja) | 2010-03-10 | 2011-03-10 | 液晶素子及び液晶素子の製造方法 |
JP2015040784A Active JP5859153B2 (ja) | 2010-03-10 | 2015-03-02 | 液晶素子の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504557A Expired - Fee Related JP5709837B2 (ja) | 2010-03-10 | 2011-03-10 | 液晶素子及び液晶素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9304358B2 (ja) |
JP (2) | JP5709837B2 (ja) |
CN (1) | CN102893211B (ja) |
WO (1) | WO2011111869A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103430088A (zh) * | 2011-03-25 | 2013-12-04 | 夏普株式会社 | 显示装置 |
TWI471661B (zh) * | 2011-06-29 | 2015-02-01 | Innolux Corp | 影像顯示系統 |
JP5915535B2 (ja) * | 2011-09-20 | 2016-05-11 | 日本電気硝子株式会社 | 液晶素子及び液晶素子用セル |
WO2013121865A1 (ja) | 2012-02-16 | 2013-08-22 | 日本電気硝子株式会社 | ガラスセル、液晶素子、ガラスセルの製造方法及び液晶素子の製造方法 |
CN103794637B (zh) * | 2014-02-24 | 2016-08-24 | 上海和辉光电有限公司 | 一种有源矩阵有机发光二极体面板及其封装方法 |
JP2015230989A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社リコー | 撮像モジュール及び撮像装置 |
KR20170061201A (ko) * | 2015-11-25 | 2017-06-05 | 삼성디스플레이 주식회사 | 표시 장치 |
JP6879059B2 (ja) * | 2017-06-02 | 2021-06-02 | コニカミノルタ株式会社 | 光書込装置、画像形成装置及び光書込装置の製造方法 |
CN108427233A (zh) * | 2018-05-08 | 2018-08-21 | 浙江富申科技有限公司 | 一种电泳型电子纸的边缘封装结构 |
CN111190310B (zh) * | 2018-11-15 | 2022-11-18 | 立景光电股份有限公司 | 显示面板 |
CN113534542A (zh) * | 2021-07-14 | 2021-10-22 | 豪威半导体(上海)有限责任公司 | Lcos显示面板及其制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11133446A (ja) | 1997-10-31 | 1999-05-21 | Pioneer Electron Corp | 液晶表示装置及びその製造方法 |
US6122033A (en) * | 1998-04-06 | 2000-09-19 | National Semiconductor Corporation | Fusible seal for LCD devices and methods for making same |
JP2000298285A (ja) * | 1999-04-14 | 2000-10-24 | Tosei Electro Beam Kk | 液晶表示パネル及びその製造方法 |
CN1463380A (zh) * | 2001-05-22 | 2003-12-24 | 皇家菲利浦电子有限公司 | 具有周边密封件的塑性显示装置 |
US7355671B2 (en) * | 2003-02-21 | 2008-04-08 | Xtellus Inc. | Fabrication method for liquid crystal cell |
US7352428B2 (en) | 2003-02-21 | 2008-04-01 | Xtellus Inc. | Liquid crystal cell platform |
JP3790995B2 (ja) * | 2004-01-22 | 2006-06-28 | 有限会社ボンドテック | 接合方法及びこの方法により作成されるデバイス並びに接合装置 |
CN100445820C (zh) * | 2004-05-20 | 2008-12-24 | 奇景光电股份有限公司 | 电子装置及其封装结构 |
JP2007155989A (ja) | 2005-12-02 | 2007-06-21 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法、及び投射型表示装置 |
JP2008016353A (ja) * | 2006-07-06 | 2008-01-24 | Toshiba Corp | 密閉容器及び密閉容器の製造方法 |
JP2008160655A (ja) * | 2006-12-26 | 2008-07-10 | Matsushita Electric Ind Co Ltd | 圧電薄膜共振器の製造方法 |
JP5080838B2 (ja) | 2007-03-29 | 2012-11-21 | 富士フイルム株式会社 | 電子デバイスおよびその製造方法 |
-
2011
- 2011-03-10 JP JP2012504557A patent/JP5709837B2/ja not_active Expired - Fee Related
- 2011-03-10 CN CN201180013295.0A patent/CN102893211B/zh not_active Expired - Fee Related
- 2011-03-10 US US13/583,609 patent/US9304358B2/en not_active Expired - Fee Related
- 2011-03-10 WO PCT/JP2011/056317 patent/WO2011111869A1/ja active Application Filing
-
2015
- 2015-03-02 JP JP2015040784A patent/JP5859153B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2011111869A1 (ja) | 2011-09-15 |
JP2015099404A (ja) | 2015-05-28 |
CN102893211B (zh) | 2015-12-02 |
CN102893211A (zh) | 2013-01-23 |
JPWO2011111869A1 (ja) | 2013-06-27 |
US9304358B2 (en) | 2016-04-05 |
US20130070192A1 (en) | 2013-03-21 |
JP5709837B2 (ja) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5859153B2 (ja) | 液晶素子の製造方法 | |
US7508481B2 (en) | Liquid crystal panel having multiple spacer walls and method of making the same | |
JP4345729B2 (ja) | マイクロレンズ基板、液晶パネルおよび投射型表示装置 | |
WO2016088615A1 (ja) | 湾曲型表示パネルの製造方法 | |
WO2018148991A1 (zh) | 液晶显示面板 | |
JP2006147864A (ja) | 半導体パッケージ及びその製造方法 | |
JP5471369B2 (ja) | 干渉フィルター、測色センサー、測色モジュール、及び干渉フィルターの製造方法 | |
JP2006098525A (ja) | 光学部品及びその製造方法並びに当該方法で製造された光学部品を有する液晶表示装置 | |
JP5399805B2 (ja) | 表示装置 | |
KR100795148B1 (ko) | 마이크로렌즈 기판의 제조 방법 | |
JP2010107935A (ja) | 平板表示装置及びその製造方法 | |
WO2010125846A1 (ja) | 液晶パネルの製造方法、液晶パネル用ガラス基板およびこれを備えた液晶パネル | |
JP5067434B2 (ja) | 液晶装置、及びプロジェクタ | |
JP2007041625A5 (ja) | ||
JP2013238738A (ja) | 光学デバイスおよびその製造方法 | |
JP2012211992A (ja) | 液晶表示素子 | |
JP4311248B2 (ja) | 液晶表示装置の製造方法 | |
JP2019120871A (ja) | ワイヤグリッド偏光板及びその製造方法 | |
JP2000241606A (ja) | 平板型マイクロレンズ、平板型レンズ、液晶表示装置、光学系および投射型表示装置 | |
JP2011221430A (ja) | 電気光学装置、および電子機器 | |
JP2023011401A (ja) | 干渉フィルター、及び干渉フィルターの製造方法 | |
KR20090070120A (ko) | 적층형 웨이퍼 렌즈 및 그 제조방법과 적층형 웨이퍼렌즈가 구비된 카메라 모듈 | |
JP2006106087A (ja) | 半透過型表示素子の製造方法 | |
JP2003270656A (ja) | 液晶光学素子 | |
JP2011215447A (ja) | 液晶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5859153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |