JP5840283B1 - Receiver - Google Patents
Receiver Download PDFInfo
- Publication number
- JP5840283B1 JP5840283B1 JP2014255976A JP2014255976A JP5840283B1 JP 5840283 B1 JP5840283 B1 JP 5840283B1 JP 2014255976 A JP2014255976 A JP 2014255976A JP 2014255976 A JP2014255976 A JP 2014255976A JP 5840283 B1 JP5840283 B1 JP 5840283B1
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- pll
- pilot signal
- phase noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供すること。【解決手段】受信信号に含まれるパイロット信号を抽出し、このパイロット信号を用いて受信信号を周波数変換する受信装置１０において、パイロット信号から生成されるローカル信号に基づいて受信信号を周波数変換する変換手段（周波数変換部１１）と、変換手段から出力される信号からパイロット信号を抽出する抽出手段（ＢＰＦ１２）と、抽出手段によって抽出されたパイロット信号を逓倍してローカル信号を生成し、変換手段に供給する逓倍手段と、を有し、逓倍手段は、複数のＰＬＬ１３，１４が縦続接続されて構成されている。【選択図】図１Provided is a receiving device that can be easily designed and has low phase noise. In a receiving apparatus that extracts a pilot signal included in a received signal and converts the frequency of the received signal using the pilot signal, conversion for converting the frequency of the received signal based on a local signal generated from the pilot signal is performed. Means (frequency conversion unit 11), extraction means (BPF 12) for extracting a pilot signal from a signal output from the conversion means, a pilot signal extracted by the extraction means is multiplied to generate a local signal, and the conversion means A multiplying unit for supplying the multiplying unit, and the multiplying unit is configured by connecting a plurality of PLLs 13 and 14 in cascade. [Selection] Figure 1
Description
本発明は、受信装置に関するものである。 The present invention relates to a receiving apparatus.
送信装置では、対象となる信号に対してパイロット信号を重畳するとともに、このパイロット信号を用いて所定の周波数に変換して送信し、受信装置では、受信した信号からパイロット信号を抽出し、このパイロット信号から生成したローカル信号に基づいて対象となる信号を元の周波数に変換する技術としては、例えば、特許文献１，２に示す技術が存在する。
The transmitting device superimposes a pilot signal on the signal of interest, converts the pilot signal to a predetermined frequency and transmits it, and the receiving device extracts the pilot signal from the received signal. As a technique for converting a signal of interest into an original frequency based on a local signal generated from the signal, there are techniques shown in
特許文献１に開示された技術では、送信装置において対象となる信号Ｓｉに対してパイロット信号Ｐｒが重畳された信号がパイロット信号を用いて高周波信号Ｓｈ＆Ｐｒに周波数変換された後、送信される。特許文献１に示す受信装置より、パイロット信号を抽出し、このパイロット信号から生成したローカル信号によって周波数変換を行う中間周波数部を抜き出した構成を図１１に示す。この図１１に示す中間周波数部１００では、周波数変換部１１０は、受信した高周波信号Ｓｈ＆ＰｒをＶＣＯ（Voltage Controlled Oscillator）１１４から供給される信号に基づいて周波数変換して中間周波数信号Ｓｉ＆Ｐｒを生成し、出力する。このとき、ＢＰＦ（Band Pass Filter）１１２は、周波数変換部１１０から出力される中間周波数信号Ｓｉ＆Ｐｒからパイロット信号Ｐｒを抽出してＰＬＬ（Phase Locked Loop）１１３に供給する。ＰＬＬ１１３はＢＰＦ１１２から供給されるパイロット信号を逓倍してＶＣＯ１１４に出力する。ＶＣＯ１１４はＰＬＬ１１３から供給される信号に基づいて発振して得られたローカル信号を周波数変換部１１０に供給する。分周器１１５は、ＶＣＯ１１４から出力されるローカル信号を分周してＰＬＬ１１３に供給する。
In the technique disclosed in
また、特許文献２に開示された技術では、ＯＦＤＭ信号を構成するスペクトルの上側に、ＯＦＤＭ信号のスペクトルと少し離れた周波数となるようにパイロット信号を重畳して送信装置から送信する。すなわち、図１２に示す特許文献２の受信装置２１１では、送信装置から送信された信号を受信空中線２１４によって受信し、入力フィルタ部２１５によって所定の周波数を抽出し、周波数変換部２１６に供給する。周波数変換部２１６は、逓倍部２１３から供給されるローカル信号に基づいて入力フィルタ部２１５から供給される信号を周波数変換して出力する。ここで、逓倍部２１７は周波数変換部２１６から供給されるパイロット信号を逓倍して出力する。比較部２１８は、逓倍部２１７から供給される信号と、ローカル発振部２１２から出力される信号の位相差がなくなるようにローカル発振部２１２を制御する。逓倍部２１３は、ローカル発振部１２から出力される信号を逓倍して周波数変換部２１６に供給する。
Further, in the technique disclosed in
ところで、特許文献１に開示された技術では、図１１に示すように、受信装置が有する中間周波数部１００には、周波数変換部１１０、ＢＰＦ１１２、ＰＬＬ１１３、および、ＶＣＯ１１４を有する親ループと、ＰＬＬ１１３、ＶＣＯ１１４、および、分周器１１５を有する子ループとが存在する。このため、このような中間周波数部１００を有する受信装置を設計するために、これら２つのループを最適設計する必要があることから、設計が煩雑となるという問題点がある。
By the way, in the technique disclosed in
また、特許文献２に開示された技術では、受信装置２１１は、逓倍部２１３および逓倍部２１７の２つを有し、これらは閉ループを構成することから、周波数変換部２１６から出力されるパイロット信号が位相ノイズを有する場合には、この位相ノイズはこれらの逓倍部２１７，２１３によって増大されるとともに、閉ループ内を循環する毎に逓倍部によってさらに増大されることから、位相ノイズの影響が無視できないという問題点がある。
In the technique disclosed in
本発明は、以上のような状況に鑑みてなされたものであり、設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供することを目的としている。 The present invention has been made in view of the above situation, and an object of the present invention is to provide a receiving apparatus that can be easily designed and has low phase noise.
上記課題を解決するために、本発明は、受信信号に含まれるパイロット信号を抽出し、このパイロット信号を用いて前記受信信号を周波数変換する受信装置において、前記パイロット信号から生成されるローカル信号に基づいて前記受信信号を周波数変換する変換手段と、前記変換手段から出力される信号から前記パイロット信号を抽出する抽出手段と、前記抽出手段によって抽出された前記パイロット信号を逓倍して前記ローカル信号を生成し、前記変換手段に供給する逓倍手段と、を有し、前記逓倍手段は、２つのＰＬＬ（Phase Locked Loop）が縦続接続されて構成されるとともに、１段目よりも２段目のＰＬＬのカットオフ周波数が低くなるように設定されていることを特徴とする。
このような構成によれば、設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供することができる。
In order to solve the above-described problems, the present invention extracts a pilot signal included in a received signal and converts the frequency of the received signal using the pilot signal into a local signal generated from the pilot signal. Conversion means for converting the frequency of the received signal based on the extraction means, extraction means for extracting the pilot signal from the signal output from the conversion means, and multiplying the pilot signal extracted by the extraction means to convert the local signal generated, anda multiplying means for supplying to said converting means, said multiplying means comprises two a PLL (Phase Locked Loop) are cascaded Rutotomoni, the second stage than the first stage The cutoff frequency of the PLL is set to be low .
According to such a configuration, it is possible to provide a receiving apparatus that can be easily designed and has little phase noise.
また、本発明は、前記抽出手段から前記変換手段までの経路上に配置され、前記パイロット信号を分周して出力する分周手段をさらに有することを特徴とする。
このような構成によれば、分周手段の分周率とＰＬＬの逓倍率とを調整することにより、所望の周波数のローカル信号を生成することができる。
Further, the present invention is characterized by further comprising frequency dividing means arranged on a path from the extracting means to the converting means and dividing the pilot signal and outputting it.
According to such a configuration, a local signal having a desired frequency can be generated by adjusting the frequency division ratio of the frequency dividing means and the PLL multiplication rate.
また、本発明は、前記２つのＰＬＬの内、最終段のＰＬＬは、電圧制御発振器として誘電体共振発振器を有することを特徴とする。
このような構成によれば、例えば、ＧＨｚ帯域のような高周波のローカル信号を生成することができる。
The present invention is characterized in that, among the two PLLs, the last-stage PLL has a dielectric resonance oscillator as a voltage-controlled oscillator.
According to such a configuration, for example, a high-frequency local signal such as a GHz band can be generated.
また、本発明は、前記２つのＰＬＬの内、最終段のＰＬＬは、前記誘電体共振発振器によって生成される発振信号を分周せずに位相比較器に直接入力することを特徴とする。
このような構成によれば、高い周波数での動作が困難な分周器を除外することで、設計を簡略化することができる。
Further, the present invention is characterized in that, among the two PLLs, the last-stage PLL directly inputs the oscillation signal generated by the dielectric resonance oscillator to the phase comparator without dividing the oscillation signal.
According to such a configuration, the design can be simplified by excluding the frequency divider that is difficult to operate at a high frequency.
また、本発明は、前記抽出手段から前記変換手段までの経路上に配置され、前記パイロット信号を逓倍して出力する他の逓倍手段をさらに有することを特徴とする。
このような構成によれば、他の逓倍手段の逓倍率と、逓倍手段の逓倍率を調整することで所望の周波数のローカル信号を簡単に得ることができる。
The present invention is further characterized by further comprising another multiplying means arranged on the path from the extracting means to the converting means and for multiplying and outputting the pilot signal.
According to such a configuration, a local signal having a desired frequency can be easily obtained by adjusting the multiplication factor of the other multiplication unit and the multiplication factor of the multiplication unit.
本発明によれば、簡易な構成によって、設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to design easily with a simple structure, and to provide a receiver with little phase noise.
次に、本発明の実施形態について説明する。 Next, an embodiment of the present invention will be described.
（Ａ）本発明の第１実施形態の構成の説明
図１は、本発明の第１実施形態に係る受信装置の構成例を示す図である。この図１に示すように、本発明の第１実施形態に係る受信装置１０は、周波数変換部１１、ＢＰＦ１２、ＰＬＬ１３、および、ＰＬＬ１４を有している。
(A) Description of Configuration of First Embodiment of the Present Invention FIG. 1 is a diagram illustrating a configuration example of a receiving apparatus according to the first embodiment of the present invention. As illustrated in FIG. 1, the
ここで、周波数変換部１１は、前段の装置（例えば、図示しないアンテナ）から供給される信号Ｖｉｎを入力し、ＰＬＬ１４から供給されるローカル信号に基づいて、周波数を変換（ダウンコンバート）して出力する。
Here, the
ＢＰＦ１２は、周波数変換部１１より出力される信号からパイロット信号を抽出し、それ以外を減衰してＰＬＬ１３に供給する。
The
ＰＬＬ１３は、ＢＰＦ１２によって抽出されたパイロット信号を逓倍（Ｎ１／Ｒ１倍）してＰＬＬ１４に供給する。ＰＬＬ１４は、ＰＬＬ１３から出力される信号をさらに逓倍（Ｎ２／Ｒ２倍）して周波数変換部１１に対してローカル信号として供給する。
The
図２は、図１に示すＰＬＬ１３の詳細な構成例を示す図である。図２に示すように、ＰＬＬ１３は、分周器１３１、位相検出器１３２、ＬＰＦ１３３、ＶＣＯ１３４、および、分周器１３４を有している。
FIG. 2 is a diagram showing a detailed configuration example of the
ここで、分周器１３１は、入力された信号の周波数を１／Ｒ１に分周して出力する。位相検出器１３２は、分周器１３１から出力される信号と、分周器１３５から出力される信号の位相を比較して、これらの差分の信号を出力する。
Here, the
ＬＰＦ（Low Pass Filter）１３３は、カットオフ周波数ｆｃ１を有するフィルタであり、カットオフ周波数ｆｃ１よりも周波数が低い信号成分を通過し、周波数が高い信号成分を減衰して出力する。 An LPF (Low Pass Filter) 133 is a filter having a cut-off frequency fc1, passes a signal component having a frequency lower than the cut-off frequency fc1, and attenuates and outputs a signal component having a high frequency.
ＶＣＯ１３４は、ＬＰＦ１３３から供給される信号の電圧に応じた周波数で発振し、発振信号を出力する。分周器１３５は、ＶＣＯ１３４から出力される信号の周波数を１／Ｎ１に分周して出力する。
The
図３は、図１に示すＰＬＬ１４の詳細な構成例を示す図である。図３に示すように、ＰＬＬ１４は、分周器１４１、位相検出器１４２、ＬＰＦ１４３、ＶＣＯ１４４、および、分周器１４５を有している。
FIG. 3 is a diagram showing a detailed configuration example of the
ここで、分周器１４１は、入力された信号の周波数を１／Ｒ２に分周して出力する。位相検出器１４２は、分周器１４１から出力される信号と、分周器１４５から出力される信号の位相を比較して、これらの差分の信号を出力する。
Here, the
ＬＰＦ１４３は、カットオフ周波数ｆｃ２を有するフィルタであり、カットオフ周波数ｆｃ２よりも周波数が低い信号成分を通過し、周波数が高い信号成分を減衰して出力する。
The
ＶＣＯ１４４は、ＬＰＦ１４３から供給される信号の電圧に応じた周波数で発振して、発振信号を出力する。分周器１４５は、ＶＣＯ１４４から出力される信号の周波数を１／Ｎ２に分周して出力する。
The
（Ｂ）本発明の第１実施形態の動作の説明
つぎに、第１実施形態の動作について説明する。周波数変換部１１は、図示しない前段の装置（例えば、アンテナ）から供給される信号を、ＰＬＬ１４から供給される所定の周波数（例えば、数ＧＨｚ〜数十ＧＨｚ）のローカル信号によって、これらの周波数の差分の周波数に周波数変換（ダウンコンバート）して出力する。
(B) Description of Operation of First Embodiment of the Invention Next, operation of the first embodiment will be described. The
ＢＰＦ１２は、周波数変換部１１から出力される信号に含まれている所定の周波数（例えば、数百ＭＨｚ）のパイロット信号を通過し、それ以外の成分は減衰してＰＬＬ１３に供給する。
The
ＰＬＬ１３の分周器１３１は、ＢＰＦ１２から供給される信号を１／Ｒ１に分周して出力する。位相検出部１３２は、分周器１３１から供給される信号と、分周器１３５から供給される信号の位相を比較し、これらの位相の差分に対応した信号を出力する。ＬＰＦ１３３は、位相検出器１３２から出力される信号の低周波成分は通過し、高周波成分は減衰して出力する。ＶＣＯ１３４は、ＬＰＦ１３３から供給される信号に応じた周波数の信号を出力する。分周器１３５は、ＶＣＯ１３４から出力される信号の周波数を１／Ｎ１に分周して出力する。この結果、ＶＣＯ１３４からは、分周器１３１から出力される信号の周波数のＮ１倍の周波数の信号が出力される。すなわち、位相検出器１３２は、分周器１３１から出力される信号と、分周器１３５から出力される信号の位相が等しくなるように、ＬＰＦ１３３を介してＶＣＯ１３４に制御信号を供給することから、ＶＣＯ１３４は分周器１３１から出力される信号の周波数のＮ１倍の周波数の信号を出力する。このようにして出力された信号は、ＰＬＬ１４に供給される。
The
ＰＬＬ１４の分周器１４１は、ＰＬＬ１３から供給される信号を１／Ｒ２に分周して出力する。位相検出部１４２は、分周器１４１から供給される信号と、分周器１４５から供給される信号の位相を比較し、これらの位相の差分に対応した信号を出力する。ＬＰＦ１４３は、位相検出器１４２から出力される信号の低周波成分は通過し、高周波成分は減衰して出力する。ＶＣＯ１４４は、ＬＰＦ１４３から供給される信号に応じた周波数の信号を出力する。分周器１４５は、ＶＣＯ１４４から出力される信号の周波数を１／Ｎ２に分周して出力する。この結果、ＶＣＯ１４４からは、分周器１４１から出力される信号の周波数のＮ２倍の周波数の信号が出力される。すなわち、位相検出器１４２は、分周器１４１から出力される信号と、分周器１４５から出力される信号の位相が等しくなるように、ＬＰＦ１４３を介してＶＣＯ１４４に制御信号を供給することから、ＶＣＯ１４４は分周器１４１から出力される信号の周波数のＮ２倍の周波数の信号を出力する。このようにして出力された信号は、周波数変換部１１に供給される。
The
周波数変換部１１は、前段の装置から供給される所定の周波数（例えば、数ＧＨｚ〜数十ＧＨｚ）の信号を、ＰＬＬ１４から供給されるローカル信号によって周波数変換（ダウンコンバート）して出力する。なお、このようにして出力された信号は、ＢＰＦ１２に供給され、前述した処理によってローカル信号が生成され、周波数変換部１１に供給される。
The
ところで、前述した、特許文献２に開示された技術では、２つの逓倍部２１７，２１３によってパイロット信号を逓倍してローカル信号を生成する。この場合、周波数変換部２１６から出力されるパイロット信号が位相ノイズを有するとき、このような位相ノイズは逓倍部２１７，２１３において増大されて出力される。例えば、これらの逓倍部２１７，２１３の双方によって周波数がＮ倍されるとすると、位相ノイズが２０・ｌｏｇ（Ｎ）［ｄＢ］だけ増加することになる。
By the way, in the technique disclosed in
図４は、位相ノイズを示す図である。図４（Ａ）は原信号を示す図である。この図において、横軸は周波数を示し、縦軸は電力を示す。また、中央付近の突出した１本の線分はパイロット信号を示し、短い複数の線分は位相ノイズを示す。 FIG. 4 is a diagram illustrating phase noise. FIG. 4A shows the original signal. In this figure, the horizontal axis represents frequency and the vertical axis represents power. One protruding line segment near the center indicates a pilot signal, and a plurality of short line segments indicate phase noise.
図４（Ｂ）は、特許文献２において使用される逓倍器から出力される信号を示す図である。このように、逓倍器によって周波数がＮ倍された信号は、信号の周波数がＮ倍されるとともに、位相ノイズが全帯域に亘って２０・ｌｏｇ（Ｎ）ｄＢだけ増大されて出力される。
FIG. 4B is a diagram illustrating a signal output from the multiplier used in
図４（Ｃ）は、第１実施形態において使用されるＰＬＬ１３およびＰＬＬ１４から出力される信号を示す図である。このように、ＰＬＬ１３，１４から出力される信号は、ＰＬＬ１３，１４のループ帯域内においては逓倍器と同様にＮ倍されて出力されるが、ループ帯域外ではループ特性に応じて減少する。より詳細には、ＰＬＬ１３，１４のループ帯域内では、原信号に含まれる位相ノイズがＮ倍された値（詳細には２０・ｌｏｇ（Ｎ））が支配的となり、また、ループ帯域外では、ＶＣＯ１３４，１４４が発生する位相ノイズが支配的となる。
FIG. 4C is a diagram illustrating signals output from the
すなわち、特許文献２に開示された技術では、逓倍部は入力された信号に含まれる位相ノイズが周波数に拘わらず２０・ｌｏｇ（Ｎ）付加されるが、第１実施形態のＰＬＬ１３，１４では、２０・ｌｏｇ（Ｎ）付加されるのはループ帯域内の周波数であり、それ以外についてはＶＣＯ１３４，１４４が発生する位相ノイズが支配的となる。そこで、第１実施形態では、ＰＬＬ１３，１４のループゲインのカットオフ周波数ｆｓをそれぞれ適切に設定することで、入力信号に含まれる位相ノイズを低減するとともに、ＶＣＯ１３４，１４４が発生する位相ノイズを小さく設定することで（低ノイズのＶＣＯを使用することで）、装置全体としての位相ノイズを小さくすることができる。
That is, in the technique disclosed in
つぎに、ＰＬＬにおけるループゲインのカットオフ周波数ｆｓと位相ノイズの関係を図５に示すＰＬＬの位相ノイズモデルを用いて詳細に説明する。以下に示す式（１）は、分周器１３１のＲ１＝１である場合における図５（Ａ）に示す位相ノイズモデルにおいて、ＰＬＬ１３の入力信号Ｖｉｎに含まれる位相ノイズＮｉｎと、出力信号Ｖｏｕｔに含まれる位相ノイズＮｏｕｔの伝達関数である。ここで、ＫＶ1／ｓはＶＣＯ１３４の変換ゲインであり、ＫＰ1は位相検出器１３２のゲインであり、Ｆ1（ｓ）はＬＰＦ１３３の伝達関数である。
Next, the relationship between the cut-off frequency fs of the loop gain in the PLL and the phase noise will be described in detail using the phase noise model of the PLL shown in FIG. Equation (1) shown below is the phase noise N in included in the input signal Vin of the
また、以下に示す式（２）は、分周器１３１のＲ１＝１である場合における図５（Ｂ）に示す位相ノイズモデルにおいて、ＶＣＯ１３４から出力される信号に含まれる位相ノイズＮｖｃｏと、出力信号Ｖｏｕｔに含まれる位相ノイズＮｏｕｔの伝達関数である。
式（１）において、ｓは高い周波数において大きな値であり、Ｆ1（ｓ）はＬＰＦの伝達関数であることからカットオフ周波数よりも高い周波数において小さな値となる。このため、ｓ／Ｆ1（ｓ）はＬＰＦのカットオフ周波数より高い周波数において大きな値となり、これが式（１）の分母において支配的に振舞い、Ｎｏｕｔ／Ｎｉｎは小さい値となる。これは、高い周波数において入力信号に含まれる位相ノイズの影響を良好に低減できることを意味する。式（２）において、ｓは低い周波数において小さな値であり、Ｆ1（ｓ）はＬＰＦの伝達関数であることからカットオフ周波数よりも低い周波数において１に近い値となる。このため、Ｆ1（ｓ）／ｓにＫＰ１とＫＶ１を乗じた値がＬＰＦのカットオフ周波数より低い周波数において大きな値となり、式（３）の分母において支配的に振舞い、Ｎｏｕｔ／Ｎｖｃｏは小さい値となる。これは、低い周波数においてＶＣＯ１３４に含まれる位相ノイズの影響を良好に低減できることを意味する。
In Expression (1), s is a large value at a high frequency, and F 1 (s) is a transfer function of the LPF, and therefore has a small value at a frequency higher than the cutoff frequency. For this reason, s / F 1 (s) has a large value at a frequency higher than the cutoff frequency of the LPF, and this dominates in the denominator of the equation (1), and N out / N in has a small value. This means that the influence of the phase noise included in the input signal can be satisfactorily reduced at a high frequency. In Equation (2), s is a small value at a low frequency, and F 1 (s) is a transfer function of LPF, and thus is close to 1 at a frequency lower than the cutoff frequency. Therefore, the value obtained by multiplying F 1 (s) / s by K P1 and K V1 becomes a large value at a frequency lower than the cutoff frequency of the LPF, and behaves dominantly in the denominator of the equation (3), and N out / N vco is a small value. This means that the influence of the phase noise included in the
従って、これらの伝達関数のカットオフ周波数をｆｓとすると、ｆｓ未満では入力信号に含まれる位相ノイズの影響が支配的であり、ｆｓ以上ではＶＣＯ１３４に含まれる位相ノイズの影響が支配的となる。また、以上の例では、ＰＬＬ１３を例に挙げて説明したが、ＰＬＬ１４も同様である。ＰＬＬ１４の場合の式（１），（２）は、ＫＶ1，ＫＰ1，Ｆ1（ｓ）を、ＫＶ２，ＫＰ２，Ｆ２（ｓ）にそれぞれ置換したものとなる。
Therefore, if the cutoff frequency of these transfer functions is fs, the influence of the phase noise included in the input signal is dominant below fs, and the influence of the phase noise included in the
図６は、ＰＬＬのスペクトラムを示す図である。この図において、実線で示す曲線Ｃ１はＰＬＬの入力信号の位相ノイズ（Ｃ／Ｎ）を示し、破線で示す曲線Ｃ２はＰＬＬのフィードバックループをＶＣＯより切り離し、ＶＣＯに対し理想的な直流電圧を入力した場合のＶＣＯの位相ノイズを示し、一点鎖線で示す曲線Ｃ３はカットオフ周波数が低いＬＰＦを有するＰＬＬの位相ノイズを示し、二点鎖線で示す曲線Ｃ４はカットオフ周波数が高いＬＰＦを有するＰＬＬの位相ノイズを示す。ＰＬＬでは周波数変換が伴うため、入力信号であるＣ１と出力信号であるＣ２〜Ｃ４は周波数が異なるが、位相雑音特性の比較のため、中心周波数を横軸に揃えて示している。なお、図６においてｆｓは、ＬＰＦも含めたループ全体のゲインが１になる周波数を示し、Δｆは中心周波数からの周波数偏移を示す。この図６に示すように、ＰＬＬの出力信号に含まれる位相ノイズは、曲線Ｃ３，Ｃ４に示すようにΔｆ＞ｆｓの場合にはＶＣＯの位相ノイズである曲線Ｃ２に漸近していき、Δｆ＜ｆｓではフラットの区間を経て、入力信号の位相ノイズの曲線Ｃ１に漸近していく。また、曲線Ｃ３と曲線Ｃ４の比較から、ＬＰＦのカットオフ周波数ｆｃに応じて位相ノイズの特性が変化する。より詳細には、ＬＰＦのカットオフ周波数ｆｃを低く設定することは、Δｆの大きな領域では位相ノイズが減少するので好ましいが、Δｆの小さな領域では好ましくない。このため、ＬＰＦの特性は、以上のような特性を踏まえて設定する必要がある。 FIG. 6 is a diagram showing a spectrum of the PLL. In this figure, a curve C1 indicated by a solid line indicates the phase noise (C / N) of the input signal of the PLL, and a curve C2 indicated by a broken line disconnects the PLL feedback loop from the VCO and inputs an ideal DC voltage to the VCO. In this case, the phase noise of the VCO is shown, a curve C3 indicated by a one-dot chain line indicates phase noise of a PLL having an LPF with a low cutoff frequency, and a curve C4 indicated by a two-dot chain line is a curve C4 of a PLL having an LPF with a high cutoff frequency. Indicates phase noise. Since the PLL involves frequency conversion, the input signal C1 and the output signals C2 to C4 have different frequencies, but the center frequency is shown on the horizontal axis for comparison of phase noise characteristics. In FIG. 6, fs represents a frequency at which the gain of the entire loop including the LPF becomes 1, and Δf represents a frequency shift from the center frequency. As shown in FIG. 6, the phase noise included in the output signal of the PLL gradually approaches the curve C2 that is the phase noise of the VCO when Δf> fs as shown by the curves C3 and C4, and Δf < In fs, it gradually approaches a curve C1 of the phase noise of the input signal through a flat section. Further, from the comparison between the curve C3 and the curve C4, the phase noise characteristic changes according to the cutoff frequency fc of the LPF. More specifically, setting the LPF cut-off frequency fc low is preferable because phase noise is reduced in a region where Δf is large, but is not preferable in a region where Δf is small. For this reason, it is necessary to set the characteristics of the LPF based on the above characteristics.
前述のように、パイロット信号の逓倍にＰＬＬを用いることで、位相雑音の低減が可能であるが、式（２）の右辺では、Ｆ１（ｓ）／ｓに対し除算の関係となる様にＮ１がある。これは、逓倍率が高い場合にはＮ１が大きくなりＦ１（ｓ）／ｓによるＶＣＯ１３４に含まれるノイズを低減させる効果が小さくなる事を意味している。そこで、第１実施形態では、ＰＬＬ１３およびＰＬＬ１４を縦続接続し、これら２つのＰＬＬ１３，１４によって２段階でパイロット信号の周波数を逓倍するようにしている。これにより、各ＰＬＬにおける逓倍率を下げ、ＶＣＯの位相雑音を低減する効果を維持しつつ、受信装置全体での逓倍率を高くしている。このような構成によれば、設計を簡略化することができるとともに、ＰＬＬ１３およびＰＬＬ１４のそれぞれを最適に設計することで位相ノイズを低減することができる。すなわち、第１実施形態では、ＰＬＬ１３，１４を２段構成とすることで、１段構成とした場合に比較して、個々のＰＬＬのループゲインを低く設定することができ、これによって位相余裕を持たせることにより、設計を簡易化することができる。また、２段構成とすることによって、個々のＰＬＬのカットオフ周波数の設定の自由度を上げることにより、位相ノイズをより効果的に減少させることができる。また、２段目のＰＬＬ１４は、１段目のＰＬＬ１３が出力する位相ノイズをＮ２／Ｒ２倍して出力することから、１段目については低ノイズの部品を使用することで、装置全体としての位相ノイズを効率的に低減することができる。また、図７に示すように、１段目のＰＬＬ１３の出力におけるΔｆの大きな領域における位相雑音（破線の丸で示す雑音）は２段目のＰＬＬ１４のフィードバックループ特性によって除去可能であることから、１段目のＬＰＦ１３３のカットオフ周波数ｆｃ１３を高くし、２段目のＬＰＦ１４３のカットオフ周波数ｆｃ１４をそれよりも低くなるよう、ＬＰＦ１３３やＬＰＦ１４３を調整することで、Δｆの小さい領域のＶＣＯ１３の位相雑音の影響を低減しつつΔｆが大きい領域での位相雑音を低減することが可能となる。
As described above, it is possible to reduce the phase noise by using the PLL for multiplying the pilot signal. However, on the right side of the equation (2), the relation of division with respect to F 1 (s) / s is obtained. There is N1. This means that when the multiplication factor is high, N1 increases and the effect of reducing noise contained in the
以上に説明したように、本発明の第１実施形態によれば、２つのＰＬＬ１３およびＰＬＬ１４を縦続接続し、これら２つのＰＬＬ１３，１４によってパイロット信号の周波数を逓倍するようにしたので、特許文献２に示す逓倍器を用いる場合に比較して、位相ノイズを低減することができる。また、２つのＰＬＬ１３，１４を縦続接続することで、個々のＰＬＬのループゲインを下げて設計を容易化することができる。また、ＰＬＬ１３，１４のカットオフ周波数を個別に調整することで、出力される位相ノイズを一層低減することができる。
As described above, according to the first embodiment of the present invention, two
（Ｃ）本発明の第２実施形態の説明
つぎに、本発明の第２実施形態について説明する。図８は、第２実施形態の構成例を示す図である。なお、図８において、図１と対応する部分には同一の符号を付してその説明を省略する。図８に示す受信装置１０Ａでは、図１と比較すると、分周器２０がＢＰＦ１２とＰＬＬ１３の間に追加されている。これ以外の構成は図１と同様である。ここで、分周器２０は、ＢＰＦ１２から出力されるパイロット信号を分周して出力する。
(C) Description of Second Embodiment of the Present Invention Next, a second embodiment of the present invention will be described. FIG. 8 is a diagram illustrating a configuration example of the second embodiment. In FIG. 8, portions corresponding to those in FIG. In the receiving
つぎに、第２実施形態の動作について説明する。第２実施形態では、ＢＰＦ１２から出力されるパイロット信号は、分周器２０によって分周され、ＰＬＬ１３に供給される。ＰＬＬ１３は、分周器２０から出力される信号の周波数を逓倍してＰＬＬ１４に供給する。ＰＬＬ１４は、ＰＬＬ１３から出力される信号の周波数を逓倍して周波数変換部１１にローカル信号として供給する。周波数変換部１１は、ＰＬＬ１４から供給されるローカル信号に基づいて、入力信号の周波数を変換（ダウンコンバート）して出力する。
Next, the operation of the second embodiment will be described. In the second embodiment, the pilot signal output from the
なお、第２実施形態では、第１実施形態と比較すると、分周器２０を有しているので、分周器２０の分周率と、ＰＬＬ１３，１４の逓倍率との組み合わせにより、様々な周波数への本発明の適用が可能になる。これにより、例えば、部品の共有化によって製造コストを低減したり、設計の負担を低減したりすることができる。
Since the second embodiment has a
以上に説明したように、本発明の第２実施形態によれば、第１実施形態において説明した効果に加えて、分周器２０の分周率と、ＰＬＬ１３，１４の逓倍率との組み合わせにより、様々な周波数への本発明の適用が可能になり、製造コストや設計の負担を軽減することができる。
As described above, according to the second embodiment of the present invention, in addition to the effects described in the first embodiment, a combination of the frequency division ratio of the
なお、図８の例では、分周器２０をＢＰＦ１２とＰＬＬ１３の間に配置するようにしたが、ＢＰＦ１２の出力から周波数変換部１１の入力までの経路上であれば、これ以外の場所に配置するようにしてもよい。
In the example of FIG. 8, the
（Ｄ）本発明の第３実施形態の説明
つぎに、本発明の第３実施形態について説明する。図９は本発明の第３実施形態の構成例を示す図である。なお、図９において、図１と対応する部分には同一の符号を付してその説明を省略する。図９に示す受信装置１０Ｂでは、図１と比較すると、ＰＬＬ１４がＰＬＬ２４に置換されている。これ以外の構成は図１の場合と同様である。
(D) Description of Third Embodiment of the Present Invention Next, a third embodiment of the present invention will be described. FIG. 9 is a diagram showing a configuration example of the third embodiment of the present invention. In FIG. 9, parts corresponding to those in FIG. In the receiving
ここで、ＰＬＬ２４は、逓倍器２４１、ＳＰＤ（Sampling Phase Detector）２４２、ＬＰＦ２４３、および、ＤＲＯ（Dielectric Resonance Oscillator）２４５を有している。ここで、逓倍器２４１は、ＰＬＬ１３から出力される信号の周波数をＮ２倍して出力する。ＳＰＤ２４２は、逓倍器２４１から出力される信号と、ＤＲＯ２４５から出力される信号の位相を比較し、これらの信号の差分を計算して出力する。ＬＰＦ２４３は、ＳＰＤ２４２から出力される信号のうち、カットオフ周波数ｆｃよりも低い周波数の信号成分は通過させ、高い周波数の信号成分は減衰させて出力する。ＤＲＯ２４５は、誘電体共振発振器であり、高い周波数において低ノイズの発振を行うことができる発振器である。
Here, the
つぎに、第３実施形態の動作について説明する。なお、第３実施形態は、第１実施形態と比較すると、ＰＬＬ２４が異なっているので、ＰＬＬ２４を中心に説明する。
Next, the operation of the third embodiment will be described. Note that the third embodiment is different from the first embodiment in that the
ＰＬＬ２４は、ＰＬＬ１４に比較すると、分周器１３５が除外され、逓倍器２４１が追加されている。ＰＬＬ２４では、入力された信号の周波数は逓倍器２４１によってＮ２倍に逓倍され、ＳＰＤ２４２、ＬＰＦ２４３、および、ＤＲＯ２４５のループでは逓倍されない。これは、ＤＲＯ２４５が発生する信号が、例えば、ＧＨｚ帯域の高い周波数である場合、このような高い周波数に対応可能な分周器が入手困難であることによる。このため、第３実施形態では、分周器を除外して、その代わりに逓倍器２４１を用いることで、入力された信号を逓倍する構成としている。なお、逓倍器２４１では、図４（Ｂ）に示すように位相ノイズが全帯域に亘って増幅されるが、第３実施形態の場合、逓倍器２４１の後段にＬＰＦ２４３を含むループが存在するため、前述した式（１）に示す特性によって、逓倍器２４１から出力される位相ノイズが低減されることになる。
The
以上に説明したように、本発明の第３実施形態によれば、逓倍器２４１を用いて入力信号の周波数を逓倍するようにしたので、ＤＲＯ２４５が発生する高い周波数の信号に対応可能な分周器をＰＬＬ２４から除外することが可能になる。これにより、設計を簡易化するとともに、製造コストを低減することができる。また、逓倍器２４１の後段の回路によって、位相ノイズを低減することができる。
As described above, according to the third embodiment of the present invention, since the frequency of the input signal is multiplied using the
（Ｅ）本発明の第４実施形態の説明
つぎに、本発明の第４実施形態について説明する。図１０は本発明の第４実施形態の構成例を示す図である。なお、図１０において、図９と対応する部分には同一の符号を付してその説明を省略する。図１０に示す受信装置１０Ｃでは、図９と比較すると、ＰＬＬ２４の後段に逓倍器２５が追加されている。これ以外の構成は図９の場合と同様である。
(E) Explanation of 4th Embodiment of this invention Next, 4th Embodiment of this invention is described. FIG. 10 is a diagram showing a configuration example of the fourth embodiment of the present invention. In FIG. 10, parts corresponding to those in FIG. In the receiving
第４実施形態では、逓倍器２５をＰＬＬ２４と周波数変換部１１の間に配置するようにしたので、逓倍器２５の逓倍率と、ＰＬＬ１３，２４の逓倍率との組み合わせにより、様々な周波数への本発明の適用が可能になり、製造コストや設計の負担を軽減することができる。また、前述したように、逓倍器２４１の後段の回路によって、位相ノイズを低減することができる。
In the fourth embodiment, since the
（Ｆ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の各実施形態では、ＰＬＬ１３，１４またはＰＬＬ１３，２４の２段構成としたが、３段以上の構成としてもよい。
(F) Description of Modified Embodiment The above embodiment is an example, and it is needless to say that the present invention is not limited to the case described above. For example, in each of the above-described embodiments, the two-stage configuration of the
また、ＰＬＬ１３，１４には、分周器１３１，１４１を設けるようにしたが、回路の条件によっては、これらの分周器１３１，１４１を有しない構成としてもよい。
Further, the
また、図８に示す第２実施形態では、分周器２０は、ＢＰＦ１２とＰＬＬ１３の間に配置するようにしたが、ＢＰＦ１２の出力から周波数変換部１１の入力までの経路上であれば、これ以外の場所に配置するようにしてもよい。
In the second embodiment shown in FIG. 8, the
また、図１０に示す第４実施形態では、逓倍器２５は、ＰＬＬ２４と周波数変換部１１の間に配置するようにしたが、ＢＰＦ１２の出力から周波数変換部１１の入力までの経路上であれば、これ以外の場所に配置するようにしてもよい。
In the fourth embodiment shown in FIG. 10, the
１０，１０Ａ，１０Ｂ，１０Ｃ 受信装置
１１ 周波数変換部（変換手段）
１２ ＢＰＦ（抽出手段）
１３，１４，２４ ＰＬＬ（逓倍手段の一部）
２０ 分周器（分周手段）
２５ 逓倍器（逓倍手段）
１３１，１４１ 分周器
１３２，１４２ 位相検出器
１３３，１４３ ＬＰＦ
１３４，１４４ ＶＣＯ
１３５，１４５ 分周器
２４１ 逓倍器
２４２ ＳＰＤ
２４３ ＬＰＦ
２４５ ＤＲＯ
10, 10A, 10B,
12 BPF (extraction means)
13, 14, 24 PLL (part of multiplication means)
20 frequency divider (frequency divider)
25 Multiplier (multiplication means)
131,141 Frequency Divider 132,142 Phase Detector 133,143 LPF
134,144 VCO
135,145
243 LPF
245 DRO
Claims (5)
前記パイロット信号から生成されるローカル信号に基づいて前記受信信号を周波数変換する変換手段と、
前記変換手段から出力される信号から前記パイロット信号を抽出する抽出手段と、
前記抽出手段によって抽出された前記パイロット信号を逓倍して前記ローカル信号を生成し、前記変換手段に供給する逓倍手段と、を有し、
前記逓倍手段は、２つのＰＬＬ（Phase Locked Loop）が縦続接続されて構成されるとともに、１段目よりも２段目のＰＬＬのカットオフ周波数が低くなるように設定されていることを特徴とする受信装置。 In a receiving apparatus that extracts a pilot signal contained in a received signal and converts the frequency of the received signal using the pilot signal,
Conversion means for frequency-converting the received signal based on a local signal generated from the pilot signal;
Extracting means for extracting the pilot signal from the signal output from the converting means;
A multiplier for multiplying the pilot signal extracted by the extractor to generate the local signal and supplying the local signal to the converter;
Said multiplying means, characterized in that two of a PLL (Phase Locked Loop) is are cascaded Rutotomoni, the second-stage PLL cut-off frequency than the first stage is set to be lower A receiving device.
5. The reception according to claim 1, further comprising another multiplying unit arranged on a path from the extracting unit to the converting unit and multiplying and outputting the pilot signal. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014255976A JP5840283B1 (en) | 2014-12-18 | 2014-12-18 | Receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014255976A JP5840283B1 (en) | 2014-12-18 | 2014-12-18 | Receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5840283B1 true JP5840283B1 (en) | 2016-01-06 |
| JP2016116191A JP2016116191A (en) | 2016-06-23 |
Family
ID=55069306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014255976A Expired - Fee Related JP5840283B1 (en) | 2014-12-18 | 2014-12-18 | Receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5840283B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108362941A (en) * | 2018-03-29 | 2018-08-03 | 珠海迈科智能科技股份有限公司 | A kind of device and method of test Tuner module crystal oscillator frequency deviations |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330956A (en) * | 1995-06-01 | 1996-12-13 | Toyo Commun Equip Co Ltd | Pll circuit |
| JP2000092142A (en) * | 1998-09-11 | 2000-03-31 | Hitachi Denshi Ltd | Data transmission system |
| JP2002271192A (en) * | 2001-12-25 | 2002-09-20 | Fujitsu Ltd | Semiconductor integrated circuit |
| JP2002314410A (en) * | 2001-04-16 | 2002-10-25 | Sanyo Electric Co Ltd | Voltage controlled oscillator and phase locked oscillator employing it |
| JP2009111652A (en) * | 2007-10-30 | 2009-05-21 | Kyocera Corp | Local oscillator, and radio communication device |
| JP2010509818A (en) * | 2006-11-09 | 2010-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for controlling phase-locked loop, gain control device, and phase-locked loop system |
-
2014
- 2014-12-18 JP JP2014255976A patent/JP5840283B1/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330956A (en) * | 1995-06-01 | 1996-12-13 | Toyo Commun Equip Co Ltd | Pll circuit |
| JP2000092142A (en) * | 1998-09-11 | 2000-03-31 | Hitachi Denshi Ltd | Data transmission system |
| JP2002314410A (en) * | 2001-04-16 | 2002-10-25 | Sanyo Electric Co Ltd | Voltage controlled oscillator and phase locked oscillator employing it |
| JP2002271192A (en) * | 2001-12-25 | 2002-09-20 | Fujitsu Ltd | Semiconductor integrated circuit |
| JP2010509818A (en) * | 2006-11-09 | 2010-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for controlling phase-locked loop, gain control device, and phase-locked loop system |
| JP2009111652A (en) * | 2007-10-30 | 2009-05-21 | Kyocera Corp | Local oscillator, and radio communication device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108362941A (en) * | 2018-03-29 | 2018-08-03 | 珠海迈科智能科技股份有限公司 | A kind of device and method of test Tuner module crystal oscillator frequency deviations |
| CN108362941B (en) * | 2018-03-29 | 2023-07-18 | 珠海迈科智能科技股份有限公司 | Equipment and method for testing frequency deviation of Tuner module crystal oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016116191A (en) | 2016-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016203460A2 (en) | Ultra low phase noise frequency synthesizer | |
| EP2797234A1 (en) | Local oscillator signal generator with automatic quadrature phase imbalance compensation | |
| JP5844795B2 (en) | Oscillation frequency adjusting device, oscillation frequency adjusting method, and wireless communication device | |
| CN105830348A (en) | Local oscillator signal generation using delay locked loops | |
| JP2010154270A (en) | Pll circuit, and radio | |
| US20110175682A1 (en) | Phase-locked loop frequency synthesizer and loop locking method thereof | |
| JP5840283B1 (en) | Receiver | |
| KR102535645B1 (en) | Low noise local oscillator for millimeter wave communication system | |
| US8874064B2 (en) | Ultrahigh frequency I/Q sender/receiver using multi-stage harmonic mixer | |
| JP2011244279A (en) | Pll frequency synthesizer | |
| JP5148290B2 (en) | Receiver for simultaneous reception of different standards | |
| EP3683967A1 (en) | Signal source | |
| US10715194B2 (en) | Digital offset frequency generator based radio frequency transmitter | |
| JP6584330B2 (en) | Frequency synthesizer | |
| JP4464346B2 (en) | PLL frequency synthesizer | |
| JP6428498B2 (en) | Signal generator | |
| JP2010233078A (en) | Pll circuit | |
| JPWO2014106899A1 (en) | High frequency oscillation source | |
| US9130646B2 (en) | Signal generating device and radio device | |
| JP4522317B2 (en) | Communication device | |
| JP6753132B2 (en) | Signal source | |
| CN118353453A (en) | Broadband low-phase-noise frequency synthesis circuit and method | |
| KR101198319B1 (en) | Phase Locked Dielectric Resonator Oscillator | |
| JP2015035676A (en) | Phase-locked loop | |
| CN105978558B (en) | Digital phase-locked loop, frequency adjusting method and integrated receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151021 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151110 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5840283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |