JP5840283B1 - Receiver - Google Patents
Receiver Download PDFInfo
- Publication number
- JP5840283B1 JP5840283B1 JP2014255976A JP2014255976A JP5840283B1 JP 5840283 B1 JP5840283 B1 JP 5840283B1 JP 2014255976 A JP2014255976 A JP 2014255976A JP 2014255976 A JP2014255976 A JP 2014255976A JP 5840283 B1 JP5840283 B1 JP 5840283B1
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- pll
- pilot signal
- phase noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供すること。【解決手段】受信信号に含まれるパイロット信号を抽出し、このパイロット信号を用いて受信信号を周波数変換する受信装置10において、パイロット信号から生成されるローカル信号に基づいて受信信号を周波数変換する変換手段(周波数変換部11)と、変換手段から出力される信号からパイロット信号を抽出する抽出手段(BPF12)と、抽出手段によって抽出されたパイロット信号を逓倍してローカル信号を生成し、変換手段に供給する逓倍手段と、を有し、逓倍手段は、複数のPLL13,14が縦続接続されて構成されている。【選択図】図1Provided is a receiving device that can be easily designed and has low phase noise. In a receiving apparatus that extracts a pilot signal included in a received signal and converts the frequency of the received signal using the pilot signal, conversion for converting the frequency of the received signal based on a local signal generated from the pilot signal is performed. Means (frequency conversion unit 11), extraction means (BPF 12) for extracting a pilot signal from a signal output from the conversion means, a pilot signal extracted by the extraction means is multiplied to generate a local signal, and the conversion means A multiplying unit for supplying the multiplying unit, and the multiplying unit is configured by connecting a plurality of PLLs 13 and 14 in cascade. [Selection] Figure 1
Description
本発明は、受信装置に関するものである。 The present invention relates to a receiving apparatus.
送信装置では、対象となる信号に対してパイロット信号を重畳するとともに、このパイロット信号を用いて所定の周波数に変換して送信し、受信装置では、受信した信号からパイロット信号を抽出し、このパイロット信号から生成したローカル信号に基づいて対象となる信号を元の周波数に変換する技術としては、例えば、特許文献1,2に示す技術が存在する。
The transmitting device superimposes a pilot signal on the signal of interest, converts the pilot signal to a predetermined frequency and transmits it, and the receiving device extracts the pilot signal from the received signal. As a technique for converting a signal of interest into an original frequency based on a local signal generated from the signal, there are techniques shown in
特許文献1に開示された技術では、送信装置において対象となる信号Siに対してパイロット信号Prが重畳された信号がパイロット信号を用いて高周波信号Sh&Prに周波数変換された後、送信される。特許文献1に示す受信装置より、パイロット信号を抽出し、このパイロット信号から生成したローカル信号によって周波数変換を行う中間周波数部を抜き出した構成を図11に示す。この図11に示す中間周波数部100では、周波数変換部110は、受信した高周波信号Sh&PrをVCO(Voltage Controlled Oscillator)114から供給される信号に基づいて周波数変換して中間周波数信号Si&Prを生成し、出力する。このとき、BPF(Band Pass Filter)112は、周波数変換部110から出力される中間周波数信号Si&Prからパイロット信号Prを抽出してPLL(Phase Locked Loop)113に供給する。PLL113はBPF112から供給されるパイロット信号を逓倍してVCO114に出力する。VCO114はPLL113から供給される信号に基づいて発振して得られたローカル信号を周波数変換部110に供給する。分周器115は、VCO114から出力されるローカル信号を分周してPLL113に供給する。
In the technique disclosed in
また、特許文献2に開示された技術では、OFDM信号を構成するスペクトルの上側に、OFDM信号のスペクトルと少し離れた周波数となるようにパイロット信号を重畳して送信装置から送信する。すなわち、図12に示す特許文献2の受信装置211では、送信装置から送信された信号を受信空中線214によって受信し、入力フィルタ部215によって所定の周波数を抽出し、周波数変換部216に供給する。周波数変換部216は、逓倍部213から供給されるローカル信号に基づいて入力フィルタ部215から供給される信号を周波数変換して出力する。ここで、逓倍部217は周波数変換部216から供給されるパイロット信号を逓倍して出力する。比較部218は、逓倍部217から供給される信号と、ローカル発振部212から出力される信号の位相差がなくなるようにローカル発振部212を制御する。逓倍部213は、ローカル発振部12から出力される信号を逓倍して周波数変換部216に供給する。
Further, in the technique disclosed in
ところで、特許文献1に開示された技術では、図11に示すように、受信装置が有する中間周波数部100には、周波数変換部110、BPF112、PLL113、および、VCO114を有する親ループと、PLL113、VCO114、および、分周器115を有する子ループとが存在する。このため、このような中間周波数部100を有する受信装置を設計するために、これら2つのループを最適設計する必要があることから、設計が煩雑となるという問題点がある。
By the way, in the technique disclosed in
また、特許文献2に開示された技術では、受信装置211は、逓倍部213および逓倍部217の2つを有し、これらは閉ループを構成することから、周波数変換部216から出力されるパイロット信号が位相ノイズを有する場合には、この位相ノイズはこれらの逓倍部217,213によって増大されるとともに、閉ループ内を循環する毎に逓倍部によってさらに増大されることから、位相ノイズの影響が無視できないという問題点がある。
In the technique disclosed in
本発明は、以上のような状況に鑑みてなされたものであり、設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供することを目的としている。 The present invention has been made in view of the above situation, and an object of the present invention is to provide a receiving apparatus that can be easily designed and has low phase noise.
上記課題を解決するために、本発明は、受信信号に含まれるパイロット信号を抽出し、このパイロット信号を用いて前記受信信号を周波数変換する受信装置において、前記パイロット信号から生成されるローカル信号に基づいて前記受信信号を周波数変換する変換手段と、前記変換手段から出力される信号から前記パイロット信号を抽出する抽出手段と、前記抽出手段によって抽出された前記パイロット信号を逓倍して前記ローカル信号を生成し、前記変換手段に供給する逓倍手段と、を有し、前記逓倍手段は、2つのPLL(Phase Locked Loop)が縦続接続されて構成されるとともに、1段目よりも2段目のPLLのカットオフ周波数が低くなるように設定されていることを特徴とする。
このような構成によれば、設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供することができる。
In order to solve the above-described problems, the present invention extracts a pilot signal included in a received signal and converts the frequency of the received signal using the pilot signal into a local signal generated from the pilot signal. Conversion means for converting the frequency of the received signal based on the extraction means, extraction means for extracting the pilot signal from the signal output from the conversion means, and multiplying the pilot signal extracted by the extraction means to convert the local signal generated, anda multiplying means for supplying to said converting means, said multiplying means comprises two a PLL (Phase Locked Loop) are cascaded Rutotomoni, the second stage than the first stage The cutoff frequency of the PLL is set to be low .
According to such a configuration, it is possible to provide a receiving apparatus that can be easily designed and has little phase noise.
また、本発明は、前記抽出手段から前記変換手段までの経路上に配置され、前記パイロット信号を分周して出力する分周手段をさらに有することを特徴とする。
このような構成によれば、分周手段の分周率とPLLの逓倍率とを調整することにより、所望の周波数のローカル信号を生成することができる。
Further, the present invention is characterized by further comprising frequency dividing means arranged on a path from the extracting means to the converting means and dividing the pilot signal and outputting it.
According to such a configuration, a local signal having a desired frequency can be generated by adjusting the frequency division ratio of the frequency dividing means and the PLL multiplication rate.
また、本発明は、前記2つのPLLの内、最終段のPLLは、電圧制御発振器として誘電体共振発振器を有することを特徴とする。
このような構成によれば、例えば、GHz帯域のような高周波のローカル信号を生成することができる。
The present invention is characterized in that, among the two PLLs, the last-stage PLL has a dielectric resonance oscillator as a voltage-controlled oscillator.
According to such a configuration, for example, a high-frequency local signal such as a GHz band can be generated.
また、本発明は、前記2つのPLLの内、最終段のPLLは、前記誘電体共振発振器によって生成される発振信号を分周せずに位相比較器に直接入力することを特徴とする。
このような構成によれば、高い周波数での動作が困難な分周器を除外することで、設計を簡略化することができる。
Further, the present invention is characterized in that, among the two PLLs, the last-stage PLL directly inputs the oscillation signal generated by the dielectric resonance oscillator to the phase comparator without dividing the oscillation signal.
According to such a configuration, the design can be simplified by excluding the frequency divider that is difficult to operate at a high frequency.
また、本発明は、前記抽出手段から前記変換手段までの経路上に配置され、前記パイロット信号を逓倍して出力する他の逓倍手段をさらに有することを特徴とする。
このような構成によれば、他の逓倍手段の逓倍率と、逓倍手段の逓倍率を調整することで所望の周波数のローカル信号を簡単に得ることができる。
The present invention is further characterized by further comprising another multiplying means arranged on the path from the extracting means to the converting means and for multiplying and outputting the pilot signal.
According to such a configuration, a local signal having a desired frequency can be easily obtained by adjusting the multiplication factor of the other multiplication unit and the multiplication factor of the multiplication unit.
本発明によれば、簡易な構成によって、設計を容易に行うとこができるとともに、位相ノイズが少ない受信装置を提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to design easily with a simple structure, and to provide a receiver with little phase noise.
次に、本発明の実施形態について説明する。 Next, an embodiment of the present invention will be described.
(A)本発明の第1実施形態の構成の説明
図1は、本発明の第1実施形態に係る受信装置の構成例を示す図である。この図1に示すように、本発明の第1実施形態に係る受信装置10は、周波数変換部11、BPF12、PLL13、および、PLL14を有している。
(A) Description of Configuration of First Embodiment of the Present Invention FIG. 1 is a diagram illustrating a configuration example of a receiving apparatus according to the first embodiment of the present invention. As illustrated in FIG. 1, the
ここで、周波数変換部11は、前段の装置(例えば、図示しないアンテナ)から供給される信号Vinを入力し、PLL14から供給されるローカル信号に基づいて、周波数を変換(ダウンコンバート)して出力する。
Here, the
BPF12は、周波数変換部11より出力される信号からパイロット信号を抽出し、それ以外を減衰してPLL13に供給する。
The
PLL13は、BPF12によって抽出されたパイロット信号を逓倍(N1/R1倍)してPLL14に供給する。PLL14は、PLL13から出力される信号をさらに逓倍(N2/R2倍)して周波数変換部11に対してローカル信号として供給する。
The
図2は、図1に示すPLL13の詳細な構成例を示す図である。図2に示すように、PLL13は、分周器131、位相検出器132、LPF133、VCO134、および、分周器134を有している。
FIG. 2 is a diagram showing a detailed configuration example of the
ここで、分周器131は、入力された信号の周波数を1/R1に分周して出力する。位相検出器132は、分周器131から出力される信号と、分周器135から出力される信号の位相を比較して、これらの差分の信号を出力する。
Here, the
LPF(Low Pass Filter)133は、カットオフ周波数fc1を有するフィルタであり、カットオフ周波数fc1よりも周波数が低い信号成分を通過し、周波数が高い信号成分を減衰して出力する。 An LPF (Low Pass Filter) 133 is a filter having a cut-off frequency fc1, passes a signal component having a frequency lower than the cut-off frequency fc1, and attenuates and outputs a signal component having a high frequency.
VCO134は、LPF133から供給される信号の電圧に応じた周波数で発振し、発振信号を出力する。分周器135は、VCO134から出力される信号の周波数を1/N1に分周して出力する。
The
図3は、図1に示すPLL14の詳細な構成例を示す図である。図3に示すように、PLL14は、分周器141、位相検出器142、LPF143、VCO144、および、分周器145を有している。
FIG. 3 is a diagram showing a detailed configuration example of the
ここで、分周器141は、入力された信号の周波数を1/R2に分周して出力する。位相検出器142は、分周器141から出力される信号と、分周器145から出力される信号の位相を比較して、これらの差分の信号を出力する。
Here, the
LPF143は、カットオフ周波数fc2を有するフィルタであり、カットオフ周波数fc2よりも周波数が低い信号成分を通過し、周波数が高い信号成分を減衰して出力する。
The
VCO144は、LPF143から供給される信号の電圧に応じた周波数で発振して、発振信号を出力する。分周器145は、VCO144から出力される信号の周波数を1/N2に分周して出力する。
The
(B)本発明の第1実施形態の動作の説明
つぎに、第1実施形態の動作について説明する。周波数変換部11は、図示しない前段の装置(例えば、アンテナ)から供給される信号を、PLL14から供給される所定の周波数(例えば、数GHz〜数十GHz)のローカル信号によって、これらの周波数の差分の周波数に周波数変換(ダウンコンバート)して出力する。
(B) Description of Operation of First Embodiment of the Invention Next, operation of the first embodiment will be described. The
BPF12は、周波数変換部11から出力される信号に含まれている所定の周波数(例えば、数百MHz)のパイロット信号を通過し、それ以外の成分は減衰してPLL13に供給する。
The
PLL13の分周器131は、BPF12から供給される信号を1/R1に分周して出力する。位相検出部132は、分周器131から供給される信号と、分周器135から供給される信号の位相を比較し、これらの位相の差分に対応した信号を出力する。LPF133は、位相検出器132から出力される信号の低周波成分は通過し、高周波成分は減衰して出力する。VCO134は、LPF133から供給される信号に応じた周波数の信号を出力する。分周器135は、VCO134から出力される信号の周波数を1/N1に分周して出力する。この結果、VCO134からは、分周器131から出力される信号の周波数のN1倍の周波数の信号が出力される。すなわち、位相検出器132は、分周器131から出力される信号と、分周器135から出力される信号の位相が等しくなるように、LPF133を介してVCO134に制御信号を供給することから、VCO134は分周器131から出力される信号の周波数のN1倍の周波数の信号を出力する。このようにして出力された信号は、PLL14に供給される。
The
PLL14の分周器141は、PLL13から供給される信号を1/R2に分周して出力する。位相検出部142は、分周器141から供給される信号と、分周器145から供給される信号の位相を比較し、これらの位相の差分に対応した信号を出力する。LPF143は、位相検出器142から出力される信号の低周波成分は通過し、高周波成分は減衰して出力する。VCO144は、LPF143から供給される信号に応じた周波数の信号を出力する。分周器145は、VCO144から出力される信号の周波数を1/N2に分周して出力する。この結果、VCO144からは、分周器141から出力される信号の周波数のN2倍の周波数の信号が出力される。すなわち、位相検出器142は、分周器141から出力される信号と、分周器145から出力される信号の位相が等しくなるように、LPF143を介してVCO144に制御信号を供給することから、VCO144は分周器141から出力される信号の周波数のN2倍の周波数の信号を出力する。このようにして出力された信号は、周波数変換部11に供給される。
The
周波数変換部11は、前段の装置から供給される所定の周波数(例えば、数GHz〜数十GHz)の信号を、PLL14から供給されるローカル信号によって周波数変換(ダウンコンバート)して出力する。なお、このようにして出力された信号は、BPF12に供給され、前述した処理によってローカル信号が生成され、周波数変換部11に供給される。
The
ところで、前述した、特許文献2に開示された技術では、2つの逓倍部217,213によってパイロット信号を逓倍してローカル信号を生成する。この場合、周波数変換部216から出力されるパイロット信号が位相ノイズを有するとき、このような位相ノイズは逓倍部217,213において増大されて出力される。例えば、これらの逓倍部217,213の双方によって周波数がN倍されるとすると、位相ノイズが20・log(N)[dB]だけ増加することになる。
By the way, in the technique disclosed in
図4は、位相ノイズを示す図である。図4(A)は原信号を示す図である。この図において、横軸は周波数を示し、縦軸は電力を示す。また、中央付近の突出した1本の線分はパイロット信号を示し、短い複数の線分は位相ノイズを示す。 FIG. 4 is a diagram illustrating phase noise. FIG. 4A shows the original signal. In this figure, the horizontal axis represents frequency and the vertical axis represents power. One protruding line segment near the center indicates a pilot signal, and a plurality of short line segments indicate phase noise.
図4(B)は、特許文献2において使用される逓倍器から出力される信号を示す図である。このように、逓倍器によって周波数がN倍された信号は、信号の周波数がN倍されるとともに、位相ノイズが全帯域に亘って20・log(N)dBだけ増大されて出力される。
FIG. 4B is a diagram illustrating a signal output from the multiplier used in
図4(C)は、第1実施形態において使用されるPLL13およびPLL14から出力される信号を示す図である。このように、PLL13,14から出力される信号は、PLL13,14のループ帯域内においては逓倍器と同様にN倍されて出力されるが、ループ帯域外ではループ特性に応じて減少する。より詳細には、PLL13,14のループ帯域内では、原信号に含まれる位相ノイズがN倍された値(詳細には20・log(N))が支配的となり、また、ループ帯域外では、VCO134,144が発生する位相ノイズが支配的となる。
FIG. 4C is a diagram illustrating signals output from the
すなわち、特許文献2に開示された技術では、逓倍部は入力された信号に含まれる位相ノイズが周波数に拘わらず20・log(N)付加されるが、第1実施形態のPLL13,14では、20・log(N)付加されるのはループ帯域内の周波数であり、それ以外についてはVCO134,144が発生する位相ノイズが支配的となる。そこで、第1実施形態では、PLL13,14のループゲインのカットオフ周波数fsをそれぞれ適切に設定することで、入力信号に含まれる位相ノイズを低減するとともに、VCO134,144が発生する位相ノイズを小さく設定することで(低ノイズのVCOを使用することで)、装置全体としての位相ノイズを小さくすることができる。
That is, in the technique disclosed in
つぎに、PLLにおけるループゲインのカットオフ周波数fsと位相ノイズの関係を図5に示すPLLの位相ノイズモデルを用いて詳細に説明する。以下に示す式(1)は、分周器131のR1=1である場合における図5(A)に示す位相ノイズモデルにおいて、PLL13の入力信号Vinに含まれる位相ノイズNinと、出力信号Voutに含まれる位相ノイズNoutの伝達関数である。ここで、KV1/sはVCO134の変換ゲインであり、KP1は位相検出器132のゲインであり、F1(s)はLPF133の伝達関数である。
Next, the relationship between the cut-off frequency fs of the loop gain in the PLL and the phase noise will be described in detail using the phase noise model of the PLL shown in FIG. Equation (1) shown below is the phase noise N in included in the input signal Vin of the
また、以下に示す式(2)は、分周器131のR1=1である場合における図5(B)に示す位相ノイズモデルにおいて、VCO134から出力される信号に含まれる位相ノイズNvcoと、出力信号Voutに含まれる位相ノイズNoutの伝達関数である。
式(1)において、sは高い周波数において大きな値であり、F1(s)はLPFの伝達関数であることからカットオフ周波数よりも高い周波数において小さな値となる。このため、s/F1(s)はLPFのカットオフ周波数より高い周波数において大きな値となり、これが式(1)の分母において支配的に振舞い、Nout/Ninは小さい値となる。これは、高い周波数において入力信号に含まれる位相ノイズの影響を良好に低減できることを意味する。式(2)において、sは低い周波数において小さな値であり、F1(s)はLPFの伝達関数であることからカットオフ周波数よりも低い周波数において1に近い値となる。このため、F1(s)/sにKP1とKV1を乗じた値がLPFのカットオフ周波数より低い周波数において大きな値となり、式(3)の分母において支配的に振舞い、Nout/Nvcoは小さい値となる。これは、低い周波数においてVCO134に含まれる位相ノイズの影響を良好に低減できることを意味する。
In Expression (1), s is a large value at a high frequency, and F 1 (s) is a transfer function of the LPF, and therefore has a small value at a frequency higher than the cutoff frequency. For this reason, s / F 1 (s) has a large value at a frequency higher than the cutoff frequency of the LPF, and this dominates in the denominator of the equation (1), and N out / N in has a small value. This means that the influence of the phase noise included in the input signal can be satisfactorily reduced at a high frequency. In Equation (2), s is a small value at a low frequency, and F 1 (s) is a transfer function of LPF, and thus is close to 1 at a frequency lower than the cutoff frequency. Therefore, the value obtained by multiplying F 1 (s) / s by K P1 and K V1 becomes a large value at a frequency lower than the cutoff frequency of the LPF, and behaves dominantly in the denominator of the equation (3), and N out / N vco is a small value. This means that the influence of the phase noise included in the
従って、これらの伝達関数のカットオフ周波数をfsとすると、fs未満では入力信号に含まれる位相ノイズの影響が支配的であり、fs以上ではVCO134に含まれる位相ノイズの影響が支配的となる。また、以上の例では、PLL13を例に挙げて説明したが、PLL14も同様である。PLL14の場合の式(1),(2)は、KV1,KP1,F1(s)を、KV2,KP2,F2(s)にそれぞれ置換したものとなる。
Therefore, if the cutoff frequency of these transfer functions is fs, the influence of the phase noise included in the input signal is dominant below fs, and the influence of the phase noise included in the
図6は、PLLのスペクトラムを示す図である。この図において、実線で示す曲線C1はPLLの入力信号の位相ノイズ(C/N)を示し、破線で示す曲線C2はPLLのフィードバックループをVCOより切り離し、VCOに対し理想的な直流電圧を入力した場合のVCOの位相ノイズを示し、一点鎖線で示す曲線C3はカットオフ周波数が低いLPFを有するPLLの位相ノイズを示し、二点鎖線で示す曲線C4はカットオフ周波数が高いLPFを有するPLLの位相ノイズを示す。PLLでは周波数変換が伴うため、入力信号であるC1と出力信号であるC2〜C4は周波数が異なるが、位相雑音特性の比較のため、中心周波数を横軸に揃えて示している。なお、図6においてfsは、LPFも含めたループ全体のゲインが1になる周波数を示し、Δfは中心周波数からの周波数偏移を示す。この図6に示すように、PLLの出力信号に含まれる位相ノイズは、曲線C3,C4に示すようにΔf>fsの場合にはVCOの位相ノイズである曲線C2に漸近していき、Δf<fsではフラットの区間を経て、入力信号の位相ノイズの曲線C1に漸近していく。また、曲線C3と曲線C4の比較から、LPFのカットオフ周波数fcに応じて位相ノイズの特性が変化する。より詳細には、LPFのカットオフ周波数fcを低く設定することは、Δfの大きな領域では位相ノイズが減少するので好ましいが、Δfの小さな領域では好ましくない。このため、LPFの特性は、以上のような特性を踏まえて設定する必要がある。 FIG. 6 is a diagram showing a spectrum of the PLL. In this figure, a curve C1 indicated by a solid line indicates the phase noise (C / N) of the input signal of the PLL, and a curve C2 indicated by a broken line disconnects the PLL feedback loop from the VCO and inputs an ideal DC voltage to the VCO. In this case, the phase noise of the VCO is shown, a curve C3 indicated by a one-dot chain line indicates phase noise of a PLL having an LPF with a low cutoff frequency, and a curve C4 indicated by a two-dot chain line is a curve C4 of a PLL having an LPF with a high cutoff frequency. Indicates phase noise. Since the PLL involves frequency conversion, the input signal C1 and the output signals C2 to C4 have different frequencies, but the center frequency is shown on the horizontal axis for comparison of phase noise characteristics. In FIG. 6, fs represents a frequency at which the gain of the entire loop including the LPF becomes 1, and Δf represents a frequency shift from the center frequency. As shown in FIG. 6, the phase noise included in the output signal of the PLL gradually approaches the curve C2 that is the phase noise of the VCO when Δf> fs as shown by the curves C3 and C4, and Δf < In fs, it gradually approaches a curve C1 of the phase noise of the input signal through a flat section. Further, from the comparison between the curve C3 and the curve C4, the phase noise characteristic changes according to the cutoff frequency fc of the LPF. More specifically, setting the LPF cut-off frequency fc low is preferable because phase noise is reduced in a region where Δf is large, but is not preferable in a region where Δf is small. For this reason, it is necessary to set the characteristics of the LPF based on the above characteristics.
前述のように、パイロット信号の逓倍にPLLを用いることで、位相雑音の低減が可能であるが、式(2)の右辺では、F1(s)/sに対し除算の関係となる様にN1がある。これは、逓倍率が高い場合にはN1が大きくなりF1(s)/sによるVCO134に含まれるノイズを低減させる効果が小さくなる事を意味している。そこで、第1実施形態では、PLL13およびPLL14を縦続接続し、これら2つのPLL13,14によって2段階でパイロット信号の周波数を逓倍するようにしている。これにより、各PLLにおける逓倍率を下げ、VCOの位相雑音を低減する効果を維持しつつ、受信装置全体での逓倍率を高くしている。このような構成によれば、設計を簡略化することができるとともに、PLL13およびPLL14のそれぞれを最適に設計することで位相ノイズを低減することができる。すなわち、第1実施形態では、PLL13,14を2段構成とすることで、1段構成とした場合に比較して、個々のPLLのループゲインを低く設定することができ、これによって位相余裕を持たせることにより、設計を簡易化することができる。また、2段構成とすることによって、個々のPLLのカットオフ周波数の設定の自由度を上げることにより、位相ノイズをより効果的に減少させることができる。また、2段目のPLL14は、1段目のPLL13が出力する位相ノイズをN2/R2倍して出力することから、1段目については低ノイズの部品を使用することで、装置全体としての位相ノイズを効率的に低減することができる。また、図7に示すように、1段目のPLL13の出力におけるΔfの大きな領域における位相雑音(破線の丸で示す雑音)は2段目のPLL14のフィードバックループ特性によって除去可能であることから、1段目のLPF133のカットオフ周波数fc13を高くし、2段目のLPF143のカットオフ周波数fc14をそれよりも低くなるよう、LPF133やLPF143を調整することで、Δfの小さい領域のVCO13の位相雑音の影響を低減しつつΔfが大きい領域での位相雑音を低減することが可能となる。
As described above, it is possible to reduce the phase noise by using the PLL for multiplying the pilot signal. However, on the right side of the equation (2), the relation of division with respect to F 1 (s) / s is obtained. There is N1. This means that when the multiplication factor is high, N1 increases and the effect of reducing noise contained in the
以上に説明したように、本発明の第1実施形態によれば、2つのPLL13およびPLL14を縦続接続し、これら2つのPLL13,14によってパイロット信号の周波数を逓倍するようにしたので、特許文献2に示す逓倍器を用いる場合に比較して、位相ノイズを低減することができる。また、2つのPLL13,14を縦続接続することで、個々のPLLのループゲインを下げて設計を容易化することができる。また、PLL13,14のカットオフ周波数を個別に調整することで、出力される位相ノイズを一層低減することができる。
As described above, according to the first embodiment of the present invention, two
(C)本発明の第2実施形態の説明
つぎに、本発明の第2実施形態について説明する。図8は、第2実施形態の構成例を示す図である。なお、図8において、図1と対応する部分には同一の符号を付してその説明を省略する。図8に示す受信装置10Aでは、図1と比較すると、分周器20がBPF12とPLL13の間に追加されている。これ以外の構成は図1と同様である。ここで、分周器20は、BPF12から出力されるパイロット信号を分周して出力する。
(C) Description of Second Embodiment of the Present Invention Next, a second embodiment of the present invention will be described. FIG. 8 is a diagram illustrating a configuration example of the second embodiment. In FIG. 8, portions corresponding to those in FIG. In the receiving
つぎに、第2実施形態の動作について説明する。第2実施形態では、BPF12から出力されるパイロット信号は、分周器20によって分周され、PLL13に供給される。PLL13は、分周器20から出力される信号の周波数を逓倍してPLL14に供給する。PLL14は、PLL13から出力される信号の周波数を逓倍して周波数変換部11にローカル信号として供給する。周波数変換部11は、PLL14から供給されるローカル信号に基づいて、入力信号の周波数を変換(ダウンコンバート)して出力する。
Next, the operation of the second embodiment will be described. In the second embodiment, the pilot signal output from the
なお、第2実施形態では、第1実施形態と比較すると、分周器20を有しているので、分周器20の分周率と、PLL13,14の逓倍率との組み合わせにより、様々な周波数への本発明の適用が可能になる。これにより、例えば、部品の共有化によって製造コストを低減したり、設計の負担を低減したりすることができる。
Since the second embodiment has a
以上に説明したように、本発明の第2実施形態によれば、第1実施形態において説明した効果に加えて、分周器20の分周率と、PLL13,14の逓倍率との組み合わせにより、様々な周波数への本発明の適用が可能になり、製造コストや設計の負担を軽減することができる。
As described above, according to the second embodiment of the present invention, in addition to the effects described in the first embodiment, a combination of the frequency division ratio of the
なお、図8の例では、分周器20をBPF12とPLL13の間に配置するようにしたが、BPF12の出力から周波数変換部11の入力までの経路上であれば、これ以外の場所に配置するようにしてもよい。
In the example of FIG. 8, the
(D)本発明の第3実施形態の説明
つぎに、本発明の第3実施形態について説明する。図9は本発明の第3実施形態の構成例を示す図である。なお、図9において、図1と対応する部分には同一の符号を付してその説明を省略する。図9に示す受信装置10Bでは、図1と比較すると、PLL14がPLL24に置換されている。これ以外の構成は図1の場合と同様である。
(D) Description of Third Embodiment of the Present Invention Next, a third embodiment of the present invention will be described. FIG. 9 is a diagram showing a configuration example of the third embodiment of the present invention. In FIG. 9, parts corresponding to those in FIG. In the receiving
ここで、PLL24は、逓倍器241、SPD(Sampling Phase Detector)242、LPF243、および、DRO(Dielectric Resonance Oscillator)245を有している。ここで、逓倍器241は、PLL13から出力される信号の周波数をN2倍して出力する。SPD242は、逓倍器241から出力される信号と、DRO245から出力される信号の位相を比較し、これらの信号の差分を計算して出力する。LPF243は、SPD242から出力される信号のうち、カットオフ周波数fcよりも低い周波数の信号成分は通過させ、高い周波数の信号成分は減衰させて出力する。DRO245は、誘電体共振発振器であり、高い周波数において低ノイズの発振を行うことができる発振器である。
Here, the
つぎに、第3実施形態の動作について説明する。なお、第3実施形態は、第1実施形態と比較すると、PLL24が異なっているので、PLL24を中心に説明する。
Next, the operation of the third embodiment will be described. Note that the third embodiment is different from the first embodiment in that the
PLL24は、PLL14に比較すると、分周器135が除外され、逓倍器241が追加されている。PLL24では、入力された信号の周波数は逓倍器241によってN2倍に逓倍され、SPD242、LPF243、および、DRO245のループでは逓倍されない。これは、DRO245が発生する信号が、例えば、GHz帯域の高い周波数である場合、このような高い周波数に対応可能な分周器が入手困難であることによる。このため、第3実施形態では、分周器を除外して、その代わりに逓倍器241を用いることで、入力された信号を逓倍する構成としている。なお、逓倍器241では、図4(B)に示すように位相ノイズが全帯域に亘って増幅されるが、第3実施形態の場合、逓倍器241の後段にLPF243を含むループが存在するため、前述した式(1)に示す特性によって、逓倍器241から出力される位相ノイズが低減されることになる。
The
以上に説明したように、本発明の第3実施形態によれば、逓倍器241を用いて入力信号の周波数を逓倍するようにしたので、DRO245が発生する高い周波数の信号に対応可能な分周器をPLL24から除外することが可能になる。これにより、設計を簡易化するとともに、製造コストを低減することができる。また、逓倍器241の後段の回路によって、位相ノイズを低減することができる。
As described above, according to the third embodiment of the present invention, since the frequency of the input signal is multiplied using the
(E)本発明の第4実施形態の説明
つぎに、本発明の第4実施形態について説明する。図10は本発明の第4実施形態の構成例を示す図である。なお、図10において、図9と対応する部分には同一の符号を付してその説明を省略する。図10に示す受信装置10Cでは、図9と比較すると、PLL24の後段に逓倍器25が追加されている。これ以外の構成は図9の場合と同様である。
(E) Explanation of 4th Embodiment of this invention Next, 4th Embodiment of this invention is described. FIG. 10 is a diagram showing a configuration example of the fourth embodiment of the present invention. In FIG. 10, parts corresponding to those in FIG. In the receiving
第4実施形態では、逓倍器25をPLL24と周波数変換部11の間に配置するようにしたので、逓倍器25の逓倍率と、PLL13,24の逓倍率との組み合わせにより、様々な周波数への本発明の適用が可能になり、製造コストや設計の負担を軽減することができる。また、前述したように、逓倍器241の後段の回路によって、位相ノイズを低減することができる。
In the fourth embodiment, since the
(F)変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の各実施形態では、PLL13,14またはPLL13,24の2段構成としたが、3段以上の構成としてもよい。
(F) Description of Modified Embodiment The above embodiment is an example, and it is needless to say that the present invention is not limited to the case described above. For example, in each of the above-described embodiments, the two-stage configuration of the
また、PLL13,14には、分周器131,141を設けるようにしたが、回路の条件によっては、これらの分周器131,141を有しない構成としてもよい。
Further, the
また、図8に示す第2実施形態では、分周器20は、BPF12とPLL13の間に配置するようにしたが、BPF12の出力から周波数変換部11の入力までの経路上であれば、これ以外の場所に配置するようにしてもよい。
In the second embodiment shown in FIG. 8, the
また、図10に示す第4実施形態では、逓倍器25は、PLL24と周波数変換部11の間に配置するようにしたが、BPF12の出力から周波数変換部11の入力までの経路上であれば、これ以外の場所に配置するようにしてもよい。
In the fourth embodiment shown in FIG. 10, the
10,10A,10B,10C 受信装置
11 周波数変換部(変換手段)
12 BPF(抽出手段)
13,14,24 PLL(逓倍手段の一部)
20 分周器(分周手段)
25 逓倍器(逓倍手段)
131,141 分周器
132,142 位相検出器
133,143 LPF
134,144 VCO
135,145 分周器
241 逓倍器
242 SPD
243 LPF
245 DRO
10, 10A, 10B,
12 BPF (extraction means)
13, 14, 24 PLL (part of multiplication means)
20 frequency divider (frequency divider)
25 Multiplier (multiplication means)
131,141 Frequency Divider 132,142 Phase Detector 133,143 LPF
134,144 VCO
135,145
243 LPF
245 DRO
Claims (5)
前記パイロット信号から生成されるローカル信号に基づいて前記受信信号を周波数変換する変換手段と、
前記変換手段から出力される信号から前記パイロット信号を抽出する抽出手段と、
前記抽出手段によって抽出された前記パイロット信号を逓倍して前記ローカル信号を生成し、前記変換手段に供給する逓倍手段と、を有し、
前記逓倍手段は、2つのPLL(Phase Locked Loop)が縦続接続されて構成されるとともに、1段目よりも2段目のPLLのカットオフ周波数が低くなるように設定されていることを特徴とする受信装置。 In a receiving apparatus that extracts a pilot signal contained in a received signal and converts the frequency of the received signal using the pilot signal,
Conversion means for frequency-converting the received signal based on a local signal generated from the pilot signal;
Extracting means for extracting the pilot signal from the signal output from the converting means;
A multiplier for multiplying the pilot signal extracted by the extractor to generate the local signal and supplying the local signal to the converter;
Said multiplying means, characterized in that two of a PLL (Phase Locked Loop) is are cascaded Rutotomoni, the second-stage PLL cut-off frequency than the first stage is set to be lower A receiving device.
5. The reception according to claim 1, further comprising another multiplying unit arranged on a path from the extracting unit to the converting unit and multiplying and outputting the pilot signal. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014255976A JP5840283B1 (en) | 2014-12-18 | 2014-12-18 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014255976A JP5840283B1 (en) | 2014-12-18 | 2014-12-18 | Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5840283B1 true JP5840283B1 (en) | 2016-01-06 |
JP2016116191A JP2016116191A (en) | 2016-06-23 |
Family
ID=55069306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014255976A Expired - Fee Related JP5840283B1 (en) | 2014-12-18 | 2014-12-18 | Receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5840283B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108362941A (en) * | 2018-03-29 | 2018-08-03 | 珠海迈科智能科技股份有限公司 | A kind of device and method of test Tuner module crystal oscillator frequency deviations |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330956A (en) * | 1995-06-01 | 1996-12-13 | Toyo Commun Equip Co Ltd | Pll circuit |
JP2000092142A (en) * | 1998-09-11 | 2000-03-31 | Hitachi Denshi Ltd | Data transmission system |
JP2002271192A (en) * | 2001-12-25 | 2002-09-20 | Fujitsu Ltd | Semiconductor integrated circuit |
JP2002314410A (en) * | 2001-04-16 | 2002-10-25 | Sanyo Electric Co Ltd | Voltage controlled oscillator and phase locked oscillator employing it |
JP2009111652A (en) * | 2007-10-30 | 2009-05-21 | Kyocera Corp | Local oscillator, and radio communication device |
JP2010509818A (en) * | 2006-11-09 | 2010-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for controlling phase-locked loop, gain control device, and phase-locked loop system |
-
2014
- 2014-12-18 JP JP2014255976A patent/JP5840283B1/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330956A (en) * | 1995-06-01 | 1996-12-13 | Toyo Commun Equip Co Ltd | Pll circuit |
JP2000092142A (en) * | 1998-09-11 | 2000-03-31 | Hitachi Denshi Ltd | Data transmission system |
JP2002314410A (en) * | 2001-04-16 | 2002-10-25 | Sanyo Electric Co Ltd | Voltage controlled oscillator and phase locked oscillator employing it |
JP2002271192A (en) * | 2001-12-25 | 2002-09-20 | Fujitsu Ltd | Semiconductor integrated circuit |
JP2010509818A (en) * | 2006-11-09 | 2010-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for controlling phase-locked loop, gain control device, and phase-locked loop system |
JP2009111652A (en) * | 2007-10-30 | 2009-05-21 | Kyocera Corp | Local oscillator, and radio communication device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108362941A (en) * | 2018-03-29 | 2018-08-03 | 珠海迈科智能科技股份有限公司 | A kind of device and method of test Tuner module crystal oscillator frequency deviations |
CN108362941B (en) * | 2018-03-29 | 2023-07-18 | 珠海迈科智能科技股份有限公司 | Equipment and method for testing frequency deviation of Tuner module crystal oscillator |
Also Published As
Publication number | Publication date |
---|---|
JP2016116191A (en) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016203460A2 (en) | Ultra low phase noise frequency synthesizer | |
EP2797234A1 (en) | Local oscillator signal generator with automatic quadrature phase imbalance compensation | |
JP5844795B2 (en) | Oscillation frequency adjusting device, oscillation frequency adjusting method, and wireless communication device | |
CN105830348A (en) | Local oscillator signal generation using delay locked loops | |
JP2010154270A (en) | Pll circuit, and radio | |
US20110175682A1 (en) | Phase-locked loop frequency synthesizer and loop locking method thereof | |
JP5840283B1 (en) | Receiver | |
KR102535645B1 (en) | Low noise local oscillator for millimeter wave communication system | |
US8874064B2 (en) | Ultrahigh frequency I/Q sender/receiver using multi-stage harmonic mixer | |
JP2011244279A (en) | Pll frequency synthesizer | |
JP5148290B2 (en) | Receiver for simultaneous reception of different standards | |
EP3683967A1 (en) | Signal source | |
US10715194B2 (en) | Digital offset frequency generator based radio frequency transmitter | |
JP6584330B2 (en) | Frequency synthesizer | |
JP4464346B2 (en) | PLL frequency synthesizer | |
JP6428498B2 (en) | Signal generator | |
JP2010233078A (en) | Pll circuit | |
JPWO2014106899A1 (en) | High frequency oscillation source | |
US9130646B2 (en) | Signal generating device and radio device | |
JP4522317B2 (en) | Communication device | |
JP6753132B2 (en) | Signal source | |
CN118353453A (en) | Broadband low-phase-noise frequency synthesis circuit and method | |
KR101198319B1 (en) | Phase Locked Dielectric Resonator Oscillator | |
JP2015035676A (en) | Phase-locked loop | |
CN105978558B (en) | Digital phase-locked loop, frequency adjusting method and integrated receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151110 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5840283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |