JP6753132B2 - Signal source - Google Patents
Signal source Download PDFInfo
- Publication number
- JP6753132B2 JP6753132B2 JP2016090548A JP2016090548A JP6753132B2 JP 6753132 B2 JP6753132 B2 JP 6753132B2 JP 2016090548 A JP2016090548 A JP 2016090548A JP 2016090548 A JP2016090548 A JP 2016090548A JP 6753132 B2 JP6753132 B2 JP 6753132B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- mixer
- output
- spurious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、無線通信装置またはレーダシステムに用いられる信号源に関するものである。 The present invention relates to signal sources used in wireless communication devices or radar systems.
信号源は、任意の信号波形または任意の周波数の信号を生成できる回路である。例えば、信号源は、特許文献１に示すように、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路またはＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）などを用いて構成される。
A signal source is a circuit that can generate a signal with an arbitrary signal waveform or an arbitrary frequency. For example, as shown in
ＰＬＬ回路は、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、分周器、ＬＦ（Ｌｏｏｐ Ｆｉｌｔｅｒ）、位相周波数比較器（ＰＦＤ：Ｐｈａｓｅ Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ）、基準信号源を備え、分周されたＶＣＯの出力信号の位相と、基準信号源の位相とを比較し、その誤差に相当する電流もしくは電圧を、ＬＦを通してＶＣＯにフィードバックすることで、ＶＣＯの発振周波数を安定させる回路である。 The PLL circuit includes a voltage controlled oscillator (VCO), a frequency divider, an LF (Loop Filter), a phase frequency comparator (PFD), and a reference signal source, and outputs a divided VCO. It is a circuit that stabilizes the oscillation frequency of the VCO by comparing the phase of the signal with the phase of the reference signal source and feeding back the current or voltage corresponding to the error to the VCO through the LF.
図１２は、特許文献１における信号源の構成を示す構成図である。
特許文献１の信号源は、異なる基準信号の周波数に対応するために、ＤＤＳ１０２とＰＬＬ回路とを直列接続したＤＤＳ駆動ＰＬＬにおいて、ＰＬＬ回路の帰還路にミクサ１０８を設け、分周器１１０及びミクサ１１１によって、基準信号を周波数変換してミクサ１０８のＬＯ（Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ）波としている。この信号源は、基準信号源１０１の出力周波数によらず、ＤＤＳ１０２の出力信号の周波数及びフィルタ１１２の出力信号の周波数をほぼ一定にすることで、どのような基準信号の周波数であっても、一定の周波数ｆｏｕｔを出力する。
FIG. 12 is a configuration diagram showing a configuration of a signal source in
The signal source of
しかしながら、従来の信号源では、基準信号の周波数変換を行なうミクサ１１１の出力信号は、高周波帯であり、周波数混合によって所望信号の近傍の周波数にスプリアスが発生してしまうことから、フィルタ１１２は高周波帯で急峻な特性が求められる。このようなフィルタを実現するためには、過度のハードウェア量やコストの増大を招いてしまうという欠点を有する。 However, in the conventional signal source, the output signal of the mixer 111 that performs frequency conversion of the reference signal is in the high frequency band, and spurious is generated in the frequency near the desired signal due to frequency mixing, so that the filter 112 has a high frequency. A steep characteristic is required in the band. In order to realize such a filter, there is a drawback that an excessive amount of hardware and an increase in cost are caused.
以上のように、従来の信号源は、高周波帯で急峻な特性をもつフィルタが必要であり、そのようなフィルタを実現するためには過度にハードウェア量やコストが増大するという課題があった。 As described above, the conventional signal source requires a filter having steep characteristics in the high frequency band, and there is a problem that the amount of hardware and the cost increase excessively in order to realize such a filter. ..
本発明は、上記のような課題を解決するためになされたもので、高周波帯で急峻な特性をもつフィルタを必要としない信号源を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a signal source that does not require a filter having steep characteristics in a high frequency band.
本発明における信号源は、制御信号に応じた周波数の信号を出力する発振器と、基準信号に同期して、第１の信号を生成する第１の周波数変換回路と、基準信号に同期した複数の信号が入力され、複数の信号を混合し、周波数変換を行なう第１の混合器と、第１の混合器に接続され、第１のスプリアスを含む第１の混合器の出力信号が入力され、第１の混合器の出力信号と発振器が出力した信号とを混合し、周波数変換する第２の混合器と、第１の周波数変換回路が生成した第１の信号と第２の混合器が周波数変換した信号との位相差を検出し、位相差に応じた信号を出力する位相周波数比較器と、発振器、第２の混合器、及び位相周波数比較器とともに、閉ループの伝達特性を用いて、位相周波数比較器の出力信号に含まれる、第１のスプリアスに起因する第２のスプリアスを抑圧し、第２のスプリアスを抑圧した信号を制御信号として発振器に出力するループフィルタとを備え、前記第１の混合器と前記第２の混合器との間に前記第１のスプリアスを抑圧するフィルタが接続されていないことを特徴とする。 The signal source in the present invention includes an oscillator that outputs a signal having a frequency corresponding to the control signal, a first frequency conversion circuit that generates a first signal in synchronization with the reference signal, and a plurality of signals synchronized with the reference signal. A signal is input, a plurality of signals are mixed, a first mixer that performs frequency conversion, and an output signal of a first mixer that is connected to the first mixer and contains a first sprias are input. A second mixer that mixes the output signal of the first mixer and the signal output by the oscillator and converts the frequency, and the first signal and the second mixer generated by the first frequency conversion circuit have frequencies. Phase using a closed-loop transmission characteristic together with a phase frequency comparator that detects the phase difference from the converted signal and outputs a signal according to the phase difference, an oscillator, a second mixer, and a phase frequency comparator. The first is provided with a loop filter that suppresses the second sprias caused by the first sprias included in the output signal of the frequency mixer and outputs the signal in which the second sprias is suppressed to the oscillator as a control signal . It is characterized in that a filter that suppresses the first sprias is not connected between the mixer of the above and the second mixer .
本発明によれば、高周波帯で急峻な特性をもつフィルタを必要としない信号源を提供することができる。 According to the present invention, it is possible to provide a signal source that does not require a filter having steep characteristics in a high frequency band.
実施の形態１.
図１は、この発明の実施の形態１に係る信号源の一構成例を示す構成図である。
本信号源は、基準信号源１、周波数変換回路２（第１の周波数変換回路の一例）、周波数変換回路３、周波数変換回路４、ミクサ５（第１の混合器の一例）、ＰＦＤ６（位相周波数比較器の一例）、ＬＦ７（ループフィルタの一例）、ＶＣＯ８（発振器の一例）、ミクサ９（第２の混合器の一例）、及びフィルタ１０を備える。図１において、ｆＣＬＫは、基準信号源１が出力する基準信号の周波数であり、ｆ1は、周波数変換回路２が出力する信号の周波数、ｆ２は、周波数変換回路３が出力する信号の周波数であり、ｆ３は、周波数変換回路４が出力する信号の周波数であり、ｆｏｕｔは、ＶＣＯ８が出力する信号の周波数である。
FIG. 1 is a configuration diagram showing a configuration example of a signal source according to the first embodiment of the present invention.
This signal source includes a
基準信号源１は、本信号源の基準信号を出力する発振器である。基準信号源１の出力端子は、周波数変換回路２の入力端子と周波数変換回路３の入力端子と周波数変換回路４の入力端子とに接続される。基準信号源１は、ｆＣＬＫにて発振し、その出力信号を周波数変換回路２と周波数変換回路３と周波数変換回路４とに出力する。基準信号源１は、正確な周波数を出力できる発振器であればどのような構成の発振器を用いても良い。例えば、基準信号源１には、正確な周波数を出力できる水晶発振器、ＰＬＬ回路などが用いられる。
The
周波数変換回路２は、外部から入力された基準信号に同期して、周波数ｆ１の信号を生成する周波数変換回路である。周波数変換回路２の入力端子は、基準信号源１の出力端子に接続され、周波数変換回路２の出力端子は、ＰＦＤ６の基準信号入力端子に接続される。周波数変換回路２は、基準信号源１が出力した基準信号に同期して、基準信号とは異なる周波数ｆ１の信号を生成し、ＰＦＤ６に出力する。例えば、周波数変換回路２には、ＤＤＳや分周器、ミクサを用いることができる。更に、ＤＤＳ、分周器、及びミクサを組み合わせて用いても良く、それらを複数個用いても良い。なお、周波数変換回路２にＤＤＳを用いる場合は、周波数制御データを外部から入力し、ミクサを用いる場合は、ＬＯ波を外部から入力する。ここで、周波数制御データは、ＤＤＳの出力周波数を示すディジタルデータである。また、周波数ｆ１は、基準信号の周波数ｆＣＬＫと同じでも良く、この場合、周波数変換回路２は、スルー線路となる。
The
図２は、この発明の実施の形態１に係る周波数変換回路２の一構成例を示す構成図である。
図２では周波数変換回路２として、ＤＤＳ１１を用いている。
FIG. 2 is a configuration diagram showing a configuration example of the
In FIG. 2, the
ＤＤＳ１１は、基準信号源１が出力した基準信号をクロックとして、周波数ｆ１の正弦波の連続信号を生成する回路である。例えば、ＤＤＳ１１は、加算器、ラッチ、ＲＯＭ、ＤＡＣから構成される。ＤＤＳ１１のクロック端子は、周波数変換回路２の入力端子を介して基準信号源１の出力端子に接続され、ＤＤＳ１１の出力端子は、周波数変換回路２の出力端子を介してＰＦＤ６の基準信号入力端子に接続される。ＤＤＳ１１は、基準信号源１からのクロック信号に同期して、周波数ｆ１の信号を生成し、ＰＦＤ６に出力する。
The
ＤＤＳ１１の出力信号には、周波数ｆ１の信号の他に、ｆ１の周波数の整数倍の成分をもつ高調波、または第一のナイキストゾーン内に折り返された高調波のイメージ波のスプリアスが含まれるため、図２には記載していないが、ＤＤＳ１１の出力端子とＰＦＤ６の基準信号入力端子の間に、ＤＤＳ１１が出力するスプリアスを抑圧するフィルタを設けても良い。
This is because the output signal of the
周波数変換回路３は、外部から入力された基準信号に同期して、周波数ｆ２の信号を生成する周波数変換回路である。周波数変換回路３の入力端子は、基準信号源１の出力端子に接続され、周波数変換回路３の出力端子は、ミクサ５の第１の入力端子（ＬＯ端子）に接続される。周波数変換回路３は、基準信号源１が出力した基準信号に同期して、基準信号とは異なる周波数ｆ２の信号を生成し、ミクサ５に出力する。例えば、周波数変換回路３には、ＤＤＳや分周器、ミクサを用いることができる。更に、ＤＤＳや分周器、ミクサを組み合わせて用いても良く、それらを複数個用いても良い。なお、周波数変換回路３にＤＤＳを用いる場合は、周波数制御データを外部から入力し、ミクサを用いる場合は、ＬＯ波を外部から入力する。また、周波数ｆ２は基準信号の周波数ｆＣＬＫと同じでも良く、この場合、周波数変換回路３はスルー線路となる。
The
図３は、この発明の実施の形態１に係る周波数変換回路３の一構成例を示す構成図である。
図３では周波数変換回路３として、分周器２１を用いている。
FIG. 3 is a configuration diagram showing a configuration example of the
In FIG. 3, a
分周器２１は、入力された信号の周波数をＡ分周し、分周した信号を出力する分周器である。Ａは、２以上の整数である。分周器２１の入力端子は、周波数変換回路３の入力端子を介して基準信号源１の出力端子に接続され、分周器２１の出力端子は、周波数変換回路３の出力端子を介してミクサ５の第１の入力端子（ＬＯ端子）に接続される。分周器２１には、例えば、高速にディジタル信号の演算処理を行うことができるＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を用いることができる。分周器２１は、入力された信号の周波数の１／Ａの周波数をもつ信号を出力できれば、どのような構成を用いても良く、固定分周器でも可変分周器であっても良い。なお、分周器２１が可変分周器である場合は、外部から入力された分周数を示す制御信号に従って、入力された信号の周波数をＡ分周する。
The
周波数変換回路４は、外部から入力された基準信号に同期して、周波数ｆ３の信号を生成する周波数変換回路である。周波数変換回路４の入力端子は、基準信号源１の出力端子に接続され、周波数変換回路４の出力端子は、ミクサ５の第２の入力端子（ＩＦ端子）に接続される。周波数変換回路４は、基準信号源１が出力した基準信号に同期して、基準信号と異なる周波数ｆ３の信号を生成し、ミクサ５に出力する。例えば、周波数変換回路４には、ＤＤＳや分周器、ミクサを用いることができる。更に、ＤＤＳや分周器、ミクサを組み合わせて用いても良く、それらを複数個用いても良い。なお、周波数変換回路４にＤＤＳを用いる場合は、周波数制御データを外部から入力し、ミクサを用いる場合は、ＬＯ波を外部から入力する。また、周波数ｆ３は、基準信号の周波数ｆＣＬＫと同じでも良く、この場合、周波数変換回路４はスルー線路となる。
The
図４は、この発明の実施の形態１に係る周波数変換回路４の一構成例を示す構成図である。
図４では、周波数変換回路４として分周器３１を用いている。
FIG. 4 is a configuration diagram showing a configuration example of the
In FIG. 4, a
分周器３１は、入力された信号の周波数をＢ分周し、分周した信号を出力する分周器である。Ｂは、２以上の整数である。分周器３１の入力端子は、周波数変換回路４の入力端子を介して基準信号源１の出力端子に接続され、分周器３１の出力端子は、周波数変換回路４の出力端子を介してミクサ５の第２の入力端子（ＩＦ端子）に接続される。分周器３１には、例えば、高速にディジタル信号の演算処理を行うことができるＦＰＧＡを用いることができる。分周器３１は、入力された信号の周波数の１／Ｂの周波数をもつ信号を出力できれば、どのような構成を用いても良く、固定分周器でも可変分周器であっても良い。なお、分周器３１が可変分周器である場合は、外部から入力される分周数を示す信号に従って、入力された信号の周波数を分周する。
The
ミクサ５は、入力された２つの信号を混合し、その混合信号を出力する混合器である。ミクサ５の第１の入力端子（ＬＯ端子）は周波数変換回路３の出力端子に接続され、ミクサ５の第２の入力端子（ＩＦ端子）は、周波数変換回路４の出力端子に接続され、ミクサ５の出力端子（ＲＦ端子）は、ミクサ９の第１の入力端子（ＲＦ端子）に接続される。ミクサ５は、周波数変換回路３が出力した信号と周波数変換回路４が出力した信号とを混合することで周波数変換し、周波数変換した混合信号をミクサ９に出力する。例えば、ミクサ５は、ダイオードの非線形性を利用して混合を行うダイオードミクサが用いられる。
The
ＰＦＤ６は、入力された２つの信号の位相を比較し、その位相差に対応する信号を出力するＰＦＤである。ＰＦＤ６の基準信号入力端子は、周波数変換回路２の出力端子に接続され、ＰＦＤ６の同期信号入力端子は、フィルタ１０の出力端子に接続され、ＰＦＤ６の出力端子は、ＬＦ７の入力端子に接続される。例えば、ＰＦＤ６には、ミクサを用いることができる。
The
ＬＦ７は、ＰＦＤ６が出力した信号を平滑化し、制御電圧としてＶＣＯ８に出力するフィルタである。ＬＦ７の入力端子は、ＰＦＤ６の出力端子に接続され、ＬＦ７の出力端子は、ＶＣＯ８の入力端子に接続される。例えば、ＬＦ７は、容量と抵抗などから構成されるローパスフィルタが用いられる。また、ＬＦ７は、必要とする利得に合わせて、オペアンプを組み込んだフィルタを用いても良い。
The LF 7 is a filter that smoothes the signal output by the
ＶＣＯ８は、制御電圧により発振周波数を制御する発振器である。ＶＣＯ８の入力端子は、ＬＦ７の出力端子に接続され、ＶＣＯ８の出力端子は、ミクサ９の第２の入力端子（ＬＯ端子）と本信号源の出力端子に接続される。ＶＣＯ８には、例えば、可変容量ダイオードで発振周波数を変化させる発振器が用いられる。可変容量ダイオードは、印加する電圧によって容量を変化させる。これによって、可変容量ダイオードを含む共振回路の共振周波数が変化し、発振周波数が変化する。
The VCO 8 is an oscillator whose oscillation frequency is controlled by a control voltage. The input terminal of the VCO 8 is connected to the output terminal of the LF 7, and the output terminal of the VCO 8 is connected to the second input terminal (LO terminal) of the
ミクサ９は、入力された２つの信号を混合し、その混合信号を出力する混合器である。ミクサ９の第１の入力端子（ＲＦ端子）は、ミクサ５の出力端子（ＲＦ端子）に接続され、ミクサ９の第２の入力端子（ＬＯ端子）は、ＶＣＯ８の出力端子に接続され、ミクサ９の出力端子（ＩＦ端子）は、フィルタ１０の入力端子に接続される。ミクサ９は、ＶＣＯ８が出力した信号とミクサ５が出力した信号とを混合することで周波数変換し、周波数変換した混合信号をフィルタ１０に出力する。例えば、ミクサ９は、ダイオードの非線形性を利用して混合を行うダイオードミクサが用いられる。なお、ミクサ９は、ＶＣＯ８が出力する信号の周波数を下げるためのものであるため、ＶＣＯ８の出力端子からフィルタ１０の入力端子までのＰＬＬの帰還路内にミクサ９の代わりに、もしくはミクサ９に加えて、さらに周波数を下げる周波数変換器を設けても良い。例えば、周波数変換器には、ミクサや分周器などが用いられる。
The
フィルタ１０は、所定の通過帯域を有し、入力された信号のうち通過帯域内にある信号を通過させ、通過帯域外の周波数帯域にある信号を抑圧するフィルタである。フィルタ１０の入力端子は、ミクサ９の出力端子（ＩＦ端子）に接続され、フィルタ１０の出力端子は、ＰＦＤ６の同期信号入力端子に接続される。例えば、フィルタ１０は、チップインダクタ、チップキャパシタ等を用いて実装される。また、フィルタ１０は、通過させる周波数帯や必要な抑圧量に応じて、マイクロストリップ型の共振器や、同軸共振器等の共振器を用いて構成しても良い。
The
次に、この発明の実施の形態１に係る信号源の動作について説明する。
まず、基準信号源１は、周波数変換回路２、周波数変換回路３、及び周波数変換回路４にそれぞれ周波数ｆＣＬＫの基準信号を出力する。
Next, the operation of the signal source according to the first embodiment of the present invention will be described.
First, the
周波数変換回路２は、ＤＤＳ１１で構成されているため、ＤＤＳ１１は、基準信号源１が出力した基準信号に同期するとともに、外部から入力された周波数制御データに基づいて、周波数ｆ１の信号を生成し、ＰＦＤ６に出力する。したがって、周波数ｆ１は、基準信号の周波数ｆＣＬＫによらず、ほぼ一定となる。なお、周波数ｆ１は、周波数制御データに応じて変更が可能である。
Since the
周波数変換回路３は、分周器２１で構成されているため、基準信号源１が出力した基準信号の周波数をＡ分周して周波数ｆＣＬＫ／Ａの信号を生成し、ミクサ５に出力する。したがって、ｆ２＝ｆＣＬＫ／Ａとなる。なお、Ａは、一般的には２以上の整数であるが、仮にＡが１の場合、分周器２１をバイパスすることと同じである。
Since the
周波数変換回路４は、分周器３１で構成されているため、基準信号源１が出力した基準信号の周波数をＢ分周して周波数ｆＣＬＫ／Ｂの信号を生成し、ミクサ５に出力する。したがって、ｆ３＝ｆＣＬＫ／Ｂとなる。なお、Ｂは、一般的には２以上の整数であるが、仮にＢが１の場合、分周器３１をバイパスすることと同じである。
Since the
ミクサ５は、周波数変換回路３が出力した周波数ｆ２の信号と、周波数変換回路４が出力した周波数ｆ３の信号とを混合し、混合信号をミクサ９に出力する。一般的に、ミクサに入力される２つの周波数をｆｉｎ１、ｆｉｎ２とすると、出力周波数は、以下の式（１）及び式（２）で表せる。
The
ここで、ｍ及びｎは、正の整数である。ミクサ５において、２つの入力周波数は、ｆ２及びｆ３であり、所望信号の周波数は、ｆ２＋ｆ３である。しかし、式（１）及び式（２）より、ミクサ５の出力信号には、所望信号の他に、多数のスプリアスが含まれる。以降、説明を簡単にするため、ミクサ５の出力信号に含まれるスプリアスは、式（１）及び式（２）において、ｎ＝１もしくは２、かつｍ＝１で表されるスプリアスとする。
Here, m and n are positive integers. In the
図５は、この発明の実施の形態１に係るミクサ５の出力信号の周波数スペクトルを示す図である。
横軸は、周波数であり、縦軸は、電力である。ミクサ５は、周波数ｆ２＋ｆ３の所望信号（以降、ＲＦ信号と示す。）の他に、スプリアスとして、周波数｜ｆ２−ｆ３｜（以降、ＳＰ１と示す。）、周波数ｆ２＋２ｆ３（以降、ＳＰ２と示す。）、周波数｜ｆ２−２ｆ３｜（以降、ＳＰ３と示す。）を出力する。ミクサ５の出力信号は、高周波帯であり、所望信号の周波数近傍にスプリアスが存在する。
FIG. 5 is a diagram showing a frequency spectrum of an output signal of the
The horizontal axis is frequency and the vertical axis is electric power. In addition to the desired signal of frequency f2 + f3 (hereinafter referred to as RF signal), the
なお、ミクサ５の出力信号の周波数は、基準信号の周波数ｆＣＬＫによらずほぼ一定値になり、基準信号に同期している。また、ミクサ５の出力信号の周波数ｆ２＋ｆ３は、ＶＣＯ８の出力信号の周波数ｆｏｕｔと異なる値である。
The frequency of the output signal of the
ミクサ９は、ＶＣＯ８が出力した周波数ｆｏｕｔの信号と、スプリアスを含んだミクサ５の出力信号とを混合し、混合信号をフィルタ１０に出力する。ミクサ９の出力周波数は、式（１）及び式（２）において、ｆｉｎ２をミクサ５が出力したＲＦ信号、ＳＰ１、ＳＰ２、もしくはＳＰ３の周波数とし、ｆｉｎ１をｆｏｕｔとすることで表せる。ミクサ９も、ミクサ５と同様に、出力信号に多数のスプリアスが含まれる。以降、説明を簡単にするため、ミクサ９の出力信号に含まれるスプリアスは、式（２）において、ｎ＝ｍ＝１で表されるスプリアスとする。
The
図６は、この発明の実施の形態１に係るミクサ９の出力信号の周波数スペクトルを示す図である。
横軸は、周波数であり、縦軸は電力である。ミクサ９は、周波数｜ｆ２＋ｆ３−ｆｏｕｔ｜の所望信号（以降、ミクサ９の所望信号と示す。）の他に、スプリアスとして、周波数｜｜ｆ２−ｆ３｜−ｆｏｕｔ｜（ＳＰ１とｆｏｕｔとの混合信号）、周波数｜ｆ２＋２ｆ３−ｆｏｕｔ｜（ＳＰ２とｆｏｕｔとの混合信号）、｜｜ｆ２−２ｆ３｜−ｆｏｕｔ｜（ＳＰ３とｆｏｕｔとの混合信号）を出力する。ミクサ５から出力されたスプリアスは、ミクサ９における混合によって、ミクサ９の所望信号の近傍に存在する。
FIG. 6 is a diagram showing a frequency spectrum of the output signal of the
The horizontal axis is frequency and the vertical axis is electric power. In addition to the desired signal of frequency | f2 + f3-fout | (hereinafter referred to as the desired signal of mixer 9), the
フィルタ１０は、ミクサ９の出力信号から、フィルタ１０の通過帯域外に存在するスプリアスを抑圧して、ＰＦＤ６に出力する。フィルタ１０は、ローパスフィルタである。ここでは説明を簡単にするために省略したが、ミクサ９の出力信号には、図６に示すスプリアス以外にも広帯域にわたって多数のスプリアスが含まれている。フィルタ１０は、ＰＦＤ６に多数のスプリアスが入力されることによる誤動作や、高い電力のスプリアスが入力されることによる故障を防止するために設けられている。フィルタ１０は、低周波帯の信号を通過させて高周波帯にある多数のスプリアスを抑圧すれば良いため、急峻な特性は必要ない。
The
図７は、この発明の実施の形態１に係るフィルタ１０の出力信号の周波数スペクトルを示す図である。
横軸は、周波数であり、縦軸は電力である。フィルタ１０の出力信号には、周波数｜ｆ２＋２ｆ３−ｆｏｕｔ｜のスプリアス（以降、ＳＰ４と示す。）が含まれているが、ＳＰ４は、フィルタ１０の出力信号よりも電力レベルが低いため、ＰＦＤ６は、誤動作を起こさない。
FIG. 7 is a diagram showing a frequency spectrum of an output signal of the
The horizontal axis is frequency and the vertical axis is electric power. The output signal of the
ＰＦＤ６は、周波数変換回路１が出力した周波数ｆ１の信号の位相とフィルタ１０が出力した信号の位相とを比較し、その位相差に対応する制御信号をＬＦ７に出力する。本実施の形態では、ＰＦＤ６は、ミクサであるとする。ＰＦＤ６の出力周波数は、式（１）及び式（２）において、ｆｉｎ１をｆ１とし、ｆｉｎ２をフィルタ１０の出力信号もしくはＳＰ４の周波数とすることで表すことができる。以降、説明を簡単にするため、ＰＦＤ６の出力信号に含まれるスプリアスは、式（２）において、ｎ＝ｍ＝１で表されるスプリアスとする。
The
図８は、この発明の実施の形態１に係るＰＦＤ６の出力信号の周波数スペクトルを示す図である。
横軸は、周波数であり、縦軸は、電力である。ＰＦＤ６に入力される２つの信号において位相同期が確立している場合、２つの信号の周波数は等しいため、ＰＦＤ６の出力信号は周波数０（ＤＣ）となる。この他に、ｆ１とＳＰ４との混合信号である、周波数｜｜ｆ２＋２ｆ３−ｆｏｕｔ｜−ｆ１｜のスプリアス（以降、ＳＰ５と示す。）が含まれる。閉ループ伝達特性で抑圧するＳＰ５は、ＤＣに最も近いスプリアスである。
本実施の形態の信号源において、ＰＦＤ６からＬＦ７、ＶＣＯ８、ミクサ９、及びフィルタ１０を介してＰＦＤ６に帰還する経路は、ＰＬＬ回路を形成している。ここで、ＰＬＬ回路の閉ループ伝達関数は、以下の式（３）で表される。
FIG. 8 is a diagram showing a frequency spectrum of the output signal of the
The horizontal axis is frequency and the vertical axis is electric power. When phase synchronization is established between the two signals input to the
In the signal source of the present embodiment, the path returning from the
ここで、Ｋｐは、ＰＦＤ６の検波感度であり、入力された２つの信号の位相差が１ｒａｄ変化した際に出力する電圧もしくは電流がどの程度変化するかを示す指標である。単位は、ＰＦＤ６が電圧出力型ＰＦＤであれば、Ｖ／ｒａｄであり、電流出力型ＰＦＤであれば、Ａ／ｒａｄである。Ｆ（ｓ）は、ＬＦ７の伝達関数であり、ｓは、複素周波数である。Ｋｖは、ＶＣＯ８の同調感度であり、入力された電圧が１Ｖ変化した際に出力する周波数がどの程度変化するかを示す指標である。単位は、Ｈｚ／Ｖである。Ｎは、ＰＬＬ回路の帰還路における分周器の分周数であり、図１に示す構成の場合は、Ｎ＝１である。
Here, K p is the detection sensitivity of PFD6, and is an index showing how much the output voltage or current changes when the phase difference between the two input signals changes by 1 rad. The unit is V / rad if the
式（３）より、ＰＬＬ回路の閉ループ伝達関数は、ローパスフィルタと同等の伝達特性を有している。本実施の形態では、ミクサ５で生成され、ミクサ９及びＰＦＤ６によって周波数変換されたスプリアスＳＰ５は、このＰＬＬ回路の閉ループ伝達特性を用いて抑圧する。
From the equation (3), the closed loop transfer function of the PLL circuit has the same transfer characteristics as the low-pass filter. In the present embodiment, the spurious SP5 generated by the
式（３）で示される伝達関数によってＳＰ５を抑圧する方法として、例えば、ＳＰ５の周波数よりも、式（３）で示される伝達関数の３ｄＢ帯域を小さくする方法がある。３ｄＢ帯域とは、利得が最大値となる周波数から３ｄＢ低下する周波数までの周波数帯域幅である。このとき、ＳＰ５の周波数をｆＳＰ５とおくと、以下の式（４）が成り立つ。 As a method of suppressing SP5 by the transfer function represented by the formula (3), for example, there is a method of making the 3 dB band of the transfer function represented by the formula (3) smaller than the frequency of SP5. The 3 dB band is a frequency bandwidth from the frequency at which the gain becomes the maximum value to the frequency at which the gain decreases by 3 dB. At this time, if the frequency of SP5 is set to f SP5 , the following equation (4) holds.
式（４）を満たすように、ＰＦＤ６の検波感度、ＬＦ７の伝達関数、及びＶＣＯ８の同調感度を決定することによって、ＳＰ５を抑圧する。 SP5 is suppressed by determining the detection sensitivity of PFD6, the transfer function of LF7, and the tuning sensitivity of VCO8 so as to satisfy equation (4).
ＬＦ７は、ＰＦＤ６から出力された電圧信号（制御電圧）を平滑化して、電圧信号をＶＣＯ８に出力する。ＶＣＯ８は、ＬＦ７から出力された電圧信号に基づいて、周波数ｆｏｕｔで発振し、出力信号として出力端子から出力するとともに、出力信号をミクサ９に出力する。
The LF 7 smoothes the voltage signal (control voltage) output from the
図９は、この発明の実施の形態１に係るＬＦ７の出力信号の周波数スペクトルを示す図である。
横軸は、周波数であり、縦軸は、電力である。ＰＬＬ回路の閉ループ伝達関数の３ｄＢ帯域をスプリアスＳＰ５の周波数より低くすることでＳＰ５を抑圧できる。
FIG. 9 is a diagram showing a frequency spectrum of the output signal of the LF 7 according to the first embodiment of the present invention.
The horizontal axis is frequency and the vertical axis is electric power. SP5 can be suppressed by making the 3 dB band of the closed loop transfer function of the PLL circuit lower than the frequency of the spurious SP5.
例えば、ＬＦ７として容量と抵抗などから構成されるローパスフィルタを用いている場合は、容量値、抵抗値、及びフィルタの次数を変えることによって、伝達関数Ｆ（ｓ）を変化させることができる。同様にして、ＰＦＤ６としてミクサを使用している場合は、使用するダイオードを変えることによって検波感度を変化させることができ、ＶＣＯ８は、可変容量ダイオードを変えることによって、同調感度を変えることができる。これらは、過度にハードウェア量を増やすことなく、容易に行うことができる。ループフィルタの特性は、周波数切り替え時間などＰＬＬ回路に求められる特性によって決定し、閉ループ伝達特性は、ＤＣに最も近いスプリアスが抑圧できるように決定する。 For example, when a low-pass filter composed of a capacitance and a resistor is used as the LF 7, the transfer function F (s) can be changed by changing the capacitance value, the resistance value, and the order of the filter. Similarly, when a mixer is used as the PFD6, the detection sensitivity can be changed by changing the diode used, and the VCO8 can change the tuning sensitivity by changing the variable capacitance diode. These can be easily done without excessively increasing the amount of hardware. The characteristics of the loop filter are determined by the characteristics required for the PLL circuit such as the frequency switching time, and the closed loop transmission characteristics are determined so that the spurious closest to DC can be suppressed.
例えば、一般的に高速な周波数切り替え時間を実現する場合には、ループフィルタのカットオフ周波数を大きくする。これは、カットオフ周波数と時定数とは反比例の関係にあるので、カットオフ周波数が大きいほど時定数が小さくなり、切り替えに掛かる時間が短くなるためである。切り替え時間を短くした場合、ループフィルタのカットオフ周波数よりも、スプリアスの周波数が小さくなってしまい、出力信号にスプリアスが含まれてしまう。このような場合であっても、本信号源では、閉ループ伝達特性をスプリアスが抑圧できるように決定するため、高速な周波数切り替え時間と低スプリアスの両立が図れる。 For example, in general, when a high frequency switching time is realized, the cutoff frequency of the loop filter is increased. This is because the cutoff frequency and the time constant are inversely proportional to each other, and the larger the cutoff frequency, the smaller the time constant and the shorter the time required for switching. If the switching time is shortened, the spurious frequency becomes smaller than the cutoff frequency of the loop filter, and the output signal contains spurious. Even in such a case, in this signal source, since the closed loop transmission characteristic is determined so that the spurious can suppress it, it is possible to achieve both a high frequency switching time and a low spurious.
以上のように、実施の形態１によれば、ミクサ５の出力信号に含まれるスプリアスをＰＬＬ回路の閉ループ伝達特性で抑圧するため、ミクサ５とミクサ９との間に高周波帯で急峻な特性をもつバンドバスフィルタを設ける必要がない。これにより、過度のハードウェア量やコストの増大を招くことのない信号源を実現することができる。
As described above, according to the first embodiment, in order to suppress the spurious contained in the output signal of the
なお、以上の説明では、ミクサ５の出力信号のうち、周波数ｆ２＋ｆ３の成分を所望信号としているが、周波数混合によって生じる他の周波数成分を所望信号としても良い。
同様に、ミクサ９の出力信号のうち、周波数｜ｆ２＋ｆ３−ｆｏｕｔ｜の成分を所望信号としているが、周波数混合によって生じる他の周波数成分を所望信号としても良い。
In the above description, among the output signals of the
Similarly, among the output signals of the
また、ＤＤＳ１１の出力のうち、周波数ｆ１の成分を所望信号としているが、ＤＤＳ１１から生じる他の信号を所望信号とし、所望信号を通過させるフィルタを備えるようにしても良い。
Further, although the component of the frequency f1 of the output of the
周波数変換回路２、周波数変換回路３、及び周波数変換回路４は、周波数ｆＣＬＫの基準信号源１の出力信号を入力信号としているが、外部から基準信号源１の出力信号に同期した信号を入力するようにしても良い。また、周波数変換回路２の入力信号として、ＶＣＯ８の出力信号を用いても良い。
The
図１０は、この発明の実施の形態１に係る信号源の他の構成例を示す構成図である。
図１と比較すると、周波数変換回路４を削除し、周波数変換回路４の出力信号（ｆ３）の代わりに周波数変換回路２の出力信号（ｆ１）を用いる構成である。ミクサ５は、ｆＣＬＫを周波数変換したｆ１の信号とｆ２の信号とを混合することにより、周波数変換し、周波数変換した信号をミクサ９に出力する。ミクサ９以降の動作は図１と同様である。図１０の構成では、図１と比較すると、周波数変換回路４が不要となるため、より小形化でより低消費電力にできるという効果がある。
FIG. 10 is a configuration diagram showing another configuration example of the signal source according to the first embodiment of the present invention.
Compared with FIG. 1, the
図１１は、この発明の実施の形態１に係る信号源の他の成例を示す構成図である。図１１は、図１と比較して、ミクサ５とミクサ９の間に分周器４１を挿入した構成である。
分周器４１は、その分周数をＢ（Ｂは、正の自然数。）とすると、入力された信号に含まれるスプリアスのレベルを２０ｌｏｇ１０（Ｂ）下げる効果がある。つまり、分周器４１は、所望信号のレベルを下げずに、スプリアスを下げる。これは、所望信号の近傍の周波数において、周波数逓倍の効果により周波数がＸ倍になると、位相雑音もスプリアスも２０ｌｏｇ１０（Ｘ）増加する特性を逆に利用したものである。分周器４１を設けることで、所望信号とスプリアスとのレベル比を２０ｌｏｇ１０（Ｂ）改善できる。したがって、ミクサ５の出力信号に含まれるスプリアスのレベルを下げることができ、スプリアスを低減した信号をミクサ９に入力できる。このため、ミクサ９の出力信号が入力されるＰＦＤ６において、ＰＦＤ６の出力信号のスプリアスのレベルを下げることができるという効果がある。
FIG. 11 is a configuration diagram showing another example of the signal source according to the first embodiment of the present invention. FIG. 11 shows a configuration in which the frequency divider 41 is inserted between the
Assuming that the number of divisions is B (B is a positive natural number), the frequency divider 41 has an effect of lowering the level of spurious contained in the input signal by 20 log 10 (B). That is, the frequency divider 41 lowers the spurious without lowering the level of the desired signal. This utilizes the property that the phase noise and spurious increase by 20 log 10 (X) when the frequency is multiplied by X due to the effect of frequency multiplication at the frequency near the desired signal. By providing the frequency divider 41, the level ratio between the desired signal and the spurious can be improved by 20 log 10 (B). Therefore, the level of spurious contained in the output signal of the
１ 基準信号源、２ 周波数変換回路、３ 周波数変換回路、４ 周波数変換回路、５ ミクサ、６ ＰＦＤ、７ ＬＦ、８ ＶＣＯ、９ ミクサ、１０ フィルタ、１１ ＤＤＳ、２１ 分周器 ３１ 分周器、４１ 分周器、１０１ 基準信号源、１０２ ＤＤＳ、１０３ フィルタ、１０４ 分周器、１０５ ＰＦＤ、１０６ ＬＦ、１０７ ＶＣＯ、１０８ ミクサ、１０９ フィルタ、１１０ 分周器、１１１ ミクサ、１１２ フィルタ。
1 Reference signal source, 2 Frequency conversion circuit, 3 Frequency conversion circuit, 4 Frequency conversion circuit, 5 Mixer, 6 PFD, 7 LF, 8 VCO, 9 Mixer, 10 Filter, 11 DDS, 21
Claims (5)
基準信号に同期して、第１の信号を生成する第１の周波数変換回路と、
前記基準信号に同期した複数の信号が入力され、前記複数の信号を混合し、周波数変換を行なう第１の混合器と、
前記第１の混合器に接続され、第１のスプリアスを含む前記第１の混合器の出力信号が入力され、前記第１の混合器の出力信号と前記発振器が出力した信号とを混合し、周波数変換する第２の混合器と、
前記第１の周波数変換回路が生成した前記第１の信号と前記第２の混合器が周波数変換した信号との位相差を検出し、前記位相差に応じた信号を出力する位相周波数比較器と、
前記発振器、前記第２の混合器、及び前記位相周波数比較器とともに、閉ループの伝達特性を用いて、前記位相周波数比較器の出力信号に含まれる、前記第１のスプリアスに起因する第２のスプリアスを抑圧し、前記第２のスプリアスを抑圧した信号を前記制御信号として前記発振器に出力するループフィルタと、
を備え、
前記第１の混合器と前記第２の混合器との間に前記第１のスプリアスを抑圧するフィルタが接続されていないことを特徴とする信号源。 An oscillator that outputs a signal with a frequency corresponding to the control signal,
A first frequency conversion circuit that generates a first signal in synchronization with the reference signal,
A first mixer in which a plurality of signals synchronized with the reference signal are input, the plurality of signals are mixed, and frequency conversion is performed, and
The output signal of the first mixer connected to the first mixer and containing the first spurious is input, and the output signal of the first mixer and the signal output by the oscillator are mixed. A second mixer that converts frequencies and
A phase frequency comparator that detects the phase difference between the first signal generated by the first frequency conversion circuit and the signal frequency-converted by the second mixer and outputs a signal corresponding to the phase difference. ,
A second spurious caused by the first spurious contained in the output signal of the phase frequency comparator using the closed-loop transmission characteristic together with the oscillator, the second mixer, and the phase frequency comparator. And a loop filter that outputs a signal that suppresses the second spurious to the oscillator as the control signal.
Equipped with
A signal source characterized in that a filter for suppressing the first spurious is not connected between the first mixer and the second mixer .
２０ｌｏｇ｜１／（（ｆｓｐ５／（Ｋｐ・Ｆ（ｆｓｐ５）・Ｋｖ））＋１）｜＜３ｄＢを満たすことを特徴とする請求項２に記載の信号源。 The transfer function of the loop filter (F (s), s is a complex frequency), the tuning sensitivity of the oscillator (Kv), the detection sensitivity of the phase frequency comparator (Kp), and the frequency of the second spurious (fsp5). In, the transfer characteristic of the closed loop is
The signal source according to claim 2, wherein 20 log | 1 / ((fsp5 / (Kp · F (fsp5) · Kv)) +1) | <3 dB is satisfied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016090548A JP6753132B2 (en) | 2016-04-28 | 2016-04-28 | Signal source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016090548A JP6753132B2 (en) | 2016-04-28 | 2016-04-28 | Signal source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017200097A JP2017200097A (en) | 2017-11-02 |
| JP6753132B2 true JP6753132B2 (en) | 2020-09-09 |
Family
ID=60238308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016090548A Active JP6753132B2 (en) | 2016-04-28 | 2016-04-28 | Signal source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6753132B2 (en) |
-
2016
- 2016-04-28 JP JP2016090548A patent/JP6753132B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017200097A (en) | 2017-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890590B1 (en) | Wideband frequency synthesizer and frequency synthesizing method thereof | |
| US8704562B2 (en) | Ultra low phase noise signal source | |
| KR20160101974A (en) | Local oscillator signal generation using delay locked loops | |
| US8736326B1 (en) | Frequency synthesizer and frequency synthesis method thereof | |
| TW201728094A (en) | Signal transmitter | |
| JP6366523B2 (en) | Frequency synthesizer | |
| US9843334B2 (en) | Frequency synthesizer | |
| Pilipenko | Simulation and parameters optimization of hybrid frequency synthesizers for wireless communication systems | |
| US20200186153A1 (en) | Signal source | |
| JP6753132B2 (en) | Signal source | |
| US9350366B2 (en) | Phase-locked loop filter with coarse and fine tuning | |
| JP6584330B2 (en) | Frequency synthesizer | |
| US8502574B2 (en) | Device and method for generating a signal of parametrizable frequency | |
| JP6570790B2 (en) | Signal source | |
| JP2016144054A (en) | Frequency synthesizer | |
| WO2014106899A1 (en) | High frequency oscillation source | |
| JP6428498B2 (en) | Signal generator | |
| CN113193867B (en) | Local oscillator phase-locked frequency synthesizer compatible with C waveband and millimeter wave frequency band | |
| US6967507B2 (en) | Dual edge count programmable frequency divider | |
| JP2007134833A (en) | Pll frequency synthesizer | |
| JP2005033581A (en) | Phase synchronization loop type frequency synthesizer of fractional-n method | |
| Rategh et al. | Frequency Synthesizers | |
| JP2015171131A (en) | PLL synthesizer | |
| JP2015073205A (en) | Pll frequency synthesizer | |
| JP2018061117A (en) | Frequency synthesizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200803 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6753132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |