JP5831526B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5831526B2
JP5831526B2 JP2013226352A JP2013226352A JP5831526B2 JP 5831526 B2 JP5831526 B2 JP 5831526B2 JP 2013226352 A JP2013226352 A JP 2013226352A JP 2013226352 A JP2013226352 A JP 2013226352A JP 5831526 B2 JP5831526 B2 JP 5831526B2
Authority
JP
Japan
Prior art keywords
semiconductor
contact
layer
region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013226352A
Other languages
English (en)
Other versions
JP2014158013A (ja
Inventor
青吾 大澤
青吾 大澤
戸松　裕
裕 戸松
荻野　誠裕
誠裕 荻野
友視 大林
友視 大林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013226352A priority Critical patent/JP5831526B2/ja
Priority to DE112013006445.6T priority patent/DE112013006445T5/de
Priority to CN201380070729.XA priority patent/CN104937720B/zh
Priority to PCT/JP2013/007520 priority patent/WO2014112015A1/ja
Priority to US14/759,823 priority patent/US9634095B2/en
Publication of JP2014158013A publication Critical patent/JP2014158013A/ja
Application granted granted Critical
Publication of JP5831526B2 publication Critical patent/JP5831526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、コンタクト用トレンチが形成された半導体装置およびその製造方法に関するものである。
従来より、トレンチゲート型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成された半導体装置が提案されている（例えば、特許文献１参照）。
具体的には、この半導体装置では、Ｎ−型のドリフト層の表層部にＰ型のベース層が形成されている。そして、ベース層を貫通してドリフト層に達する複数のゲート用トレンチが形成されており、各ゲート用トレンチの壁面にはゲート絶縁膜とゲート電極とが順に形成されている。また、ベース層の表層部には、ゲート用トレンチの側面に接するようにＮ＋型のソース層が形成されている。
隣接するゲート用トレンチの間には、ベース層に達するコンタクト用トレンチが形成されている。そして、コンタクト用トレンチの開口部側の側面のみに接するようにソース層より不純物濃度が高くされたＮ＋＋型のソース用コンタクト領域が形成され、コンタクト用トレンチの底面のみに接するようにベース層よりも不純物濃度が高くされたＰ＋型のベース用コンタクト領域が形成されている。
また、コンタクト用トレンチにはソース電極が埋め込まれ、ソース電極がソース層、ソース用コンタクト領域、ベース層、ベース用コンタクト領域と電気的に接続されている。また、ドリフト層の裏面側には、ドレイン電極が形成されている。
特開２００３−９２４０５号公報
ところで、近年では、半導体装置を微細化したいという要望があり、例えば、半導体装置を微細化するためにコンタクト用トレンチの幅を短くすることが考えられる。しかしながら、上記半導体装置では、コンタクト用トレンチの幅を短くすることによって微細化しようとすると、コンタクト用トレンチの底面のみに接するベース用コンタクト領域も小さくなる。このため、半導体装置をオン状態からオフ状態に変化した際、半導体装置が破壊され易くなる。
すなわち、上記半導体装置では、ソース層およびソース用コンタクト領域、ベース層およびベース用コンタクト領域、ドリフト層によって寄生バイポーラトランジスタが構成される。また、上記半導体装置は、モータやコイル等のインダクタンスを有する負荷に接続されると、オン状態からオフ状態に変化した際、負荷に逆起電力が生じてドリフト層とベース層との間に形成されるダイオードが逆バイアス状態となる。そして、電界が集中しているゲート用トレンチ近傍の領域でブレイクダウンが発生して電流が流れる。この場合、電流（キャリア）はブレイクダウンした領域からベース用コンタクト領域を介してソース電極に流れるが、ベース用コンタクト領域が小さいと電流（キャリア）がベース用コンタクト領域からソース電極に流れ難くなる。つまり、コンタクト用トレンチの幅を短くして半導体装置を微細化すると、ベース層での抵抗（電圧降下）が大きくなって寄生バイポーラトランジスタがオンし易くなり、寄生バイポーラトランジスタがオンすることによって半導体装置が破壊され易くなる。
なお、このような問題は、トレンチゲート型のＭＯＳＦＥＴが形成された半導体装置にのみ発生するものではなく、例えば、トレンチゲート型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成された半導体装置においても同様に発生する。また、このような問題は、トレンチゲート型の半導体装置のみではなく、プレーナ型の半導体装置においても同様に発生する。プレーナ型の半導体装置においても、オン状態からオフ状態に変化した際、ベース用コンタクト領域が小さいと電流（キャリア）がベース用コンタクト領域からソース電極に流れ難くなるためである。
本発明は上記点に鑑みて、オン状態からオフ状態に変化した際、コンタクト用トレンチの幅を短くすることで微細化しても破壊されることを抑制できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１導電型のドリフト層（１０）と、ドリフト層の表層部に形成された第２導電型の第１半導体層（１１）と、第１半導体層の表層部に形成された第１導電型の第２半導体層（１５）と、第２半導体層に形成されたコンタクト用トレンチ（１６）と、コンタクト用トレンチのうち開口部側の側面に接し、第２半導体層よりも高不純物濃度とされた第１導電型の第１半導体領域（１５ａ）と、コンタクト用トレンチの底面および底面側の側面に接し、第１半導体層よりも高不純物濃度とされた第２導電型の第２半導体領域（１１ａ）と、コンタクト用トレンチに配置され、第１半導体領域および第２半導体領域と電気的に接続される第１電極（１８）と、第１電極が電気的に接続される領域と異なる領域に電気的に接続され、第１電極との間に電流を流す第２電極（１９）と、を備え、第１半導体領域と第２半導体領域とは接しており、第１半導体領域と第２半導体領域とのジャンクション位置は、第１半導体層と第２半導体層とのジャンクション位置より浅くされていることを特徴としている。
これによれば、コンタクト用トレンチの幅を短くして半導体装置を微細化しても、コンタクト用トレンチの側面に形成されている第２半導体領域の大きさは変化しない。つまり、半導体装置を微細化しても、第２半導体領域の大きさを確保することができる。このため、半導体装置をオン状態からオフ状態に変化し、ブレイクダウンが発生しても、電流は第２半導体領域に流れ込み易く、第１半導体層で抵抗（電圧降下）が大きくなることを抑制できる。したがって、寄生バイポーラトランジスタがオンすることを抑制でき、半導体装置が破壊されることを抑制できる。
また、第１電極（コンタクト用トレンチの壁面）が第１半導体層および第２半導体層と接触している場合と比較して、接触抵抗を下げることができる。また、第１電極との接触抵抗を下げることができるため、第１電極との接触面積を増加させるためにコンタクト用トレンチを深くしなくてもよい。これにより、ドリフト層と第１半導体層との間の空乏層がコンタクト用トレンチに達することを抑制でき、耐圧が低下することを抑制できる。
さらに、第２半導体領域が大きくなるため、より半導体装置が破壊されることを抑制できる。また、コンタクト用トレンチを浅くできるため、第１電極を埋め込み易くできる。
また、請求項６に記載の発明は、第１半導体領域と第２半導体領域とが接している半導体装置の製造方法に関するものであり、以下の工程を行うことを特徴としている。
すなわち、一面（１ａ）および一面と反対側の他面（１ｂ）を有し、ドリフト層（１０）を構成する半導体基板（１）の一面側に第１半導体層（１１）を形成する工程と、第１半導体層の表層部に第２半導体層（１５）を形成する工程と、半導体基板の一面にマスク（１７）を形成し、マスクをパターニングして半導体基板の一面のうちコンタクト用トレンチ（１６）の形成予定領域を露出させる開口部（１７ａ）をマスクに形成する工程と、マスクを用いて半導体基板の一面から第１導電型の不純物をイオン注入すると共に熱拡散を行い、マスクの下方にまで広がる第１半導体領域（１５ａ）を形成する工程と、マスクを用いて第１半導体領域を貫通するコンタクト用トレンチを形成する工程と、コンタクト用トレンチに対して、第１半導体領域を形成するときのドーズ量よりも少ないドーズ量にて第２導電型の不純物をイオン注入すると共に熱拡散を行うことにより、コンタクト用トレンチの底面および底面側の側面に接し、第１半導体領域と接する第２半導体領域（１１ａ）を形成する工程と、を行い、第１半導体領域を形成する工程および第２半導体領域を形成する工程では、第１半導体領域と第２半導体領域とのジャンクション位置が第１半導体層と第２半導体層とのジャンクション位置より浅くなるように、第１半導体領域および第２半導体領域を形成することを特徴としている。
このように、第２半導体領域を形成する際、１半導体領域を形成するときのドーズ量よりも少ないドーズ量にて第２導電型の不純物をイオン注入すると共に熱拡散を行うことにより、第１半導体領域と第２半導体領域とが接する半導体装置を製造することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の断面図である。 図１に示すゲート用トレンチとコンタクト用トレンチとの関係を示す平面図である。 図１に示す半導体装置の製造工程を示す断面図である。 本発明の第２実施形態におけるゲート用トレンチとコンタクト用トレンチとの関係を示す平面図である。 ベース用コンタクト領域のコンタクト用トレンチと接する面積と、負荷耐量との関係を示す図である。 ベース用コンタクト領域におけるコンタクト用トレンチと接する面積が１．１６μｍ２であるときのコンタクト用トレンチの半径とベース用コンタクト領域の這い上がり高さとの関係を示す図である。 ベース用コンタクト領域の表面濃度と負荷耐量との関係を示す図である。 本発明の第３実施形態における半導体装置の断面図である。 本発明の他の実施形態における半導体装置の断面図である。 本発明の他の実施形態における半導体装置の断面図である。 本発明の他の実施形態における半導体装置の断面図である。 本発明の他の実施形態におけるゲート用トレンチとコンタクト用トレンチとの関係を示す平面図である。 本発明の他の実施形態における半導体装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明をｎチャネル型のＭＯＳＦＥＴに適用した例について説明する。
図１に示されるように、半導体装置は、Ｎ−型のドリフト層１０として機能する半導体基板１を用いて構成されており、この半導体基板１のうちの一面１ａ側の表層部に所定厚さのＰ型のベース層１１が形成されている。そして、ベース層１１を貫通してドリフト層１０に達する複数のゲート用トレンチ１２が形成されている。
ゲート用トレンチ１２は、図２に示されるように、半導体基板１の一面１ａの面方向のうちの一方向（図２中紙面上下方向）を長手方向とし、この長手方向に平行に延設されている。本実施形態では、各ゲート用トレンチ１２は、ストライプ状に形成されているが、各ゲート用トレンチ１２は延設方向の先端部が引き回されることで環状構造とされていてもよい。
そして、各ゲート用トレンチ１２内は、図１に示されるように、それぞれのゲート用トレンチ１２の内壁表面を覆うように形成されたゲート絶縁膜１３と、このゲート絶縁膜１３上に形成されたゲート電極１４とにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
なお、ゲート絶縁膜１３としては、例えば、シリコン酸化膜が用いられ、ゲート電極１４としては、例えば、ポリシリコン等が用いられる。
ベース層１１の表層部には、ドリフト層１０よりも高不純物濃度とされたＮ＋型のソース層１５が形成されている。このソース層１５は、ゲート用トレンチ１２の側面に接するようにゲート用トレンチ１２の長手方向に沿って形成され、ベース層１１内で終端している。
また、隣接するゲート用トレンチ１２の間には、コンタクト用トレンチ１６が形成されている。このコンタクト用トレンチ１６は、図１および図２に示されるように、ゲート用トレンチ１２の長手方向に沿って形成され、ゲート用トレンチ１２よりも浅くされている。特に限定されるものではないが、本実施形態のコンタクト用トレンチ１６は、ドリフト層１０とベース層１１とのジャンクション位置より僅かに深くされている。
そして、図１に示されるように、コンタクト用トレンチ１６の開口部側の側面と接するように、ソース層１５よりも高不純物濃度とされたＮ＋＋型のソース用コンタクト領域１５ａが形成されている。このソース用コンタクト領域１５ａは、本実施形態では、ソース層１５内に形成されていると共にコンタクト用トレンチ１６の長手方向に沿って形成されており、ソース層１５内において終端している。
また、コンタクト用トレンチ１６の底面および底面側の側面に接するように、ベース層１１よりも高不純物濃度とされたＰ＋型のベース用コンタクト領域１１ａが形成されている。このベース用コンタクト領域１１ａは、ベース層１１からソース層１５に渡って形成されていると共にコンタクト用トレンチ１６の長手方向に沿って形成されており、ベース層１１内において終端している。
また、本実施形態のベース用コンタクト領域１１ａは、コンタクト用トレンチ１６の側面においてソース用コンタクト領域１５ａと接している。そして、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より浅くされている。言い換えると、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より半導体基板１の一面１ａ側に位置している。
ゲート絶縁膜１３およびゲート電極１４上には、ＢＰＳＧ膜等で構成される層間絶縁膜１７が形成されている。そして、コンタクト用トレンチ１６が埋め込まれるように、層間絶縁膜１７上にソース電極１８が形成されている。
ソース電極１８は、半導体基板１の一面１ａにてソース用コンタクト領域１５ａと電気的に接続され、コンタクト用トレンチ１６の壁面にてソース用コンタクト領域１５ａおよびベース用コンタクト領域１１ａと電気的に接続されている。また、半導体基板１の他面１ｂ側には、ドレイン電極１９が形成され、ドレイン電極１９がドリフト層１０と電気的に接続されている。
以上が本実施形態における半導体装置の構成である。なお、本実施形態では、Ｎ型、Ｎ−型、Ｎ＋型、Ｎ＋＋型が本発明の第１導電型に相当し、Ｐ型、Ｐ＋型が本発明の第２導電型に相当している。また、ベース層１１が本発明の第１半導体層に相当し、ソース層１５が本発明の第２半導体層に相当し、ソース用コンタクト領域１５ａが本発明の第１半導体領域に相当し、ベース用コンタクト領域１１ａが本発明の第２半導体領域に相当している。そして、ソース電極１８が本発明の第１電極に相当し、ドレイン電極１９が本発明の第２電極に相当している。
次に、上記半導体装置の製造方法について図３を参照しつつ説明する。
まず、図３（ａ）に示されるように、ドリフト層１０を構成する半導体基板１を用意し、半導体基板１の一面１ａ側にベース層１１を形成すると共にベース層１１の表層部にソース層１５を形成する。なお、ベース層１１およびソース層１５は、所定の不純物をイオン注入した後に熱拡散することによって形成される。また、本実施形態では、半導体基板１の一面１ａ側から厚さ方向に不純物濃度が低くなるようにソース層１５を形成する。
そして、半導体基板１に上記トレンチゲート構造を形成する。トレンチゲート構造の具体的な製造工程に関しては、周知なものと同様であり、詳しく説明しないが、ベース層１１およびソース層１５を貫通してドリフト層１０に達するゲート用トレンチ１２を形成し、このゲート用トレンチ１２の内壁表面にゲート絶縁膜１３とゲート電極１４となるポリシリコンとを形成すればよい。
次に、ゲート絶縁膜１３およびゲート電極１４が覆われるように、半導体基板１の一面１ａの全面にＢＰＳＧ膜を成膜して層間絶縁膜１７を形成する。
続いて、図３（ｂ）に示されるように、図示しないレジスト等をマスクとして層間絶縁膜１７をパターニングし、半導体基板１の一面１ａのうちコンタクト用トレンチ１６の形成予定領域を露出させる開口部１７ａを形成する。そして、層間絶縁膜１７をマスクとし、所定の不純物をイオン注入すると共に熱拡散することにより、ソース層１５の表層部にソース用コンタクト領域１５ａを形成する。
なお、ソース用コンタクト領域１５ａは不純物が熱拡散されることによって形成されるため、不純物が注入された領域よりも広がって形成されている。つまり、ソース用コンタクト領域１５ａは、層間絶縁膜１７の下方にまで広がって形成されている。
また、ソース用コンタクト領域１５ａは、ソース層１５を構成する不純物と異なる不純物を用いて構成することにより、ソース層１５との境界を明確にすることができる。例えば、ソース層１５を構成する不純物としてＡｓ（砒素）を用いた場合には、ソース用コンタクト領域１５ａを構成する不純物としてＰ（リン）を用いることができる。
続いて、図３（ｃ）に示されるように、層間絶縁膜１７をマスクとしてドライエッチングを行い、ソース用コンタクト領域１５ａおよびソース層１５を貫通してベース層１１に達するコンタクト用トレンチ１６を形成する。本実施形態では、開口部から底面に向かって幅が狭くなるテーパ状のコンタクト用トレンチ１６を形成する。
なお、コンタクト用トレンチ１６の開口部側の側面に接するソース用コンタクト領域１５ａは、上記図３（ｂ）の工程で形成したソース用コンタクト領域１５ａのうち層間絶縁膜１７の下方に広がって形成された部分にて構成される。
次に、図３（ｄ）に示されるように、層間絶縁膜１７をマスクとし、コンタクト用トレンチ１６の側面および底面に対して、Ｐ型の不純物をイオン注入すると共に熱拡散することにより、上記ベース用コンタクト領域１１ａを形成する。
具体的には、コンタクト用トレンチ１６が開口部から底面に向かって幅が狭くなるテーパ状とされており、コンタクト用トレンチ１６の側面が半導体基板１の一面１ａに対して傾いているため、半導体基板１の一面１ａに対する法線方向からＰ型の不純物をイオン注入する。
また、イオン注入は、ベース層１１を形成する際のドーズ量よりも大きく、ソース用コンタクト領域１５ａを形成する際のドーズ量よりも少ないドーズ量にて行う。これにより、ベース用コンタクト領域１１ａを形成するための不純物がコンタクト用トレンチ１６の側面および底面（壁面全面）に対してイオン注入されても、ソース用コンタクト領域１５ａのうち不純物濃度が高い領域ではソース用コンタクト領域１５ａがそのまま残る。そして、ソース用コンタクト領域１５ａのうち不純物濃度がベース用コンタクト領域１１ａと等しくなる部分にてベース用コンタクト領域１１ａとの界面が構成される。つまり、ソース用コンタクト領域１５ａと接するベース用コンタクト領域１１ａが形成される。
なお、本実施形態では、半導体基板１の一面１ａ側から厚さ方向に不純物濃度が低くなるようにソース層１５を形成している。このため、ベース層１１側のソース層１５の不純物濃度が低くなっており、ベース用コンタクト領域１１ａの形成にソース層１５の不純物濃度が関与することを抑制できる。また、ベース用コンタクト領域１１ａは、ソース用コンタクト領域１５ａと同様に、ベース層１１を構成する不純物と異なる不純物を用いて構成することにより、ベース層１１との境界を明確にすることができる。例えば、ベース層１１を構成する不純物としてＢｏｒｏｎ（ボロン）を用いた場合には、ベース用コンタクト領域１１ａを構成する不純物としてＡｌ（アルミニウム）を用いることができる。
次に、図３（ｅ）に示されるように、ウェットエッチングを行い、層間絶縁膜１７および半導体基板１の一面１ａに形成されたゲート絶縁膜１３を後退させ、半導体基板１の一面１ａからソース用コンタクト領域１５ａを露出させる。
その後、図３（ｆ）に示されるように、層間絶縁膜（ＢＰＳＧ膜）１７をリフローして層間絶縁膜１７を丸める。そして、コンタクト用トレンチ１６が埋め込まれるように層間絶縁膜１７上にソース電極１８を形成すると共に、半導体基板１の他面１ｂ側にドレイン電極１９を形成することにより、上記図１に示す半導体装置が製造される。
なお、ソース電極１８は、半導体基板１の一面１ａ側からＴｉ、ＴｉＮ等のバリアメタルを成膜した後、バリアメタル上にＡｌを成膜することによって形成することが好ましい。ソース電極１８をバリアメタルを有する構成とすることにより、Ａｌスパイクの発生を抑制できる。
以上説明したように、本実施形態では、コンタクト用トレンチ１６の底面および底面側の側面に接するようにベース用コンタクト領域１１ａが形成されている。このため、コンタクト用トレンチ１６の幅を短くして半導体装置を微細化しても、コンタクト用トレンチ１６の側面に形成されている部分の大きさは変化しない。つまり、半導体装置を微細化しても、ベース用コンタクト領域１１ａの大きさを確保することができる。このため、半導体装置がモータやコイル等のインダクタンスを有する負荷に接続され、オン状態からオフ状態に変化しても半導体装置が破壊されることを抑制できる。言い換えると、半導体装置の負荷耐量を高くできる。
すなわち、上記半導体装置は、ゲート−ソース間に所定の閾値電圧以上の電圧が印加されている状態からゲート−ソース間に印加される電圧が所定の閾値電圧以下になると、ベース層１１のうちゲート用トレンチ１２と接する部分に形成されていたＮ型のチャネル層が消滅してオフ状態となる。
このとき、上記のように、負荷に逆起電力が生じてドリフト層１０とベース層１１との間に形成されるダイオードが逆バイアス状態となり、電界が集中しているゲート用トレンチ１２近傍の領域でブレイクダウンが発生して電流が流れる。
この場合、電流（キャリア）はブレイクダウンした領域からベース用コンタクト領域１１ａを介してソース電極１８に流れるが、本実施形態では、ベース用コンタクト領域１１ａがコンタクト用トレンチ１６の底面および底面側の側面に形成されている。このため、ブレイクダウンにて発生した電流がベース用コンタクト領域１１ａに流れ込み易く、ベース層１１で抵抗（電圧降下）が大きくなることを抑制できる。したがって、寄生バイポーラトランジスタがオンすることを抑制でき、半導体装置が破壊されることを抑制できる。
また、本実施形態では、ソース用コンタクト領域１５ａとベース用コンタクト領域１１ａとが接している。つまり、コンタクト用トレンチ１６の壁面がソース用コンタクト領域１５ａおよびベース用コンタクト領域１１ａにて囲まれている。
このため、ソース電極１８がソース層１５およびベース層１１と接触している場合と比較して、接触抵抗を下げることができる。そして、ソース電極１８との接触抵抗を下げることができるため、ソース電極１８との接触面積を増加させるためにコンタクト用トレンチ１６を深くしなくてもよい。このため、ドリフト層１０とベース層１１との間の空乏層がコンタクト用トレンチ１６に達することを抑制でき、耐圧が低下することを抑制できる。
さらに、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より浅くされている。このため、コンタクト用トレンチ１６を浅くでき、ソース電極１８を埋め込み易くできる。
そして、本実施形態では、ソース用コンタクト領域１５ａを形成するイオン注入する際のマスク、コンタクト用トレンチ１６を形成する際のマスク、ベース用コンタクト領域１１ａを形成する際のマスクとして、全て同じ層間絶縁膜１７を用いている。このため、各工程で別のマスクを用いる場合と比較して、アライメントズレが発生することを抑制できる。
さらに、本実施形態では、半導体基板１の一面１ａ側から厚さ方向に不純物濃度が低くなるようにソース層１５を形成している。このため、ベース層１１側のソース層１５の不純物濃度が低くなっており、ベース用コンタクト領域１１ａの形成にソース層１５の不純物濃度が関与することを抑制できる。このため、製造工程の簡略化を図ることができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してゲート用トレンチ１２およびコンタクト用トレンチ１６の形状を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態の半導体装置は、基本的な構成は上記第１実施形態と同様であるが、図４に示されるように、ゲート用トレンチ１２は梯子状とされている。つまり、本実施形態では、いわゆるメッシュセルを有する半導体装置とされている。コンタクト用トレンチ１６は、ゲート用トレンチ１２で囲まれる領域に底面が円（真円）状となるように形成され、底面側の側面の全周がベース用コンタクト領域１１ａと接している。そして、ベース用コンタクト領域１１ａにおけるコンタクト用トレンチ１６の側面と接する這い上がり高さ（以下では、ベース用コンタクト領域１１ａの這い上がり高さという）が以下のように規定されている。なお、ベース用コンタクト領域１１ａにおけるコンタクト用トレンチ１６の側面と接する這い上がり高さとは、言い換えると、コンタクト用トレンチ１６の底面側から開口部側に向かう方向において、コンタクト用トレンチ１６の側面と接する長さのことである。
すなわち、負荷耐量はコンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積に依存する。具体的には、図５に示されるように、負荷耐量は、コンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積が１．１６μｍ２以下になると、急峻に低下する。このため、コンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積は、１．１６μｍ２以上であることが好ましい。
この場合、図６に示されるように、ベース用コンタクト領域１１ａの這い上がり高さをｙ［μｍ］、コンタクト用トレンチ１６の半径をｘ［μｍ］とすると、ｙ≧−ｘ／４＋０．３７／ｘである場合に、コンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積が１．１６μｍ２以上となる。したがって、ベース用コンタクト領域１１ａおよびコンタクト用トレンチ１６は、ｙ≧−ｘ／４＋０．３７／ｘを満たすように形成されている。
また、図７に示されるように、ベース用コンタクト領域１１ａの表面濃度（コンタクト用トレンチ１６の底面と接する部分の濃度）は、１．０×１０１８ｃｍ−３より低くなると急峻に低下する。このため、ベース用コンタクト領域１１ａの表面濃度は、１．０×１０１８ｃｍ−３以上とされている。
すなわち、本実施形態では、ベース用コンタクト領域１１ａは、表面濃度が１．０×１０１８ｃｍ−３以上とされ、ｙ≧−ｘ／４＋０．３７／ｘを満たすように形成されている。
以上説明したように、本実施形態では、ベース用コンタクト領域１１ａは、表面濃度が１．０×１０１８ｃｍ−３以上とされ、ｙ≧−ｘ／４＋０．３７／ｘを満たすように形成されている。このため、さらに安定した負荷耐量を得つつ、上記第１実施形態と同様の効果を得ることができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対してゲート絶縁膜１３を部分的に厚膜化したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
図８に示されるように、本実施形態では、ゲート絶縁膜１３は、ゲート用トレンチ１２の側面に形成された側面用ゲート絶縁膜１３ａ、ゲート用トレンチ１２の開口部に形成された開口部用ゲート絶縁膜１３ｂ、ゲート用トレンチ１２の底部に形成された底部用ゲート絶縁膜１３ｃにて構成されている。
そして、開口部用ゲート絶縁膜１３ｂおよび底部用ゲート絶縁膜１３ｃは、側面用ゲート絶縁膜１３ａより厚く形成されている。側面用ゲート絶縁膜１３ａは、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜が順に積層されて構成されている。
また、ソース層１５は、ベース層１１に反転層を形成するための閾値電圧が大きくならないように、ゲート絶縁膜１３の厚さが一定となる部分まで深く形成されている。
このようなシリコン窒化膜、開口部用ゲート絶縁膜１３ｂ、底部用ゲート絶縁膜１３ｃにてゲート用トレンチ１２の周囲の電界を緩和することができるようにした半導体装置においても、本発明を適用することにより、上記第１実施形態と同様の効果を得ることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第１実施形態では、第１導電型をＮ型とし、第２導電型をＰ型とした例について説明したが、第１導電型をＰ型とし、第２導電型をＮ型とすることもできる。
また、上記各実施形態では、ＭＯＳＦＥＴに本発明を適用した例を説明したが、半導体基板１の他面１ｂ側にＰ＋型のコレクタ層を形成したＩＧＢＴに本発明を適用することできる。
そして、上記各実施形態では、半導体基板１の厚さ方向に電流を流す半導体装置に本発明を適用した例を説明したが、ドレイン電極１９を半導体基板１の一面１ａ側に形成して半導体基板１の平面方向に電流を流すようにした半導体装置に本発明を適用することもできる。
さらに、上記各実施形態において、図９に示されるように、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より深くされていてもよい。つまり、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より半導体基板１の他面１ｂ側に位置していてもよい。この場合は、ソース用コンタクト領域１５ａがソース電極１８と接触する面積が増加するため、オン抵抗の低減を図ることができる。すなわち、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置とベース層１１とソース層１５とのジャンクション位置との関係は、用途に応じて適宜変更可能である。
そして、上記各実施形態において、図１０に示されるように、ベース用コンタクト領域１１ａは、ソース用コンタクト領域１５ａと接していなくてもよい。すなわち、ベース用コンタクト領域１１ａがコンタクト用トレンチ１６の底面および底面側の側面に接するように形成されていれば本発明の効果を得ることができる。
また、上記各実施形態において、コンタクト用トレンチ１６の底面と側面との間の部分が丸められていてもよい。
さらに、上記各実施形態では、ゲート用トレンチ１２は、開口部から底面に向かって幅が狭くなるテーパ状のものを例に挙げて説明したが、開口部から底面に向かって幅が一定とされていてもよい。この場合、図３（ｄ）のベース用コンタクト領域１１ａを形成するためにイオン注入を行う際には、半導体基板１の一面１ａに対して所定角度だけ傾けながらイオン注入を行うことにより、コンタクト用トレンチ１６の側面および底面（壁面全面）に対して不純物を注入することができる。
そして、上記図３（ｄ）のベース用コンタクト領域１１ａを形成するためにイオン注入を行う際には、コンタクト用トレンチ１６の底面のみに対して不純物を注入するようにしてもよい。この場合は、ベース用コンタクト領域１１ａがコンタクト用トレンチ１６の底面側の側面に接するように熱拡散する際の条件等を適宜制御すればよい。
また、図１１に示されるように、Ｎ＋型基板２０上にＮ型領域１０ａおよびＰ型領域１０ｂが繰り返し交互に配置されたスーパージャンクション構造を有する半導体基板１を用いた半導体装置に本発明を適用することもできる。
さらに、図１２に示されるように、平面形状において、ゲート用トレンチ１２が六角格子状に形成されていてもよく、コンタクト用トレンチ１６の底面（開口部）が六角状とされていてもよい。
また、トレンチゲート構造を備えていない半導体装置に本発明を適用することもできる。すなわち、図１３に示されるようなプレーナ型の半導体装置に本発明を適用することもできる。具体的には、この半導体装置では、ドリフト層１０として機能する半導体基板１のうちの一面１ａ側の表層部に複数のベース層１１が互いに離間するように形成されている。そして、ベース層１１の表層部にソース層１５が形成され、このソース層１５にコンタクト用トレンチ１６が形成されている。
また、コンタクト用トレンチ１６の開口部側の側面と接するようにソース用コンタクト領域１５ａが形成され、コンタクト用トレンチ１６の底面および底面側の側面に接するようにベース用コンタクト領域１１ａが形成されている。
そして、半導体基板１の一面１ａにゲート絶縁膜１３が形成され、ゲート絶縁膜１３上にゲート電極１４が形成されている。また、ゲート電極１４を覆うように層間絶縁膜１７が形成され、層間絶縁膜１７上にコンタクト用トレンチ１６が埋め込まれるようにソース電極１８が形成されている。
このような半導体装置としても、コンタクト用トレンチ１６の底面および底面側の側面に接するようにベース用コンタクト領域１１ａが形成されているため、半導体装置が破壊されることを抑制できる。つまり、半導体装置の負荷耐量を高くできる。
１ 半導体基板
１０ ドリフト層
１１ ベース層（第１半導体層）
１１ａ ベース用コンタクト領域（第２半導体領域）
１２ ゲート用トレンチ
１３ ゲート絶縁膜
１４ ゲート電極
１５ ソース層（第２半導体層）
１５ａ ソース用コンタクト領域（第１半導体領域）
１６ コンタクト用トレンチ
１８ ソース電極（第１電極）
１９ ドレイン電極（第２電極）

Claims (10)

  1. 第１導電型のドリフト層（１０）と、
    前記ドリフト層の表層部に形成された第２導電型の第１半導体層（１１）と、
    前記第１半導体層の表層部に形成された第１導電型の第２半導体層（１５）と、
    前記第２半導体層に形成されたコンタクト用トレンチ（１６）と、
    前記コンタクト用トレンチのうち開口部側の側面に接し、前記第２半導体層よりも高不純物濃度とされた第１導電型の第１半導体領域（１５ａ）と、
    前記コンタクト用トレンチの底面および前記底面側の側面に接し、前記第１半導体層よりも高不純物濃度とされた第２導電型の第２半導体領域（１１ａ）と、
    前記コンタクト用トレンチに配置され、前記第１半導体領域および前記第２半導体領域と電気的に接続される第１電極（１８）と、
    前記第１電極が電気的に接続される領域と異なる領域に電気的に接続され、前記第１電極との間に電流を流す第２電極（１９）と、を備え、
    前記第１半導体領域と前記第２半導体領域とは接しており、
    前記第１半導体領域と前記第２半導体領域とのジャンクション位置は、前記第１半導体層と前記第２半導体層とのジャンクション位置より浅くされていることを特徴とする半導体装置。
  2. 前記コンタクト用トレンチは、前記底面が円状とされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２半導体領域は、前記コンタクト用トレンチにおける前記底面側の側面の全周と接しており、前記コンタクト用トレンチの底面と接する部分の濃度が１．０×１０１８［ｃｍ−３］以上とされ、前記コンタクト用トレンチにおける前記底面側の側面と接する這い上がり高さは、前記コンタクト用トレンチの半径をｘ［μｍ］としたとき、−ｘ／４＋０．３７／ｘ以上とされていることを特徴とする請求項２に記載の半導体装置。
  4. 前記コンタクト用トレンチは、底面が六角状とされていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記第１半導体層を貫通して前記ドリフト層に達する複数のゲート用トレンチ（１２）と、
    前記複数のゲート用トレンチの壁面にそれぞれ形成されたゲート絶縁膜（１３）と、
    前記ゲート絶縁膜上にそれぞれ形成されたゲート電極（１４）と、を備えていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 第１導電型のドリフト層（１０）と、
    前記ドリフト層の表層部に形成された第２導電型の第１半導体層（１１）と、
    前記第１半導体層の表層部に形成された第２半導体層（１５）と、
    前記第２半導体層に形成されたコンタクト用トレンチ（１６）と、
    前記コンタクト用トレンチのうち開口部側の側面に接し、前記第２半導体層よりも高不純物濃度とされた第１導電型の第１半導体領域（１５ａ）と、
    前記コンタクト用トレンチの底面および前記底面側の側面に接すると共に前記第１半導体領域と接し、前記第１半導体層よりも高不純物濃度とされた第２導電型の第２半導体領域（１１ａ）と、
    前記コンタクト用トレンチに配置され、前記第１半導体領域および前記第２半導体領域と電気的に接続される第１電極（１８）と、
    前記第１電極が電気的に接続される領域と異なる領域に電気的に接続され、前記第１電極との間に電流を流す第２電極（１９）と、を備える半導体装置の製造方法において、
    一面（１ａ）および前記一面と反対側の他面（１ｂ）を有し、前記ドリフト層を構成する半導体基板（１）の前記一面側に前記第１半導体層を形成する工程と、
    前記第１半導体層の表層部に前記第２半導体層を形成する工程と、
    前記半導体基板の一面にマスク（１７）を形成し、前記マスクをパターニングして前記半導体基板の一面のうち前記コンタクト用トレンチの形成予定領域を露出させる開口部（１７ａ）を形成する工程と、
    前記マスクを用いて前記半導体基板の一面側から第１導電型の不純物をイオン注入すると共に熱拡散を行い、前記マスクの下方にまで広がる前記第１半導体領域を形成する工程と、
    前記マスクを用いて前記第１半導体領域を貫通する前記コンタクト用トレンチを形成する工程と、
    前記コンタクト用トレンチに対して、前記１半導体領域を形成するときのドーズ量よりも少ないドーズ量にて第２導電型の不純物をイオン注入すると共に熱拡散を行うことにより、前記コンタクト用トレンチの底面および前記底面側の側面に接し、前記第１半導体領域と接する前記第２半導体領域を形成する工程と、を行い、
    前記第１半導体領域を形成する工程および前記第２半導体領域を形成する工程では、前記第１半導体領域と前記第２半導体領域とのジャンクション位置が前記第１半導体層と前記第２半導体層とのジャンクション位置より浅くなるように、前記第１半導体領域および前記第２半導体領域を形成することを特徴とする半導体装置の製造方法。
  7. 前記第２半導体領域を形成する工程では、前記コンタクト用トレンチの側面および底面に対して前記第２導電型の不純物をイオン注入することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記コンタクト用トレンチを形成する工程では、深さ方向に幅が狭くなるテーパ状の前記コンタクト用トレンチを形成し、
    前記第２半導体領域を形成する工程では、前記半導体基板の一面に対する法線方向から前記イオン注入を行うことを特徴とする請求項６または７に記載の半導体装置の製造方法。
  9. 前記第１半導体領域を形成する工程の前に、前記半導体基板の一面に層間絶縁膜を形成し、前記マスクとして前記層間絶縁膜を用いることを特徴とする請求項６ないし８のいずれか１つに記載の半導体装置の製造方法。
  10. 前記開口部を形成する工程の前に、前記第１、第２半導体層を貫通して前記ドリフト層に達するゲート用トレンチ（１２）を形成する工程と、前記ゲート用トレンチにゲート絶縁膜（１３）を形成する工程と、前記ゲート絶縁膜上にゲート電極（１４）を形成する工程と、を行い、
    前記第２半導体層を形成する工程では、前記半導体基板の一面から当該半導体基板の厚さ方向に不純物濃度が低くなるように前記第２半導体層を形成し、
    前記第２半導体領域を形成する工程では、前記第１半導体層と前記第２半導体層とのジャンクション位置より浅くなる前記第２半導体領域を形成することを特徴とする請求項６ないし９のいずれか１つに記載の半導体装置の製造方法。
JP2013226352A 2013-01-17 2013-10-31 半導体装置およびその製造方法 Active JP5831526B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013226352A JP5831526B2 (ja) 2013-01-17 2013-10-31 半導体装置およびその製造方法
DE112013006445.6T DE112013006445T5 (de) 2013-01-17 2013-12-23 Halbleitervorrichtung und Verfahren zu deren Fertigung
CN201380070729.XA CN104937720B (zh) 2013-01-17 2013-12-23 半导体装置及其制造方法
PCT/JP2013/007520 WO2014112015A1 (ja) 2013-01-17 2013-12-23 半導体装置およびその製造方法
US14/759,823 US9634095B2 (en) 2013-01-17 2013-12-23 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013006598 2013-01-17
JP2013006598 2013-01-17
JP2013226352A JP5831526B2 (ja) 2013-01-17 2013-10-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014158013A JP2014158013A (ja) 2014-08-28
JP5831526B2 true JP5831526B2 (ja) 2015-12-09

Family

ID=51209143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226352A Active JP5831526B2 (ja) 2013-01-17 2013-10-31 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9634095B2 (ja)
JP (1) JP5831526B2 (ja)
CN (1) CN104937720B (ja)
DE (1) DE112013006445T5 (ja)
WO (1) WO2014112015A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6405814B2 (ja) * 2014-09-11 2018-10-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319508B2 (ja) 2015-02-16 2018-05-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10446497B2 (en) 2016-03-29 2019-10-15 Microchip Technology Incorporated Combined source and base contact for a field effect transistor
CN109074767B (zh) * 2016-04-28 2021-01-12 索尼公司 显示装置和电子设备
DE112017000689T5 (de) 2016-09-14 2018-10-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
JP6864288B2 (ja) * 2016-12-28 2021-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法
CN110574153B (zh) * 2017-11-13 2024-02-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN109873032A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种沟槽栅igbt器件及其制造方法
US10714580B2 (en) * 2018-02-07 2020-07-14 Alpha And Omega Semiconductor (Cayman) Ltd. Source ballasting for p-channel trench MOSFET
JP7119449B2 (ja) 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
JP2021012995A (ja) * 2019-07-09 2021-02-04 トヨタ自動車株式会社 トレンチゲート型半導体装置
DE112021000105T5 (de) 2020-04-16 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
JP2022016842A (ja) 2020-07-13 2022-01-25 富士電機株式会社 半導体装置
JP7121152B2 (ja) * 2021-02-02 2022-08-17 ローム株式会社 半導体装置
CN113421920A (zh) * 2021-06-02 2021-09-21 广东美的白色家电技术创新中心有限公司 一种igbt器件及其制备方法和电子产品
CN117397043A (zh) * 2021-12-27 2024-01-12 富士电机株式会社 半导体装置
JP2023136403A (ja) * 2022-03-17 2023-09-29 株式会社東芝 半導体装置
CN115084274A (zh) * 2022-08-24 2022-09-20 华羿微电子股份有限公司 一种高可靠性半导体功率器件及制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113655A (ja) * 1990-09-03 1992-04-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3748337B2 (ja) 1999-02-04 2006-02-22 株式会社東芝 半導体装置
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP2001284587A (ja) 2000-03-28 2001-10-12 Kaga Toshiba Electron Kk 半導体装置およびその製造方法
JP2001345445A (ja) * 2000-06-02 2001-12-14 Nec Corp 半導体装置
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型ｍｏｓｆｅｔの製造方法
JP2002280553A (ja) 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP2002353452A (ja) 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP4469524B2 (ja) * 2001-09-20 2010-05-26 株式会社東芝 半導体装置の製造方法
JP2003101027A (ja) 2001-09-27 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP4025063B2 (ja) * 2001-12-06 2007-12-19 株式会社ルネサステクノロジ 半導体装置
JP3993454B2 (ja) 2002-04-04 2007-10-17 株式会社東芝 半導体装置の製造方法
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP3964811B2 (ja) 2002-07-09 2007-08-22 株式会社東芝 半導体装置及びその製造方法
JP5034151B2 (ja) * 2003-12-17 2012-09-26 富士電機株式会社 半導体装置およびその製造方法
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
JP2006120894A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置
JP4839599B2 (ja) 2004-11-11 2011-12-21 富士電機株式会社 半導体装置及びその製造方法
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
JP4890780B2 (ja) 2005-04-11 2012-03-07 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
JP2007005723A (ja) 2005-06-27 2007-01-11 Toshiba Corp 半導体装置
JP2007035841A (ja) 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
CN101989602B (zh) * 2009-08-03 2012-11-07 力士科技股份有限公司 一种沟槽mosfet
US8564053B2 (en) * 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
JP2011204808A (ja) 2010-03-25 2011-10-13 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2012199468A (ja) * 2011-03-23 2012-10-18 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE112013006445T5 (de) 2015-10-08
CN104937720B (zh) 2017-09-12
JP2014158013A (ja) 2014-08-28
CN104937720A (zh) 2015-09-23
US20150372090A1 (en) 2015-12-24
US9634095B2 (en) 2017-04-25
WO2014112015A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5831526B2 (ja) 半導体装置およびその製造方法
JP5531787B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6226786B2 (ja) 半導体装置およびその製造方法
JP6666671B2 (ja) 半導体装置
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
JP2012169384A (ja) 炭化珪素半導体装置およびその製造方法
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
JP2013258327A (ja) 半導体装置及びその製造方法
JP2009065117A (ja) 半導体装置および半導体装置の製造方法
JP2005285913A (ja) 半導体装置およびその製造方法
TWI659459B (zh) Semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2019175930A (ja) 半導体装置及びその製造方法
JP2011204711A (ja) 半導体装置およびその製造方法
JP2009246225A (ja) 半導体装置
US9099435B2 (en) Method of manufacturing semiconductor device
JP2019102761A (ja) 半導体装置および半導体装置の製造方法
JP2014078689A (ja) 電力用半導体装置、および、電力用半導体装置の製造方法
US10439056B2 (en) Power semiconductor device and method of manufacturing power semiconductor device
JP2012216577A (ja) 絶縁ゲート型半導体装置
JP2018046256A (ja) 半導体装置
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
JPWO2007034547A1 (ja) トレンチゲートパワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R151 Written notification of patent or utility model registration

Ref document number: 5831526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250