JP2011204808A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2011204808A
JP2011204808A JP2010069023A JP2010069023A JP2011204808A JP 2011204808 A JP2011204808 A JP 2011204808A JP 2010069023 A JP2010069023 A JP 2010069023A JP 2010069023 A JP2010069023 A JP 2010069023A JP 2011204808 A JP2011204808 A JP 2011204808A
Authority
JP
Japan
Prior art keywords
layer
concentration
conductivity type
source
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010069023A
Other languages
English (en)
Inventor
Mitsuhiro Hamada
充弘 浜田
Katsuyoshi Kamihisa
勝義 上久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010069023A priority Critical patent/JP2011204808A/ja
Priority to US13/023,889 priority patent/US8354712B2/en
Publication of JP2011204808A publication Critical patent/JP2011204808A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】容易に、ソース電極の接続不良を抑制しながら、ブレークダウン耐圧を向上させることを目的とする。
【解決手段】凹構造１７の底面のみならず側面にもボディコンタクト層１８を形成することにより、ボディコンタクト層１８とウェル層１２との接触面積が増加し、ボディコンタクト層１８へ注入する不純物の注入量を抑制することができるため、容易にソース電極２０の接続不良を抑制しながら、ブレークダウン耐圧を向上させることができる。
【選択図】図１

Description

本発明は、半導体装置、特に高耐圧の縦型ＭＯＳＦＥＴおよびその製造方法に関するものである。
電源のスイッチ等に用いられる縦型ＭＯＳＦＥＴでは、オン抵抗を低減させながらブレークダウン耐圧を向上させることが求められており、従来の高耐圧の縦型ＭＯＳＦＥＴでは、ボディコンタクト層やウェル層の不純物濃度を高くしてボディコンタクト層やウェル層の寄生抵抗を低減し、チャネル領域の電位を安定させることによりブレークダウン耐圧の向上を図っていた。
以下、図９を用いて従来の高耐圧の縦型ＭＯＳＦＥＴの構造を説明する。
図９は従来の高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図であり、一対のトランジスタ構造部分を示している。
図９に示すように、従来の高耐圧の縦型ＭＯＳＦＥＴは、Ｎ型の半導体基板３０にエピタキシャル法で形成されたＮ型のドレイン層３１が形成され、ドレイン層３１に接してＮ型の半導体基板３０の表面側にチャネル領域が形成されるＰ型のウェル層３２が形成される。ウェル層３２上のＮ型の半導体基板３０表面にはＮ型のソース層３３が選択的に複数形成される。各ソース層３３に内面がゲート絶縁膜３４で覆われてウェル層３２からドレイン層３１に達するトレンチ３５が形成され、トレンチ３５の内部にゲート電極３６が形成される。ソース層３３間のウェル層３２表面には隣接する２つのソース層３３に接して凹構造３７が形成され、凹構造３７の底面直下にボディコンタクト層３８が形成される。さらに、ゲート電極３６上を覆うように絶縁膜３９が堆積される。また、ソース層３３，ボディコンタクト層３８および絶縁膜３９上にソース電極４０が形成され、ソース層３３に電圧を印加すると、ボディコンタクト層３８にもソース層３３と同電圧が印加される構造である。さらに、半導体基板３０の表面に対する裏面には、ドレイン電極４１が形成される。
このような半導体装置において、ボディコンタクト層３８を形成する際には、半導体基板３０の表面側からホウ素等のIIIｂ族不純物を注入することによって凹構造３７底部にボディコンタクト層３８を形成し、ソース電極４０とウェル層３２との接続抵抗を低減させる。例えば、５Ｅ２０／ｃｍ３のホウ素を注入することにより、５Ｅ２０／ｃｍ３のボディコンタクト層３８を形成していた。
以上のような構成において、ゲート電極３６にバイアス電圧を印加することによりソース層３３−ドレイン層３１間が導通する。この時、ボディコンタクト層３８にもソース電圧が印加されることにより、チャネル領域となるウェル層３２の電位が安定し、ブレークダウン耐圧を向上させていた。
特開２００６−３１０６２１号公報 特開２００８−２２７４４１号公報
しかしながら、従来の半導体装置および半導体装置の製造方法によると、ボディコンタクト層３８の形成のためのホウ素の注入により、ソース層３３表面にもホウ素が注入される。そのため、ソース層３３のホウ素が注入された領域４２において、ソース電極４０との接続抵抗が増加し、ソース層３３とソース電極４０との間の接続不良が発生するという問題点があった。例えば、３Ｅ２０／ｃｍ３のＮ型ソース層３３に５Ｅ２０／ｃｍ３のホウ素が注入されることにより、ソース層３３表面の領域４２ではＰ型不純物濃度がＮ型不純物濃度を上回り、ソース電極４０との接続不良が発生していた。
逆に、ソース層３３へのホウ素の注入を防止するために、ボディコンタクト層３８形成時に、ソース層３３上にマスクを形成することもできるが、マスクの形成により半導体装置の製造工数が増加するという問題点が発生していた。
本発明の半導体装置および半導体装置の製造方法は、上記問題点を解決するために、容易に、ソース電極の接続不良を抑制しながら、ブレークダウン耐圧を向上させることを目的とする。
上記目的を達成するために、本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板の表面に形成される第１導電型のドレイン層と、前記ドレイン層の表面に形成される第２導電型のウェル層と、少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、前記トレンチ内部に形成されるゲート電極と、前記ウェル層表面に前記トレンチと接して形成される第１導電型のソース層と、前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成される凹構造と、前記凹構造の底面および側面の前記ウェル層表面に形成される第２導電型のボディコンタクト層と、前記ゲート電極を覆う絶縁膜と、前記ソース層および前記ボディコンタクト層を含む全表面に形成されるソース電極と、前記半導体基板の裏面に形成されるドレイン電極とを有し、前記ウェル層の第２導電型不純物濃度が第１導電型のドレイン層の不純物濃度より高く、前記第１導電型のソース層の不純物濃度と前記第２導電型のボディコンタクト層の不純物濃度が、前記ウェル層の第２導電型不純物濃度より高いことを特徴とする。
また、前記凹構造の側面にテーパが形成されても良い。
また、前記ソース層表面の第１導電型不純物濃度が１Ｅ１９／ｃｍ３以上、前記ウェル層の第２導電型不純物濃度が１Ｅ１５〜５Ｅ１７／ｃｍ３、前記ボディコンタクト電極の第２導電型不純物濃度が１Ｅ１９／ｃｍ３以上であることが好ましい。
さらに、本発明の半導体装置の製造方法は、第１導電型の半導体基板の表面にエピタキシャル成長させて第１導電型のドレイン層を形成する工程と、前記ドレイン層の表面に第１の濃度の第２導電型の不純物を注入して第２導電型のウェル層を形成する工程と、内面にゲート絶縁膜が形成されるトレンチを前記ウェル層中に形成する工程と、前記トレンチ内に表面を絶縁膜で覆われたゲート電極を形成する工程と、前記半導体基板の表面方向から第２の濃度の第１導電型の不純物を注入して前記ウェル層表面にソース層を形成する工程と、前記ソース層に凹構造を形成する工程と、前記半導体基板の表面方向から前記ソース層上を含む前記半導体基板の表面に第３の濃度の第２導電型の不純物を注入して前記凹構造の底面および側面に露出した前記ウェル層表面および前記ソース側面の下部に第２導電型のボディコンタクト層を形成する工程と、前記ソース表面および前記凹構造の底面および側面にソース電極を形成する工程と、前記半導体基板の裏面にドレイン電極を形成する工程と、を有し、第１の濃度が第２の濃度と第３の濃度より低く、前記ソース層の表面濃度が前記第３の濃度より濃いことを特徴とする。
また、第１導電型の半導体基板の表面にエピタキシャル成長させて第１導電型のドレイン層を形成する工程と、前記ドレイン層の表面に第１の濃度の第２導電型の不純物を注入して第２導電型のウェル層を形成する工程と、内面にゲート絶縁膜が形成されるトレンチを前記ウェル層中に形成する工程と、前記トレンチ内に表面を絶縁膜で覆われたゲート電極を形成する工程と、前記半導体基板の表面方向から第２の濃度の第１導電型の不純物を注入して前記ウェル層表面にソース層を形成する工程と、前記ソース層に側面にテーパが設けられた凹構造を形成する工程と、前記半導体基板の表面方向から前記ソース層上を含む前記半導体基板の表面に第３の濃度の第２導電型の不純物を注入して前記凹構造の底面および側面に露出した前記ウェル層表面および前記ソース側面の下部に第２導電型のボディコンタクト層を形成する工程と、前記ソース表面および前記凹構造の底面および側面にソース電極を形成する工程と前記半導体基板の裏面にドレイン電極を形成する工程とを有し、第１の濃度が第２の濃度と第３の濃度より低く、前記ソース層の表面濃度が前記第３の濃度より濃いことを特徴とする。
また、前記第１の濃度が１Ｅ１５／ｃｍ３以上、第２の濃度が１Ｅ１７〜５Ｅ２１／ｃｍ３、第３の濃度が１Ｅ１９／ｃｍ３以上であることが好ましい。
以上により、容易に、ソース電極の接続不良を抑制しながら、ブレークダウン耐圧を向上させることができる。
以上のように、本発明の半導体装置および半導体装置の製造方法は、凹構造の底面のみならず側面にもボディコンタクト層を形成することにより、ボディコンタクト層とウェル層との接触面積が増加し、ボディコンタクト層へ注入する不純物の注入量を抑制することができるため、容易にソース電極の接続不良を抑制しながら、ブレークダウン耐圧を向上させることができる。
実施の形態１における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図 実施の形態１における半導体装置の製造方法を説明する工程断面図 実施の形態１における半導体装置の製造方法を説明する工程断面図 実施の形態１における半導体装置の製造方法を説明する工程断面図 実施の形態１におけるボディコンタクト層形成領域を示す断面図 実施の形態１における不純物の濃度プロフィルを示す図 実施の形態２における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図 実施の形態２における半導体装置の製造方法を説明する工程断面図 従来の高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図
（実施の形態１）
まず、実施の形態１における半導体装置について、図１を用いて説明する。
図１は実施の形態１における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図である。
図１に示すように、実施の形態１における高耐圧の縦型ＭＯＳＦＥＴは、Ｎ型の半導体基板１０には、エピタキシャル法等で形成されたＮ型のドレイン層１１が形成され、ドレイン層１１の表面にはＰ型のウェル層１２が形成される。そして、Ｐ型のウェル層１２のＮ型の半導体基板１０の表面となる領域はチャネル領域となる。ウェル層１２のＮ型の半導体基板１０表面にはＮ型のソース層１３が選択的に形成される。各ソース層１３に接してウェル層１２からドレイン層１１に達するトレンチ１５が形成され、トレンチ１５の内面はゲート絶縁膜１４で覆われ、さらに、トレンチ１５の内部にはゲート電極１６が形成される。トレンチ１５ソース層１３を挟んでトレンチ１５と対向するウェル層１２表面には隣接する２つのソース層１３に接して凹構造１７が形成され、凹構造１７の底面および側面となるウェル層１２表面にボディコンタクト層１８が形成される。さらに、ゲート電極１６上を覆うようにトレンチ１５内に絶縁膜１９が堆積される。また、露出した、ソース層１３，ゲート絶縁膜１４，ボディコンタクト層１８および絶縁膜１９上にソース電極２０が形成され、ソース層１３に電位を印加すると共に、ボディコンタクト層１８にも同電位を印加する構造である。さらに、半導体基板１０の表面に対する裏面には、ドレイン電極２１が形成される。
以上のような構成において、ゲート電極１６にバイアス電圧を印加することによりソース層１３−ドレイン層１１間が導通する。この時、ボディコンタクト層１８にもソース電圧が印加されることにより、ウェル層１２中の電位差により生じる寄生抵抗が削減され、チャネル領域となるウェル層１２の電荷が安定し、ブレークダウン耐圧を向上させている。
ここで、凹構造１７のボディコンタクト層１８は、既に述べたように、半導体基板１０表面からホウ素等のIIIｂ族不純物を注入することによって形成する。本発明では、従来に比べ注入する不純物量を少なくすると共に、凹構造１７の底面のみならず側面にもウェル層１２より不純物濃度の高いボディコンタクト層１８を形成することが特徴である。注入する不純物量を少なくすることにより、ボディコンタクト層１８の不純物濃度は低くなり、凹構造１７底部のコンタクト抵抗は増加するが、凹構造１７の側面にもボディコンタクト層１８が形成されるため、ボディコンタクト層１８とウェル層１２との接触面積は増大され、側面積を含む接触面積と不純物濃度との関係において、十分な寄生抵抗の低減を図ることが可能となる。同時に、注入する不純物量が低減されるので、ソース層１３上部領域２２において、ソース層１３とソース電極２０との接続抵抗が増大することが抑制され、ボディコンタクト層１８を形成するための不純物注入工程において、ソース層１３上にマスクを形成する必要がなくなり、容易にブレークダウン耐圧を向上させることができるようになる。
例えば、径が０．４μｍ、ウェル層１２と接触する部分の深さＤが０．５μｍの凹構造１７を形成する。この凹構造１７に対して不純物としてホウ素を注入する場合、注入不純物濃度を１Ｅ１９／ｃｍ３以上とし、ボディコンタクト層１８の不純物濃度を１Ｅ１９／ｃｍ３以上とする。このように、ボディコンタクト層１８の不純物濃度を従来に比べて低い濃度とする代わりに、凹構造１７の側面にもボディコンタクト層１８を形成し、ボディコンタクト層１８とウェル層１２との接触面積を増大することにより、ウェル層１２の寄生抵抗を抑制して電位を安定させ、ブレークダウン耐圧を向上させることを可能としている。同時に、ソース層１３の表面、例えば、表面から１０〜３０ｎｍ程度の深さまでの不純物濃度がボディコンタクト層１８の不純物濃度より濃くすることにより、ソース層１３とソース電極２０との接続不良を抑制することができる。具体的には、上記のように、高さＤ＝０．５μｍの側面にもボディコンタクト層１８を形成することにより、従来５Ｅ２０の不純物注入が必要であったのに対し、１Ｅ１９の不純物注入により、同等の規制抵抗低減効果を奏することができる。
次に、図２〜図４を用いて実施の形態１における半導体装置の製造方法について説明する。
図２〜図４は実施の形態１における半導体装置の製造方法を説明する工程断面図である。
まず、Ｎ型の半導体基板１０上にエピタキシャル成長法によりドレイン層１１を成長させる（図２（ａ））。
次に、ドレイン層１１の全面に不純物イオンを注入することにより、半導体基板１０表面にＰ型のウェル層１２を形成する。その後、トレンチ１５形成領域上を開口するマスク５０を用いてウェル層１２を選択的にエッチングする。このとき、ドレイン層１１の上部も一部エッチングされて、ドレイン層１１が凸形状となる（図２（ｂ））。
次に、半導体基板１０表面全面に酸化膜成長法によりゲート絶縁膜１４となる酸化膜を形成することにより、トレンチ１５を形成する（図２（ｃ））。
その後、酸化膜上全面にポリシリコン５１を成長させ、抵抗を下げるためにＮ型の高濃度イオン注入を行う（図２（ｄ））。
次に、ポリシリコン５１の一部を残してエッチング除去することにより、所定の高さのゲート電極１６をトレンチ１５内に形成する（図３（ａ））。
次に、全面に層間絶縁膜を堆積し、ゲート電極１６上の層間絶縁膜を絶縁膜１９として残す他、層間絶縁膜をエッチング除去する。このとき、ウェル層１２上の酸化膜も同時に除去する（図３（ｂ））。
さらに、ウェル層１２上部に対して、マスク５３を用いて１Ｅ１７〜５Ｅ２１／ｃｍ３のイオンを注入し、Ｎ型のソース層１３を形成する（図３（ｃ））。
次に、マスク５２を用いて、ウェル層１２表面の一部を選択的にプラズマエッチングする。これにより、エッチング領域のうちのソース層１３より深い部分のウェル層１２が、深さＤが０．５μｍの凹構造１７となる（図３（ｄ））。
次に、全面に１Ｅ１９／ｃｍ３以上のホウ素等の不純物イオンを注入して凹構造１７の表面にボディコンタクト層１８を形成する。このとき、不純物注入を半導体基板１０の表面に対する垂直方向からだけでなく、垂直方向に対する斜め方向からも注入することにより、凹構造１７の側面にもボディコンタクト層１８を形成する。また、マスクを用いずにイオン注入するため、ソース層１３にも不純物が注入されるが、不純物注入量を抑制しているため、ソース層１３表面における上部領域２２の高抵抗化が抑制される（図４（ａ））。
次に、全面にアルミスパッタを行うことにより、ソース層１３の側面およびボディコンタクト層１８の両方に電気的に接続されるソース電極２０が形成される（図４（ｂ））。
最後に、半導体基板１０の裏面にドレイン電極２１を形成して、図１で説明した半導体装置が完成する（図４（ｃ））。
以上のように、ボディコンタクト層１８を形成するための不純物注入工程を、垂直方向のみならず斜め方向からも不純物を注入して行うことにより、ボディコンタクト層１８が凹構造１７の底面のみならず側面にも形成され、ボディコンタクト層１８とウェル層１２との接触面積を十分確保することができるため、不純物流入量を抑制することができる。そして、不純物注入量を抑制することができるため、ソース層１３に不純物が注入されてもソース層１３表面における上部領域２２が高抵抗化されず、ボディコンタクト層１８を形成するための不純物注入の際にマスクを用いる必要がなくなる。そのため、工程を増加させることなく、十分コンタクト抵抗の低いボディコンタクト層１８を形成することができ、ブレークダウン耐圧を向上することができる。
次に、図５，図６を用いて、ボディコンタクト層およびその周辺の不純物濃度について詳細に説明する。
図５は実施の形態１におけるボディコンタクト層形成領域を示す断面図、図６は実施の形態１における不純物の濃度プロフィルを示す図である。
図５に示すように、本発明のボディコンタクト層１８は、Ｐ型のウェル層１２が露出する凹構造１７の底面および側面に、Ｐ型不純物を注入することによって形成される。そして、一定濃度以上のＰ型不純物が注入された領域がソース電極２０とウェル層１２とのコンタクト電極であるボディコンタクト層１８として機能する。また、ソース層１３はＮ型半導体層であるため、マスクを用いずにＰ型不純物を注入するとソース層１３の表面および露出した側面にもＰ型不純物が注入され、ソース層１３のＮ型不純物濃度とＰ型不純物濃度との差が小さくなる。ソース層１３もＮ型不純物を注入することによって形成されるため、注入面に近くなるウェル層１２から遠い領域ほどＮ型不純物濃度が高くなっている。そのため、Ｎ型不純物濃度が高いソース層１３の上部領域２２ではＰ型不純物濃度と比較して比較的高いＮ型不純物濃度が確保される。これに対して、ソース層１３の側面では、凹構造１７に近づくほどＮ型不純物濃度が低いため、凹構造１７に近づくほどＰ型不純物濃度が支配的となり、凹構造１７から離れるほどＰ型不純物濃度が支配的となる領域が小さくなる（領域２３）。
図６はＡにおける各不純物の濃度プロファイルを示している。半導体基板１０（図１参照）の表面から、Ｐ型不純物を注入することによりウェル層１２を形成し、Ｎ型不純物を注入することによりソース層１３を形成している。２４はＰ型不純物の濃度プロファイル、２５はＮ型不純物の濃度プロファイルであり、両者が交差する深さ（交差点２８）より浅い部分がＮ型不純物の支配的なソース層１３となり、交差点２８より深い部分がＰ型不純物の支配的なウェル層１２となる。また、２６はＡにおけるボディコンタクト層１８を形成するために注入したＰ型不純物の濃度プロファイルであり、垂直方向および斜め方向から不純物を注入するため、濃度プロファイルはほぼ一定となる。また、２７はＢにおけるボディコンタクト層１８を形成するために注入したＰ型不純物の濃度プロファイルである。
ウェル層１２において、Ｐ型不純物濃度が一定以上、例えば図の濃度Ｃが１Ｅ１９／ｃｍ３以上となる領域がボディコンタクト層１８となる。また、２３はソース層１３において、Ｎ型不純物よりＰ型不純物の方が支配的な領域を示している。言い換えると、Ｐ型不純物の濃度プロファイル２６とＮ型不純物の濃度プロファイル２５とが交差する深さ（交差点２９）より深い領域が領域２３となる。また、上部領域２２においては、Ｐ型不純物注入量がＮ型不純物濃度より十分に低いため、Ｎ型不純物が支配的支配的となり、マスクを用いてＰ型不純物を注入しなくとも、ソース電極２０とソース層１３とのオーミック接続が十分確保される。
以上のように、ソース層１３の不純物濃度より低い不純物濃度のボディコンタクト層１８を、凹構造１７の底面および側面に形成することにより、マスク形成工程を増加させることなく、ウェル層１２の寄生抵抗を低減できるため、容易に、ブレークダウン耐圧を向上させることができる。
（実施の形態２）
次に、実施の形態２における半導体装置および半導体装置の製造方法について、図７，図８を用いて説明する。
図７は実施の形態２における高耐圧の縦型ＭＯＳＦＥＴの構造を示す断面図であり、図１と同じ構成の部分については同じ符号を付し、説明を省略する。図８は実施の形態２における半導体装置の製造方法を説明する工程断面図である。
実施の形態２の半導体装置およびその製造方法が実施の形態１の半導体装置およびその製造方法と異なる点は、凹構造６７の側面に底部ほど幅が狭くなる内向きのテーパ７０を形成し、ボディコンタクト層６８を形成する際に、不純物の注入を斜めからは行わず、垂直方向からのみ行うことである。
図８に示すように、凹構造６７の側面に内向きのテーパ７０を形成することにより、不純物の注入を斜めからは行わず垂直方向からのみ行っても、凹構造６７の底面および側面にボディコンタクト層６８を形成することができる。そのため、実施の形態１と同様に、ボディコンタクト層６８とウェル層１２との接触面積を確保することができ、ウェル層１２の寄生抵抗を低減してブレークダウン耐圧を向上させることができる。また、接触面積を十分確保することができるため、不純物注入量を低減することができ、マスクを用いなくともソース層１３の上部領域２２とソース電極２０とのオーミック接続を確保することができる。
図８では、ソース層１３から凹構造６７にかけて連続的にテーパ７０を形成する例を示したが、ソース層１３の側面は垂直に形成したまま、凹構造６７の側面のみにテーパ７０を形成しても良い。
半導体装置の製造方法に関しては、図３（ｂ）までは実施の形態１と同様であるので説明を省略する。その後、図８（ａ）に示すように、マスク５２を用いて、ウェル層１２表面の一部を選択的にプラズマエッチングする。この時、プラズマエッチング中にマスク５２を調整することにより、エッチング領域の側面にテーパ７０を形成する。さらに、残ったウェル層１２上部に対して、マスク５３を用いてイオン注入し、Ｎ型のソース層１３を形成する。これにより、エッチング領域のうちのソース層１３より深い部分のウェル層１２が、テーパ７０を備える凹構造６７となる（図８（ｂ））。また、実施の形態１と同様に、ソース層１３を形成した後、側面にテーパ７０が設けられた凹構造６７を形成しても良い。
次に、全面に１Ｅ１９／ｃｍ３以上のホウ素等の不純物イオンを注入して凹構造６７の表面にボディコンタクト層１８を形成する。このとき、実施の形態１と異なり、不純物注入を半導体基板１０の表面に対する垂直方向からのみ注入するだけで、凹構造６７にテーパ７０を備えるため、凹構造６７の側面にもボディコンタクト層６８を形成することができる。また、マスクを用いずにイオン注入するため、ソース層１３にも不純物が注入されるが、不純物注入量を抑制しているため、ソース層１３表面における上部領域２２の高抵抗化が抑制される（図８（ｃ））。
以降の工程は、実施の形態１と同様であるので説明を省略する。
以上のように、ボディコンタクト層６８を形成領域となる凹構造６７にテーパを設けることにより、垂直方向のみから不純物を注入しても、ボディコンタクト層６８が凹構造６７の底面のみならず側面にも形成され、ボディコンタクト層６８とウェル層１２との接触面積を十分確保することができるため、不純物流入量を抑制することができる。そして、不純物注入量を抑制することができるため、ソース層１３に不純物が注入されてもソース層１３表面における上部領域２２が高抵抗化されず、ボディコンタクト層６８を形成するための不純物注入の際にマスクを用いる必要がなくなる。そのため、工程を増加させることなく、十分コンタクト抵抗の低いボディコンタクト層６８を形成することができ、ブレークダウン耐圧を向上することができる。
以上の各実施の形態で説明した１対の高耐圧の縦型ＭＯＳＦＥＴを連続して形成した場合には、それぞれの縦型ＭＯＳＦＥＴにおけるゲート電極配線，ソース電極配線，ドレイン電極配線を互いに共通接続することにより、電源等に対するスイッチングデバイスを形成することができる。
この場合、ゲート電極が形成されるトレンチを互いに平行に形成することにより、特性が安定するため好ましい。
また、以上の各実施の形態では、Ｎ型の半導体基板にＮチャネル型の縦型トランジスタを形成する場合を例に説明したが、不純物を変更することにより、Ｐチャネル型の縦型トランジスタについても、同様の構成で形成することができる。また、ゲート絶縁膜型バイポーラトランジスタ（ＩＧＢＴ）にも同様の構成で形成することができる。
本発明は、容易にソース電極の接続不良を抑制しながら、ブレークダウン耐圧を向上させることができ、高耐圧の縦型ＭＯＳＦＥＴおよびその製造方法等に有用である。
１０ 半導体基板
１１ ドレイン層
１２ ウェル層
１３ ソース層
１４ ゲート絶縁膜
１５ トレンチ
１６ ゲート電極
１７ 凹構造
１８ ボディコンタクト層
１９ 絶縁膜
２０ ソース電極
２１ ドレイン電極
２２ 上部領域
２３ 領域
２４ Ｐ型不純物の濃度プロファイル
２５ Ｎ型不純物の濃度プロファイル
２６ Ｐ型不純物の濃度プロファイル
２７ Ｐ型不純物の濃度プロファイル
２８ 交差点
２９ 交差点
３０ 半導体基板
３１ ドレイン層
３２ ウェル層
３３ ソース層
３４ ゲート絶縁膜
３５ トレンチ
３６ ゲート電極
３７ 凹構造
３８ ボディコンタクト層
３９ 絶縁膜
４０ ソース電極
４１ ドレイン電極
４２ 領域
５０ マスク
５１ ポリシリコン
５２ マスク
５３ マスク
６７ 凹構造
６８ ボディコンタクト層
７０ テーパ

Claims (6)

  1. 第１導電型の半導体基板と、
    前記半導体基板の表面に形成される第１導電型のドレイン層と、
    前記ドレイン層の表面に形成される第２導電型のウェル層と、
    少なくとも前記ウェル層中に形成されて内面にゲート絶縁膜が形成されるトレンチと、
    前記トレンチ内部に形成されるゲート電極と、
    前記ウェル層表面に前記トレンチと接して形成される第１導電型のソース層と、
    前記ソース層を挟んで前記トレンチと対向する前記ウェル層表面領域に形成される凹構造と、
    前記凹構造の底面および側面の前記ウェル層表面に形成される第２導電型のボディコンタクト層と、
    前記ゲート電極を覆う絶縁膜と、
    前記ソース層および前記ボディコンタクト層を含む全表面に形成されるソース電極と、
    前記半導体基板の裏面に形成されるドレイン電極と
    を有し、前記ウェル層の第２導電型不純物濃度が第１導電型のドレイン層の不純物濃度より高く、前記第１導電型のソース層の不純物濃度と前記第２導電型のボディコンタクト層の不純物濃度が、前記ウェル層の第２導電型不純物濃度より高いことを特徴とする半導体装置。
  2. 前記凹構造の側面にテーパが形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記ソース層表面の第１導電型不純物濃度が１Ｅ１９／ｃｍ３以上、前記ウェル層の第２導電型不純物濃度が１Ｅ１５〜５Ｅ１７／ｃｍ３、前記ボディコンタクト電極の第２導電型不純物濃度が１Ｅ１９／ｃｍ３以上であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
  4. 第１導電型の半導体基板の表面にエピタキシャル成長させて第１導電型のドレイン層を形成する工程と、
    前記ドレイン層の表面に第１の濃度の第２導電型の不純物を注入して第２導電型のウェル層を形成する工程と、
    内面にゲート絶縁膜が形成されるトレンチを前記ウェル層中に形成する工程と、
    前記トレンチ内に表面を絶縁膜で覆われたゲート電極を形成する工程と、
    前記半導体基板の表面方向から第２の濃度の第１導電型の不純物を注入して前記ウェル層表面にソース層を形成する工程と、
    前記ソース層に凹構造を形成する工程と、
    前記半導体基板の表面方向から前記ソース層上を含む前記半導体基板の表面に第３の濃度の第２導電型の不純物を注入して前記凹構造の底面および側面に露出した前記ウェル層表面および前記ソース側面の下部に第２導電型のボディコンタクト層を形成する工程と、
    前記ソース表面および前記凹構造の底面および側面にソース電極を形成する工程と、
    前記半導体基板の裏面にドレイン電極を形成する工程と、
    を有し、第１の濃度が第２の濃度と第３の濃度より低く、前記ソース層の表面濃度が前記第３の濃度より濃いことを特徴とする半導体装置の製造方法。
  5. 第１導電型の半導体基板の表面にエピタキシャル成長させて第１導電型のドレイン層を形成する工程と、
    前記ドレイン層の表面に第１の濃度の第２導電型の不純物を注入して第２導電型のウェル層を形成する工程と、
    内面にゲート絶縁膜が形成されるトレンチを前記ウェル層中に形成する工程と、
    前記トレンチ内に表面を絶縁膜で覆われたゲート電極を形成する工程と、
    前記半導体基板の表面方向から第２の濃度の第１導電型の不純物を注入して前記ウェル層表面にソース層を形成する工程と、
    前記ソース層に側面にテーパが設けられた凹構造を形成する工程と、
    前記半導体基板の表面方向から前記ソース層上を含む前記半導体基板の表面に第３の濃度の第２導電型の不純物を注入して前記凹構造の底面および側面に露出した前記ウェル層表面および前記ソース側面の下部に第２導電型のボディコンタクト層を形成する工程と、
    前記ソース表面および前記凹構造の底面および側面にソース電極を形成する工程と
    前記半導体基板の裏面にドレイン電極を形成する工程と
    を有し、第１の濃度が第２の濃度と第３の濃度より低く、前記ソース層の表面濃度が前記第３の濃度より濃いことを特徴とする半導体装置の製造方法。
  6. 前記第１の濃度が１Ｅ１５／ｃｍ３以上、第２の濃度が１Ｅ１７〜５Ｅ２１／ｃｍ３、第３の濃度が１Ｅ１９／ｃｍ３以上であることを特徴とする請求項４または請求項５のいずれかに記載の半導体装置の製造方法。
JP2010069023A 2010-03-25 2010-03-25 半導体装置および半導体装置の製造方法 Pending JP2011204808A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010069023A JP2011204808A (ja) 2010-03-25 2010-03-25 半導体装置および半導体装置の製造方法
US13/023,889 US8354712B2 (en) 2010-03-25 2011-02-09 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010069023A JP2011204808A (ja) 2010-03-25 2010-03-25 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011204808A true JP2011204808A (ja) 2011-10-13

Family

ID=44655386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010069023A Pending JP2011204808A (ja) 2010-03-25 2010-03-25 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8354712B2 (ja)
JP (1) JP2011204808A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187499A (ja) * 2012-03-09 2013-09-19 Seiko Instruments Inc 半導体装置の製造方法
JP2015115337A (ja) * 2013-12-09 2015-06-22 三菱電機株式会社 炭化珪素半導体装置とその製造方法
WO2017149624A1 (ja) * 2016-02-29 2017-09-08 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
JP2019134149A (ja) * 2018-02-02 2019-08-08 株式会社東芝 半導体装置
CN111463130A (zh) * 2019-01-18 2020-07-28 英飞凌科技德累斯顿公司 功率半导体器件和形成功率半导体器件的方法
JP2022000920A (ja) * 2012-08-21 2022-01-04 ローム株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
JP5831526B2 (ja) 2013-01-17 2015-12-09 株式会社デンソー 半導体装置およびその製造方法
CN112951981A (zh) * 2019-12-11 2021-06-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111477550B (zh) * 2020-05-26 2022-11-18 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーｍｏｓデバイス
JP2009246225A (ja) * 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891807A (en) * 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
JP2010186760A (ja) * 2009-02-10 2010-08-26 Panasonic Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーｍｏｓデバイス
JP2009246225A (ja) * 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187499A (ja) * 2012-03-09 2013-09-19 Seiko Instruments Inc 半導体装置の製造方法
JP2022000920A (ja) * 2012-08-21 2022-01-04 ローム株式会社 半導体装置
JP7478716B2 (ja) 2012-08-21 2024-05-07 ローム株式会社 半導体装置
JP2015115337A (ja) * 2013-12-09 2015-06-22 三菱電機株式会社 炭化珪素半導体装置とその製造方法
WO2017149624A1 (ja) * 2016-02-29 2017-09-08 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
JP2019134149A (ja) * 2018-02-02 2019-08-08 株式会社東芝 半導体装置
JP7123613B2 (ja) 2018-02-02 2022-08-23 株式会社東芝 半導体装置
CN111463130A (zh) * 2019-01-18 2020-07-28 英飞凌科技德累斯顿公司 功率半导体器件和形成功率半导体器件的方法

Also Published As

Publication number Publication date
US20110233663A1 (en) 2011-09-29
US8354712B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
US8174066B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009289904A (ja) 半導体装置
JP2011258834A (ja) 半導体装置および半導体装置の製造方法
JP6077385B2 (ja) 半導体装置
JP2008270806A (ja) 半導体素子及びその製造方法
JP2011124464A (ja) 半導体装置及びその製造方法
JP5833277B1 (ja) 半導体装置
JP5426112B2 (ja) 半導体装置およびその製造方法
JP2015179707A (ja) 半導体装置およびその製造方法
JP7432071B2 (ja) 半導体装置およびその製造方法
US9847414B2 (en) Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate
JP2007005723A (ja) 半導体装置
US20160149029A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
US20100200914A1 (en) Semiconductor device and method of manufacturing the same
JP2009088199A (ja) 半導体装置
JP2013201361A (ja) 半導体装置及び半導体装置の製造方法
JP2006229181A (ja) 半導体装置及びその製造方法
KR20140085141A (ko) 반도체 소자 및 그 제조 방법
JP2009246225A (ja) 半導体装置
JP7125339B2 (ja) 半導体装置およびその製造方法
TWI472032B (zh) 半導體裝置及其製造方法
JP2006261562A (ja) 半導体装置
TW201601310A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805