JP2017098427A - 配線基板、電子装置および電子モジュール - Google Patents

配線基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP2017098427A
JP2017098427A JP2015229784A JP2015229784A JP2017098427A JP 2017098427 A JP2017098427 A JP 2017098427A JP 2015229784 A JP2015229784 A JP 2015229784A JP 2015229784 A JP2015229784 A JP 2015229784A JP 2017098427 A JP2017098427 A JP 2017098427A
Authority
JP
Japan
Prior art keywords
conductor
main surface
wiring
wiring board
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015229784A
Other languages
English (en)
Inventor
竜一 上之園
Ryuichi Uenosono
竜一 上之園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015229784A priority Critical patent/JP2017098427A/ja
Publication of JP2017098427A publication Critical patent/JP2017098427A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 配線導体の外部に対する電気絶縁性が高い配線基板等を提供すること。【解決手段】 複数の絶縁層2が積層されてなるとともに、電子部品21が収容される凹部3を含む第1主面1aおよび第1主面1aと反対側の第2主面1bを有する絶縁基板1と、第2主面1bを被覆している絶縁補助層4と、凹部3内から第1主面1aにかけて設けられた配線導体5とを備えており、絶縁補助層4の外表面4aが外部の回路導体31に対向して配置される実装部4bを含んでいるとともに、絶縁補助層4には配線導体5が設けられていない配線基板10等である。【選択図】 図1

Description

本発明は、電子部品が電気的に接続される配線導体を有する配線基板、配線基板を含む電子装置および電子モジュールに関するものである。
半導体素子、センサ素子または容量素子等の電子部品が搭載される配線基板として、絶縁基板の上面に電子部品が収容される凹部を有する絶縁基板と、絶縁基板の凹部内から下面等の外表面にかけて設けられた配線導体とを有するものが用いられている。この凹部の底面に電子部品が搭載されて電子装置が製作される。製作された電子装置において、配線導体を介して電子部品と外部電気回路とが互いに電気的に接続される。
近年、絶縁基板の凹部内から上面にかけて配線導体が設けられたものが用いられるようになってきている。この場合の電子装置は、絶縁基板の上面が外部電気回路に対向するように上下ひっくり返されて、外部電気回路に実装される。
特開2013−102062号公報 特開2008−166358号公報 特表2004−534392号公報
上記従来の技術においては、絶縁基板の下面側にさらに回路導体が配置される場合がある。回路導体は、例えば電子装置を他の電子部品または電子装置等に電気的に接続させるためのものであり、IGBT(Insulated Gate Bipolar Transistor)を含むインバータまた
はECU(Engine Control Unit)等のパワーモジュールに含まれる回路導体等である。このような場合に、例えば絶縁基板に生じた空隙のために、配線導体と回路導体との間の電気絶縁性が不十分になる可能性があるという問題点があった。
本発明の1つの態様の配線基板は、複数の絶縁層が積層されてなるとともに、電子部品が収容される凹部を含む第1主面および該第1主面と反対側の第2主面を有する絶縁基板と、前記第2主面を被覆している絶縁補助層と、前記凹部内から前記第1主面にかけて設けられた配線導体とを備えており、前記絶縁補助層の外表面が外部の回路導体に対向して配置される実装部を含んでいるとともに、前記絶縁補助層には前記配線導体が設けられていないことを特徴とする。
本発明の1つの態様の電子装置は、上記構成の配線基板と、前記凹部内に収容された電子部品とを備えることを特徴とする。
本発明の1つの態様の電子モジュールは、上記構成の電子装置と、電子装置の前記実装部に対向して配置された回路導体とを備えていることを特徴とする。
本発明の1つの態様の配線基板によれば、絶縁基板の第2主面に絶縁補助層が配置されていることから、例えば第1主面が外部の配線基板に対向して実装されたときに、第2主
面側における配線基板の外表面である絶縁補助層の外表面と配線導体との間の電気絶縁性が高い配線基板を提供することができる。
本発明の1つの態様の電子装置によれば、上記構成の配線基板に電子部品が搭載されてなることから、第2主面側に回路導体が配置されるときに、その回路導体と配線導体との間の電気絶縁性が高い電子装置を提供することができる。
本発明の1つの態様の電子モジュールによれば、上記構成の電子装置の実装部に回路導体が対向して配置されてなることから、配線導体と回路導体との電気絶縁性が高い電子モジュールを提供することができる。
本発明の実施形態の配線基板および電子装置を示す断面図である。 本発明の実施形態の電子モジュールを示す断面図である。 本発明の実施形態の電子モジュールを分解して示す斜視図である。 図1に示す配線基板および電子装置の変形例を示す断面図である。 図2に示す電子モジュールの変形例を示す断面図である。
本発明の実施形態の配線基板、電子装置および電子モジュールを、添付の図面を参照して説明する。図1は本発明の実施形態の配線基板および電子装置を示す断面図である。また、図2は本発明の実施形態の電子モジュールを示す断面図である。また、図3は本発明の実施形態の電子モジュールを分解して示す斜視図である。
複数の絶縁層2が積層されて絶縁基板1が形成されている。絶縁基板1は、電子部品が収容される凹部3を含む第1主面1aおよびその第1主面1aと反対側の第2主面1bを有している。絶縁基板1の第2主面1bは絶縁補助層4によって被覆されている。また、凹部3内から第1主面1aにかけて配線導体5が設けられている。絶縁基板1、絶縁補助層4および配線導体5によって配線基板10が基本的に構成されている。配線基板10において、絶縁補助層4の外表面4aが外部の回路導体31に対向して配置される実装部4bを含んでいる。また、絶縁補助層4には配線導体5が設けられていない。なお、図1においては絶縁基板1と補助絶縁層4とを分けて示しているが、実際には絶縁基板1と補助絶縁層4とは互いに一体であり、積層体6を形成している。絶縁補助層4の実装部4bを含む外表面は、例えば絶縁補助層4の互いに対向し合う2つの主面のうち絶縁基板1とは反対側の主面である。
この配線基板10の凹部3内に電子部品21が収容されて電子装置20が基本的に構成されている。また、電子装置20の実装部4bに回路導体31が対向して配置されて電子モジュール30が基本的に構成されている。電子装置20は、配線基板10に電子部品が収容された後に上下ひっくり返された状態で外部の配線基板に実装されるため、図1と図2とでは配線基板10を上下逆にして示している。
絶縁基板1は、電子部品21を搭載して固定するための基体部分である。絶縁基板1は、例えば長方形状等の四角形板状(直方体状)であり、第1主面1a(図1では上面)および第1主面1aと反対側の第2主面1b(図1の例では下面)を有している。絶縁基板1の第1主面には、電子部品21を収容するための凹部3が設けられている。
絶縁基板1の第1主面1aおよび第2主面1bは、例えば長方形状等の四角形状であるが、六角形または八角形等の他の多角形状であってもよく、円形状または楕円形状等であってもよい。言い換えれば、絶縁基板1は、これらの多角形板状または円板状等であって
もよい。
絶縁基板1は、上記のように複数の絶縁層2が互いに厚み方向に(上下に)積層されて形成されている。絶縁層2は、後述する配線導体5を設けるスペースを確保する機能等を有している。複数の絶縁層2のそれぞれに配線導体5が設けられ、これらの絶縁層2が互いに積層されることによって、配線導体5を引き回すスペースが内部および表面に十分に大きく確保された絶縁基板1が形成されている。
配線導体5は、例えば凹部3の内部から絶縁基板1の第1主面1a等の外表面にかけて設けられている。配線導体5のうち凹部3内に位置する部分には、凹部3内に収容される電子部品21がボンディングワイヤ22等の導電性接続材を介して電気的に接続される。また、配線導体5のうち絶縁基板1の第1主面1a等に設けられた部分は、外部の配線基板(図1では図示せず)とはんだ等の導電性接続材(図1では図示せず)を介して電気的に接続される。つまり、配線導体5は、凹部3内に収容される電子部品21と外部の配線基板とを電気的に接続する導電路を形成する機能を有している。
絶縁基板1は、例えば酸化アルミニウム質焼結体、ガラスセラミック焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック焼結体によって形成されている。絶縁基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して四角シート状のセラミックグリーンシートを作製する。その後、このセラミックグリーンシートを適当な寸法に切断、成形したものを複数枚積層し、この積層したものを1300〜1600℃の温度で焼成することによって絶縁基板1を製作することができる。焼成された複数のセラミックグリーンシートが、それぞれ絶縁基板1の絶縁層2になる。
配線導体5は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、白金、ニッケルまたはコバルト等の金属材料、またはこれらの金属材料を含む合金材料等によって形成されている。このような金属材料等は、メタライズ層またはめっき層等の金属層として、絶縁層2の表面に設けられている。
また、配線導体5は、絶縁層2を厚み方向に貫通する貫通導体(貫通導体としては符号なし)を含んでいる。貫通導体の部分も、上記と同様の材料からなり、同様の方法で形成されている。
配線導体5は、例えば、タングステンのメタライズ層である場合には、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを絶縁基板1の絶縁層2となるセラミックグリーンシートの表面またはあらかじめ設けておいた貫通孔内に、スクリーン印刷法等の方法で印刷して焼成する方法で形成することができる。このメタライズ層は、絶縁基板1の第1主面1a等の外表面に露出する部分において、電解めっき法または無電解めっき法等のめっき法でニッケルおよび金等のめっき層がさらに被着されたものであってもよい。
絶縁基板1の第2主面1bを被覆している絶縁補助層4は、絶縁基板1の第2主面1b側の外部に対する電気絶縁性を高めるためのものである。絶縁基板1の第2主面1bが絶縁補助層4で被覆されていることによって、配線導体5のうち第2主面1bに近い部分と外部との間にさらに絶縁補助層4が介在する。そのため、絶縁補助層4の厚みおよび材料等に応じて、配線導体5の外部に対する電気絶縁性が向上する。
絶縁補助層4の外表面(絶縁基板1の第2主面に接していない表面)は、回路導体31が
対向して配置される実装部4bを含んでいる。図1に示す例においては、絶縁補助層4の下面および側面が外表面4aであり、下面の全面が実装部4bになっている。外部の回路導体が実装部4bに対向して配置されたときには、例えば、回路導体31の電気的または磁気的な状態を、積層体6(配線基板10)に収容された電子部品21等で検知または測定することができる。回路導体31の詳細については後述する。
絶縁補助層4は、例えば絶縁基板1と同様の材料を用い、同様の方法で形成することができる。すなわち、絶縁層2となるセラミックグリーンシートと同様の材料を用い、同様の方法で製作した絶縁補助層4用のセラミックグリーンシートを、絶縁層2となる複数のセラミックグリーンシートの下側(第2主面1b側)に積層してグリーンシート積層体を作製する。絶縁補助層4用のセラミックグリーンシートには、配線導体5用等の金属ペーストは印刷しない。その後、このグリーンシート積層体を一体焼成することによって、絶縁基板1の第2主面1bを被覆する絶縁補助層4を形成することができる。すなわち、第2主面1bが絶縁補助層4で被覆された絶縁基板1を製作することができる。
前述したように、絶縁基板1と絶縁補助層4とは互いに積層されて積層体6を形成している。この積層体6を、電子部品21を搭載するための基体とみなすこともできる。すなわち、基体としての積層体6の最上面に設けられた配線導体5が外部の配線基板と電気的に接続されるとともに、積層体6の第2主面1b側の表面に回路導体31が対向して配置される。外部の回路導体における電気的または磁気的な状態を電子部品21で検知または測定して、その結果を外部の配線基板に、電気信号として配線導体5から伝送することもできる。
電子部品21としては、例えば、ICやLSI等の半導体集積回路素子、およびLED(発光ダイオード)やPD(フォトダイオード)、CCD(電荷結合素子)等の光半導体素子、電流センサ素子または磁気センサ素子等のセンサ素子、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の電子素子が挙げられる。また、電子部品21は、圧電素子や容量素子、抵抗器等であってもよく、複数種のものが含まれていてもよい。
例えば、電子部品21が電流センサ素子であれば、回路導体31を流れる電流の大きさ等を検知することができる。この場合には、回路導体31に電気的に接続された他の電子部品または電子機器(例えば電池、発電機、電動機またはインバータ等)の電気的な状態を検知(いわゆるモニタリング等)することができる。また、電子部品21が磁気センサ素子であれば、回路導体31を流れる電流の変動(変動に伴う電磁的な数値の変動)等を検知することができる。この場合には、回路導体31に電気的に接続された他の部品(発信器またはアンテナ等)の電磁的な状態を検知することができる。
配線基板10に対する電子部品21の収容および電子装置20の製作は、例えば次のようにして行なわれている。すなわち、まず図3の矢印(A)に示すように、凹部3の底面に電子部品21を接着剤または低融点ろう材等の接合材で接合する。次に、電子部品21と配線導体5とをボンディングワイヤ22等の導電性接続材で電気的に接続する。その後、必要に応じて、図3の矢印(B)に示すように、凹部3を塞ぐように絶縁基板1の第1主面1aに蓋体23を接合して凹部3内に電子部品21を気密封止する。以上によって電子装置20を製作することができる。電子部品21は、その種類に応じて、蓋体23以外の手段で封止されてもよく、封止されなくてもよい。
この電子装置20を含む電子モジュール30は、図3の矢印(C)に示すように、実装部4bに対向するように回路導体31を配置することによって製作されている。回路導体31は、例えばバスバーを含むものであり、電子装置20を上記のような他の電子部品または電子機
器等に電気的に接続させるためのものである。図2に示す電子モジュール30は、例えば、IGBT(Insulated Gate Bipolar Transistor)を含むインバータまたはECU(Engine Control Unit)等のパワーモジュールの一部を構成するものである。パワーモジュールは、図
示しない他の電子装置または電子回路等が、回路導体31に電気的に接続されて構成されている。
回路導体31は、電子装置20と直接に電気的に接続されたものである必要はない。例えば、回路導体31と配線導体5との電磁的な結合が可能になる程度の位置に、回路導体31が配置されていればよい。この電磁的な結合によって、例えば、回路導体31およびこれと電気的に接続された他の電子部品等のモニタリングが可能になる。
また、上記の電子装置20および電子モジュール30は、前述したように第1主面側に配置された配線導体5が外部配線基板41に電気的に接続されてもよい。図2に示す例では外部配線基板41が有する外部配線導体42と配線導体5とが互いに対向し合い、はんだバンプ43を介して互いに電気的に接続されている。電子装置20および電子モジュール30は、例えば図3の矢印(C’)に示すように、上下ひっくり返されて外部配線基板41に搭載される。なお、先に電子装置20を外部配線基板41に搭載してから、実装部4bに回路導体31を配置するようにしてもよい。外部配線基板41は、例えば、電子モジュール30から伝送される信号の解析等の機能を有している。
実施形態の配線基板10は、絶縁基板1の第2主面1bに絶縁補助層4が配置されていることから、例えば第1主面1aが外部配線基板41に対向して実装されたときに、第2主面1b側における配線基板10の外表面である絶縁補助層4の外表面と配線導体5との間の電気絶縁性が高い配線基板10を提供することができる。つまり、配線基板10において、配線導体5の外部に対する電気絶縁性を向上させることができる。この場合、配線導体5の外部に対する電気絶縁性は、配線基板10のうち実装部4bに最も近い絶縁層2の層間に配置された配線導体5と、回路導体31との間の電気絶縁性に相当する。
すなわち、仮に、絶縁基板1の第2主面1bを含む最下層側の絶縁層2の一部に、セラミック材料間の隙間等による空隙が存在していたとしても、その空隙の下側に位置する絶縁補助層4によって、空隙を介した配線導体5と外部との電気絶縁性の低下が効果的に抑制されている。なお、絶縁層2の空隙は、例えば、多結晶体であるセラミック焼結体を形成しているセラミック材料の粒子間に生じる。空隙(つまり空気等)では絶縁層2に比べて絶縁破壊電圧が小さい。また外気中の水分が入り込む可能性がある。そのため、上記のような電気絶縁性の低下が生じやすい。
このような配線基板10および配線基板10に電子部品21が収容されてなる電子装置20においては、第2主面1b側の外表面である絶縁補助層4の実装部4bに回路導体31が対向して配置されたときに、配線導体5と回路導体31との電気絶縁性を高くすることができる。つまり、配線導体5と回路導体31との電気絶縁性が高い電子モジュール30を製作することができる。これは、電子モジュール30自体の導体間の電気絶縁性向上の効果とみなすこともできる。
なお、絶縁補助層4自体は、上記のように絶縁層2と同様の材料によって形成されたものであるため、絶縁層2と同様の空隙が存在する可能性があるが、絶縁補助層4には配線導体(図示せず)が形成されていない。そのため、その配線導体の存在による配線基板10としての外部に対する電気絶縁性の低下は生じない。また、第2主面1bを含む絶縁層2
の空隙と、絶縁補助層4の空隙とのそれぞれの位置が平面視で同じ位置になる可能性は非常に小さい。そのため、これらの空隙が上下につながり合うことによる、配線導体5と外部との電気絶縁性の低下の可能性は非常に小さい。
絶縁補助層4は、第2主面1b側の配線導体5と回路導体31との電気絶縁性を高める上では、絶縁基板1に含まれている絶縁層2の厚みよりも厚いものである方がよい。具体的には、絶縁層2の厚みが約50〜400μmであるときに、絶縁補助層4の厚みは約100〜500
μmに設定されていればよい。
上記のように絶縁層2および絶縁補助層4の厚みがそれぞれに設定されているときに、配線導体5のうち実装部4bに最も近い絶縁層2の層間に配置されたものと回路導体31との間の電気絶縁性は、0.5mm厚みで絶縁破壊電圧が25kV・DC程度である。また、仮
に、これと他の条件が同じで絶縁補助層4が存在していないと仮定したとき(仮定の配線基板等は図示せず)には、配線導体のうち実装部に最も近い絶縁層の層間に配置されたものと回路導体との間の電気絶縁性は、0.1mm厚みで絶縁破壊電圧が10kV程度である。
したがって、この例では、実施形態の配線基板10およびそれを含む電子装置20および電子モジュール30について、15kV程度の電気絶縁性の向上が可能になる。
図4は、図1に示す配線基板10および電子装置20の変形例を示す断面図である。図4において図1と同様の部位には同様の符号を付している。図4に示す例において、絶縁基板1の内部のうち凹部3と第2主面1b(実装部4b)との間(図4では凹部3の下側)にも配線導体5が配置されている。凹部3の下側に配置された配線導体5配線導体5は、絶縁層2を挟んで上下に配置されている。これらの配線導体5は、例えば図4に示す電子装置20において、電子部品21の直下に位置することになる。
電子部品21の直下に位置する配線導体5は、例えば前述したような、凹部3内の電子部品21と外部配線基板41とを電気的に接続する導電路を形成するものに限らず、電磁的なノイズ低減のためのものであってもよい。この配線導体5の一部は、図3に示す例と同様に電子装置20がひっくり返されたときには電子部品21の直上に位置し、電子部品21と外部配線基板41との間に配線導体5の一部が位置することになる。電子部品21と外部配線基板41との間に位置する配線導体5が、例えば接地電位に設定されて、電子部品21と外部配線基板41とが互いに、効果的に電磁的にシールドされる。電磁的なシールドの機能を有する配線導体5の一部は、例えば平面透視で凹部3と同じ程度、またはそれ以上の大きさ(面積)を有するものであってもよい。
すなわち、凹部3の下側に配置された配線導体5は、線状パターンのものに限らず、接地導体または電源導体等の、いわゆるべた状パターンのものであってもよい。また、凹部3の下側に配置された配線導体5の一部は、互いに対向し合う一対の容量電極として機能するようなものでもよい。この容量電極(配線導体5の一部)は、例えばデカップリング用のものでもよい。
この例のように、実装部4bに比較的近い位置に、より多くの配線導体5が設けられている場合であっても、配線導体5の外部に対する電気絶縁性の向上に有効な配線基板10を提供することができる。また、このような配線基板10を含む、より多くの配線導体5と回路導体31との電気絶縁性に優れた電子モジュール30の製作が容易な電子装置20を提供することができる。
なお、図4に示す例のように、実装部4bに比較的近い位置に配線導体5がより多く配置されているようなときには、複数の絶縁補助層4が設けられていてもよい。すなわち、このような配線導体5の配置のときには、配線導体5と積層体6の実装部4bとの距離が近くなりやすい傾向がある。これに対して、後述するように複数の絶縁補助層4を配置することによって、配線導体5と実装部4bとの間の電気絶縁性、つまり配線導体5の外部に対する電気絶縁性を高く確保することができる。
図5は、図2に示す電子モジュールの変形例を示す断面図である。図5において図2と同様の部位には同様の符号を付している。変形例の電子モジュール30は、図1に示す配線基板10の変形例および図2に示す電子装置20の変形例を含んでいる。
図5に示す例においても、絶縁基板1の内部のうち凹部3と実装部4bとの間(図5では凹部3の上側)に複数層の配線導体5が配置されている。また、図5に示す例において、絶縁補助層4は互いに積層された複数の副絶縁層7で形成されている。絶縁補助層4は、このように複数の副絶縁層7を含むものであってもよい。副絶縁層7のそれぞれは、上記実施形態の配線基板10における絶縁補助層4(単層のもの)と同じ材料を用い、同様の方法で形成することができる。この場合には、複数の絶縁補助層用のセラミックグリーンシートを絶縁基板1となる複数のセラミックグリーンシートとともに積層し、同時焼成すればよい。
図5に示す例においても、図4に示す例と同様に、凹部3と第2主面1bとの間に複数層の配線導体5が配置されていることによる上記の効果を得ることができる。また、これらの配線導体5と回路導体31との電気絶縁性を効果的に向上させることができる。
また、図5に示す例のように絶縁補助層4が複数の層(副絶縁層7)からなる場合には、配線導体5と回路導体31との電気絶縁性のより一層の向上に有効である。すなわち、仮に複数の副絶縁層7の1つの層が空隙を有していたとしても、その1つの層の空隙は他の副絶縁層7によって効果的に塞ぐことができる。また、複数の副絶縁層7がそれぞれに空隙を有していたとしても、それらの空隙が互いに上下につながる可能性が小さい。
つまり、1つの副絶縁層7に含まれている空隙は、その副絶縁層7と接する他の1つの副絶縁層7のうち空隙が存在しない部分によって塞がれる。言い換えれば、複数の副絶縁層7が互いに空隙を塞ぎ合うことができる。さらに、複数の副絶縁層7の空隙が第2主面1b側の絶縁層2の空隙とつながり合う可能性はさらに小さい。そのため、配線導体5と回路導体31との電気絶縁性が効果的に向上する。
また、仮に絶縁補助層4の厚みが一定としたときには、絶縁補助層4が単層である場合よりも、絶縁補助層4が複数の副絶縁層7からなる場合の方が、上記のように複数の副絶縁層7同士で互いに空隙を塞ぐことも容易であるため、配線導体5と外部との電気絶縁性が向上する可能性が大きい。
また、図5に示す例において、複数の副絶縁層7のそれぞれの厚みが、絶縁層2の厚みよりも大きい。この場合には、比較的厚い副絶縁層7によって、配線導体5の外部に対する電気絶縁性を効果的に向上させることができる。
なお、複数の副絶縁層7は、その全部が絶縁層2よりも厚いものでなくてもよい。この場合にも、比較的厚い副絶縁層7が含まれていることによって、配線導体5の外部に対する電気絶縁性を高めることができる。
図5に示す例において、回路導体31がバスバーであり、電子部品21が電流センサ素子等のセンサ素子であってもよい。すなわち、電子モジュール30は、回路導体31がバスバーを含んでおり、電子部品21がセンサ素子であるものでも構わない。
回路導体31としてのバスバーは、例えば、接合材等(図示せず)によって実装部4bに直接に接合されていてもよく、実装部4bに単に接するように配置されていてもよい。回路導体31が実装部4bに直接に接合されない場合には、両者がそれぞれ筐体等の別の部材
(図示せず)に固定されて、互いに所定の位置関係で配置される。
上記の各例において、例えば図3に示す例のように、回路導体31は、その幅が絶縁基板1の幅(長方形板状の絶縁基板1の短辺方向の寸法)よりも大きいもの(バスバー等)でもよい。これによって、例えば発電機または大容量電池等を含む他の電子部品間の大電流の送受が可能になっている。
この回路導体31に対して電子部品21は電磁的な結合が可能であり、回路導体31を流れる電流の大きさの測定、電磁的な状態の変動等の検知ができるように配置されている。例えば前述したように電子部品21が電流センサ素子であれば、回路導体31を流れる電流の大きさを測定することができる。これによって、例えば、回路導体31と電気的に接続された電池の容量、発電量または放射される電磁波の大きさ等の情報を検知(モニタリング)することができる。
なお、本発明の配線基板、電子装置および電子モジュールは、以上の実施の形態に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、絶縁基板1および絶縁補助層4の少なくとも一方の外表面(つまり積層体6の外表面)に、回路導体31に対する位置合わせ用のマーク(図示せず)が設けられていてもよい。位置合わせ用のマークとしては、例えば、配線導体5と同様の金属材料からなるパターン、および凹部または凸部等であって回路導体の凸部または凹部(図示せず)にはめ合わせられるような部分等が挙げられる。また、このような位置合わせ用のマークは、回路導体31の方に設けられていてもよく、配線基板1(積層体6)および回路導体31の両方に設けられていてもよい。
1・・・絶縁基板
1a・・・第1主面
1b・・・第2主面
2・・・絶縁層
3・・・凹部
4・・・絶縁補助層
4a・・(絶縁補助層の)外表面
4b・・・実装部
5・・・配線導体
6・・・積層体
7・・・副絶縁層
10・・・配線基板
20・・・電子装置
21・・・電子部品
22・・・ボンディングワイヤ
23・・・蓋体
30・・・電子モジュール
31・・・回路導体
41・・・外部配線基板
42・・・外部配線導体
43・・・金属バンプ

Claims (6)

  1. 複数の絶縁層が積層されてなるとともに、電子部品が収容される凹部を含む第1主面および該第1主面と反対側の第2主面を有する絶縁基板と、
    前記第2主面を被覆している絶縁補助層と、
    前記凹部内から前記第1主面にかけて設けられた配線導体とを備えており、
    前記絶縁補助層の外表面が外部の回路導体に対向して配置される実装部を含んでいるとともに、前記絶縁補助層には前記配線導体が設けられていないことを特徴とする配線基板。
  2. 前記絶縁補助層は互いに積層された複数の副絶縁層で形成されていることを特徴とする請求項1に記載の配線基板。
  3. 前記副絶縁層の厚みが前記絶縁層の厚みよりも大きいことを特徴とする請求項2に記載の配線基板。
  4. 請求項1に記載の配線基板と、
    前記凹部内に収容された電子部品とを備えることを特徴とする電子装置。
  5. 請求項4に記載の電子装置と、
    該電子装置の前記実装部に対向して配置された回路導体とを備えていることを特徴とする電子モジュール。
  6. 前記回路導体がバスバーを含んでおり、前記電子部品がセンサ素子であることを特徴とする請求項5に記載の電子モジュール。
JP2015229784A 2015-11-25 2015-11-25 配線基板、電子装置および電子モジュール Pending JP2017098427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015229784A JP2017098427A (ja) 2015-11-25 2015-11-25 配線基板、電子装置および電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015229784A JP2017098427A (ja) 2015-11-25 2015-11-25 配線基板、電子装置および電子モジュール

Publications (1)

Publication Number Publication Date
JP2017098427A true JP2017098427A (ja) 2017-06-01

Family

ID=58818144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015229784A Pending JP2017098427A (ja) 2015-11-25 2015-11-25 配線基板、電子装置および電子モジュール

Country Status (1)

Country Link
JP (1) JP2017098427A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267448A (ja) * 2000-03-15 2001-09-28 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP2003068963A (ja) * 2001-08-23 2003-03-07 Yazaki Corp 電子部品搭載構造
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267448A (ja) * 2000-03-15 2001-09-28 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP2003068963A (ja) * 2001-08-23 2003-03-07 Yazaki Corp 電子部品搭載構造
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板

Similar Documents

Publication Publication Date Title
US10334740B2 (en) Electronic-component mount substrate, electronic device, and electronic module
JP5823023B2 (ja) 素子収納用パッケージ
JP2012146778A (ja) 電子制御装置
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP4012655B2 (ja) 半導体装置
JP4012652B2 (ja) 半導体装置
JP2016006846A (ja) 配線基板および電子装置
JP6622583B2 (ja) 配線基板および電子装置
JP2007227739A (ja) 電子部品収納用パッケージ及び電子部品装置
JP2017098427A (ja) 配線基板、電子装置および電子モジュール
JP2013110214A (ja) 電子部品収納用パッケージ
JP6959785B2 (ja) 回路基板、電子部品および電子モジュール
US10388628B2 (en) Electronic component package
JP2020053578A (ja) 回路基板および電子部品
JP2007173668A (ja) 電子部品搭載用絶縁基体および電子装置
JP2019129189A (ja) 配線基板、パッケージおよび電子装置
US12009285B2 (en) Substrate having a recessed portion for an electronic component
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP4392422B2 (ja) 半導体装置
JP4480418B2 (ja) 配線基板
JP2007027788A (ja) 半導体装置
JP4535894B2 (ja) 配線基板
JP2018050025A (ja) 配線基板、電子装置および電子モジュール
JP2019169674A (ja) 回路基板、電子部品および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191015