JP5816045B2

JP5816045B2 - Copper foil for printed wiring board excellent in productivity and laminated board using the same

Info

Publication number: JP5816045B2
Application number: JP2011218543A
Authority: JP
Inventors: 秀樹古澤
Original assignee: JX Nippon Mining and Metals Corp
Current assignee: JX Nippon Mining and Metals Corp
Priority date: 2011-09-30
Filing date: 2011-09-30
Publication date: 2015-11-17
Anticipated expiration: 2031-09-30
Also published as: JP2013080735A

Description

本発明は、プリント配線板用銅箔及びそれを用いた積層板に関し、特にフレキシブルプリント配線板用の銅箔及びそれを用いた積層板に関する。 The present invention relates to a copper foil for a printed wiring board and a laminated board using the same, and more particularly to a copper foil for a flexible printed wiring board and a laminated board using the same.

プリント配線板はここ半世紀に亘って大きな進展を遂げ、今日ではほぼすべての電子機器に使用されるまでに至っている。近年の電子機器の小型化、高性能化ニーズの増大に伴い搭載部品の高密度実装化や信号の高周波化が進展し、プリント配線板に対して導体パターンの微細化（ファインピッチ化）や高周波対応等が求められている。 Printed wiring boards have made great progress over the last half century and are now used in almost all electronic devices. In recent years, with the increasing needs for miniaturization and higher performance of electronic devices, higher density mounting of components and higher frequency of signals have progressed, and conductor patterns have become finer (fine pitch) and higher frequency than printed circuit boards. Response is required.

プリント配線板は銅箔に絶縁基板を接着、もしくは絶縁基板上にＮｉ合金等を蒸着させた後に電気めっきで銅層を形成させて銅張積層板とした後に、エッチングにより銅箔または銅層面に導体パターンを形成するという工程を経て製造されるのが一般的である。そのため、プリント配線板用の銅箔または銅層には良好なエッチング性が要求される。 A printed wiring board is made by bonding an insulating substrate to a copper foil, or depositing a Ni alloy or the like on the insulating substrate and then forming a copper layer by electroplating to form a copper-clad laminate, and then etching the copper foil or copper layer surface. In general, it is manufactured through a process of forming a conductor pattern. Therefore, good etching properties are required for the copper foil or copper layer for printed wiring boards.

エッチング性を向上させる技術として、例えば、特許文献１には、銅張積層板の構成材である絶縁基材との張り合わせ面に、銀又は銀−パラジウム合金で構成された銀系被覆層を備えた銀系被覆層付銅箔に係る発明が開示されている。 As a technique for improving the etching property, for example, Patent Document 1 includes a silver-based coating layer made of silver or a silver-palladium alloy on a bonding surface with an insulating base material that is a constituent material of a copper-clad laminate. An invention relating to a copper foil with a silver-based coating layer is disclosed.

特開２００５−１０１３９８号公報JP 2005-101398 A

しかしながら、高密度実装基板に対して近年要求されるレベルの精密な回路を形成するためには、銅箔のエッチング性が単純に良好であるというだけでは足りない。すなわち、近年求められるエッチング性とは、回路間の絶縁部に表面処理由来の金属が残存しないこと、回路の裾引きが小さいことをいう。回路間の絶縁部に金属が残存していれば、回路間で短絡が起こってしまう。また、回路形成のエッチングでは、回路上面から下（絶縁基板側）に向かって、末広がりにエッチングされ、回路の断面は台形になる。この台形の上底と下底との差（以下「裾引き」と呼ぶ）が小さければ、回路間のスペースを狭くでき、高密度配線基板が得られる。裾引きが大きければ、回路間のスペースを狭くすると回路が短絡するので、高密度実装基板を製造することができない。 However, in order to form a precise circuit of a level required in recent years for a high-density mounting substrate, it is not sufficient that the etching property of the copper foil is simply good. That is, the etching property required in recent years means that the metal derived from the surface treatment does not remain in the insulating part between the circuits and that the circuit is less skirted. If metal remains in the insulating part between the circuits, a short circuit occurs between the circuits. In the etching for forming the circuit, the circuit is etched from the upper surface to the lower side (insulating substrate side), and the cross section of the circuit becomes a trapezoid. If the difference between the upper and lower bases of the trapezoid (hereinafter referred to as “tailing”) is small, the space between circuits can be narrowed, and a high-density wiring board can be obtained. If the skirting is large, the circuit is short-circuited if the space between the circuits is narrowed, so that a high-density mounting substrate cannot be manufactured.

これに対し、特許文献１に開示された発明は、貴金属で構成された被覆層を銅箔の粗化面に形成しているため、サイドエッチを抑制するものではなく、裾引きの小さい回路を良好に作製することが難しい可能性がある。 On the other hand, the invention disclosed in Patent Document 1 forms a coating layer made of a noble metal on the roughened surface of the copper foil, so it does not suppress side etch, and a circuit with a small tail is provided. It may be difficult to produce well.

また、エッチングは銅基材の厚み方向と平面方向とで進行するが、このとき、エッチング時間が長いと銅基材の平面方向にエッチングが進行することで回路の断面積が減少してしまうという問題がある。このような平面方向のエッチングを抑制するには、厚み方向優先の異方性エッチングを行う方法や、厚みの薄い銅基材を使用して回路を形成することでエッチング時間を短くする方法が考えられる。 Etching proceeds in the thickness direction and the planar direction of the copper base material. At this time, if the etching time is long, the etching proceeds in the planar direction of the copper base material, so that the circuit cross-sectional area is reduced. There's a problem. In order to suppress such etching in the planar direction, a method of performing anisotropic etching with priority in the thickness direction or a method of shortening the etching time by forming a circuit using a thin copper substrate is considered. It is done.

しかしながら、前者の方法ではエッチング時間が長くなり、後者の方法では回路断面積が減少して導体抵抗が増加するという問題を引き起こす可能性がある。 However, in the former method, the etching time becomes long, and in the latter method, there is a possibility that the circuit cross-sectional area decreases and the conductor resistance increases.

そこで、本発明は、ファインピッチ化に適した、裾引きが小さい断面形状の回路を、良好な製造効率で製造可能なプリント配線板用銅箔及びそれを用いた積層板を提供することを課題とする。 Therefore, the present invention is to provide a copper foil for printed wiring boards and a laminate using the copper foil, which can produce a circuit having a small cross-sectional shape suitable for fine pitching and having a good manufacturing efficiency. And

本発明者は鋭意検討の結果、微量の貴金属を銅箔のエッチング面に層として付着させた場合に、形成された回路の裾引きが小さくなり、これにより高密度実装基板の形成が可能となることを見出した。このような構成は、特許文献１に記載された貴金属で構成された被覆層を銅箔の粗化面に形成する構成とは全く異なる思想に基づくものであり、その効果も大きく異なるものである。さらに、このように微量の貴金属を銅箔のエッチング面に層として付着させることで、エッチング時間が短くなり、回路の製造効率が良好となることを見出した。 As a result of intensive studies, the present inventors have found that when a small amount of noble metal is deposited as a layer on the etched surface of the copper foil, the bottom of the formed circuit is reduced, thereby enabling formation of a high-density mounting substrate. I found out. Such a configuration is based on a completely different idea from the configuration in which the coating layer made of the noble metal described in Patent Document 1 is formed on the roughened surface of the copper foil, and the effect is also greatly different. . Furthermore, it has been found that by depositing a small amount of noble metal as a layer on the etched surface of the copper foil in this way, the etching time is shortened and the circuit manufacturing efficiency is improved.

以上の知見を基礎として完成した本発明は一側面において、銅箔基材と、該銅箔基材表面の少なくとも一部を被覆する被覆層を備え、前記被覆層側からエッチングにより回路を形成するためのプリント配線板用銅箔であって、前記被覆層は、
（１）Ｍｏ層で構成されている、又は、
（２）前記銅箔基材側から、Ｍｏ層と、Ｃｏ、Ｎｉ、Ｓｎ、Ｖ及びＺｎのいずれか一種以上の層とがこの順で設けられることで構成されており、
前記被覆層の表面にはＣｒを含む層が形成されておらず、前記被覆層におけるＭｏの付着量が１０００μｇ／ｄｍ²以下であり、所定幅及び所定ピッチの回路を形成し、塩化第二銅濃度が２．０Ｍ、且つ、塩酸濃度が０〜４．５Ｍの塩化第二銅水溶液、又は、塩化第二鉄濃度が３．２Ｍ、且つ、塩酸濃度が０〜１．０Ｍの塩化第二鉄水溶液を、５０℃で０．２ＭＰａの圧力で前記被覆層が形成された面に噴射してエッチングしたとき、回路のボトム幅が回路ピッチの半分となるまでの時間が、前記被覆層が形成されていない場合よりも１ｓ以上短いプリント配線板用銅箔である。
In one aspect, the present invention completed on the basis of the above knowledge includes a copper foil base material and a coating layer covering at least a part of the surface of the copper foil base material, and a circuit is formed by etching from the coating layer side. Copper foil for printed wiring board for the coating layer,
(1) It is composed of a Mo layer, or
(2) From the copper foil base material side, the Mo layer and any one or more layers of Co, Ni , Sn, V and Zn are provided in this order ,
No Cr-containing layer is formed on the surface of the coating layer, the amount of Mo deposited on the coating layer is 1000 μg / dm ² or less, a circuit having a predetermined width and a predetermined pitch is formed, and cupric chloride is formed. An aqueous cupric chloride solution having a concentration of 2.0M and a hydrochloric acid concentration of 0 to 4.5M, or ferric chloride having a ferric chloride concentration of 3.2M and a hydrochloric acid concentration of 0 to 1.0M When the aqueous solution is etched and sprayed onto the surface on which the coating layer is formed at a pressure of 0.2 MPa at 50 ° C., the coating layer is formed until the bottom width of the circuit becomes half of the circuit pitch. It is the copper foil for printed wiring boards shorter than the case where it is not.

本発明に係るプリント配線板用銅箔の別の実施形態においては、前記被覆層の表面にＣｏ、Ｎｉ、Ｓｎ、Ｖ及びＺｎのいずれか１種以上を含む層を備えた、または、前記被覆層と銅箔との間にＣｏ、Ｎｉ、Ｃｒ、Ｓｎ、Ｖ及びＺｎのいずれか１種以上を含む層を備える。

In another embodiment of the copper foil for printed wiring boards according to the present invention, Co on the front surface of the coating layer, Ni, comprising a layer containing any one or more of S n, V and Zn, or, Co between the covering layer and the copper foil, Ni, Cr, Sn, Ru with a layer containing any one or more of V and Zn.

本発明は、別の一側面において、本発明の銅箔と樹脂基板との積層体である。 In another aspect, the present invention is a laminate of the copper foil of the present invention and a resin substrate.

本発明は、更に別の一側面において、銅層と樹脂基板との積層体であって、銅層の表面の少なくとも一部を被覆する本発明の被覆層を備えた積層体である。 In still another aspect, the present invention is a laminate including a copper layer and a resin substrate, the laminate including the coating layer of the present invention that covers at least a part of the surface of the copper layer.

本発明に係る積層体の一実施形態においては、樹脂基板がポリイミド基板である。 In one embodiment of the laminate according to the present invention, the resin substrate is a polyimide substrate.

本発明は、更に別の一側面において、本発明の積層体を材料としたプリント配線板である。 In yet another aspect, the present invention is a printed wiring board made from the laminate of the present invention.

本発明は、更に別の一側面において、本発明の銅箔で構成された圧延銅箔又は電解銅箔を準備する工程と、前記銅箔の被覆層をエッチング面として該銅箔と樹脂基板との積層体を作製する工程と、前記積層体を塩化第二鉄水溶液又は塩化第二銅水溶液を用いてエッチングし、銅の不必要部分を除去して銅の回路を形成する工程とを含む電子回路の形成方法である。 According to another aspect of the present invention, a step of preparing a rolled copper foil or an electrolytic copper foil composed of the copper foil of the present invention, and the copper foil and the resin substrate with the coating layer of the copper foil as an etching surface And a step of etching the laminate with an aqueous ferric chloride solution or an aqueous cupric chloride solution to remove unnecessary portions of copper to form a copper circuit. A method for forming a circuit.

本発明によれば、ファインピッチ化に適した、裾引きが小さい断面形状の回路を、良好な製造効率で製造可能なプリント配線板用銅箔及びそれを用いた積層板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the copper foil for printed wiring boards which can manufacture the circuit of the cross-sectional shape with small footing suitable for fine pitch production with favorable manufacturing efficiency, and a laminated board using the same can be provided. .

回路パターンの一部の表面写真、当該部分における回路パターンの幅方向の横断面の模式図、及び、該模式図を用いたエッチングファクター（ＥＦ）の計算方法の概略である。It is the outline | summary of the calculation method of the etching factor (EF) using the surface photograph of a part of circuit pattern, the schematic diagram of the cross section of the width direction of the circuit pattern in the said part, and this schematic diagram. 参考例２４の回路写真である。18 is a circuit photograph of Reference Example 24. 比較例１１の回路写真である。10 is a circuit photograph of Comparative Example 11.

（銅箔基材）
本発明に用いることのできる銅箔基材の形態に特に制限はないが、典型的には圧延銅箔や電解銅箔の形態で用いることができる。一般的には、電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造され、圧延銅箔は圧延ロールによる塑性加工と熱処理を繰り返して製造される。屈曲性が要求される用途には圧延銅箔を適用することが多い。
銅箔基材の材料としてはプリント配線板の導体パターンとして通常使用されるタフピッチ銅や無酸素銅といった高純度の銅の他、例えばＳｎ入り銅、Ａｇ入り銅、Ｃｒ、Ｚｒ又はＭｇ等を添加した銅合金、Ｎｉ及びＳｉ等を添加したコルソン系銅合金のような銅合金も使用可能である。なお、本明細書において用語「銅箔」を単独で用いたときには銅合金箔も含むものとする。 (Copper foil base material)
Although there is no restriction | limiting in particular in the form of the copper foil base material which can be used for this invention, Typically, it can use with the form of rolled copper foil or electrolytic copper foil. In general, the electrolytic copper foil is produced by electrolytic deposition of copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is produced by repeating plastic working and heat treatment with a rolling roll. Rolled copper foil is often used for applications that require flexibility.
In addition to high-purity copper such as tough pitch copper and oxygen-free copper, which are usually used as conductor patterns for printed wiring boards, for example, Sn-containing copper, Ag-containing copper, Cr, Zr or Mg are added as the copper foil base material. It is also possible to use a copper alloy such as a copper alloy, a Corson copper alloy to which Ni, Si and the like are added. In addition, when the term “copper foil” is used alone in this specification, a copper alloy foil is also included.

本発明に用いることのできる銅箔基材の厚さについても特に制限はなく、プリント配線板用に適した厚さに適宜調節すればよい。例えば、５〜１００μｍ程度とすることができる。但し、ファインパターン形成を目的とする場合には３０μｍ以下、好ましくは２０μｍ以下であり、典型的には５〜２０μｍ程度である。 There is no restriction | limiting in particular also about the thickness of the copper foil base material which can be used for this invention, What is necessary is just to adjust to the thickness suitable for printed wiring boards suitably. For example, it can be set to about 5 to 100 μm. However, for the purpose of forming a fine pattern, it is 30 μm or less, preferably 20 μm or less, and typically about 5 to 20 μm.

本発明に使用する銅箔基材は、特に限定されないが、例えば、粗化処理をしないものを用いても良い。従来は特殊めっきで表面にμｍオーダーの凹凸を付けて表面粗化処理を施し、物理的なアンカー効果によって樹脂との接着性を持たせるケースが一般的であるが、一方でファインピッチや高周波電気特性は平滑な箔が良いとされ、粗化箔では不利な方向に働くことがある。また、粗化処理をしないものであると、粗化処理工程が省略されるので、経済性・生産性向上の効果がある。 Although the copper foil base material used for this invention is not specifically limited, For example, you may use what does not perform a roughening process. Conventionally, the surface is generally roughened by special plating with irregularities on the order of μm, and the physical anchor effect provides adhesion to the resin. A smooth foil is considered to have good characteristics, and a roughened foil may work in a disadvantageous direction. Moreover, since the roughening process process is abbreviate | omitted if it does not perform a roughening process, there exists an effect of economical efficiency and productivity improvement.

（１）被覆層の構成
銅箔基材の絶縁基板との接着面の反対側（回路形成予定面側）の表面の少なくとも一部には、被覆層が形成されている。被覆層は、Ａｕ、Ｐｔ、Ｐｄ及びＭｏからなる群から選択された１種以上を含んでいる。Ａｕ、Ｐｔ、Ｐｄ及びＭｏ以外の金属としては、Ｃｏ、Ｎｉ、Ｃｒ、Ｓｎ、Ｖ及びＺｎからなる群から選択された１種以上を挙げることができる。このように貴金属を銅箔のエッチング面に微量付着させると、形成された回路の裾引きが小さくなる。これにより、銅箔の厚みが薄くなくても裾引きが小さい回路を形成することが可能となるため、高密度実装基板の形成が可能となる。被覆層の厚さはＡｕ、Ｐｔ、Ｐｄは０．１〜３．０ｎｍ、好ましくは０．５〜２．０ｎｍ、Ｍｏであれば０．１〜１０ｎｍ、好ましくは０．５〜５．０ｎｍである。被覆層の厚さが０．１ｎｍ未満では、エッチング促進効果が不十分でブランク材と同程度のエッチング時間を要する。一方、Ａｕ、Ｐｔ、Ｐｄであれば３．０ｎｍ、Ｍｏであれば１０ｎｍを超えると初期エッチング性が劣化するおそれがあるので、やはりブランク材と同程度以上のエッチング時間を要する。Ａｕ、Ｐｔ、Ｐｄ及びＭｏを覆う最上層の厚みは３．０ｎｍを超えると初期エッチング性が劣化してブランク材と同程度以上のエッチング時間を要するおそれがあるので、３．０ｎｍ以下が好ましい。 (1) Structure of coating layer The coating layer is formed in at least one part of the surface on the opposite side (circuit formation plan side) of the copper foil base material with the insulating substrate. The coating layer contains one or more selected from the group consisting of Au, Pt, Pd, and Mo. Examples of the metal other than Au, Pt, Pd, and Mo include one or more selected from the group consisting of Co, Ni, Cr, Sn, V, and Zn. When a small amount of noble metal is attached to the etched surface of the copper foil in this way, the bottom of the formed circuit is reduced. As a result, even if the copper foil is not thin, it is possible to form a circuit with a small trailing edge, and thus a high-density mounting substrate can be formed. The thickness of the coating layer is 0.1 to 3.0 nm, preferably 0.5 to 2.0 nm for Au, Pt, and Pd, and 0.1 to 10 nm, preferably 0.5 to 5.0 nm for Mo. is there. If the thickness of the coating layer is less than 0.1 nm, the etching promoting effect is insufficient and an etching time comparable to that of the blank material is required. On the other hand, if Au, Pt, and Pd are 3.0 nm, and Mo is more than 10 nm, the initial etching property may be deteriorated. If the thickness of the uppermost layer covering Au, Pt, Pd, and Mo exceeds 3.0 nm, the initial etching property may be deteriorated and an etching time as long as the blank material may be required, so 3.0 nm or less is preferable.

（２）被覆層の同定
被覆層の同定はＸＰＳ、若しくはＡＥＳ等表面分析装置にて表層からアルゴンスパッタし、深さ方向の化学分析を行い、夫々の検出ピークの存在によって同定することができる。 (2) Identification of coating layer The coating layer can be identified by the presence of each detected peak by performing argon sputtering from the surface layer with a surface analyzer such as XPS or AES and performing chemical analysis in the depth direction.

（３）付着量
被覆層がＡｕを含む場合は、Ａｕの付着量が６５０μｇ／ｄｍ²以下であり、好ましくは４０〜６５０μｇ／ｄｍ²であり、より好ましくは７０〜４２０μｇ／ｄｍ²である。被覆層がＰｔを含む場合は、Ｐｔの付着量が６５０μｇ／ｄｍ²以下であり、好ましくは４０〜６５０μｇ／ｄｍ²であり、より好ましくは７０〜４２０μｇ／ｄｍ²である。被覆層がＰｄを含む場合は、Ｐｄの付着量が４００μｇ／ｄｍ²以下であり、好ましくは２０〜４００μｇ／ｄｍ²であり、より好ましくは５０〜２４０μｇ／ｄｍ²である。被覆層がＭｏを含む場合は、Ｍｏの付着量が１０００μｇ／ｄｍ²以下であり、好ましくは２０〜１０００μｇ／ｄｍ²であり、より好ましくは４０〜６００μｇ／ｄｍ²である。被覆層のＡｕの付着量が６５０μｇ／ｄｍ²超、被覆層のＰｔの付着量が６５０μｇ／ｄｍ²超、被覆層のＰｄの付着量が４００μｇ／ｄｍ²超、及び、被覆層のＭｏの付着量が１０００μｇ／ｄｍ²超であると、それぞれ初期エッチング性が劣化するので、エッチング促進効果は発現すると推定されるもののエッチングに要する総時間はブランク材と同等以上となる。 (3) Adhesion amount When the coating layer contains Au, the adhesion amount of Au is 650 μg / dm ² or less, preferably 40 to 650 μg / dm ² , more preferably 70 to 420 μg / dm ² . When the coating layer contains Pt, the adhesion amount of Pt is 650 μg / dm ² or less, preferably 40 to 650 μg / dm ² , more preferably 70 to 420 μg / dm ² . If the coating layer containing Pd is the amount of adhesion of Pd is 400 [mu] g / dm ² or less, preferably 20~400μg / dm ^2, more preferably 50~240μg / dm ^2. When the coating layer contains Mo, the adhesion amount of Mo is 1000 μg / dm ² or less, preferably ²⁰ to 1000 μg / dm ² , and more preferably 40 to 600 μg / dm ² . Adhesion amount of Au in the coating layer is 650μg / dm ^2, more than the amount deposited of Pt of the coating layer is 650μg / dm ² than the coating weight is 400 [mu] g / dm ² than the Pd coating layer, and the adhesion of Mo in the coating layer If the amount is more than 1000 μg / dm ² , the initial etching property is deteriorated. Therefore, although the etching acceleration effect is estimated to be exhibited, the total time required for etching becomes equal to or more than that of the blank material.

また、被覆層が、Ｃｏ及びＮｉを含む場合、Ｃｏの付着量は３００μｇ／ｄｍ²以下であり、好ましくは５０〜２５０μｇ／ｄｍ²である。また、Ｎｉの付着量は３００μｇ／ｄｍ²以下であり、好ましくは５０〜２５０μｇ／ｄｍ²である。被覆層のＣｏ及びＮｉの付着量がそれぞれ３００μｇ／ｄｍ²超であると、初期エッチング性が劣化するので、エッチング促進効果は発現すると推定されるもののエッチングに要する総時間はブランク材と同等以上となる。 Further, the coating layer may include Co and Ni, deposition amount of Co is at 300 [mu] g / dm ² or less, preferably 50~250μg / dm ^2. The coating weight of Ni is at 300 [mu] g / dm ² or less, preferably 50~250μg / dm ^2. When the coating amount of Co and Ni on the coating layer is more than 300 μg / dm ² , the initial etching property is deteriorated. Therefore, although the etching acceleration effect is estimated to be exhibited, the total time required for etching is equal to or more than that of the blank material. Become.

（４）エッチング時間
本発明に係るプリント配線板用銅箔は、所定幅及び所定ピッチの回路を形成し、塩化第二銅濃度が２．０Ｍ、且つ、塩酸濃度が０〜４．５Ｍの塩化第二銅水溶液、又は、塩化第二鉄濃度が３．２Ｍ、且つ、塩酸濃度が０〜１．０Ｍの塩化第二鉄水溶液を、５０℃で０．２ＭＰａの圧力で噴射してエッチングしたとき、回路のボトム幅が回路ピッチの半分となるまでの時間が、前記被覆層が形成されていない場合よりも１ｓ以上短い。本発明に係るプリント配線板用銅箔は、上述のように、微量の貴金属を銅箔のエッチング面に層として付着させているため、エッチング時間が短くなり、回路の製造効率が良好となる。さらに、エッチング時間が短いため、平面方向のエッチングの進行が抑制され、回路の断面積が増加するという利点も有する。ここで、微量の貴金属を銅箔のエッチング面に層として付着させることで、エッチング時間が短くなる原理について説明する。レジスト裏側に残存した貴金属がエッチング液を還元するため、銅基材の厚み方向に腐食が進行する。このとき、被覆層と銅基材との間で局部電池効果が発現している（被覆層にエッチング液還元用の電子を供給するために、回路ボトム相当位置で銅基材の酸化が起こる）。すなわち、回路ボトム相当位置の銅基材の腐食はエッチング液による効果と局部電池効果とで進行するため、上記被覆層を形成していない場合に比べて短時間で回路を形成することができる。
(4) Etching time The copper foil for printed wiring boards according to the present invention forms a circuit having a predetermined width and a predetermined pitch, and has a cupric chloride concentration of 2.0 M and a hydrochloric acid concentration of 0 to 4.5 M. aqueous solution of cupric or ferric concentration 3.2M chloride, and, when the hydrochloric acid concentration is an aqueous solution of ferric chloride of 0～1.0M, was etched by spraying with 0.2MPa pressure at 50 ° C. The time until the bottom width of the circuit becomes half of the circuit pitch is 1 s or more shorter than the case where the coating layer is not formed. As described above, the copper foil for a printed wiring board according to the present invention has a small amount of noble metal deposited as a layer on the etched surface of the copper foil, so that the etching time is shortened and the circuit manufacturing efficiency is improved. Furthermore, since the etching time is short, the progress of etching in the planar direction is suppressed, and there is an advantage that the cross-sectional area of the circuit increases. Here, the principle of shortening the etching time by depositing a small amount of noble metal as a layer on the etching surface of the copper foil will be described. Since the noble metal remaining on the back side of the resist reduces the etching solution, corrosion proceeds in the thickness direction of the copper base material. At this time, a local battery effect is manifested between the coating layer and the copper substrate (the copper substrate is oxidized at a position corresponding to the circuit bottom in order to supply electrons for etching solution reduction to the coating layer) . That is, since the corrosion of the copper base at the position corresponding to the circuit bottom proceeds with the effect of the etching solution and the local battery effect, the circuit can be formed in a shorter time than when the coating layer is not formed.

また、塩化第二銅エッチングでは、
Ｃｕ＋Ｃｕ²⁺ ＋２Ｃｌ^- → ２ＣｕＣｌ↓
ＣｕＣｌ↓ ＋Ｃｌ^- → ＣｕＣｌ₂ ^-
の２段階の反応が起こる。生じた不溶性の塩ＣｕＣｌにＣｌ^-が配位して、不溶性の塩が溶解する〔錯体（ＣｕＣｌ₂ ^-）が生成〕ことでエッチングが進行する。塩酸はＣｌ^-の供給源として不溶性塩の溶解を促進するために加えられる。このため、塩酸濃度が低いと、表面処理が施されていないブランク材であればエッチング時間がより長くなるが、本発明に係る表面処理銅箔は、ブランク材よりもエッチング時間が短くて済むこととなる。 In cupric chloride etching,
^{^{Cu + Cu 2+ + 2Cl - →}} 2CuCl ↓
^{_{CuCl ↓ + Cl - → CuCl 2}} -
The two-stage reaction takes place. Etching proceeds when Cl ⁻ is coordinated to the insoluble salt CuCl produced and the insoluble salt is dissolved [complex (CuCl ₂ ⁻ ) is generated]. Hydrochloric acid Cl ^- is added to facilitate the dissolution of insoluble salts as a source of. For this reason, if the hydrochloric acid concentration is low, the etching time will be longer if the blank material is not subjected to surface treatment, but the surface-treated copper foil according to the present invention requires a shorter etching time than the blank material. It becomes.

被覆層上の最表層には、防錆効果を高めるために、またはエッチング中にレジストが銅基材から剥がれることを防止するために、さらに、Ｃｏ、Ｎｉ、Ｃｒ、Ｓｎ、Ｖ及びＺｎのいずれか１種以上を含む層、及び／又は、シラン処理層で構成された防錆処理層を形成することができる。また、被覆層と銅箔との間に、さらに加熱処理による酸化を抑制するため、耐酸化性を有する下地層としてのＣｏ、Ｎｉ、Ｃｒ、Ｓｎ、Ｖ及びＺｎのいずれか１種以上を含む層を形成してもよい。 In order to enhance the rust prevention effect or prevent the resist from being peeled off from the copper base material during etching, the outermost layer on the coating layer is further made of any one of Co, Ni, Cr, Sn, V, and Zn. A layer containing at least one kind and / or a rust prevention treatment layer composed of a silane treatment layer can be formed. Further, in order to further suppress oxidation due to heat treatment between the coating layer and the copper foil, one or more of Co, Ni, Cr, Sn, V and Zn as an underlayer having oxidation resistance is included. A layer may be formed.

（銅箔の製造方法）
本発明に係るプリント配線板用銅箔は、スパッタリング法により形成することができる。すなわち、スパッタリング法によって銅箔基材の表面の少なくとも一部を、被覆層により被覆する。具体的には、スパッタリング法によって、銅箔のエッチング面側に銅よりもエッチングレートの低いＡｕ、Ｐｔ、Ｐｄ及びＭｏからなる群から選択された１種以上からなる層を形成する。被覆層は、スパッタリング法に限らず、例えば、電気めっき、無電解めっき等の湿式めっき法で形成してもよい。また、このとき、被覆層は、さらにＣｏ、Ｎｉ、Ｃｒ、Ｓｎ、Ｖ及びＺｎからなる群から選択された１種以上を加えて形成してもよい。
また、本発明に係るプリント配線板用銅箔は、スパッタリング処理を行う前に、前処理として、銅箔表面に公知の手段により酸化膜の除去等を行うことが好ましい。 (Manufacturing method of copper foil)
The copper foil for printed wiring boards according to the present invention can be formed by a sputtering method. That is, at least a part of the surface of the copper foil base material is coated with the coating layer by a sputtering method. Specifically, a layer made of one or more selected from the group consisting of Au, Pt, Pd, and Mo having a lower etching rate than copper is formed on the etching surface side of the copper foil by sputtering. The coating layer is not limited to the sputtering method, and may be formed by, for example, a wet plating method such as electroplating or electroless plating. At this time, the coating layer may be formed by adding one or more selected from the group consisting of Co, Ni, Cr, Sn, V, and Zn.
Moreover, it is preferable that the copper foil for printed wiring boards which concerns on this invention removes an oxide film etc. by a well-known means as a pretreatment before performing a sputtering process.

（プリント配線板の製造方法）
本発明に係る銅箔を用いてプリント配線板（ＰＷＢ）を常法に従って製造することができる。以下に、プリント配線板の製造方法の例を示す。 (Printed wiring board manufacturing method)
A printed wiring board (PWB) can be manufactured according to a conventional method using the copper foil according to the present invention. Below, the example of the manufacturing method of a printed wiring board is shown.

まず、銅箔と絶縁基板とを貼り合わせて積層体を製造する。銅箔が積層される絶縁基板はプリント配線板に適用可能な特性を有するものであれば特に制限を受けないが、例えば、リジッドＰＷＢ用に紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂及びガラス布基材エポキシ樹脂等を使用し、ＦＰＣ用にポリエステルフィルムやポリイミドフィルム等を使用する事ができる。 First, a laminated body is manufactured by bonding a copper foil and an insulating substrate. The insulating substrate on which the copper foil is laminated is not particularly limited as long as it has characteristics applicable to a printed wiring board. For example, paper base phenolic resin, paper base epoxy resin, synthetic fiber for rigid PWB Use cloth base epoxy resin, glass cloth / paper composite base epoxy resin, glass cloth / glass non-woven composite base epoxy resin, glass cloth base epoxy resin, etc., use polyester film, polyimide film, etc. for FPC I can do things.

貼り合わせの方法は、リジッドＰＷＢ用の場合、ガラス布などの基材に樹脂を含浸させ、樹脂を半硬化状態まで硬化させたプリプレグを用意する。銅箔を被覆層の反対側の面からプリプレグに重ねて加熱加圧させることにより行うことができる。 In the case of the rigid PWB, a prepreg is prepared by impregnating a base material such as a glass cloth with a resin and curing the resin to a semi-cured state. It can be carried out by superposing a copper foil on the prepreg from the opposite surface of the coating layer and heating and pressing.

フレキシブルプリント配線板（ＦＰＣ）用の場合、ポリイミドフィルム又はポリエステルフィルムと銅箔とをエポキシ系やアクリル系の接着剤を使って接着することができる（３層構造）。また、接着剤を使用しない方法（２層構造）としては、ポリイミドの前駆体であるポリイミドワニス（ポリアミック酸ワニス）を銅箔に塗布し、加熱することでイミド化するキャスティング法や、ポリイミドフィルム上に熱可塑性のポリイミドを塗布し、その上に銅箔を重ね合わせ、加熱加圧するラミネート法が挙げられる。キャスティング法においては、ポリイミドワニスを塗布する前に熱可塑性ポリイミド等のアンカーコート材を予め塗布しておくことも有効である。 In the case of a flexible printed wiring board (FPC), a polyimide film or a polyester film and a copper foil can be bonded using an epoxy or acrylic adhesive (three-layer structure). In addition, as a method without using an adhesive (two-layer structure), a polyimide varnish (polyamic acid varnish), which is a polyimide precursor, is applied to a copper foil and heated to form an imidization or on a polyimide film. There is a laminating method in which a thermoplastic polyimide is applied to the substrate, a copper foil is overlaid thereon, and heated and pressed. In the casting method, it is also effective to apply an anchor coating material such as thermoplastic polyimide in advance before applying the polyimide varnish.

本発明に係る積層体は各種のプリント配線板（ＰＷＢ）に使用可能であり、特に制限されるものではないが、例えば、導体パターンの層数の観点からは片面ＰＷＢ、両面ＰＷＢ、多層ＰＷＢ（３層以上）に適用可能であり、絶縁基板材料の種類の観点からはリジッドＰＷＢ、フレキシブルＰＷＢ（ＦＰＣ）、リジッド・フレックスＰＷＢに適用可能である。また、本発明に係る積層体は、銅箔を樹脂に貼り付けてなる上述のような銅張積層板に限定されず、樹脂上にスパッタリング、めっきで銅層を形成したメタライジング材であってもよい。 The laminate according to the present invention can be used for various printed wiring boards (PWB) and is not particularly limited. For example, from the viewpoint of the number of layers of the conductor pattern, the single-sided PWB, double-sided PWB, and multilayer PWB ( It is applicable to rigid PWB, flexible PWB (FPC), and rigid flex PWB from the viewpoint of the type of insulating substrate material. Further, the laminate according to the present invention is not limited to the above-described copper-clad laminate obtained by attaching a copper foil to a resin, and is a metalizing material in which a copper layer is formed on the resin by sputtering or plating. Also good.

上述のように作製した積層体の銅箔上に形成された被覆層表面にレジストを塗布し、マスクによりパターンを露光し、現像することによりレジストパターンを形成する。
続いて、レジストパターンの開口部に露出した被覆層を、試薬を用いて除去する。当該試薬としては、塩酸、硫酸又は硝酸を主成分とするものを用いるのが、入手しやすさ等の理由から好ましい。貴金属層は非常に薄いため、製造時の熱履歴で銅箔基材の銅と適度に拡散し合っており、この拡散によって最表層近傍にまで達した銅原子が大気又はレジストの乾燥工程の加熱で酸化され、酸化銅が生成する。拡散により形成された貴金属／銅の合金層中におけるこの酸化銅は酸で容易に溶解するため、同時に貴金属も除去される。よって耐腐食性がある貴金属層であっても、レジストパターンの開口部に露出した部分から用意に除去することが可能となる。
次に、積層体をエッチング液に浸漬する。このとき、エッチングを抑制する白金、パラジウム、及び、金のいずれか１種以上を含む被覆層は、銅箔上のレジスト部分に近い位置にあり、レジスト側の銅箔のエッチングは、この被覆層近傍がエッチングされていく速度よりも速い速度で、被覆層から離れた部位の銅のエッチングが進行することにより、銅の回路パターンのエッチングがほぼ垂直に進行する。これにより銅の不必要部分を除去されて、次いでエッチングレジストを剥離・除去して回路パターンを露出することができる。
積層体に回路パターンを形成するために用いるエッチング液に対しては、被覆層のエッチング速度は、銅よりも十分に小さいためエッチングファクターを改善する効果を有する。エッチング液は、塩化第二銅水溶液、又は、塩化第二鉄水溶液等を用いることができる。
また、被覆層を形成する前に、あらかじめ銅箔基材表面に耐熱層を形成しておいてもよい。 A resist is applied to the surface of the coating layer formed on the copper foil of the laminate produced as described above, the pattern is exposed with a mask, and developed to form a resist pattern.
Subsequently, the coating layer exposed at the opening of the resist pattern is removed using a reagent. As the reagent, one containing hydrochloric acid, sulfuric acid or nitric acid as a main component is preferably used for reasons such as availability. Since the noble metal layer is very thin, it diffuses moderately with the copper of the copper foil base material due to the thermal history at the time of manufacture, and the copper atoms that have reached the vicinity of the outermost layer by this diffusion are heated in the atmosphere or in the resist drying process. Is oxidized to produce copper oxide. Since the copper oxide in the noble metal / copper alloy layer formed by diffusion is easily dissolved by an acid, the noble metal is removed at the same time. Therefore, even a noble metal layer having corrosion resistance can be easily removed from the exposed portion of the opening of the resist pattern.
Next, the laminate is immersed in an etching solution. At this time, the coating layer containing any one or more of platinum, palladium, and gold that suppresses etching is located near the resist portion on the copper foil, and the etching of the copper foil on the resist side is performed by this coating layer. Etching of the copper circuit pattern proceeds substantially vertically by etching of the copper in a portion away from the coating layer at a speed faster than the speed at which the vicinity is etched. Thus, unnecessary portions of copper can be removed, and then the etching resist can be peeled and removed to expose the circuit pattern.
With respect to the etching solution used for forming the circuit pattern on the laminate, the etching rate of the coating layer is sufficiently smaller than that of copper, so that the etching factor is improved. As the etching solution, a cupric chloride aqueous solution, a ferric chloride aqueous solution, or the like can be used.
In addition, a heat-resistant layer may be formed in advance on the surface of the copper foil base before forming the coating layer.

（プリント配線板の銅箔表面の回路形状）
上述のように被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、その長尺状の２つの側面が絶縁基板上に垂直に形成されるのではなく、通常、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりに形成される（ダレの発生）。これにより、長尺状の２つの側面はそれぞれ絶縁基板表面に対して傾斜角θを有している。現在要求されている回路パターンの微細化（ファインピッチ化）のためには、回路のピッチをなるべく狭くすることが重要であるが、この傾斜角θが小さいと、それだけダレが大きくなり、回路のピッチが広くなってしまう。また、傾斜角θは、通常、各回路及び回路内で完全に一定ではない。このような傾斜角θのばらつきが大きいと、回路の品質に悪影響を及ぼすおそれがある。従って、被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、長尺状の２つの側面がそれぞれ絶縁基板表面に対して６５〜９０°の傾斜角θを有し、且つ、同一回路内のｔａｎθの標準偏差が１．０以下であるのが望ましい。また、エッチングファクターとしては、回路のピッチが５０μｍ以下であるとき、１．５以上であるのが好ましく、２．５以上であるのが更に好ましい。 (Circuit shape on the copper foil surface of the printed wiring board)
As described above, the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side is not usually formed with two long side surfaces perpendicular to the insulating substrate. From the surface of the foil downward, that is, toward the resin layer, it is formed so as to spread toward the end (generation of sagging). Thus, the two long side surfaces each have an inclination angle θ with respect to the surface of the insulating substrate. It is important to reduce the circuit pitch as much as possible for miniaturization (fine pitch) of the circuit pattern that is currently required. However, if this inclination angle θ is small, the sagging increases accordingly, The pitch becomes wider. In addition, the inclination angle θ is usually not completely constant in each circuit and circuit. If the variation in the inclination angle θ is large, the circuit quality may be adversely affected. Accordingly, the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side has two long side surfaces each having an inclination angle θ of 65 to 90 ° with respect to the insulating substrate surface, In addition, it is desirable that the standard deviation of tan θ in the same circuit is 1.0 or less. The etching factor is preferably 1.5 or more, and more preferably 2.5 or more when the circuit pitch is 50 μm or less.

以下、本発明の実施例を示すが、これらは本発明をより良く理解するために提供するものであり、本発明が限定されることを意図するものではない。 EXAMPLES Examples of the present invention will be described below, but these are provided for better understanding of the present invention and are not intended to limit the present invention.

（例１：参考例１〜１５、実施例１６〜２３、参考例２４）
（被覆層の形成）
参考例１〜１５、実施例１６〜２３、参考例２４の銅箔基材として厚さ８又は１７μｍ厚の圧延銅箔（ＪＸ日鉱日石金属社製Ｃ１１００）を用意した。
(Example 1: Reference Examples 1-15, Examples 16-23, Reference Example 24 )
(Formation of coating layer)
As a copper foil base material of Reference Examples 1 to 15, Examples 16 to 23, and Reference Example 24 , a rolled copper foil (C1100 manufactured by JX Nippon Mining & Metals) having a thickness of 8 or 17 μm was prepared.

銅箔の表面に付着している薄い酸化膜を逆スパッタにより取り除き、Ａｕ、Ｐｔ、Ｐｄ、Ｍｏ、Ｎｉ、Ｃｏ、Ｃｒ、Ｓｎ、Ｚｎ、Ｖ、又はこれらの合金のターゲットを以下の装置及び条件でスパッタリングすることにより、メッキ銅層表面に被覆層を形成した。スパッタリングに使用した各種金属の単体は純度が３Ｎのものを用いた。また、ＮｉＶ（Ｖは７質量％）、ＮｉＺｎ（Ｚｎは２０質量％）、ＮｉＳｎ（Ｓｎは２０質量％）等を具体的な合金ターゲットとして用いた。成膜順はＡｕ、Ｐｄ、Ｐｔ及びＭｏのいずれかの層を形成した上に、Ｃｏ、Ｎｉ、Ｃｒ、Ｓｎ、Ｖ、Ｚｎのいずれか１種以上からなる層とした。
・装置：バッチ式スパッタリング装置（アルバック社、型式ＭＮＳ−６０００）
・到達真空度：１．０×１０^-5Ｐａ
・スパッタリング圧：０．２Ｐａ
・逆スパッタ電力：５０Ｗ
・逆スパッタ時間：３００秒
・スパッタリング電力：５０Ｗ
・成膜速度：各ターゲットについて一定時間約０．２μｍ成膜し、３次元測定器で厚さを測定し、単位時間当たりのスパッタレートを算出した。
・装置：バッチ式スパッタリング装置（アルバック社、型式ＭＮＳ−６０００）
・到達真空度：１．０×１０^-5Ｐａ
・スパッタリング圧：０．２Ｐａ The thin oxide film adhering to the surface of the copper foil is removed by reverse sputtering, and the target of Au, Pt, Pd, Mo, Ni, Co, Cr, Sn, Zn, V, or an alloy thereof is subjected to the following apparatus and conditions. The coating layer was formed on the plated copper layer surface by sputtering. The simple substance of the various metals used for sputtering used the thing of purity 3N. Moreover, NiV (V is 7 mass%), NiZn (Zn is 20 mass%), NiSn (Sn is 20 mass%), etc. were used as specific alloy targets. In the order of film formation, one of Au, Pd, Pt, and Mo was formed, and a layer made of at least one of Co, Ni, Cr, Sn, V, and Zn was used.
-Equipment: Batch type sputtering equipment (ULVAC, Model MNS-6000)
・ Achieving vacuum: 1.0 × 10 ⁻⁵ Pa
・ Sputtering pressure: 0.2 Pa
・ Reverse sputtering power: 50W
・ Reverse sputtering time: 300 seconds ・ Sputtering power: 50 W
Film formation rate: About 0.2 μm of film was formed for each target for a fixed time, the thickness was measured with a three-dimensional measuring device, and the sputtering rate per unit time was calculated.
-Equipment: Batch type sputtering equipment (ULVAC, Model MNS-6000)
・ Achieving vacuum: 1.0 × 10 ⁻⁵ Pa
・ Sputtering pressure: 0.2 Pa

上述の被覆層が形成された表面の反対側の銅箔基材表面に対して、以下の条件であらかじめ銅箔基材表面に付着している薄い酸化膜を逆スパッタにより取り除き、Ｎｉ及びＣｒ単層のターゲットをスパッタリングすることにより、Ｎｉ層及びＣｒ層を順に成膜した。Ｎｉ層及びＣｒ層の厚さは成膜時間を調整することにより変化させた。
・装置：バッチ式スパッタリング装置（アルバック社、型式ＭＮＳ−６０００）
・到達真空度：１．０×１０^-5Ｐａ
・スパッタリング圧：０．２Ｐａ
・逆スパッタ電力：１００Ｗ
・ターゲット：
Ｎｉ層用＝Ｎｉ（純度３Ｎ）
Ｃｒ層用＝Ｃｒ（純度３Ｎ）
・スパッタリング電力：５０Ｗ
・成膜速度：各ターゲットについて一定時間約０．２μｍ成膜し、３次元測定器で厚さを測定し、単位時間当たりのスパッタレートを算出した。 The thin oxide film previously attached to the copper foil substrate surface under the following conditions is removed by reverse sputtering on the copper foil substrate surface on the opposite side of the surface on which the coating layer is formed, and Ni and Cr alone are removed. A Ni layer and a Cr layer were sequentially formed by sputtering a layer target. The thicknesses of the Ni layer and the Cr layer were changed by adjusting the film formation time.
-Equipment: Batch type sputtering equipment (ULVAC, Model MNS-6000)
・ Achieving vacuum: 1.0 × 10 ⁻⁵ Pa
・ Sputtering pressure: 0.2 Pa
・ Reverse sputtering power: 100W
·target:
For Ni layer = Ni (purity 3N)
For Cr layer = Cr (purity 3N)
・ Sputtering power: 50W
Film formation rate: About 0.2 μm of film was formed for each target for a fixed time, the thickness was measured with a three-dimensional measuring device, and the sputtering rate per unit time was calculated.

＜付着量の測定＞
被覆層の付着量測定は、５０ｍｍ×５０ｍｍの銅層表面の皮膜をＨＮＯ₃（２重量％）とＨＣｌ（５重量％）を混合した溶液に銅層の半分程度を溶解し、その溶液中の金属濃度をＩＣＰ発光分光分析装置（エスアイアイ・ナノテクノロジー株式会社製、ＳＦＣ−３１００）にて定量し、単位面積当たりの金属量（μｇ／ｄｍ²）を算出した。 <Measurement of adhesion amount>
The coating amount of the coating layer was measured by dissolving about 50% of the copper layer in a solution of a 50 mm × 50 mm copper layer surface mixed with HNO ₃ (2 wt%) and HCl (5 wt%). The metal concentration was quantified with an ICP emission spectroscopic analyzer (SFC-3100, manufactured by SII Nanotechnology Co., Ltd.), and the amount of metal per unit area (μg / dm ² ) was calculated.

銅箔基材のＮｉ層及びＣｒ層形成側表面に接着剤付きポリイミドフィルム（ニッカン工業性、ＣＩＳＶ１２１５）を圧力７ｋｇｆ／ｃｍ²、１６０℃、４０分の条件で接着した。 A polyimide film with an adhesive (Nikkan Kogyo, CISV1215) was bonded to the Ni layer and Cr layer forming side surfaces of the copper foil base material under the conditions of pressure 7 kgf / cm ² , 160 ° C., 40 minutes.

（エッチングによる回路形状）
銅箔の表面処理層が形成された面に感光性レジスト塗布及び露光工程により１０本の２１μｍまたは３３μｍ幅の回路を印刷し、銅箔の不要部分を除去するエッチング処理を以下の条件で実施した。 (Circuit shape by etching)
Etching was performed under the following conditions by printing 10 21 μm or 33 μm wide circuits on the surface of the copper foil with the surface treatment layer formed thereon by a photosensitive resist coating and exposure process, and removing unnecessary portions of the copper foil. .

＜エッチング条件＞
エッチングは、下記の条件でスプレーエッチング装置を用いて行った。
・液組成
下記２系統のエッチング液でそれぞれ評価した。
（１）塩化第二銅（２．０Ｍ）＋塩酸（１．５Ｍ、３．０Ｍ、４．５Ｍ）
（２）塩化第二鉄（３．２Ｍ）＋塩酸（０Ｍ、１．０Ｍ）
・スプレー圧：０．２ＭＰａ
・液温：５０℃
（３０μｍピッチ回路形成（８μｍ厚銅箔の場合））
・レジストＬ／Ｓ＝２１μｍ／９μｍ
・仕上がり回路ボトム（底部）幅：１５μｍ
・エッチング終点の確認：時間を変えてエッチングを数水準行い、光学顕微鏡で回路間に銅が残存しなくなるのを確認し、これをエッチング時間とした。
エッチング後、４５℃のＮａＯＨ水溶液（１００ｇ／Ｌ）に１分間浸漬させてレジストを剥離した。
（４０μｍピッチ回路形成（１７μｍ厚銅箔の場合））
・レジストＬ／Ｓ＝３３μｍ／７μｍ
・仕上がり回路ボトム（底部）幅：２０μｍ
・エッチング終点の確認：時間を変えてエッチングを数水準行い、光学顕微鏡で回路間に銅が残存しなくなるのを確認し、これをエッチング時間とした。
エッチング後、４５℃のＮａＯＨ水溶液（１００ｇ／Ｌ）に１分間浸漬させてレジストを剥離した。 <Etching conditions>
Etching was performed using a spray etching apparatus under the following conditions.
-Liquid composition Each of the following two systems of etchants was evaluated.
(1) Cupric chloride (2.0M) + hydrochloric acid (1.5M, 3.0M, 4.5M)
(2) Ferric chloride (3.2M) + hydrochloric acid (0M, 1.0M)
・ Spray pressure: 0.2MPa
・ Liquid temperature: 50 ℃
(30 μm pitch circuit formation (in the case of 8 μm thick copper foil))
・ Resist L / S = 21μm / 9μm
-Finished circuit bottom (bottom) width: 15 μm
-Confirmation of etching end point: Etching was carried out at several levels by changing the time, and it was confirmed by an optical microscope that no copper remained between the circuits.
After the etching, the resist was peeled off by being immersed in an aqueous NaOH solution (100 g / L) at 45 ° C. for 1 minute.
(40 μm pitch circuit formation (in the case of 17 μm thick copper foil))
・ Resist L / S = 33μm / 7μm
-Finished circuit bottom (bottom) width: 20 μm
-Confirmation of etching end point: Etching was carried out at several levels by changing the time, and it was confirmed by an optical microscope that no copper remained between the circuits.
After the etching, the resist was peeled off by being immersed in an aqueous NaOH solution (100 g / L) at 45 ° C. for 1 minute.

＜エッチングファクターの測定条件＞
エッチングファクターは、末広がりにエッチングされた場合（ダレが発生した場合）、回路が垂直にエッチングされたと仮定した場合の、銅層からの垂線と樹脂基板との交点からのダレの長さの距離をａとした場合において、このａと銅層の厚さｂとの比：ｂ／ａを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。図１に、回路パターンの一部の表面写真と、当該部分における回路パターンの幅方向の横断面の模式図と、該模式図を用いたエッチングファクターの計算方法の概略とを示す。このａは回路上方からのＳＥＭ観察により測定し、エッチングファクター（ＥＦ＝ｂ／ａ）を算出した。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。測定範囲は回路長６００μｍで、１２点のエッチングファクター、その標準偏差及び平均値を結果として採用した。 <Etching factor measurement conditions>
The etching factor is the distance of the length of the sag from the intersection of the vertical line from the copper layer and the resin substrate, assuming that the circuit is etched vertically when sag is widened (when sag occurs). In the case of a, the ratio of a to the thickness b of the copper layer is shown as b / a. As this value is larger, the inclination angle becomes larger, the etching residue does not remain, and the sagging is reduced. Means that. FIG. 1 shows a surface photograph of a part of a circuit pattern, a schematic diagram of a cross section in the width direction of the circuit pattern at the part, and an outline of a method for calculating an etching factor using the schematic diagram. This a was measured by SEM observation from above the circuit, and the etching factor (EF = b / a) was calculated. By using this etching factor, it is possible to easily determine whether the etching property is good or bad. The measurement range was a circuit length of 600 μm, and an etching factor of 12 points, its standard deviation and an average value were adopted as a result.

（例２：参考例２５）
参考例２５として、１７μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）を用意した。例１の手順で銅層の酸化物を取り除き、Ｐｄ層を形成した後に、ＮｉＶ層をスパッタリングにより形成した。その後、例１の手順でエッチング性等を評価した。
(Example 2: Reference example 25)
As Reference Example 25, a rolled copper foil (C1100 made by Nikko Metal) having a thickness of 17 μm was prepared. After removing the oxide of the copper layer by the procedure of Example 1 to form a Pd layer, a NiV layer was formed by sputtering. Thereafter, the etching property and the like were evaluated by the procedure of Example 1.

（例３：比較例１及び１１）
比較例１及び１１として、８又は１７μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）を用意した。次に、銅層に感光性レジスト塗布及び露光工程により１０本の回路を印刷し、さらに銅層の不要部分を除去するエッチング処理を実施した。 (Example 3: Comparative Examples 1 and 11)
As Comparative Examples 1 and 11, 8 or 17 μm thick rolled copper foil (Nikko Metal C1100) was prepared. Next, 10 circuits were printed on the copper layer by a photosensitive resist coating and exposure process, and an etching process for removing unnecessary portions of the copper layer was performed.

（例４：比較例２〜１０）
比較例２〜１０として、８μｍ厚の圧延銅箔（日鉱金属製Ｃ１１００）を準備し、例１と同じ手順で銅層表面に種々の金属で構成された表面処理層をスパッタリングで形成し、エッチングで回路を形成した。
例１〜４の各試験条件及び測定結果を表１〜３に示す。
また、図２及び３に、それぞれ参考例２４、比較例１１の回路写真を示す。
(Example 4: Comparative Examples 2 to 10)
As Comparative Examples 2 to 10, 8 μm-thick rolled copper foil (Nikko Metal C1100) was prepared, and a surface treatment layer composed of various metals was formed on the copper layer surface by sputtering in the same procedure as in Example 1 and etched. A circuit was formed.
Each test condition and measurement result of Examples 1-4 are shown in Tables 1-3.
2 and 3 show circuit photographs of Reference Example 24 and Comparative Example 11, respectively.

＜評価＞
参考例１〜１５、実施例１６〜２３、参考例２４〜２５は、いずれの条件においても、ブランク材（比較例１又は１１）よりもエッチングファクターが大きな値となり、回路のボトム幅が回路ピッチの半分となるまでのエッチング時間が１ｓ以上短かった。
比較例２〜１０はブランク材（比較例１）と比べるとエッチングファクターが高いものの、回路のボトム幅が回路ピッチの半分となるまでのエッチング時間が同等か又は長かった。また、実施例と比較した場合はこれらのエッチングファクターは低い。
また、塩酸濃度が薄くなるほど、参考例及び実施例に係る表面処理銅箔のエッチング終了までの時間がブランク材よりも短くなっている。例えば、参考例１と比較例１とを対比すると、塩酸濃度が４．５Ｍのとき、比較例１は３３秒、参考例１は３０秒となっている（差は３秒）。一方、塩酸濃度が１．５Ｍのときは、比較例１は５３秒、参考例１は４５秒となっている（差は８秒）。このため、例えば参考例１は比較例１に対して、エッチング液の塩酸濃度が０Ｍの場合でも、エッチング終了までの時間が少なくとも８秒は短くなることがわかる。

<Evaluation>
In any of the conditions of Reference Examples 1 to 15, Examples 16 to 23, and Reference Examples 24 to 25 , the etching factor is larger than that of the blank material (Comparative Example 1 or 11), and the circuit bottom width is the circuit pitch. The etching time until it became half of the time was shorter than 1 s.
Although Comparative Examples 2 to 10 had a higher etching factor than the blank material (Comparative Example 1), the etching time until the bottom width of the circuit became half the circuit pitch was equal or longer. Moreover, these etching factors are low when compared with the Examples.
Moreover, as the hydrochloric acid concentration becomes thinner, the time until the etching of the surface-treated copper foil according to the reference example and the example is shorter than that of the blank material. For example, when Reference Example 1 is compared with Comparative Example 1, when the hydrochloric acid concentration is 4.5 M, Comparative Example 1 is 33 seconds and Reference Example 1 is 30 seconds (the difference is 3 seconds). On the other hand, when the hydrochloric acid concentration is 1.5M, Comparative Example 1 is 53 seconds and Reference Example 1 is 45 seconds (the difference is 8 seconds). For this reason, it can be seen that, for example, Reference Example 1 is shorter than Comparative Example 1 even when the hydrochloric acid concentration of the etching solution is 0 M, the time to completion of etching is shortened by at least 8 seconds.

Claims

銅箔基材と、該銅箔基材表面の少なくとも一部を被覆する被覆層を備え、前記被覆層側からエッチングにより回路を形成するためのプリント配線板用銅箔であって、
前記被覆層は、
（１）Ｍｏ層で構成されている、又は、
（２）前記銅箔基材側から、Ｍｏ層と、Ｃｏ、Ｎｉ、Ｓｎ、Ｖ及びＺｎのいずれか一種以上の層とがこの順で設けられることで構成されており、
前記被覆層の表面にはＣｒを含む層が形成されておらず、
前記被覆層におけるＭｏの付着量が１０００μｇ／ｄｍ²以下であり、
所定幅及び所定ピッチの回路を形成し、塩化第二銅濃度が２．０Ｍ、且つ、塩酸濃度が０〜４．５Ｍの塩化第二銅水溶液、又は、塩化第二鉄濃度が３．２Ｍ、且つ、塩酸濃度が０〜１．０Ｍの塩化第二鉄水溶液を、５０℃で０．２ＭＰａの圧力で前記被覆層が形成された面に噴射してエッチングしたとき、回路のボトム幅が回路ピッチの半分となるまでの時間が、前記被覆層が形成されていない場合よりも１ｓ以上短いプリント配線板用銅箔。 A copper foil for a printed wiring board for forming a circuit by etching from a copper foil base material and a coating layer covering at least a part of the surface of the copper foil base material, from the coating layer side,
The coating layer is
(1) It is composed of a Mo layer, or
(2) From the copper foil base material side, the Mo layer and any one or more layers of Co, Ni , Sn, V and Zn are provided in this order ,
A layer containing Cr is not formed on the surface of the coating layer,
The adhesion amount of Mo in the coating layer is 1000 μg / dm ² or less,
A circuit having a predetermined width and a predetermined pitch is formed, an aqueous cupric chloride solution having a cupric chloride concentration of 2.0 M and a hydrochloric acid concentration of 0 to 4.5 M, or a ferric chloride concentration of 3.2 M, In addition, when the aqueous ferric chloride solution having a hydrochloric acid concentration of 0 to 1.0 M is sprayed and etched onto the surface on which the coating layer is formed at 50 ° C. and a pressure of 0.2 MPa, the bottom width of the circuit is the circuit pitch. The copper foil for printed wiring boards whose time until it becomes a half of this is shorter than the case where the said coating layer is not formed for 1 second or more.

前記被覆層の表面にＣｏ、Ｎｉ、Ｓｎ、Ｖ及びＺｎのいずれか１種以上を含む層を備えた、または、前記被覆層と銅箔との間にＣｏ、Ｎｉ、Ｃｒ、Ｓｎ、Ｖ及びＺｎのいずれか１種以上を含む層を備えた請求項１に記載のプリント配線板用銅箔。 Co on the front surface of the coating layer, Ni, S n, with a layer containing any one or more of V and Zn, or, Co between the covering layer and the copper foil, Ni, Cr, Sn, The copper foil for printed wiring boards of Claim 1 provided with the layer containing any 1 or more types of V and Zn .

請求項１又は２に記載の銅箔と樹脂基板との積層体。 A laminate of the copper foil according to claim 1 or 2 and a resin substrate.

銅層と樹脂基板との積層体であって、
前記銅層の表面の少なくとも一部を被覆する請求項１又は２に記載の被覆層を備えた積層体。 A laminate of a copper layer and a resin substrate,
The laminated body provided with the coating layer of Claim 1 or 2 which coat | covers at least one part of the surface of the said copper layer.

前記樹脂基板がポリイミド基板である請求項３又は４に記載の積層体。 The laminate according to claim 3 or 4, wherein the resin substrate is a polyimide substrate.

請求項３〜５のいずれかに記載の積層体を材料としたプリント配線板。 The printed wiring board which used the laminated body in any one of Claims 3-5 as a material.

請求項１又は２に記載の銅箔で構成された圧延銅箔又は電解銅箔を準備する工程と、
前記銅箔の被覆層をエッチング面として該銅箔と樹脂基板との積層体を作製する工程と、
前記積層体を塩化第二鉄水溶液又は塩化第二銅水溶液を用いてエッチングし、銅の不必要部分を除去して銅の回路を形成する工程と、
を含む電子回路の形成方法。 Preparing a rolled copper foil or an electrolytic copper foil composed of the copper foil according to claim 1 or 2, and
A step of producing a laminate of the copper foil and the resin substrate using the coating layer of the copper foil as an etching surface;
Etching the laminate with an aqueous ferric chloride solution or an aqueous cupric chloride solution to remove unnecessary portions of copper to form a copper circuit;
A method of forming an electronic circuit comprising: