JP2011207092A - Laminate of copper foil or copper layer and insulating substrate for printed wiring board, having excellent etching property - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a laminate of a copper foil or layer and an insulating substrate for printed wiring boards, which is suitable for fine pitching.SOLUTION: The laminate consists of the copper foil or layer and the insulating substrate and has a circuit in the copper foil or layer. In the cross section of the circuit, when the largest width of the circuit in the depth range from the surface on a coated layer-forming side of the copper foil or layer to the depth of 1 μm is defined as W1 and when a width of the circuit in the depth deeper than 1 μm from the surface where the width of the circuit is the narrowest throughout the cross section of the circuit is defined as W2, the laminate meets the condition: 0.5≤W2/W1≤1.0.

Description

本発明は、プリント配線板用銅箔又は銅層と絶縁基板との積層体に関し、特にフレキシブルプリント配線板用のプリント配線板用銅箔又は銅層と絶縁基板との積層体に関する。   The present invention relates to a copper foil for a printed wiring board or a laminate of a copper layer and an insulating substrate, and more particularly to a copper foil for a printed wiring board for a flexible printed wiring board or a laminate of a copper layer and an insulating substrate.

プリント配線板はここ半世紀に亘って大きな進展を遂げ、今日ではほぼすべての電子機器に使用されるまでに至っている。近年の電子機器の小型化、高性能化ニーズの増大に伴い搭載部品の高密度実装化や信号の高周波化が進展し、プリント配線板に対して導体パターンの微細化（ファインピッチ化）や高周波対応等が求められている。   Printed wiring boards have made great progress over the last half century and are now used in almost all electronic devices. In recent years, with the increasing needs for miniaturization and higher performance of electronic devices, higher density mounting of components and higher frequency of signals have progressed, and conductor patterns have become finer (fine pitch) and higher frequency than printed circuit boards. Response is required.

プリント配線板は、銅箔に絶縁基板を接着、もしくは絶縁基板上にＮｉ合金等を蒸着させた後に電気めっきで銅層を形成させて積層体とした後に、エッチングにより銅箔または銅層面に導体パターンを形成するという工程を経て製造されるのが一般的である。そのため、プリント配線板用の銅箔または銅層には良好なエッチング性が要求される。   A printed wiring board is made by bonding an insulating substrate to a copper foil, or depositing a Ni alloy or the like on the insulating substrate and then forming a copper layer by electroplating to form a laminate, and then etching the conductor on the copper foil or copper layer surface. In general, it is manufactured through a process of forming a pattern. Therefore, good etching properties are required for the copper foil or copper layer for printed wiring boards.

銅箔は、樹脂との非接着面に表面処理を施さないと、エッチング後の銅箔回路の銅部分が、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりにエッチングされる（ダレを発生する）。通常は、回路側面の角度が小さい「ダレ」となり、特に大きな「ダレ」が発生した場合には、樹脂基板近傍で銅回路が短絡し、不良品となる場合もある。ここで、図５に、銅回路形成時に「ダレ」を生じて樹脂基板近傍で銅回路が短絡した例を示す回路表面の拡大写真を示す。   If the copper foil is not subjected to surface treatment on the non-adhesive surface with the resin, the copper portion of the copper foil circuit after etching is etched away from the surface of the copper foil, that is, toward the resin layer. (Sagging). Normally, the angle on the side of the circuit is “sagging”, and when a particularly large “sagging” occurs, the copper circuit may short-circuit near the resin substrate, resulting in a defective product. Here, FIG. 5 shows an enlarged photograph of the circuit surface showing an example in which “sagging” occurs during copper circuit formation and the copper circuit is short-circuited in the vicinity of the resin substrate.

このような「ダレ」は極力小さくすることが必要であるが、このような末広がりのエッチング不良を防止するために、エッチング時間を延長して、エッチングをより多くして、この「ダレ」を減少させることも考えられる。しかし、この場合は、すでに所定の幅寸法に至っている箇所があると、そこがさらにエッチングされることになるので、その銅箔部分の回路幅がそれだけ狭くなり、回路設計上目的とする均一な線幅（回路幅）が得られず、特にその部分（細線化された部分）で発熱し、場合によっては断線するという問題が発生する。電子回路のファインパターン化がさらに進行する中で、現在もなお、このようなエッチング不良による問題がより強く現れ、回路形成上で、大きな問題となっている。   Such “sag” needs to be reduced as much as possible, but in order to prevent such widening etching failure, the etching time is extended, the etching is increased, and this “sag” is reduced. It is possible to make it. However, in this case, if there is a portion that has already reached the predetermined width dimension, it will be further etched, so that the circuit width of the copper foil portion will be reduced accordingly, and the circuit design will be a uniform target. The line width (circuit width) cannot be obtained, and heat is generated particularly in that portion (thinned portion), and in some cases, there is a problem of disconnection. As the fine patterning of electronic circuits further progresses, the problem due to such etching failure still appears more strongly and still becomes a big problem in circuit formation.

これらを改善する方法として、エッチング面側の銅箔に銅よりもエッチング速度が遅い金属又は合金層を形成した表面処理が特許文献１に開示されている。この場合の金属又は合金としては、Ｎｉ、Ｃｏ及びこれらの合金である。回路設計に際しては、レジスト塗布側、すなわち銅箔の表面からエッチング液が浸透するので、レジスト直下にエッチング速度が遅い金属又は合金層があれば、その近傍の銅箔部分のエッチングが抑制され、他の銅箔部分のエッチングが進行するので、「ダレ」が減少し、より均一な幅の回路が形成できるという効果をもたらすという、従来技術と比較して急峻な回路形成が可能となり、大きな進歩があったと言える。   As a method for improving these, Patent Document 1 discloses a surface treatment in which a metal or alloy layer having an etching rate slower than that of copper is formed on a copper foil on the etching surface side. In this case, the metal or alloy includes Ni, Co, and alloys thereof. In circuit design, the etching solution penetrates from the resist coating side, that is, from the surface of the copper foil, so if there is a metal or alloy layer with a slow etching rate directly under the resist, the etching of the copper foil portion in the vicinity is suppressed. Since the etching of the copper foil portion of the metal film progresses, the “sag” is reduced, and a circuit with a more uniform width can be formed. This makes it possible to form a sharper circuit compared to the prior art, and a great progress has been made. It can be said that there was.

また、特許文献２には、銅張積層板のエッチング面に銅よりもエッチング速度が遅い金属を含む複数の金属めっき層を設ける方法が開示されている。   Patent Document 2 discloses a method of providing a plurality of metal plating layers containing a metal whose etching rate is slower than that of copper on the etching surface of a copper clad laminate.

特開２００２−１７６２４２号公報JP 2002-176242 A 特開２００９−２０９４４６号公報JP 2009-209446 A

近年、回路の微細化、高密度化がさらに進行し、より急峻に傾斜する側面を有する回路が求められている。しかしながら、特許文献１に記載される技術ではこれらには対応できない。   In recent years, further miniaturization and higher density of circuits have progressed, and there is a demand for circuits having side surfaces that are more steeply inclined. However, the technique described in Patent Document 1 cannot cope with these.

また、特許文献１に記載される表面処理層はソフトエッチングにより除去する必要があること、さらには樹脂との非接着面表面処理銅箔は、積層体に加工される工程で、樹脂の貼付け等の高温処理が施される。これは表面処理層の酸化を引き起こし、結果として銅箔のエッチング性は劣化する。   Moreover, it is necessary to remove the surface treatment layer described in Patent Document 1 by soft etching, and furthermore, the non-adhesive surface-treated copper foil with the resin is a process of processing into a laminate, and the application of the resin High temperature treatment is applied. This causes oxidation of the surface treatment layer, and as a result, the etching property of the copper foil deteriorates.

前者については、エッチング除去の時間をなるべく短縮し、きれいに除去するためには、表面処理層の厚さを極力薄くすることが必要であること、また後者の場合には、熱を受けるために、下地の銅層が酸化され（変色するので、通称「ヤケ」と言われている。）、レジストの塗布性（均一性、密着性）の不良やエッチング時の界面酸化物の過剰エッチングなどにより、パターンエッチングでのエッチング性、ショート、回路パターンの幅の制御性などの不良が発生するという問題があるので、改良が必要か又は他の材料に置換することが要求されている。   As for the former, it is necessary to reduce the thickness of the surface treatment layer as much as possible in order to shorten the etching removal time as much as possible, and to remove it cleanly. In the latter case, in order to receive heat, The underlying copper layer is oxidized (discolored, so it is commonly called “yake”), due to poor resist coatability (uniformity, adhesion), excessive etching of interfacial oxide during etching, etc. There is a problem that defects such as etching property in pattern etching, short circuit, and controllability of the width of the circuit pattern occur, so that improvement is required or replacement with other materials is required.

また、特許文献２に記載された表面処理層を形成するためには、多くのプロセスを要する。これに加えて各金属めっき層がμｍオーダーであるため、処理時間を要し、生産コストが課題となる。   Moreover, in order to form the surface treatment layer described in Patent Document 2, many processes are required. In addition, since each metal plating layer is on the order of μm, processing time is required, and production cost becomes a problem.

そこで、本発明は、ファインピッチ化に適した配線板用銅箔又は銅層と絶縁基板との積層体を提供することを課題とする。   Then, this invention makes it a subject to provide the laminated body of the copper foil for wiring boards suitable for fine pitch reduction, or a copper layer, and an insulated substrate.

本発明者らは鋭意検討の結果、銅箔のエッチング面にエッチング液に対して酸化されない金属である白金族金属、金及び／又は銀を微量に付着させた場合に、レジストの裏側に付着金属が残存し、サイドエッチングが抑制されることを見出した。サイドエッチングが抑制される機構は明らかではないが、実験事実から、レジストの裏側に白金族金属、金及び／又は銀が残存することで、これらがエッチング液中の酸化剤の還元を促進し、レジスト直下（もしくは回路上方部）でサイドエッチングが抑制されるものと考えられる。このようにして形成された回路は、銅箔の厚みが薄くなくても裾引きが小さくなる。このように、銅箔又は銅層の回路を裾引きを小さくした所定形状に形成することによって、回路のファインピッチ化が可能となり、高密度実装基板の形成が可能となる。   As a result of intensive studies, the present inventors have found that when a trace amount of platinum group metal, gold and / or silver, which is a metal that is not oxidized with respect to the etching solution, is deposited on the etched surface of the copper foil, the deposited metal on the back side of the resist. It was found that side etching was suppressed and side etching was suppressed. The mechanism by which side etching is suppressed is not clear, but experimental facts indicate that platinum group metals, gold and / or silver remain on the back side of the resist, which promotes reduction of the oxidizing agent in the etching solution, It is considered that side etching is suppressed directly under the resist (or in the upper part of the circuit). In the circuit formed in this way, the tailing is reduced even if the copper foil is not thin. Thus, by forming the circuit of the copper foil or the copper layer into a predetermined shape with a reduced skirt, the circuit can be fine pitched, and a high-density mounting substrate can be formed.

以上の知見を基礎として完成した本発明は一側面において、銅箔又は銅層と絶縁基板との積層体であって、銅箔又は銅層に回路が形成されており、回路の断面形態において、該銅箔又は銅層の被覆層形成側表面から１μｍの深さの範囲で最も広い回路幅をＷ１とし、回路断面全体で回路幅が最も狭くなる位置が表面から１μｍよりも深く、このときの回路幅をＷ２としたとき、０．５≦Ｗ２／Ｗ１≦１．０を満たす積層体である。   The present invention completed on the basis of the above knowledge is, in one aspect, a laminate of a copper foil or a copper layer and an insulating substrate, and a circuit is formed on the copper foil or the copper layer. W1 is the widest circuit width in the range of 1 μm depth from the surface of the copper foil or copper layer on which the coating layer is formed, and the position where the circuit width is narrowest in the entire circuit cross section is deeper than 1 μm from the surface. When the circuit width is W2, the laminate satisfies 0.5 ≦ W2 / W1 ≦ 1.0.

本発明に係る積層体の一実施形態においては、Ｗ１及びＷ２が、０．８≦Ｗ２／Ｗ１≦１．０を満たす。   In one embodiment of the laminate according to the present invention, W1 and W2 satisfy 0.8 ≦ W2 / W1 ≦ 1.0.

本発明に係る積層体の別の一実施形態においては、回路のピッチが５０μｍ以下であり、エッチングファクターが１．５以上である。   In another embodiment of the laminated body according to the present invention, the circuit pitch is 50 μm or less and the etching factor is 1.5 or more.

本発明に係る積層体の更に別の一実施形態においては、エッチングファクターが、２．５以上であるである。   In still another embodiment of the laminate according to the present invention, the etching factor is 2.5 or more.

本発明に係る積層体の更に別の一実施形態においては、樹脂基板がポリイミド基板である。   In still another embodiment of the laminate according to the present invention, the resin substrate is a polyimide substrate.

本発明は別の一側面において、本発明に係る積層体を材料としたプリント配線板である。   In another aspect, the present invention is a printed wiring board made from the laminate according to the present invention.

本発明によれば、ファインピッチ化に適したプリント配線板用銅箔又は銅層と絶縁基板との積層体を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the laminated body of the copper foil for printed wiring boards suitable for refinement | miniaturization or a copper layer, and an insulated substrate can be provided.

回路パターンの一部の表面写真、当該部分における回路パターンの幅方向の横断面の模式図、及び、該模式図を用いたエッチングファクター（ＥＦ）の計算方法の概略である。It is the outline | summary of the calculation method of the etching factor (EF) using the surface photograph of a part of circuit pattern, the schematic diagram of the cross section of the width direction of the circuit pattern in the said part, and this schematic diagram. 実施例２１により形成された回路断面の写真である。22 is a photograph of a circuit cross section formed in Example 21. FIG. 実施例１１におけるレジスト裏側のＸＰＳのｓｕｒｖｅｙスペクトルである。10 is a survey spectrum of XPS on the back side of a resist in Example 11. 比較例３により形成された回路を示す写真である。10 is a photograph showing a circuit formed in Comparative Example 3. 銅回路形成時に「ダレ」を生じて樹脂基板近傍で銅回路が短絡した例を示す回路表面の拡大写真である。It is an enlarged photograph of the circuit surface which shows the example which produced "sagging" at the time of copper circuit formation, and the copper circuit short-circuited in the resin substrate vicinity.

（銅箔基材）
本発明に用いることのできる銅箔基材の形態に特に制限はないが、典型的には圧延銅箔や電解銅箔の形態で用いることができる。一般的には、電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造され、圧延銅箔は圧延ロールによる塑性加工と熱処理を繰り返して製造される。屈曲性が要求される用途には圧延銅箔を適用することが多い。
銅箔基材の材料としてはプリント配線板の導体パターンとして通常使用されるタフピッチ銅や無酸素銅といった高純度の銅の他、例えばＳｎ入り銅、Ａｇ入り銅、Ｃｒ、Ｚｒ又はＭｇ等を添加した銅合金、Ｎｉ及びＳｉ等を添加したコルソン系銅合金のような銅合金も使用可能である。なお、本明細書において用語「銅箔」を単独で用いたときには銅合金箔も含むものとする。 (Copper foil base material)
Although there is no restriction | limiting in particular in the form of the copper foil base material which can be used for this invention, Typically, it can use with the form of rolled copper foil or electrolytic copper foil. In general, the electrolytic copper foil is produced by electrolytic deposition of copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is produced by repeating plastic working and heat treatment with a rolling roll. Rolled copper foil is often used for applications that require flexibility.
In addition to high-purity copper such as tough pitch copper and oxygen-free copper, which are usually used as conductor patterns for printed wiring boards, for example, Sn-containing copper, Ag-containing copper, Cr, Zr or Mg are added as the copper foil base material. It is also possible to use a copper alloy such as a copper alloy, a Corson copper alloy to which Ni, Si and the like are added. In addition, when the term “copper foil” is used alone in this specification, a copper alloy foil is also included.

本発明に用いることのできる銅箔基材の厚さについても特に制限はなく、プリント配線板用に適した厚さに適宜調節すればよい。例えば、５〜１００μｍ程度とすることができる。但し、ファインパターン形成を目的とする場合には３０μｍ以下、好ましくは２０μｍ以下であり、典型的には５〜２０μｍ程度である。   There is no restriction | limiting in particular also about the thickness of the copper foil base material which can be used for this invention, What is necessary is just to adjust to the thickness suitable for printed wiring boards suitably. For example, it can be set to about 5 to 100 μm. However, for the purpose of forming a fine pattern, it is 30 μm or less, preferably 20 μm or less, and typically about 5 to 20 μm.

本発明に使用する銅箔基材は、特に限定されないが、例えば、粗化処理をしないものを用いても良い。従来は特殊めっきで表面にμｍオーダーの凹凸を付けて表面粗化処理を施し、物理的なアンカー効果によって樹脂との接着性を持たせるケースが一般的であるが、一方でファインピッチや高周波電気特性は平滑な箔が良いとされ、粗化箔では不利な方向に働くことがある。また、粗化処理をしないものであると、粗化処理工程が省略されるので、経済性・生産性向上の効果がある。   Although the copper foil base material used for this invention is not specifically limited, For example, you may use what does not perform a roughening process. Conventionally, the surface is generally roughened by special plating with irregularities on the order of μm, and the physical anchor effect provides adhesion to the resin. A smooth foil is considered to have good characteristics, and a roughened foil may work in a disadvantageous direction. Moreover, since the roughening process process is abbreviate | omitted if it does not perform a roughening process, there exists an effect of economical efficiency and productivity improvement.

（１）被覆層の構成
銅箔基材の絶縁基板との接着面の反対側（回路形成予定面側）の表面の少なくとも一部には、被覆層が形成されている。被覆層は、白金族金属、金、及び、銀からなる群から選択される１種以上を含んでいる。被覆層に含まれる金属は、好ましくは、白金、パラジウム、及び、金のいずれか１種以上である。
なお、銅箔基材の絶縁基板との接着面側には、絶縁基板との接着性向上のために、例えば銅箔基材表面から順に積層した中間層及び表層で構成された別の被覆層を形成してもよい。この場合、中間層は、例えば、Ｎｉ、Ｍｏ、Ｔｉ、Ｚｎ、Ｃｏ、Ｖ、Ｓｎ、Ｍｎ、Ｎｂ、Ｔａ及びＣｒの少なくともいずれか１種を含むのが好ましい。中間層は、金属の単体で構成されていてもよく、例えば、Ｎｉ、Ｍｏ、Ｔｉ、Ｚｎ、Ｃｏ、Ｎｂ及びＴａのいずれか１種で構成されるのが好ましい。中間層は、合金で構成されていてもよく、例えば、Ｎｉ、Ｚｎ、Ｖ、Ｓｎ、Ｍｎ、Ｃｒ及びＣｕの少なくともいずれか２種の合金で構成されるのが好ましい。 (1) Structure of coating layer The coating layer is formed in at least one part of the surface on the opposite side (circuit formation plan side) of the copper foil base material with the insulating substrate. The coating layer contains one or more selected from the group consisting of platinum group metals, gold, and silver. The metal contained in the coating layer is preferably at least one of platinum, palladium, and gold.
In addition, on the adhesive surface side of the copper foil base material with the insulating substrate, for the purpose of improving the adhesiveness with the insulating substrate, for example, another coating layer composed of an intermediate layer and a surface layer laminated in order from the copper foil base material surface May be formed. In this case, the intermediate layer preferably contains at least one of Ni, Mo, Ti, Zn, Co, V, Sn, Mn, Nb, Ta, and Cr, for example. The intermediate layer may be composed of a single metal, for example, preferably composed of any one of Ni, Mo, Ti, Zn, Co, Nb, and Ta. The intermediate layer may be made of an alloy, for example, preferably made of an alloy of at least any two of Ni, Zn, V, Sn, Mn, Cr and Cu.

（２）被覆層の同定
銅箔の被覆層の同定は、被覆層表面にレジストを形成し、レジスト形成面の反対側から銅箔をエッチング除去した後のレジストの銅箔除去面における白金族金属、金、及び、銀からなる群から選択される１種以上の合計原子濃度を測定することにより行う。具体的には、上述のように銅箔をエッチング除去した後のレジストの銅箔除去面を、ＸＰＳ、若しくはＡＥＳ等表面分析装置にてレジストの銅箔除去面側からアルゴンスパッタし、深さ方向の化学分析を行い、夫々の検出ピークの存在によって同定することができる。 (2) Identification of coating layer The copper layer coating layer is identified by forming a resist on the surface of the coating layer, and removing the copper foil from the opposite side of the resist formation surface by etching. , By measuring the total atomic concentration of one or more selected from the group consisting of gold and silver. Specifically, the copper foil removal surface of the resist after etching away the copper foil as described above is argon sputtered from the copper foil removal surface side of the resist with a surface analyzer such as XPS or AES, and the depth direction Can be identified by the presence of each detected peak.

（３）レジストの銅箔除去面における各金属の原子濃度
被覆層の貴金属原子濃度が高すぎると、初期エッチング性が悪くなり、良好なエッチング性を得ることが困難となる。このため、銅箔の被覆層表面にレジストを形成し、レジスト形成面の反対側から銅箔をエッチング除去した後のレジストの銅箔除去面において、ＸＰＳによる表面の深さ方向分析で、白金族金属、金、及び、銀からなる群から選択される１種以上の合計原子濃度が０．１％以上である。
また、良好なエッチング性を得るためには、ある程度の貴金属原子濃度が必要となる。このため、被覆層に含まれる金属が、白金、パラジウム、及び、金のいずれか１種以上であるとき、レジストの銅箔除去面における白金の付着量が１０５０μｇ／ｄｍ²以下、パラジウムの付着量が６００μｇ／ｄｍ²以下、金の付着量が１０００μｇ／ｄｍ²以下であるのが好ましい。また、レジストの銅箔除去面における白金の付着量が４０〜３５０μｇ／ｄｍ²以下、パラジウムの付着量が３０〜１９０μｇ／ｄｍ²以下、金の付着量が４０〜３００μｇ／ｄｍ²以下であるのが更に好ましい。 (3) Atomic concentration of each metal on the copper foil removal surface of the resist If the noble metal atom concentration of the coating layer is too high, the initial etching property is deteriorated and it is difficult to obtain good etching property. For this reason, a resist is formed on the surface of the copper foil coating layer, and the copper foil is removed from the opposite side of the resist formation surface by etching. The total atomic concentration of one or more selected from the group consisting of metal, gold, and silver is 0.1% or more.
In addition, a certain level of precious metal atom concentration is required to obtain good etching properties. Therefore, when the metal contained in the coating layer is at least one of platinum, palladium, and gold, the amount of platinum deposited on the copper foil removal surface of the resist is 1050 μg / dm ² or less, the amount of palladium deposited Is preferably 600 μg / dm ² or less, and the amount of gold deposited is preferably 1000 μg / dm ² or less. In addition, the platinum adhesion amount on the copper foil removal surface of the resist is 40 to 350 μg / dm ² or less, the palladium adhesion amount is 30 to 190 μg / dm ² or less, and the gold adhesion amount is 40 to 300 μg / dm ² or less. Is more preferable.

また、銅箔基材と被覆層との間には、初期エッチング性に悪影響を及ぼさない限り、耐加熱変色性の観点から下地層を設けてもよい。下地層としてはニッケル、ニッケル合金、コバルト、銀、マンガンが好ましい。下地層を設ける方法は、乾式法及び湿式法のいずれを用いても良い。   In addition, a base layer may be provided between the copper foil base material and the coating layer from the viewpoint of heat discoloration resistance as long as the initial etching property is not adversely affected. As the underlayer, nickel, nickel alloy, cobalt, silver, and manganese are preferable. Either a dry method or a wet method may be used as a method for providing the base layer.

さらに、被覆層上には、防錆効果を高めるためにさらにクロム層若しくはクロメート層及び又はシラン処理層を形成することができる。   Further, a chromium layer or a chromate layer and / or a silane treatment layer can be further formed on the coating layer in order to enhance the rust prevention effect.

（銅箔の製造方法）
プリント配線板用銅箔は、スパッタリング法により形成することができる。すなわち、スパッタリング法によって銅箔基材の表面の少なくとも一部を、被覆層により被覆する。具体的には、スパッタリング法によって、銅箔のエッチング面側に銅よりもエッチングレートの低い白金族金属、金、及び、銀からなる群から選択される１種以上からなる被覆層を形成する。被覆層は、スパッタリング法に限らず、例えば、電気めっき、無電解めっき等の湿式めっき法で形成してもよい。 (Manufacturing method of copper foil)
The copper foil for printed wiring boards can be formed by a sputtering method. That is, at least a part of the surface of the copper foil base material is coated with the coating layer by a sputtering method. Specifically, a coating layer made of one or more selected from the group consisting of a platinum group metal, gold, and silver having an etching rate lower than that of copper is formed on the etching surface side of the copper foil by sputtering. The coating layer is not limited to the sputtering method, and may be formed by, for example, a wet plating method such as electroplating or electroless plating.

（プリント配線板の製造方法）
上述の銅箔を用いてプリント配線板（ＰＷＢ）を常法に従って製造することができる。以下に、プリント配線板の製造方法の例を示す。 (Printed wiring board manufacturing method)
A printed wiring board (PWB) can be manufactured according to a conventional method using the above-mentioned copper foil. Below, the example of the manufacturing method of a printed wiring board is shown.

まず、銅箔と絶縁基板とを貼り合わせて積層体を製造する。銅箔が積層される絶縁基板はプリント配線板に適用可能な特性を有するものであれば特に制限を受けないが、例えば、リジッドＰＷＢ用に紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂及びガラス布基材エポキシ樹脂等を使用し、ＦＰＣ用にポリエステルフィルムやポリイミドフィルム等を使用する事ができる。   First, a laminated body is manufactured by bonding a copper foil and an insulating substrate. The insulating substrate on which the copper foil is laminated is not particularly limited as long as it has characteristics applicable to a printed wiring board. For example, paper base phenolic resin, paper base epoxy resin, synthetic fiber for rigid PWB Use cloth base epoxy resin, glass cloth / paper composite base epoxy resin, glass cloth / glass non-woven composite base epoxy resin, glass cloth base epoxy resin, etc., use polyester film, polyimide film, etc. for FPC I can do things.

貼り合わせの方法は、リジッドＰＷＢ用の場合、ガラス布などの基材に樹脂を含浸させ、樹脂を半硬化状態まで硬化させたプリプレグを用意する。銅箔を被覆層の反対側の面からプリプレグに重ねて加熱加圧させることにより行うことができる。   In the case of the rigid PWB, a prepreg is prepared by impregnating a base material such as a glass cloth with a resin and curing the resin to a semi-cured state. It can be carried out by superposing a copper foil on the prepreg from the opposite surface of the coating layer and heating and pressing.

フレキシブルプリント配線板（ＦＰＣ）用の場合、ポリイミドフィルム又はポリエステルフィルムと銅箔とをエポキシ系やアクリル系の接着剤を使って接着することができる（３層構造）。また、接着剤を使用しない方法（２層構造）としては、ポリイミドの前駆体であるポリイミドワニス（ポリアミック酸ワニス）を銅箔に塗布し、加熱することでイミド化するキャスティング法や、ポリイミドフィルム上に熱可塑性のポリイミドを塗布し、その上に銅箔を重ね合わせ、加熱加圧するラミネート法が挙げられる。キャスティング法においては、ポリイミドワニスを塗布する前に熱可塑性ポリイミド等のアンカーコート材を予め塗布しておくことも有効である。   In the case of a flexible printed wiring board (FPC), a polyimide film or a polyester film and a copper foil can be bonded using an epoxy or acrylic adhesive (three-layer structure). In addition, as a method without using an adhesive (two-layer structure), a polyimide varnish (polyamic acid varnish), which is a polyimide precursor, is applied to a copper foil and heated to form an imidization or on a polyimide film. There is a laminating method in which a thermoplastic polyimide is applied to the substrate, a copper foil is overlaid thereon, and heated and pressed. In the casting method, it is also effective to apply an anchor coating material such as thermoplastic polyimide in advance before applying the polyimide varnish.

本発明に係る積層体は各種のプリント配線板（ＰＷＢ）に使用可能であり、特に制限されるものではないが、例えば、導体パターンの層数の観点からは片面ＰＷＢ、両面ＰＷＢ、多層ＰＷＢ（３層以上）に適用可能であり、絶縁基板材料の種類の観点からはリジッドＰＷＢ、フレキシブルＰＷＢ（ＦＰＣ）、リジッド・フレックスＰＷＢに適用可能である。また、本発明に係る積層体は、銅箔を樹脂に貼り付けてなる上述のような銅張積層板に限定されず、樹脂上にスパッタリング、めっきで銅層を形成したメタライジング材であってもよい。   The laminate according to the present invention can be used for various printed wiring boards (PWB) and is not particularly limited. For example, from the viewpoint of the number of layers of the conductor pattern, the single-sided PWB, double-sided PWB, and multilayer PWB ( It is applicable to rigid PWB, flexible PWB (FPC), and rigid flex PWB from the viewpoint of the type of insulating substrate material. Further, the laminate according to the present invention is not limited to the above-described copper-clad laminate obtained by attaching a copper foil to a resin, and is a metalizing material in which a copper layer is formed on the resin by sputtering or plating. Also good.

上述のように作製した積層体の銅箔上に形成された被覆層表面にレジストを塗布し、マスクによりパターンを露光し、現像することによりレジストパターンを形成したものをエッチング液に浸漬する。このとき、エッチングを抑制する白金族金属、金、及び、銀からなる群から選択される１種からなる被覆層は、銅箔上のレジスト部分に近い位置にあり、レジスト側の銅箔のエッチングは、この被覆層近傍がエッチングされていく速度よりも速い速度で、被覆層から離れた部位の銅のエッチングが進行することにより、銅の回路パターンのエッチングがほぼ垂直に進行する。これにより銅の不必要部分を除去されて、次いでエッチングレジストを剥離・除去して回路パターンを露出することができる。
積層体に回路パターンを形成するために用いるエッチング液に対しては、被覆層のエッチング速度は、銅よりも十分に小さいためエッチングファクターを改善する効果を有する。エッチング液は、塩化第二銅水溶液、又は、塩化第二鉄水溶液等を用いることができるが、特に塩化第二鉄水溶液が有効である。微細回路はエッチングに時間が掛かるが、塩化第二鉄水溶液の方が塩化第二銅水溶液よりもエッチング速度が早いためである。また、被覆層を形成する前に、あらかじめ銅箔基材表面に耐熱層を形成しておいてもよい。 A resist is applied to the surface of the coating layer formed on the copper foil of the laminate produced as described above, the pattern is exposed with a mask, and the resist pattern formed by development is immersed in an etching solution. At this time, the coating layer composed of one type selected from the group consisting of platinum group metal, gold, and silver that suppresses etching is located near the resist portion on the copper foil, and etching of the copper foil on the resist side In this case, the etching of the copper circuit pattern proceeds substantially vertically by the etching of the copper away from the coating layer at a rate faster than the rate at which the vicinity of the coating layer is etched. Thus, unnecessary portions of copper can be removed, and then the etching resist can be peeled and removed to expose the circuit pattern.
With respect to the etching solution used for forming the circuit pattern on the laminate, the etching rate of the coating layer is sufficiently smaller than that of copper, so that the etching factor is improved. As the etching solution, an aqueous solution of cupric chloride, an aqueous solution of ferric chloride, or the like can be used, but an aqueous solution of ferric chloride is particularly effective. This is because the fine circuit takes time to etch, but the ferric chloride aqueous solution has a higher etching rate than the cupric chloride aqueous solution. In addition, a heat-resistant layer may be formed in advance on the surface of the copper foil base before forming the coating layer.

（プリント配線板の銅箔表面の回路形状）
上述のように被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、その長尺状の２つの側面が絶縁基板上に垂直に形成されるのではなく、通常、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりに形成される（ダレの発生）。これにより、長尺状の２つの側面はそれぞれ絶縁基板表面に対して傾斜角θを有している。現在要求されている回路パターンの微細化（ファインピッチ化）のためには、回路のピッチをなるべく狭くすることが重要であるが、この傾斜角θが小さいと、それだけダレが大きくなり、回路のピッチが広くなってしまう。また、傾斜角θは、通常、各回路及び回路内で完全に一定ではない。このような傾斜角θのばらつきが大きいと、回路の品質に悪影響を及ぼすおそれがある。従って、被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、長尺状の２つの側面がそれぞれ絶縁基板表面に対して６５〜９０°の傾斜角θを有し、且つ、同一回路内のｔａｎθの標準偏差が１．０以下であるのが望ましい。また、エッチングファクターとしては、回路のピッチが５０μｍ以下であるとき、１．５以上であるのが好ましく、２．５以上であるのが更に好ましい。 (Circuit shape on the copper foil surface of the printed wiring board)
As described above, the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side is not usually formed with two long side surfaces perpendicular to the insulating substrate. From the surface of the foil downward, that is, toward the resin layer, it is formed so as to spread toward the end (generation of sagging). Thus, the two long side surfaces each have an inclination angle θ with respect to the surface of the insulating substrate. It is important to reduce the circuit pitch as much as possible for miniaturization (fine pitch) of the circuit pattern that is currently required. However, if this inclination angle θ is small, the sagging increases accordingly, The pitch becomes wider. In addition, the inclination angle θ is usually not completely constant in each circuit and circuit. If the variation in the inclination angle θ is large, the circuit quality may be adversely affected. Accordingly, the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side has two long side surfaces each having an inclination angle θ of 65 to 90 ° with respect to the insulating substrate surface, In addition, it is desirable that the standard deviation of tan θ in the same circuit is 1.0 or less. The etching factor is preferably 1.5 or more, and more preferably 2.5 or more when the circuit pitch is 50 μm or less.

上述のように被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路は、被覆層の貴金属が耐食性に優れるため、レジスト及び銅箔の界面近傍のサイドエッチングが抑制される。したがって、配線回路の被覆層形成側表面から１μｍの深さの範囲では最も回路幅が広くなるのは回路トップとなる。このため、相対的にそれよりも下側では回路幅が回路トップと比べて狭くなる。従って、配線回路は回路トップにおける回路幅が回路の厚み方向において最も狭くなることは無い。また、最も狭い幅が回路トップの回路幅の５０％を下回ると、回路の厚み方向において中細の回路となり、電気特性に悪影響を及ぼす可能性がある。以上により、回路の断面形態において、該銅箔又は銅層の被覆層形成側表面から１μｍの深さの範囲で最も広い回路幅をＷ１とし、回路断面全体で回路幅が最も狭くなる位置が表面から１μｍよりも深く、このときの回路幅をＷ２としたとき、０．５≦Ｗ２／Ｗ１≦１．０を満たすのが好ましい。また、Ｗ１及びＷ２は、０．８≦Ｗ２／Ｗ１≦１．０を満たすのが更に好ましい。   In the circuit on the surface of the copper foil of the printed wiring board formed by etching from the coating layer side as described above, the noble metal of the coating layer is excellent in corrosion resistance, and therefore side etching in the vicinity of the interface between the resist and the copper foil is suppressed. Therefore, in the range of 1 μm depth from the surface on the coating layer forming side of the wiring circuit, the circuit top has the largest circuit width. For this reason, the circuit width is relatively narrower than the circuit top at the lower side. Therefore, the wiring circuit does not have the narrowest circuit width at the circuit top in the thickness direction of the circuit. If the narrowest width is less than 50% of the circuit width of the circuit top, the circuit becomes a thin circuit in the thickness direction of the circuit, which may adversely affect electrical characteristics. As described above, in the cross-sectional form of the circuit, the widest circuit width in the range of 1 μm depth from the surface of the copper foil or copper layer on which the coating layer is formed is W1, and the position where the circuit width is the narrowest in the entire circuit cross section is the surface. It is preferable that 0.5 ≦ W2 / W1 ≦ 1.0 is satisfied when the circuit width at this time is W2, which is deeper than 1 μm. W1 and W2 more preferably satisfy 0.8 ≦ W2 / W1 ≦ 1.0.

以下、本発明の実施例を示すが、これらは本発明をより良く理解するために提供するものであり、本発明が限定されることを意図するものではない。   EXAMPLES Examples of the present invention will be described below, but these are provided for better understanding of the present invention and are not intended to limit the present invention.

（例１：実施例１〜２４）
（銅箔への被覆層の形成）
実施例１〜２１の銅箔基材として、厚さ９μｍ及び１７μｍの圧延銅箔（日鉱金属製Ｃ１１００）を用意した。圧延銅箔の表面粗さ（Ｒｚ）はそれぞれ０．５μｍ、０．２μｍであった。また、実施例２２〜２４の銅箔基材として、厚さ９μｍの電解銅箔（日鉱金属製ＪＴＣ箔）を用意した。電解銅箔の樹脂との接着面の表面粗さ（Ｒｚ）は３．８μｍ、エッチング面の表面粗さ（Ｒｚ）は０．２１μｍであった。 (Example 1: Examples 1 to 24)
(Formation of coating layer on copper foil)
As copper foil base materials of Examples 1 to 21, rolled copper foils (C1100 made by Nikko Metal) having thicknesses of 9 μm and 17 μm were prepared. The surface roughness (Rz) of the rolled copper foil was 0.5 μm and 0.2 μm, respectively. Moreover, as a copper foil base material of Examples 22-24, 9-micrometer-thick electrolytic copper foil (Nikko Metal JTC foil) was prepared. The surface roughness (Rz) of the surface of the electrolytic copper foil bonded to the resin was 3.8 μm, and the surface roughness (Rz) of the etched surface was 0.21 μm.

まず、これらの銅箔の片面に対して、以下の条件であらかじめ銅箔基材に付着している薄い酸化皮膜を逆スパッタリングによって取り除き、Ｎｉ層及びＣｒ層を順に成膜した。この面を樹脂との接着面とした。さらにエッチング面となるこの反対面に、Ａｕ、Ｐｔ、Ｐｄのいずれか一種以上を成膜した。これらの金属付着量は成膜時間を調整することにより変化させた。
・装置：バッチ式スパッタリング装置（アルバック社、型式ＭＮＳ−６０００）
・到達真空度：１．０×１０^-5Ｐａ
・スパッタリング圧力：０．２Ｐａ
・逆スパッタリング電力：１００Ｗ
・ターゲット
樹脂との接着面：Ｎｉ、Ｃｒ（３Ｎ）
エッチング面：
Ａｕ、Ｐｔ、Ｐｄ（３Ｎ）
Ａｕ−５０ａｔ％Ｐｄ、Ｐｔ−５０ａｔ％Ｐｄ、
Ａｕ−５０ａｔ％Ｐｔ
・スパッタリング電力：５０Ｗ
・成膜速度：各ターゲットについて一定時間約０．２μｍ成膜し、３次元測定器で厚さを測定し、単位時間当たりのスパッタリングレートを算出した。 First, on one side of these copper foils, a thin oxide film previously attached to the copper foil base material was removed by reverse sputtering under the following conditions, and a Ni layer and a Cr layer were sequentially formed. This surface was used as an adhesive surface with the resin. Further, at least one of Au, Pt, and Pd was formed on the opposite surface serving as an etching surface. These metal adhesion amounts were changed by adjusting the film formation time.
-Equipment: Batch type sputtering equipment (ULVAC, Model MNS-6000)
・ Achieving vacuum: 1.0 × 10 ⁻⁵ Pa
・ Sputtering pressure: 0.2 Pa
・ Reverse sputtering power: 100W
-Adhesive surface with target resin: Ni, Cr (3N)
Etched surface:
Au, Pt, Pd (3N)
Au-50 at% Pd, Pt-50 at% Pd,
Au-50at% Pt
・ Sputtering power: 50W
Film formation rate: About 0.2 μm of film was formed for each target for a certain time, the thickness was measured with a three-dimensional measuring device, and the sputtering rate per unit time was calculated.

上記手順で表面処理が施された銅箔に、接着剤付ポリイミドフィルム（ニッカン工業製、ＣＩＳＶ１２１５）を７ｋｇｆ/ｃｍ²の圧力、１６０℃で４０分間の加熱プレスで積層させた。一部の銅箔は、Ｎ₂雰囲気下で３５０℃で２時間保持した後に、上記手順でポリイミドフィルムと積層させた（実施例１６〜１８）。 A polyimide film with an adhesive (manufactured by Nikkan Kogyo Co., Ltd., CISV1215) was laminated on the copper foil that had been subjected to the surface treatment by the above procedure by a hot press at a pressure of 7 kgf / cm ² and 160 ° C. for 40 minutes. Some of the copper foil, after 2 hours at 350 ° C. under N _2, was laminated with the polyimide film in the above procedure (Examples 16 to 18).

＜付着量の測定＞
被覆層のＡｕ，Ｐｄ、Ｐｔの付着量測定は、王水で表面処理銅箔サンプルを溶解させ、その溶解液を希釈し、原子吸光分析法で行った。 <Measurement of adhesion amount>
The adhesion amount of Au, Pd, and Pt in the coating layer was measured by atomic absorption spectrometry by dissolving the surface-treated copper foil sample with aqua regia, diluting the solution.

（エッチングによる回路形成）
上記手順で作製した積層体の銅箔エッチング面をアセトンで脱脂し、硫酸（１００ｇ/Ｌ）に３０秒浸漬させて、表面の汚れ及び酸化層を取り除いた。次にスピンコーターを用いて液体レジスト（東京応化工業製、ＯＦＰＲ−８００ＬＢ）を積層体エッチング面に滴下し、乾燥させた。乾燥後のレジスト厚みは１μｍとなるように調整した。その後、露光（１１ｍＷ/ｃｍ²×３．５秒）、現像（現像液：東京応化工業製、ＮＭＤ−Ｗ）により、Ｌ/Ｓ＝３３μｍ/１７μｍ、またはＬ/Ｓ＝２５μｍ/５μｍのレジストパターンを形成した。このときのエッチング条件を以下に示す。また、回路本数はそれぞれ１０本である。 (Circuit formation by etching)
The copper foil etched surface of the laminate produced in the above procedure was degreased with acetone and immersed in sulfuric acid (100 g / L) for 30 seconds to remove the surface contamination and the oxide layer. Next, using a spin coater, a liquid resist (manufactured by Tokyo Ohka Kogyo Co., Ltd., OFPR-800LB) was dropped on the etching surface of the laminate and dried. The resist thickness after drying was adjusted to 1 μm. Then, a resist pattern of L / S = 33 μm / 17 μm or L / S = 25 μm / 5 μm by exposure (11 mW / cm ² × 3.5 seconds) and development (developer: NMD-W, manufactured by Tokyo Ohka Kogyo Co., Ltd.) Formed. The etching conditions at this time are shown below. Further, the number of circuits is 10 each.

＜エッチング条件＞
・塩化第二鉄水溶液：（３７ｗｔ％、ボーメ度：４０°）
・液温：５０°Ｃ
・スプレー圧：０．２５ＭＰａ
（５０μｍピッチ回路形成）
・レジストＬ／Ｓ＝３３μｍ／１７μｍ
・仕上がり回路ボトム（底部）幅：２５μｍ
・エッチング時間：１０〜１３０秒
（３０μｍピッチ回路形成）
・レジストＬ／Ｓ＝２５μｍ／５μｍ
・仕上がり回路ボトム（底部）幅：１５μｍ
・エッチング時間：３０〜７０秒
・エッチング終点の確認：時間を変えてエッチングを数水準行い、光学顕微鏡で回路間に銅が残存しなくなるのを確認し、これをエッチング時間とした。
・エッチング後、４５℃のＮａＯＨ水溶液（１００ｇ/Ｌ）に１分間浸漬させてレジストを剥離した。 <Etching conditions>
-Ferric chloride aqueous solution: (37 wt%, Baume degree: 40 °)
・ Liquid temperature: 50 ° C
・ Spray pressure: 0.25 MPa
(50 μm pitch circuit formation)
・ Resist L / S = 33μm / 17μm
-Finished circuit bottom (bottom) width: 25 μm
Etching time: 10 to 130 seconds (30 μm pitch circuit formation)
・ Resist L / S = 25μm / 5μm
-Finished circuit bottom (bottom) width: 15 μm
-Etching time: 30 to 70 seconds-Confirmation of etching end point: Etching was carried out at several levels by changing the time, and it was confirmed by an optical microscope that no copper remained between the circuits.
-After the etching, the resist was peeled off by being immersed in a 45 ° C NaOH aqueous solution (100 g / L) for 1 minute.

＜エッチングファクターの測定条件＞
エッチングファクターは、末広がりにエッチングされた場合（ダレが発生した場合）、回路が垂直にエッチングされたと仮定した場合の、銅箔上面からの垂線と樹脂基板との交点からのダレの長さの距離をａとした場合において、このａと銅箔の厚さｂとの比：ｂ／ａを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。図１に、回路パターンの一部の表面写真と、当該部分における回路パターンの幅方向の横断面の模式図と、該模式図を用いたエッチングファクターの計算方法の概略とを示す。このａは回路上方からのＳＥＭ観察により測定し、エッチングファクター（ＥＦ＝ｂ／ａ）を算出した。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。さらに、傾斜角θは上記手順で測定したａ及び銅箔の厚さｂを用いてアークタンジェントを計算することにより算出した。これらの測定範囲は回路長６００μｍで、１２点のエッチングファクター、その標準偏差及び傾斜角θの平均値を結果として採用した。 <Etching factor measurement conditions>
The etching factor is the distance of the length of sagging from the intersection of the vertical line from the upper surface of the copper foil and the resin substrate, assuming that the circuit is etched vertically when sagging at the end (when sagging occurs) Is a ratio of a to the thickness b of the copper foil: b / a, and the larger the value, the larger the inclination angle, and the etching residue does not remain and the sagging is small. It means to become. FIG. 1 shows a surface photograph of a part of a circuit pattern, a schematic diagram of a cross section in the width direction of the circuit pattern at the part, and an outline of a method for calculating an etching factor using the schematic diagram. This a was measured by SEM observation from above the circuit, and the etching factor (EF = b / a) was calculated. By using this etching factor, it is possible to easily determine whether the etching property is good or bad. Furthermore, the inclination angle θ was calculated by calculating the arc tangent using a and the thickness b of the copper foil measured in the above procedure. The measurement range was a circuit length of 600 μm, and an etching factor of 12 points, its standard deviation, and an average value of the inclination angle θ were adopted as a result.

＜レジストの銅箔除去面における原子濃度の測定＞
レジスト直下のアンダーカット（サイドエッチ）は高々数〜２０μｍである。この部分をＸＰＳで直接分析しようとすると、Ｘ線の照射面積（８００μｍφ、下記参照）が十分ではなかった。このため、以下の手順でレジストの銅箔除去面における原子濃度の測定を行った。
上述の表面処理を施した銅箔（回路形成前の銅箔）にレジストを塗工し、回路パターンを形成せずに乾燥させてレジスト付積層体を作製した。続いて、このレジスト付積層体を塩化第二鉄溶液に浸漬させた。浸漬時間は各種表面処理の銅箔から回路を形成するのに要したエッチング時間とした。このようにして得られたレジストの銅箔との接着面をＸＰＳで分析した。これにより、レジストの銅箔除去面の金、白金、パラジウムの合計原子濃度（％）を測定した。
（ＸＰＳ稼動条件）
レジスト裏側のsurveyスペクトルを作成した際のＸＰＳの稼働条件を以下に示す。
・装置：ＸＰＳ測定装置（アルバックファイ社、型式５６００ＭＣ）
・到達真空度：８．０×１０^-8Ｐａ
・Ｘ線：単色ＡｌＫα、エックス線出力２１０Ｗ、検出面積８００μｍφ、試料と検出器のなす角度４５° <Measurement of atomic concentration on copper foil removal surface of resist>
The undercut (side etch) directly under the resist is at most several to 20 μm. When this portion was directly analyzed by XPS, the X-ray irradiation area (800 μmφ, see below) was not sufficient. For this reason, the atomic concentration in the copper foil removal surface of a resist was measured in the following procedures.
A resist was applied to the copper foil (copper foil before circuit formation) subjected to the surface treatment described above, and dried without forming a circuit pattern to produce a laminate with resist. Then, this laminated body with a resist was immersed in the ferric chloride solution. The immersion time was the etching time required to form a circuit from various surface-treated copper foils. The adhesion surface of the resist thus obtained with the copper foil was analyzed by XPS. Thereby, the total atomic concentration (%) of gold, platinum, and palladium on the copper foil removal surface of the resist was measured.
(XPS operating conditions)
The operating conditions of XPS when creating a survey spectrum on the back side of the resist are shown below.
・ Device: XPS measuring device (ULVAC-PHI, Model 5600MC)
・ Achieved vacuum: 8.0 × 10 ⁻⁸ Pa
X-ray: Monochromatic AlKα, X-ray output 210 W, detection area 800 μmφ, angle 45 ° between sample and detector

上記手順で形成した回路の断面を、日本電子株式会社製の断面試料作製装置ＳＭ−０９０１０で加工した。この回路断面のＳＥＭ写真から、任意に選択した３本の回路の被覆層形成側表面から１μｍの深さの範囲で最も広い回路幅Ｗ１（μｍ）、回路断面全体で最も狭い回路幅Ｗ２（μｍ）を測定し、これらの平均値を算出した。また、当該平均値を用いてＷ２／Ｗ１を算出した。   The cross section of the circuit formed by the above procedure was processed with a cross-section sample preparation device SM-09010 manufactured by JEOL Ltd. From the SEM photograph of the circuit cross section, the widest circuit width W1 (μm) in the range of 1 μm depth from the surface on the coating layer forming side of three arbitrarily selected circuits, and the narrowest circuit width W2 (μm) in the entire circuit cross section. ) And the average value of these was calculated. In addition, W2 / W1 was calculated using the average value.

（例２：実施例２５〜２７）
銅層厚み８μｍのメタライジングＣＣＬ（日鉱金属製マキナス、銅層側Ｒａ０．０１μｍ、タイコート層の金属付着量Ｎｉ１７８０μｇ/ｄｍ²、Ｃｒ３６０μｇ/ｄｍ²）に例１の手順でＡｕ、Ｐｔ、Ｐｄを蒸着させ、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度の測定を行った。 (Example 2: Examples 25-27)
Au, Pt, Pd by the procedure of Example 1 to metalizing CCL (Nikko Metal Machinus, copper layer side Ra 0.01 μm, tie coat layer metal adhesion amount Ni 1780 μg / dm ² , Cr 360 μg / dm ² ) with a copper layer thickness of 8 μm Vapor deposition was performed, and the etching property was evaluated, and the atomic concentration on the copper foil removal surface of the resist was measured.

（例３：比較例１〜３）
９μｍ厚の圧延銅箔を準備し、例１と同様の手順で銅箔のエッチング面にＡｕ、Ｐｔ、Ｐｄを付着させ、ポリイミドフィルムと積層させてエッチングにより回路を形成し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度の測定を行った。 (Example 3: Comparative Examples 1 to 3)
Prepare a rolled copper foil with a thickness of 9 μm, adhere Au, Pt, Pd to the etched surface of the copper foil in the same procedure as in Example 1, laminate it with a polyimide film, form a circuit by etching, evaluate the etching property, And the atomic concentration in the copper foil removal surface of a resist was measured.

（例４：比較例４及び５：ブランク材）
９μｍ厚及び１２μｍ厚の圧延銅箔を準備し、それぞれ例１の手順で表面処理を施し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度の測定を行った。 (Example 4: Comparative examples 4 and 5: blank material)
Rolled copper foils having a thickness of 9 μm and 12 μm were prepared, each subjected to a surface treatment according to the procedure of Example 1, evaluation of etching properties, and measurement of atomic concentration on the copper foil removal surface of the resist.

（例５：比較例６）
厚み９μｍの圧延銅箔の片面に下記条件でＮｉめっきを施した後、その反対面に例１の手順でスパッタリングによる表面処理を施した。Ｎｉめっきを施した面がエッチング面となるよう、この銅箔に例１の手順でポリイミドフィルムを接着させ、エッチングにより回路を形成し、エッチング性の評価、及び、レジストの銅箔除去面における原子濃度の測定を行った。
・Ｎｉ：３０ｇ/Ｌ
・ｐＨ：３．０
・温度：５０℃
・電流密度：３５Ａ/ｄｍ²
・時間：４秒
例１〜５の各測定結果を表１〜４に示す。 (Example 5: Comparative Example 6)
Ni plating was performed on one side of a rolled copper foil having a thickness of 9 μm under the following conditions, and then surface treatment by sputtering was performed on the opposite side according to the procedure of Example 1. A polyimide film is adhered to this copper foil by the procedure of Example 1 so that the Ni-plated surface becomes an etched surface, a circuit is formed by etching, etching property evaluation, and atoms on the copper foil removal surface of the resist The concentration was measured.
・ Ni: 30g / L
-PH: 3.0
・ Temperature: 50 ℃
・ Current density: 35 A / dm ²
-Time: 4 seconds Each measurement result of Examples 1-5 is shown in Tables 1-4.

＜評価＞
実施例１、５、９ではやや裾引きが大きかったものの、両方のレジストパターンで回路を形成することができた。
実施例２〜４、６〜８、１０〜１５では両方のレジストパターンで裾引きが小さい回路を形成することができた。
表面処理銅箔にポリイミド硬化相当の熱処理を施した実施例１６〜１８でもレジスト上にＡｕ、Ｐｔ、Ｐｄが残存し、裾引きが小さい回路を形成することができた。
実施例１９〜２１では銅箔が厚くなっても、同等の付着量で裾引きが小さい回路を形成することができた。
実施例２２〜２４では樹脂との接着面が粗化処理であっても、両方のレジストパターンで裾引きが小さい回路を形成することができた。
銅基材をメタライジングＣＣＬとした実施例２５〜２７でも、裾引きが小さい回路を形成することができた。
比較例１〜３はＡｕ、Ｐｔ、Ｐｄの付着量が過剰であり、初期エッチング性が非常に悪く、銅箔エッチング面の耐腐食性が向上したために、３０μｍピッチのレジストパターンで回路を形成することができなかった。
ブランク材である比較例４、５では３０μｍピッチのレジストパターンで銅箔厚み方向のエッチングが完了する前に回路上方でのサイドエッチが進行したために、回路を形成することができなかった。
比較例６では初期エッチング性が悪く、また、サイドエッチング量が大きく、裾引きが大きい回路となった。
図２に、実施例２１の回路断面写真を示す。
また、図３に、実施例１１におけるレジスト裏側のＸＰＳのｓｕｒｖｅｙスペクトルを、図４に比較例３により形成された回路を示す写真をそれぞれ示す。なお、ｓｕｒｖｅｙスペクトルとはＸＰＳの極表層の分析結果をスペクトルで表したものである。 <Evaluation>
In Examples 1, 5, and 9, although the tailing was slightly large, a circuit could be formed with both resist patterns.
In Examples 2 to 4, 6 to 8, and 10 to 15, it was possible to form a circuit having a small tail with both resist patterns.
In Examples 16 to 18 where the surface-treated copper foil was subjected to a heat treatment equivalent to polyimide curing, Au, Pt, and Pd remained on the resist, and a circuit with a small trailing edge could be formed.
In Examples 19 to 21, even when the copper foil was thick, it was possible to form a circuit with a small tailing with an equivalent adhesion amount.
In Examples 22 to 24, even when the adhesion surface with the resin was roughened, a circuit with small tailing could be formed with both resist patterns.
Even in Examples 25 to 27 in which the copper base material was made of metallizing CCL, a circuit with a small tailing could be formed.
In Comparative Examples 1 to 3, the adhesion amount of Au, Pt, and Pd is excessive, the initial etching property is very poor, and the corrosion resistance of the etched surface of the copper foil is improved. Therefore, a circuit is formed with a resist pattern with a pitch of 30 μm. I couldn't.
In Comparative Examples 4 and 5 which are blank materials, a circuit could not be formed because side etching progressed above the circuit before the etching in the copper foil thickness direction was completed with a resist pattern with a pitch of 30 μm.
In Comparative Example 6, the initial etching property was poor, and the circuit had a large side etching amount and a large tailing.
In FIG. 2, the circuit cross-section photograph of Example 21 is shown.
3 shows a survey spectrum of XPS on the back side of the resist in Example 11, and FIG. 4 shows a photograph showing a circuit formed in Comparative Example 3. The survey spectrum is the spectrum of the analysis result of the XPS extreme surface layer.

Claims (6)

銅箔又は銅層と絶縁基板との積層体であって、
前記銅箔又は銅層に回路が形成されており、該回路の断面形態において、該銅箔又は銅層の前記被覆層形成側表面から１μｍの深さの範囲で最も広い回路幅をＷ１とし、該回路断面全体で回路幅が最も狭くなる位置が表面から１μｍよりも深く、このときの回路幅をＷ２としたとき、０．５≦Ｗ２／Ｗ１≦１．０を満たす積層体。 A laminate of a copper foil or copper layer and an insulating substrate,
A circuit is formed in the copper foil or copper layer, and in the cross-sectional form of the circuit, W1 is the widest circuit width in a range of 1 μm depth from the surface of the coating layer forming side of the copper foil or copper layer, The laminated body satisfying 0.5 ≦ W2 / W1 ≦ 1.0, where the position where the circuit width is the smallest in the entire circuit cross section is deeper than 1 μm from the surface, and the circuit width at this time is W2. 前記Ｗ１及びＷ２が、０．８≦Ｗ２／Ｗ１≦１．０を満たす請求項１に記載の積層体。   The laminate according to claim 1, wherein the W1 and W2 satisfy 0.8 ≦ W2 / W1 ≦ 1.0. 前記回路のピッチが５０μｍ以下であり、エッチングファクターが１．５以上である請求項１又は２に記載の積層体。   The laminate according to claim 1 or 2, wherein a pitch of the circuit is 50 µm or less and an etching factor is 1.5 or more. 前記エッチングファクターが、２．５以上である請求項３に記載の積層体。   The laminate according to claim 3, wherein the etching factor is 2.5 or more. 前記樹脂基板がポリイミド基板である請求項１〜４のいずれかに記載の積層体。   The laminate according to any one of claims 1 to 4, wherein the resin substrate is a polyimide substrate. 請求項１〜５のいずれかに記載の積層体を材料としたプリント配線板。   The printed wiring board which used the laminated body in any one of Claims 1-5 as a material.