JP5811618B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5811618B2 JP5811618B2 JP2011134210A JP2011134210A JP5811618B2 JP 5811618 B2 JP5811618 B2 JP 5811618B2 JP 2011134210 A JP2011134210 A JP 2011134210A JP 2011134210 A JP2011134210 A JP 2011134210A JP 5811618 B2 JP5811618 B2 JP 5811618B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- voltage
- time
- pulse voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Inverter Devices (AREA)
Description
制御装置3aは、インバータ2の出力電圧指令を直流電源1の電圧で正規化した正弦波信号(変調信号)と所定の三角波信号(キャリア信号)との大小比較をするパルス幅変調演算を行い、インバータ2内の半導体スイッチング素子Su〜Sw,Sx〜Szをオンオフ制御するための制御信号Gsu〜Gsw,Gsx〜Gszを生成する。制御信号Gsu〜Gsw,Gsx〜GszがHighのとき、半導体スイッチング素子Su〜Sw,Sx〜Szはオンし、制御信号Gsu〜Gsw,Gsx〜GszがLowのとき、半導体スイッチング素子Su〜Sw,Sx〜Szはオフする。
ここで、リアクトルLfのインダクタンス値およびコンデンサCfのキャパシタンス値を配線のインダクタンスLsのインダクタンス値および浮遊容量Csのキャパシタンス値の概ね10倍の値またはこれ以上の値に選べば、インダクタンスLsと浮遊容量Csとで構成されるLC回路に印加される電圧の立ち上がりと立ち下がりは緩やかになる。その結果、インダクタンスLsと浮遊容量Csとで構成されるLC回路の共振を抑制することができる。
例えば、制御装置3aは、半導体スイッチング素子Suの制御信号Gsuを図2(a)、(b)のように構成する。図2(a)は、変調信号とキャリア信号との大小比較を行って得られるPWM信号Psuを示す図である。図2(b)は、PWM信号Psuに基づいて生成される制御信号Gsuである。
なお、図1において上下直列に接続される各相の半導体スイッチング素子(U相のSuとSx,V相のSvとSy,W相のSwとSz)が同時にオンしないように、上下直列に接続される各相の半導体スイッチング素子の制御信号には休止期間が設けられている。
ここで、第1のオン信号G1が立ち上がるタイミングを第1のタイミング、第1のオン信号G1が立ち下がるタイミングを第2のタイミング、第2のオン信号G2が立ち上がるタイミングを第3のタイミングとする。
このインバータ2の端子U−V間に出力される電圧は、図3(d)〜(f)に示す第1,第2,第3のタイミングで振幅値がEd[V]または−Ed[V]に変化する第1のステップ電圧、第2のステップ電圧、第3のステップ電圧の合成電圧として捉えることができる。第1のステップ電圧は、初期電圧0[V]から第1のタイミングで正側振幅値Ed[V]となる矩形波電圧である。第2のステップ電圧は、初期電圧0[V]から第2のタイミングで負側振幅値−Ed[V]となる矩形波電圧である。第3のステップ電圧は、初期電圧0[V]から第3タイミングで正側振幅値Ed[V]となる矩形波電圧である。
図4(c)〜(f)に示すように、インバータ2の端子U−V間に出力される電圧は、第4,第5,第6のタイミングでEd[V]または−Ed[V]に変化する第4のステップ電圧、第5のステップ電圧、第6のステップ電圧の合成電圧として捉えることができる。第4のステップ電圧は、初期電圧Ed[V]から第1のタイミングで0[V]となる矩形波電圧である。第5のステップ電圧は、初期電圧−Ed[V]から第2のタイミングで0[V]となる矩形波電圧である。第6のステップ電圧は、初期電圧Ed[V]から第3タイミングで0[V]となる矩形波電圧である。
Vr4=Edsin[ωt]、Vr5=Edsin[ωt−(4π/3)]、Vr6=Edsin[ωt−(2π/3)]で表される。
排他的論理演算部33は、Gu1生成部およびGu2生成部からの制御信号Gu1とGu2とを入力として排他的論理和演算を行い、いずれか1つの入力がHighのときのみHighとなる制御信号Gsuを出力する。したがって、制御信号Gsuは、PWM信号PsuがLowからHighに変化したとき、時間T1の間Highとなり、その後Lowとなって、時間T1(=T2−T1)を経過した後に再度Highとなる。また、制御信号Gsuは、PWM信号PsuがHighからLowに変化したとき、時間T1の間Lowとなり、その後時間T1の間Highとなった後に再度Lowとなる。
なお、図5(a)に示した制御装置3aは制御信号Gsuを得るための論理の一例であり、他の論理によって図2に示した制御信号Gsuを得ることができれば、本発明に係る効果を発揮することができるのは明らかである。したがって、本発明に係る制御装置3aは、図5(a)に示したブロック図に限定されるものではない。
フィルタ回路の共振周期Tは、上記のとおりリアクトルLfのインダクタンス値Lの平方根に正比例する。したがって、リアクトルLfのインダクタンス値Lの平方根に正比例するように時間T1,T2を調節すれば、共振電圧が効果的に打消される。また、リアクトルLfのインダクタンス値Lに時間T1,T2の二乗値が正比例するように調節しても、共振電圧が効果的に打消される。
また、上記により求めたリアクトルLfのインダクタンス値LとコンデンサCfのキャパシタンス値Cとからフィルタ回路の共振周期Tを算出し、この算出した共振周期Tに正比例して時間T1,T2を調節することもできる。
このようにフィルタ回路を接続しても、時間T1,T2を調節することによって共振電圧を効果的に打消すことができ、フィルタ回路の共振を抑制することができる。その結果、電動機4の入力端子に生じるサージ電圧を抑制することができる。
Claims (15)
- 半導体スイッチング素子をオンオフ動作させて直流電圧をパルス列の電圧に変換するとともに出力部に設けられたリアクトルとコンデンサとからなるフィルタ回路により前記パルス列からなる電圧の波形整形を行う電力変換装置において、
前記半導体スイッチング素子のオンオフ動作によって生成されるパルス電圧は、第1のパルス電圧と第2のパルス電圧と第3のパルス電圧とで構成されており、
前記第1のパルス電圧は、前記フィルタ回路が有する共振周期の1/6の時間幅を有する電圧であり、
前記第2のパルス電圧は、前記第1のパルス電圧が出力されてから前記第1のパルス電圧の時間幅の2倍の時間が経過した後に出力される電圧であり、
前記第3のパルス電圧は、前記第2のパルス電圧が零になってから前記共振周期の1/6の時間が経過した後に前記共振周期の1/6の時間の間出力される電圧であり、
さらに、前記第1のパルス電圧が出力されている時間と、前記第1のパルス電圧が出力されてから前記第2のパルス電圧が出力されるまでの時間と、前記第2のパルス電圧が零になってから前記第3のパルス電圧が出力されるまでの時間と、前記第3のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに比例して変化することを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記第1のパルス電圧が出力されている時間と、前記第1のパルス電圧が出力されてから前記第2のパルス電圧が出力されるまでの時間と、前記第2のパルス電圧が零になってから前記第3のパルス電圧が出力されるまでの時間と、前記第3のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルのインダクタンス値の平方根に正比例して変化することを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記第1のパルス電圧が出力されている時間と、前記第1のパルス電圧が出力されてから前記第2のパルス電圧が出力されるまでの時間と、前記第2のパルス電圧が零になってから前記第3のパルス電圧が出力されるまでの時間と、前記第3のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルに流れる電流値に基づいて定められた所定の比率に正比例して変化することを特徴とする電力変換装置。 - 請求項1に記載の電力変換装置であって、
前記第1のパルス電圧が出力されている時間と、前記第1のパルス電圧が出力されてから前記第2のパルス電圧が出力されるまでの時間と、前記第2のパルス電圧が零になってから前記第3のパルス電圧が出力されるまでの時間と、前記第3のパルス電圧が出力されている時間とが、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルに流れる電流値から定まる前記リアクトルのインダクタンス値の平方根に比例して変化することを特徴とする電力変換装置。 - 前記電力変換装置の出力端から出力される前記パルス電圧には前記第3のパルス電圧が含まれないことを特徴とする請求項1乃至請求項4のいずれか1項に記載の電力変換装置。
- 前記電力変換装置の出力端から出力される前記パルス電圧には前記第1のパルス電圧が含まれないことを特徴とする請求項1乃至請求項4のいずれか1項に記載の電力変換装置。
- 前記電力変換装置は半導体スイッチング素子が二相ブリッジに構成されて単相交流電圧を出力することを特徴とする請求項1乃至請求項6のいずれか1項に記載の電力変換装置。
- 前記電力変換装置は半導体スイッチング素子が三相ブリッジに構成されて三相交流電圧を出力することを特徴とする請求項1乃至請求項6のいずれか1項に記載の電力変換装置。
- 半導体スイッチング素子をオンオフ動作させて直流電圧をパルス列の電圧に変換するとともに出力部に設けられたリアクトルとコンデンサとからなるフィルタ回路により前記パルス列からなる電圧の波形整形を行う電力変換装置の制御装置であって、
前記電力変換装置からパルス電圧を出力させるために前記制御装置が生成する前記半導体スイッチング素子のオン信号は、第1のオン信号と第2のオン信号と第3のオン信号とで構成されており、
前記第1のオン信号は、前記フィルタ回路の共振周期の1/6の時間幅を有する信号であり、
前記第2のオン信号は、前記第1のオン信号が出力されてから前記第1のオン信号の時間幅の2倍の時間が経過した後に出力される信号であり、
前記第3のオン信号は、前記第2のオン信号がオフしてから前記共振周期の1/6の時間が経過した後に前記共振周期の1/6の時間出力される信号であり、
さらに、前記制御装置は、前記第1のオン信号が出力されている時間と、前記第1のオン信号が出力されてから前記第2のオン信号が出力されるまでの時間と、前記第2のオン信号がオフしてから前記第3のオン信号が出力されるまでの時間と、前記第3のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに正比例して変化させる
ことを特徴とする制御装置。 - 請求項9に記載の制御装置であって、
前記第1のオン信号が出力されている時間と、前記第1のオン信号が出力されてから前記第2のオン信号が出力されるまでの時間と、前記第2のオン信号がオフしてから前記第3のオン信号が出力されるまでの時間と、前記第3のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルのインダクタンス値の平方根に正比例して変化させることを特徴とする制御装置。 - 請求項9に記載の制御装置であって、
前記第1のオン信号が出力されている時間と、前記第1のオン信号が出力されてから前記第2のオン信号が出力されるまでの時間と、前記第2のオン信号がオフしてから前記第3のオン信号が出力されるまでの時間と、前記第3のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに代えて、前記リアクトルに流れる電流値に基づいて定められた所定の比率に正比例して変化させることを特徴とする制御装置。 - 請求項9に記載の制御装置であって、
前記リアクトルに流れる電流値から前記リアクトルのインダクタンス値を導出し、
前記第1のオン信号が出力されている時間と、前記第1のオン信号が出力されてから前記第2のオン信号が出力されるまでの時間と、前記第2のオン信号がオフしてから前記第3のオン信号が出力されるまでの時間と、前記第3のオン信号が出力されている時間とを、前記フィルタ回路が有する共振周期の長さに代えて、前記導出したインダクタンス値の平方根に正比例して変化させることを特徴とする制御装置。 - 前記半導体スイッチング素子の制御信号には前記第3のオン信号が含まれないことを特徴とする請求項9乃至請求項12のいずれか1項に記載の制御装置。
- 前記半導体スイッチング素子の制御信号には前記第1のオン信号が含まれないことを特徴とする請求項9乃至請求項12のいずれか1項に記載の制御装置。
- 半導体スイッチング素子をオンオフ動作させて直流電圧をパルス列の電圧に変換するとともに出力部に設けられたリアクトルとコンデンサとからなるフィルタ回路により前記パルス列からなる電圧の波形整形を行う電力変換装置であって、
請求項9乃至請求項14のいずれか1項に記載の制御装置を備えることを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134210A JP5811618B2 (ja) | 2011-06-16 | 2011-06-16 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134210A JP5811618B2 (ja) | 2011-06-16 | 2011-06-16 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013005586A JP2013005586A (ja) | 2013-01-07 |
JP5811618B2 true JP5811618B2 (ja) | 2015-11-11 |
Family
ID=47673565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011134210A Active JP5811618B2 (ja) | 2011-06-16 | 2011-06-16 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5811618B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0748944B2 (ja) * | 1989-10-14 | 1995-05-24 | 東光株式会社 | Dc―dcコンバータ |
JPH10243632A (ja) * | 1997-02-25 | 1998-09-11 | Matsushita Electric Works Ltd | 電力変換装置 |
JP3375880B2 (ja) * | 1997-03-21 | 2003-02-10 | シャープ株式会社 | スイッチング電源回路 |
JP2000295857A (ja) * | 1999-04-09 | 2000-10-20 | Fuji Electric Co Ltd | インバータ装置 |
JP2003209973A (ja) * | 2002-01-11 | 2003-07-25 | Meidensha Corp | 電力変換装置 |
FR2867915B1 (fr) * | 2004-03-22 | 2006-04-21 | Schneider Electric Ind Sas | Dispositif et procede de commande d'un convertisseur et convertisseur et installation electrique comportant un tel dispositif |
JP2007166708A (ja) * | 2005-12-09 | 2007-06-28 | Hitachi Ltd | 電力変換装置とそのサージ電圧抑制方法および風力発電システム |
CN102986128B (zh) * | 2010-08-25 | 2016-05-04 | 富士电机株式会社 | 功率转换器 |
-
2011
- 2011-06-16 JP JP2011134210A patent/JP5811618B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013005586A (ja) | 2013-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5429388B2 (ja) | 電力変換装置 | |
CN102420565B (zh) | 电机控制装置 | |
JP4767294B2 (ja) | 共振型dc/dcコンバータに用いられるコントローラ | |
JP5800133B2 (ja) | 電力変換装置およびこれを用いたインバータ装置 | |
EP3203626B1 (en) | Power conversion device | |
JP6176495B2 (ja) | 3レベルインバータの制御方法及び制御装置 | |
WO2012116708A2 (en) | Method of shoot-through generation for modified sine wave z-source, quasi-z-source and trans-z-source inverters | |
JP6208089B2 (ja) | 3レベル三相インバータの駆動制御装置 | |
CN105205242A (zh) | 一种空间矢量pwm谐波分析方法 | |
JP5339018B1 (ja) | 電力変換器、この電力変換器を備えるインバータ装置 | |
JP6376239B1 (ja) | 電力変換回路の制御装置 | |
JP5635304B2 (ja) | 電源回路 | |
JP5811618B2 (ja) | 電力変換装置 | |
JP5910001B2 (ja) | 電力変換装置 | |
JP6699265B2 (ja) | Pwm制御装置及び該pwm制御装置を用いた3レベル電力変換装置 | |
JP2011193583A (ja) | 3レベル電力変換装置 | |
JP7024440B2 (ja) | 電力変換装置の制御回路、及び、電力変換装置 | |
JP5736678B2 (ja) | Pwm電力変換装置のデッドタイム補償装置 | |
JP5824339B2 (ja) | 三相整流装置 | |
US10526007B2 (en) | Power conversion device, control method for same, and electric power steering control device | |
JP6191542B2 (ja) | 電力変換装置 | |
JP6011261B2 (ja) | 3相pwmインバータ装置及びそれを用いた電動機制御装置 | |
JP5446804B2 (ja) | ハーフブリッジ形電力変換装置 | |
JP2016214038A (ja) | 駆動装置 | |
JP5652593B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5811618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |