JP5811239B2 - 集積回路装置及び電子機器 - Google Patents
集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP5811239B2 JP5811239B2 JP2014130563A JP2014130563A JP5811239B2 JP 5811239 B2 JP5811239 B2 JP 5811239B2 JP 2014130563 A JP2014130563 A JP 2014130563A JP 2014130563 A JP2014130563 A JP 2014130563A JP 5811239 B2 JP5811239 B2 JP 5811239B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- channel
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 97
- 238000005259 measurement Methods 0.000 claims description 70
- 238000006243 chemical reaction Methods 0.000 claims description 57
- 230000001133 acceleration Effects 0.000 description 52
- 239000003990 capacitor Substances 0.000 description 32
- 238000012545 processing Methods 0.000 description 20
- 101100188686 Danio rerio opn1sw2 gene Proteins 0.000 description 15
- 102100031414 EF-hand domain-containing protein D1 Human genes 0.000 description 15
- 102100031418 EF-hand domain-containing protein D2 Human genes 0.000 description 15
- 101150096151 EFHD1 gene Proteins 0.000 description 15
- 101000802344 Homo sapiens Zinc finger SWIM domain-containing protein 7 Proteins 0.000 description 15
- 101150089053 SWS2 gene Proteins 0.000 description 15
- 238000005070 sampling Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 9
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 101100438241 Arabidopsis thaliana CAM5 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 101100167667 Arabidopsis thaliana CML24 gene Proteins 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 102100031880 Helicase SRCAP Human genes 0.000 description 3
- 101000704158 Homo sapiens Helicase SRCAP Proteins 0.000 description 3
- 101100468994 Homo sapiens RIOK1 gene Proteins 0.000 description 3
- 101100468997 Homo sapiens RIOK2 gene Proteins 0.000 description 3
- 102100022261 Serine/threonine-protein kinase RIO1 Human genes 0.000 description 3
- 102100022090 Serine/threonine-protein kinase RIO2 Human genes 0.000 description 3
- 101150049121 rio1 gene Proteins 0.000 description 3
- 101150107611 rio2 gene Proteins 0.000 description 3
- 101100221077 Arabidopsis thaliana CML12 gene Proteins 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101150028668 APO1 gene Proteins 0.000 description 1
- 101100429139 Arabidopsis thaliana XTH22 gene Proteins 0.000 description 1
- 241000932075 Priacanthus hamrur Species 0.000 description 1
- 101150105594 SCM3 gene Proteins 0.000 description 1
- 101100152436 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TAT2 gene Proteins 0.000 description 1
- 101100108340 Solanum commersonii SCM1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000004645 scanning capacitance microscopy Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
Description
図1に本実施形態の集積回路装置(回路装置)の構成例を示す。この集積回路装置は、アナログフロントエンド回路AFE、A/D変換器ADC、制御部50、電源回路60を含む。なお本実施形態の集積回路装置は図1に示す構成に限定されず、その構成要素の一部(例えば制御部、AFE)を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図3に本実施形態の集積回路装置に用いられる電源回路60の構成例を示す。図3の電源回路は、基準電圧VREFを生成する基準電圧生成回路62と、レギュレーターREGを含む。
図6に本実施形態の集積回路装置の詳細な構成例を示す。図6の詳細な構成例では、センサーデバイス30は、ジャイロセンサー10と加速度センサー20を有する。ジャイロセンサー10としては、振動子が回転することによるコリオリ力から角速度を検出する振動型などの角速度センサーや、静電容量の変化や慣性力の変化から角加速度を検出する角加速度センサーなどを採用できる。加速度センサー20としては、梁構造で支えられた可動部での位置変化を静電容量の変化として検出する静電容量型のセンサーや、ダイヤフラムの位置変化をピエゾ抵抗素子によって検出するピエゾ抵抗型のセンサーや、ガス温度分布型のセンサーなどを採用できる。なおジャイロセンサー10と加速度センサー20は、同じパッケージ(筺体)内に一体に実装されるものであってもよいし、異なるパッケージに実装されるものであってもよい。
図10(A)に増幅回路AMPの構成例を示す。この増幅回路AMPは、増幅回路AMPが有する演算増幅器OPのオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。ここで演算増幅器OPのオフセット電圧は、入力換算オフセット電圧であり、例えば演算増幅器OPの第1、第2入力ノードNI1、NI2の間のオフセット電圧である。
Q2=−C2・VOF (2)
一方、図10(A)の第2期間T2でのノードNQの出力電圧をVPQと表す。すると第2期間T2では、ノードNIの電位はVRになり、ノードNI1の電位はAGND+VOFになり、ノードNOFの電位はVPQになる。従って、キャパシターCS、COFに蓄積される電荷Q1’、Q2’は、下式(3)(4)のように表される。
Q2’=C2・(VPQ−AGND−VOF) (4)
そして電荷保存の法則により下式(5)が成立する。
そして上式(5)に上式(1)〜(4)を代入することで、下式(6)が得られる。
従って、図9(A)で説明したように、増幅回路AMPの出力ノードNQには、信号SG1、SG2の差分に対応する電圧VDF=(C1/C2)・(QV−VR)がAGNDに加算された電圧VPQが出力されるようになる。
図13に、本実施形態の集積回路装置(IC)のレイアウト配置例を示す。図13の集積回路装置では、アナログフロントエンド回路AFEを構成する増幅回路AMP及びマルチプレクサーMUX1、MUX2、MUX3と、A/D変換器ADCと、制御部50(ゲートアレイ回路)と、電源回路60がレイアウト配置されている。
次に本実施形態の集積回路装置を含む電子機器の構成例について、図14を用いて説明する。なお本実施形態の電子機器は図14の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
PVDA 電源端子、VDDA 電源電圧、
AGND アナロググランド電圧、RAD A/D変換範囲、
REG レギュレーター、OPR、OPAG 演算増幅器、R1〜RN 抵抗、
RLAC ラダー抵抗回路、RAJC 電源電圧設定用抵抗回路、
SEL1 第1選択回路、SEL2 第2選択回路、
TP11〜TP1i、TP21〜TP2j、TP31〜TP3k 電圧分割タップ、
SW11〜SW1i、SW21〜SW2j、SW31〜SW3k スイッチ素子、
MUX1〜MUX3 第1マルチプレクサー〜第3マルチプレクサー、
CH1〜CH6 第1チャネル〜第6チャネル、
VQ1〜VQ3 第1チャネル第1信号〜第3チャネル第1信号、
VR1〜VR3 第1チャネル第2信号〜第3チャネル第2信号、
VQ4〜VQ6 第4チャネル〜第6チャネルの信号、
TCH1〜TCH6 第1チャネル計測期間〜第6チャネル計測期間、
OP 演算増幅器、SW1〜SW4、SWS1、SWS2 スイッチ素子、
CS サンプリング用キャパシター、COF オフセットキャンセル用キャパシター、
10 ジャイロセンサー、20 加速度センサー、30 センサーデバイス、
50 制御部、52 デジタルフィルター、60 電源回路、
62 基準電圧生成回路、64 電圧分割回路、
310 振動子、320 駆動回路、330 検出回路、332 増幅回路、
334 同期検波回路、336 フィルター部、500 集積回路装置、
510 処理部、520 記憶部、530 無線回路、540 アンテナ
Claims (16)
- 電源電圧を生成し、センサーデバイスに前記電源電圧を供給する電源回路と、
前記電源電圧に基づいて動作し、前記電源電圧により規定されるA/D変換範囲で、前記センサーデバイスからの検出信号に対応する信号についてのA/D変換を行うA/D変換器と、
前記電源電圧に基づいて動作するアナログフロントエンド回路と、
を含み、
前記検出信号は、
前記センサーデバイスが第1の物理量を検出して出力する、第1チャネル第1信号及び第1チャネル第2信号と、
前記センサーデバイスが第2の物理量を検出して出力する、第2チャネル第1信号及び第2チャネル第2信号と、
を含み、
前記アナログフロントエンド回路は、
前記第1チャネル第1信号と前記第2チャネル第1信号とが入力され、第1チャネル計測期間においては前記第1チャネル第1信号を出力し、第2チャネル計測期間においては前記第2チャネル第1信号を出力する第1マルチプレクサーと、
前記第1チャネル第2信号と前記第2チャネル第2信号とが入力され、前記第1チャネル計測期間においては前記第1チャネル第2信号を出力し、前記第2チャネル計測期間においては前記第2チャネル第2信号を出力する第2マルチプレクサーと、
前記第1マルチプレクサーからの信号と前記第2マルチプレクサーからの信号とが入力される増幅回路と、
を含むことを特徴とする集積回路装置。 - 請求項1において、
前記第1チャネル第1信号と前記第1チャネル第2信号は、所定電圧レベルを基準に平衡な関係にある第1差動信号であり、
前記第2チャネル第1信号と前記第2チャネル第2信号は、所定電圧レベルを基準に平衡な関係にある第2差動信号であることを特徴とする集積回路装置。 - 請求項1又は2において、
前記第1チャネル第1信号及び前記第1チャネル第2信号は、前記センサーデバイスが有する前記第1の物理量を検出する第1の物理量トランスデューサーからの信号を増幅して同期検波された信号であり、
前記第2チャネル第1信号及び前記第2チャネル第2信号は、前記センサーデバイスが有する前記第2の物理量を検出する第2の物理量トランスデューサーからの信号を増幅して同期検波された信号であることを特徴とする集積回路装置。 - 請求項1乃至3のいずれか一項において、
前記検出信号は、前記センサーデバイスが第3の物理量を検出して出力する、第3チャネル第1信号及び第3チャネル第2信号を含み、
前記第1マルチプレクサーは、
前記第3チャネル第1信号が入力され、第3チャネル計測期間においては前記第3チャネル第1信号を出力し、
前記第2マルチプレクサーは、
前記第3チャネル第2信号が入力され、前記第3チャネル計測期間においては前記第3チャネル第2信号を出力することを特徴とする集積回路装置。 - 請求項1乃至4のいずれか一項において、
前記A/D変換器は、前記アナログフロントエンド回路よりも前記電源回路に近い位置にレイアウト配置されることを特徴とする集積回路装置。 - 請求項1乃至5のいずれか一項において、
前記A/D変換器は、前記増幅回路を介して入力される信号のA/D変換を行うことを特徴とする集積回路装置。 - 請求項1乃至6のいずれか一項において、
前記電源回路は、
基準電圧を生成する基準電圧生成回路と、
生成された前記基準電圧に基づいて前記電源電圧を生成するレギュレーターとを含むことを特徴とする集積回路装置。 - 請求項7において、
前記レギュレーターは、
前記電源電圧と前記電源電圧より低い電圧である低電位側電源電圧との間の電圧を分割し、電圧分割タップから出力する電圧分割回路と、
第1入力ノードに前記基準電圧が供給され、前記電圧分割タップからの電圧が第2入力ノードに供給される演算増幅器とを含むことを特徴とする集積回路装置。 - 請求項8において、
前記電圧分割回路は、
複数の抵抗を有し、前記複数の抵抗の複数の電圧分割タップのそれぞれに分割電圧を出力するラダー抵抗回路と、
前記ラダー抵抗回路と直列に設けられ、抵抗値が可変の電源電圧設定用抵抗回路と、
前記ラダー抵抗回路の前記複数の電圧分割タップのうちの1つの電圧分割タップを電圧微調整用タップとして選択し、選択された前記電圧微調整用タップからの電圧を、前記演算増幅器の前記第2入力ノードに供給する第1選択回路とを含むことを特徴とする集積回路装置。 - 請求項9において、
前記電圧分割回路は、
前記ラダー抵抗回路の前記複数の電圧分割タップのうちの1つの電圧分割タップをアナロググランド用タップとして選択し、選択された前記アナロググランド用タップからのアナロググランド電圧を、前記アナログフロントエンド回路に対して供給する第2選択回路を含むことを特徴とする集積回路装置。 - 請求項10において、
前記第2選択回路は、
前記複数の電圧分割タップの中から、前記電源電圧設定用抵抗回路での電源電圧の設定結果に応じた電圧分割タップを、前記アナロググランド用タップとして選択することを特徴とする集積回路装置。 - 請求項8又は9において、
前記レギュレーターは、
前記電圧分割回路のアナロググランド用タップからのアナロググランド電圧を、前記アナログフロントエンド回路に対して供給することを特徴とする集積回路装置。 - 請求項12において、
前記アナログフロントエンド回路の前記増幅回路は、
前記アナロググランド電圧がA/D変換範囲のセンター電圧となる信号を前記A/D変換器に出力することを特徴とする集積回路装置。 - 請求項13において、
前記増幅回路は、
第1チャネル計測期間において、前記アナロググランド電圧に対して、前記第1チャネル第1信号と前記第1チャネル第2信号との差分に対応する電圧を加算した電圧信号を出力し、
第2チャネル計測期間において、前記アナロググランド電圧に対して、前記第2チャネル第1信号と前記第2チャネル第2信号との差分に対応する電圧を加算した電圧信号を出力することを特徴とする集積回路装置。 - 請求項1乃至14のいずれか一項に記載の集積回路装置を含むことを特徴とする電子機器。
- 電源電圧を生成する電源回路と、
第1の物理量を検出する第1の物理量トランスデューサーと、
第2の物理量を検出する第2の物理量トランスデューサーと、
前記電源電圧に基づいて動作し、前記第1の物理量トランスデューサーからの信号に基づいて第1チャネル第1信号及び第1チャネル第2信号を出力し、前記第2の物理量トランスデューサーからの信号に基づいて第2チャネル第1信号及び第2チャネル第2信号を出力する回路と、
前記電源電圧に基づいて動作するA/D変換器と、
前記電源電圧に基づいて動作するアナログフロントエンド回路と、
を含み、
前記アナログフロントエンド回路は、
前記第1チャネル第1信号と前記第2チャネル第1信号とが入力され、第1チャネル計測期間においては前記第1チャネル第1信号を出力し、第2チャネル計測期間においては前記第2チャネル第1信号を出力する第1マルチプレクサーと、
前記第1チャネル第2信号と前記第2チャネル第2信号とが入力され、前記第1チャネル計測期間においては前記第1チャネル第2信号を出力し、前記第2チャネル計測期間においては前記第2チャネル第2信号を出力する第2マルチプレクサーと、
前記第1マルチプレクサーからの信号と前記第2マルチプレクサーからの信号とが入力される増幅回路と、
を含み、
前記A/D変換器は、前記電源電圧により規定されるA/D変換範囲で、前記増幅回路からの信号についてA/D変換を行うことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130563A JP5811239B2 (ja) | 2014-06-25 | 2014-06-25 | 集積回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130563A JP5811239B2 (ja) | 2014-06-25 | 2014-06-25 | 集積回路装置及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010182091A Division JP5569245B2 (ja) | 2010-08-17 | 2010-08-17 | 集積回路装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014232879A JP2014232879A (ja) | 2014-12-11 |
JP2014232879A5 JP2014232879A5 (ja) | 2015-02-19 |
JP5811239B2 true JP5811239B2 (ja) | 2015-11-11 |
Family
ID=52126065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014130563A Expired - Fee Related JP5811239B2 (ja) | 2014-06-25 | 2014-06-25 | 集積回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5811239B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7164264B2 (ja) * | 2019-03-28 | 2022-11-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US20230288495A1 (en) * | 2022-03-11 | 2023-09-14 | Texas Instruments Incorporated | Cable fault detection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786394A (ja) * | 1993-06-30 | 1995-03-31 | Nippondenso Co Ltd | 信号処理用ic |
JP2000162066A (ja) * | 1998-11-26 | 2000-06-16 | Denso Corp | センサ装置 |
JP4646590B2 (ja) * | 2004-10-14 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4915996B2 (ja) * | 2006-10-06 | 2012-04-11 | 株式会社リコー | センサ・モジュール、補正方法、プログラム及び記録媒体 |
JP5365173B2 (ja) * | 2008-02-29 | 2013-12-11 | セイコーエプソン株式会社 | 物理量測定装置および電子機器 |
JP2009265955A (ja) * | 2008-04-25 | 2009-11-12 | Hitachi Ulsi Systems Co Ltd | 半導体集積回路装置 |
-
2014
- 2014-06-25 JP JP2014130563A patent/JP5811239B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014232879A (ja) | 2014-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5764885B2 (ja) | 集積回路装置及び電子機器 | |
JP2012044347A (ja) | 集積回路装置及び電子機器 | |
JP5569245B2 (ja) | 集積回路装置及び電子機器 | |
CN105987691B (zh) | 电路装置、物理量检测装置、电子设备以及移动体 | |
JP4475340B2 (ja) | 温度補償回路 | |
JP6277689B2 (ja) | 検出装置、センサー、電子機器及び移動体 | |
JP6303411B2 (ja) | 検出装置、センサー、電子機器及び移動体 | |
JP4671305B2 (ja) | 物理量センサ | |
US10067156B2 (en) | Physical quantity sensor, sensor unit, electronic apparatus, moving object, and physical quantity detection method | |
US8240204B2 (en) | Synchronous detection circuit, sensing circuit, physical quantity measuring device, gyro sensor, and electronic apparatus | |
JP6500522B2 (ja) | 回路装置、物理量検出装置、電子機器及び移動体 | |
US9772370B2 (en) | Physical quantity detecting sensor, electronic apparatus, moving object, and electronic circuit | |
JP5850121B2 (ja) | 物理量測定装置及び電子機器 | |
JP4478033B2 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
CN105486434B (zh) | 半导体器件以及包括该半导体器件的电阻测量***和包括该半导体器件的测压仪表装置 | |
JP5811239B2 (ja) | 集積回路装置及び電子機器 | |
US9000824B2 (en) | Offset cancel circuit | |
JP6492949B2 (ja) | 回路装置、物理量検出装置、電子機器及び移動体 | |
JP6201774B2 (ja) | 物理量検出回路、物理量検出装置、電子機器および移動体 | |
Ouh et al. | Capacitive readout circuit for tri-axes microaccelerometer with sub-fF offset calibration | |
JP2012049599A (ja) | スイッチドキャパシター回路、検出装置及び電子機器 | |
US10436857B2 (en) | Magnetic field sensing apparatus and sensing method thereof | |
JP2015215316A (ja) | ホール素子駆動回路 | |
JP6791648B2 (ja) | A/dコンバータ回路および電子機器 | |
JP2016090379A (ja) | 測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5811239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |