JP5807925B2 - ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路 - Google Patents

ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路 Download PDF

Info

Publication number
JP5807925B2
JP5807925B2 JP2013504767A JP2013504767A JP5807925B2 JP 5807925 B2 JP5807925 B2 JP 5807925B2 JP 2013504767 A JP2013504767 A JP 2013504767A JP 2013504767 A JP2013504767 A JP 2013504767A JP 5807925 B2 JP5807925 B2 JP 5807925B2
Authority
JP
Japan
Prior art keywords
potential
region
photoelectric conversion
cell
output unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013504767A
Other languages
English (en)
Other versions
JPWO2012124760A1 (ja
Inventor
林　豊
豊 林
靖 永宗
靖 永宗
太田　敏隆
敏隆 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013504767A priority Critical patent/JP5807925B2/ja
Publication of JPWO2012124760A1 publication Critical patent/JPWO2012124760A1/ja
Application granted granted Critical
Publication of JP5807925B2 publication Critical patent/JP5807925B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、光入力情報を電気信号へ変換する増幅形光電変換素子、増幅形光電変換セルおよびそれを用いた増幅形光電変換アレイのゲイン可変方法とゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイに関する。また、本発明は、それらの読み出し方法、およびその回路に関する。
光電流を増幅して取り出す光電変換素子、光電変換セル、光電変換アレイとして、フォトトランジスタにトランジスタを１つ接続したダーリントン形の光電変換セルから構成される１次元アレイ（特許文献１の第１図参照）、複数のトランジスタ構造を有する２次元フォトセンサアレイ（特許文献２のＦｉｇ．９参照）が知られている。
特開平１−２８８１８１号公報 米国特許第７５９２５７６号明細書
これらの光電変換素子、セル、アレイの光電流のゲイン（増幅度）を大きくしてゆくと、低照度での電気出力（例えば、出力電流等）は増加するので信号処理が容易となる。しかしながら、この時、照度が大きくなればなるほど、または、光強度が大きくなればなるほど、電気出力が大きくなる（例えば、出力電流が１００μＡを超える）。そのため、光電変換アレイにおけるピクセル番地選択トランジスタの抵抗が問題となり、正確な信号の読出しが難しくなるという問題点があった。その結果、従来の技術では、ゲインを大きくする一方で、検出できる光の強度のダイナミックレンジを大きくすることはできなかった。
また、科学実験及び特殊撮影等において、画像の明るさを部分的に変えることが必要とされている。従来の技術では、画像の明るさを部分的に変えることは、ソフトウェア処理によって実現される。しかしながら、ソフトウェア処理では、撮像アレイそのものからリアルタイムに信号出力得られない場合、情報処理時間分だけ遅れがでてしまう。更に、撮像アレイのダイナミックレンジが制限されるため、得られる情報量に限度がある等の問題があった。
本発明は、このような点を考慮してなされたものであり、
１）低照度での信号処理と光強度が大きくなった場合の大電流処理が両立しない、ダイナミックレンジを大きく取れない、という問題を解決すること、
２）光電変換アレイで撮像する画像の明るさを部分的に調節するハードウエアの実現することの少なくともいずれかを課題とする。
本発明は、上記の課題を解決する、光電変換素子、光電変換セル、光電変換アレイをゲイン可変とする方法、ゲイン可変機能を付与された光電変換素子、光電変換セル、光電変換アレイ、それらの読み出し方法、及び、それらを読み出すための回路を提供する。
本発明では、光強度、光の波長、光の変調周波数等の光入力情報は、光電変換要素により電気量に変換されて増幅部へ供給される。
光電変換要素は、例えば、光強度、光の波長、もしくは光の変調周波数等の光入力情報によって抵抗値が変化もしくは抵抗値が変調される抵抗素子（以後光抵抗素子とよぶ）」、または、光強度、光の波長、もしくは光の変調周波数によって電流値、電圧値が変化もしくは電流値、電圧値が変調されるフォトダイオード等である。このような光電変換要素の抵抗値又は電流値が変化すると、光電変換要素に付随又は接続した電気容量（キャパシタ）に蓄積される電荷量が変化する。
また、電気量とは、電流、電圧、蓄積電荷、周波数等の電気単位を有するものである。
本発明では増幅部が１または複数のトランジスタで構成される。
本発明では、この変換された電気量が、増幅部によって、増幅、または、変換及び増幅（ｃｏｎｖｅｒｔ ＆ ａｍｐｌｉｆｙ）されて、電気信号として出力される。本発明は、このような増幅部を有する増幅形光電変換素子、増幅形光電変換セル、並びに、これらを用いた増幅形光電変換アレイのゲインを可変とする方法等に関する。
上記「変換および増幅」とは、
（例１）該光電変換要素が光入力情報による抵抗値変化が生じた場合、抵抗値変化そのものを増幅するのではなく、その結果その光電変換要素に流れる電流値（該光電変換要素にバイアス電圧を印加する等の手段により）の変化を増幅する、
（例２）該光電変換要素が光入力情報により電圧変化を発生した場合、その電圧変化を充電電流または放電電流に変換して増幅する、該増幅された電流を電気信号としてそのまま用いてもよいが、該増幅された電流を充電または放電時間のあいだ再度蓄積して増幅された電荷として利用する、
（例３）該光電変換要素に付随した電気容量と必要に応じて接続した付加電気容量（ｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ）に光入力情報により電荷が蓄積された場合、または蓄積されていた電荷が放電した場合に、該蓄積電荷を放電する電流、または該放電電荷を充電する電流に変換して増幅する、該増幅された電流を電気信号としてそのまま用いてもよいが、該増幅された電流を充電または放電時間のあいだ再度蓄積して増幅された電荷として利用する、
ことを言う。
本発明では、電気量である電流を増幅して電気信号（電流または蓄積電荷）として出力する例、電気量である電荷またはその結果として発生した電圧変化を変換増幅して電気信号（電流または電荷）として出力する例が示されている。
以下、本発明により提供されるゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、またそれらの読み出し方法、およびその回路について詳述する。
（１）
本発明の第１形態である、増幅形光電変換素子、増幅形光電変換セル、または、増幅形光電変換アレイのゲイン可変方法は、
コレクタ、ベース、エミッタを有する１または複数のトランジスタおよび光電変換要素から構成される増幅形光電変換部分と、
第１ソース、第１ドレイン、第１ゲートを有する第１電界効果トランジスタと、
を備え、
前記光電変換要素は、前記１または複数のトランジスタから選択されたトランジスタ（以下、「第１トランジスタ」とも呼ぶ。また、第１トランジスタのコレクタ、ベース、及び、エミッタをそれぞれ、「第１コレクタ」、「第１ベース」、及び、「第１エミッタ」とも呼ぶ。他の形態についても同様である。）のベースに接続し、
前記光電変換要素は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換する素子であって、
前記１または複数のトランジスタのコレクタの少なくとも１つが第１出力部であり、
前記１または複数のトランジスタのエミッタの１つが第２出力部であり、
前記１または複数のトランジスタの第２出力部ではない他のエミッタは、光電変換要素がベースに接続されている前記選択されたトランジスタ以外の前記１または複数のトランジスタのベースに接続し、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られる、
増幅形光電変換素子、増幅形光電変換セル、または、増幅形光電変換アレイにおいて、
前記１または複数のトランジスタのいずれかのベースまたはエミッタの間に、前記第１ソースと第１ドレインが接続され、
前記第１ゲートにゲイン制御電位を与えることにより、前記第１出力部または前記第２出力部から得られる前記電気信号のゲイン（ゲインは、「増幅度」とも呼ばれてもよい）が変化する、
ことを特徴とする。なお、ゲインは、前記第１出力部または第２出力部から得られる電気信号量の前記光電変換要素により変換された電気量に対する比として表わすことが出来る。
以下にこの第１形態であるゲイン可変方法を適用したゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、およびそれらの読み出し方法、回路を提供する。
（２）
本発明の第２形態であるゲイン可変光電変換素子は、
コレクタ、ベース、エミッタを有する１または複数のトランジスタおよび光電変換要素から構成される増幅形光電変換部分と、
第１ソース、第１ドレイン、第１ゲートを有する第１電界効果トランジスタと、
を備え、
前記光電変換要素は、前記１または複数のトランジスタから選択されたトランジスタのベースに接続し、
前記光電変換要素は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換する素子であって、
前記１または複数のトランジスタのコレクタの少なくとも１つが第１出力部であり、
前記１または複数のトランジスタのエミッタの１つが第２出力部であり、
前記１または複数のトランジスタの第２出力部ではない他のエミッタは、光電変換要素がベースに接続されている前記選択されたトランジスタ以外の前記１または複数のトランジスタのベースに接続し、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られ、
前記１または複数のトランジスタのいずれかのベースまたはエミッタの間に、前記第１ソースと前記第１ドレインを接続し、
前記第１ゲートにゲイン制御電位を与えることにより、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化する、
ことを特徴とする。
（３）
本発明の第３形態として、本発明の第２形態に係る（２）記載のゲイン可変光電変換素子の前記光電変換要素は、フォトダイオードであってもよい。
（４）
本発明の第４形態として、本発明の第２形態に係る（２）記載のゲイン可変光電変換素子の前記光電変換要素は、前記選択されたトランジスタの前記コレクタ（第１コレクタ）と前記ベース（第１ベース）を含むフォトダイオードであってもよい。
（５）
本発明の第５形態として、本発明の第２形態に係る（２）記載のゲイン可変光電変換素子の前記光電変換要素は、前記光入力情報により抵抗が変化する光可変抵抗素子であってもよい。
前記光電変換要素のうち光可変抵抗素子は、例えば、水素化アモルファスシリコン（ａＳｉ：Ｈ）、水素化アモルファスゲルマニウム（ａＧｅ：Ｈ）、ＧａＳｂ、ＩｎＳｂなどの化合物半導体薄膜、光導電性有機薄膜などの両端に電極を設けて形成され、前記第１トランジスタ表面に設けた絶縁膜上に集積することができる。該電極の一方は前記第１トランジスタの第１ベースの電極へ接続され、該電極の他方は光電変換要素バイアス電位、前記第１トランジスタの第１コレクタ等に接続される。
該光電変換要素バイアス電位と前記選択されたトランジスタのベース電位との電位差を該光可変抵抗素子の抵抗値で割った値に相当する電流が該ベースに入力される。そのため、前記１または複数のトランジスタにより増幅された電流が、前記第１出力部または第２出力部から得られる。前記１または複数のトランジスタにおけるゲイン可変としない増幅度は、前記１または複数のトランジスタの個々の電流増幅率の積で決まる。光入力情報により該光可変抵抗素子の抵抗値が変わるので、この電流は光入力情報により変化する。すなわち抵抗値変化が「変換および増幅」されて電流出力として得られる。
前記光電変換要素のうち、フォトダイオードは、前記トランジスタと同じ基板上に要すれば絶縁膜を介して設けられたゲルマニウム、ＧａＳｂ、ＩｎＳｂの整流接合、前記トランジスタのコレクタ−ベース接合に光を導入する構造としたものを用いることが出来る。
なお、入力する光にスペクトル分布があり、光電変換要素にもスペクトル感度特性があれば、２つの入力する光の光強度が同一でも該２つの入力する光のスペクトル分布に差があれば光電変換された電気量には差があり、光の波長情報も電気量に変換できる。また、入力光の強度または波長がある周波数で変調されていれば、光電変換された電気量にも、出力する電気信号にも変調周波数の信号が得られる。
前記光電変換要素が電流自体を流出入する場合は、電流そのものを増幅して前記第１出力部または第２出力部から電気信号として得ることが出来る。
前記第１出力部から電気信号を取り出す場合は、前記第１コレクタがｎ形の場合は前記第２出力部に対して前記第１出力部が正電位となる電位を前記第２出力部または前記第１出力部へ供給し、前記第１コレクタがｐ形の場合は前記第２出力部に対して前記第１出力部が負電位となる電位を前記第２出力部または前記第１出力部へ供給する。
上記第２出力部から電気信号を取り出す場合は、前記第１コレクタがｎ形の場合は前記第１出力部に対して前記第２出力部が負電位となる電位を前記第１出力部または前記第２出力部へ供給し、前記第１コレクタがｐ形の場合は前記第１出力部に対して前記第２出力部が正電位となる電位を前記第１出力部または前記第２出力部へ供給する。
次に、前記電気信号を読みだす時間がそれまでに光入力を継続する時間に比べて短い場合の信号出力について述べる。これは上記ゲイン可変光電変換素子を読み出すときだけでなく、ゲイン可変光電変換セル、ゲイン可変光電変換アレイの動作にも含まれる現象である。
まず、前記光電変換要素に付随する電気容量または前記必要に応じて前記第１ベースへ接続した電気容量（第１電気容量）へ、または、から（ｔｏ ｏｒ ｆｒｏｍ）、読み出すまでの間（積分時間）の光入力情報が光電変換された電流で電荷が該電気容量へ充電、または、該電気容量から放電される。この電荷は、第１ベースを経由して第２出力部から引き出されることにより、増幅された形で得られる。
なお、得られる電気信号を読み出し時間内に第１または２出力部に得られる電流としてみた場合は、光入力時間より短い時間で読み出すことで、その時間比だけ大きい電流が第１ベースに流出入する。そのため、増幅に係る部分のトランジスタの電流増幅率（前記複数のトランジスタが設けられている場合は個々のトランジスタの電流増幅率の積）より増幅度は更に大きくなる。
前記光電変換要素に付随する電気容量は、例えば、フォトダイオードの接合容量または光電変換要素として共用している前記第１トランジスタの第１ベースと第１コレクタの間の接合容量、後述の例では光電変換要素として共用されている第２半導体領域と第１半導体領域の間の接合容量である。
例えば、前記光電変換要素に付随する電気容量または前記必要に応じて前記第１ベースへ接続した電気容量への電荷の充電は、前記第２出力部を浮遊状態または第３電位から第４電位に駆動することにより行うことが出来る。本発明ではこの行為をリセット（ｒｅｓｅｔ）と呼ぶ。
前記第３電位から前記第４電位の変化方向は、第１ベースが第１エミッタに対して順方向へバイアスされる方向である。該充電の後、前記第２出力部は浮遊状態または第３電位に戻される。
該充電の後、該充電された電気容量は、光入力情報が光電変換要素により光電変換された電流で次に読み出されるまで放電される。
次に読み出される時間までに該放電された電気容量は、前記第２出力部を浮遊状態または第３電位から第４電位に駆動することにより、ｒｅｓｅｔ時に充電された荷電状態まで前記光電変換要素に付随する電気容量または前記必要に応じて前記第１ベースへ接続した電気容量を充電する充電電流が第１ベースに読み出し時に入出力し、それが増幅されて第１または２出力部で得られる。
読み出し時、ｒｅｓｅｔ時ともに前記第１出力部は、浮遊状態または第１電位から第２電位に保持される。該第２電位は、該第４電位に関して、前記第１ベースが前記第１エミッタに対して順バイアスされる方向の電位である。
前記ｒｅｓｅｔ及び読み出しは、前記第１出力部からも可能で、前記第１出力部を浮遊状態または前記第１電位から前記第２電位に駆動することにより行われる。読み出し時、リセット時ともに前記第２出力部は、浮遊状態または前記第３電位から前記第４電位に保持される。
前記第１出力部から前記第２電位で電流または電荷を読み出すためには、リファレンス（ｒｅｆｅｒｅｎｃｅ）入力と信号入力を有する差動増幅回路を用いることが望ましい。該ｒｅｆｅｒｅｎｃｅ入力に前記第２電位を供給し、該信号入力に前記第１出力部を接続する。
前記第２出力部から前記第４電位で電流または電荷を読み出すためには、ｒｅｆｅｒｅｎｃｅ入力と信号入力を有する差動増幅回路を用いることが望ましい。該ｒｅｆｅｒｅｎｃｅ入力に前記第４電位を供給し、該信号入力に前記第２出力部を接続する。
上記の電荷の充放電で光入力情報に対応する電気信号を読み出す、動作、方法は、以下の（６）〜（１０）記載のゲイン可変光電変換素子でも同様である。更に、上記動作及び方法は、前記第１出力部を第１セル出力部、前記第２出力部を第２セル出力部、と読みかえることで、後述する（１１）〜（１７）、（２２）〜（２７）記載のゲイン可変光電変換セルにおいても同じである。また、上記動作及び方法は、前記第１出力部を第１選択線、前記第２出力部を第２選択線、と読みかえることで、後述する（３８）記載のゲイン可変光電変換アレイにも適用可能である。また、上記動作及び方法は、前記第２出力部を第３セル出力部、第４セル出力部、第３出力線、第４出力線と読みかえることにより、後述する（１８）〜（２１）、（２８）〜（３７）、（３９）〜（４０）記載のゲイン可変光電変換セル、ゲイン可変光電変換アレイにも適用可能である。
前記ゲイン制御電位と前記第１ソースの電位の電位差が該第１電界効果トランジスタの第１ゲート閾値電圧を超える（ｎチャネルの場合は正方向へ、ｐチャネルの場合は負方向へ超える）と前記第１電界効果トランジスタの第１ソース・第１ドレイン間にバイパス電流路が形成され、ゲインが減少する。
厳密には、ゲート閾値電圧を超える前のサブ閾値電流が流れる前記電位差でゲインの減少が始まる。ゲインの減少が起こり始める前記ゲインの制御電位は光強度、トランジスタが複数の場合は前記第１ソースまたは第１ドレインが接続されるベースの位置で変わる。また前記第１電界効果トランジスタのチャネル幅／チャネル長比でも変わる。微小電流でもゲインを減少させないためには、ゲイン制御電位とソース電位との差が該微小電流を超える上記サブ閾値電流が流れ始めるゲートサブ閾値電圧を超えないよう、ゲイン制御電位を設定する。
第１電界効果トランジスタの設計に通常の構造パラメータを採用した場合は、前記電位差がゲート閾値電圧を２〜３Ｖ超えると、バイパス電流路の抵抗が十分小さくなり、ゲインは最低値となり一定となる。
なお、前記第１電界効果トランジスタの第１ソース、第１ドレインを接続するベース、エミッタは同一トランジスタのベース、エミッタ間でもよいし、トランジスタが複数ある場合は、第１トランジスタまたは他のトランジスタのベース−エミッタ間、異なるトランジスタのベース−ベース間、エミッタ−エミッタ間でもよい。
本発明のゲイン可変光電変換素子として、更に次の構成が提供される。
（６）
本発明の第６形態に係るゲイン可変光電変換素子は、
連続したまたは相互接続されたコレクタにそれぞれ設けられた複数のベース、該複数のベースにそれぞれ設けられた複数のエミッタを有する増幅形光電変換部分と、第１ソース、第１ドレイン、第１ゲートが設けられた第１電界効果トランジスタと、を少なくとも備え、
前記コレクタが、第１出力部であり、
前記複数のエミッタのうちの１つが第２出力部であり、
前記複数のベースのうちの１つのベースと前記コレクタは、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係るベースと前記第２出力部に係るエミッタを除いた、前記複数のベースと前記複数のエミッタがそれぞれ相互接続され、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られ、
前記第１ソースまたは前記第１ドレインの一方は、前記複数のベースまたは前記複数のエミッタの１つと接続し、
前記第１ソースまたは前記第１ドレインの他方は、前記複数のベースまたは前記複数のエミッタの他の１つと接続し、
前記第１ゲートにゲイン制御電位を与えることで、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化することを特徴とする。
上記第１出力部から電気信号を取り出す場合は、前記コレクタがｎ形の場合は前記第２出力部に対して前記第１出力部が正電位となる電位を前記第２出力部または前記第１出力部へ供給し、前記コレクタがｐ形の場合は前記第２出力部に対して前記第１出力部が負電位となる電位を前記第２出力部または前記第１出力部へ供給する。
上記第２出力部から電気信号を取り出す場合は、前記コレクタがｎ形の場合は前記第１出力部に対して前記第２出力部が負電位となる電位を前記第１出力部または前記第２出力部へ供給し、前記コレクタがｐ形の場合は前記第１出力部に対して前記第２出力部が正電位となる電位を前記第１出力部または前記第２出力部へ供給する。
（７）
上記（６）に対応する構造の１具体例として、本発明の第７形態に係るゲイン可変光電変換素子は、
第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第１絶縁膜と、
前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
前記第１半導体領域が、第１出力部であり、
前記複数の第３半導体領域のうちの１つの第３半導体領域が、第２出力部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第２出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られ、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
前記第１ゲートにゲイン制御電位を与えることで、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化することを特徴とする。
上記第１半導体領域から電気信号を取り出す場合は、前記第１半導体領域がｎ形の場合は前記第２出力部となっている第３半導体領域に対して前記第１半導体領域が正電位となる電位を前記第２出力部となっている第３半導体領域または前記第１半導体領域へ供給し、前記第１半導体領域がｐ形の場合は前記第２出力部となっている第３半導体領域に対して前記第１半導体領域が負電位となる電位を前記第２出力部となっている第３半導体領域または前記第１半導体領域へ供給する。
前記第２出力部となっている第３半導体領域から電気信号を取り出す場合は、前記第１半導体領域がｎ形の場合は前記第１半導体領域に対して前記第２出力部となっている第３半導体領域が負電位となる電位を前記第１出力部となっている第１半導体領域または前記第２出力部となっている第３半導体領域へ供給し、前記第１半導体領域がｐ形の場合は前記第１半導体領域に対して前記第２出力部となっている第３半導体領域が正電位となる電位を前記第１出力部となっている第１半導体領域または前記第２出力部となっている第３半導体領域へ供給する。
本発明では「第１導電形」と「第１導電形とは逆導電形である第２導電形」との関係は、第１導電形がｎ形ならば第２導電形はｐ形、第１導電形がｐ形ならば第２導電形はｎ形を意味する。
本発明では半導体領域に「接して設けられ（ｉｎ ｃｏｎｔａｃｔ ｗｉｔｈ）」とは半導体領域表面上に接した（ｏｎ）状態も、または半導体表面から内部に埋めこまれた状態（ｉｎ）で接している状態もともに含む。
上記（７）および本発明の以下の構造例では、前記第２厚さは前記複数の第２半導体領域間で異なっていても良い。前記第３厚さは前記複数の第３半導体領域間で異なっていても良い。前記第５領域及び第６領域は、必ずしも半導体領域でなくてもよく、前記第１半導体領域と整流性接合を形成すればよく、逆導電形半導体でも、金属、シリサイドでもよい。下記第４半導体領域と接して設けられる場合は、前記第５領域及び第６領域は、該第４半導体領域と整流性を有すればよく、第１導電形半導体でも、金属、シリサイドでもよい。各領域を接続、相互接続する手段は、各領域上に設けられた絶縁膜上の導電層であってもよいし、接続される領域の２辺が数十ミクロンより大きい場合は、ワイアボンディングで接続した金属細線であってもよい。
（８）
本発明の第８形態として、本発明の第７形態に係る（７）記載のゲイン可変光電変換素子の前記第１電界効果トランジスタの前記第５領域または第６領域は、前記複数の第２半導体領域のうちの１つと連続することにより前記複数の第２半導体領域のうちの１つと接続されてもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は、半導体領域となるが、その不純物濃度及び深さは、前記第２半導体領域の不純物濃度及び深さと異なっていても良い。
（９）
本発明の第９形態として、本発明の第７形態に係る（７）記載のゲイン可変光電変換素子の前記第１電界効果トランジスタの第５領域または第６領域は、前記複数の第２半導体領域のうちの１つと共通部分を有することにより前記複数の第２半導体領域のうちの１つと接続されてもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は半導体領域となる。
（１０）
上記（６）に対応する構造の他の具体例として、本発明の第１０形態に係るゲイン可変光電変換素子は、
第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
前記第４半導体領域に接して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
前記第１半導体領域が、第１出力部であり、
前記複数の第３半導体領域のうちの１つの第３半導体領域が、第２出力部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第２出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られ、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
前記第１ゲートにゲイン制御電位を与えることで、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化することを特徴とする。
なお、上記（１０）記載の第５領域及び第６領域は必ずしも第１導電形半導体領域でなくてもよく、（１０）記載の第４半導体領域と整流性接合を形成する金属、シリサイドでもよい。
上記第１半導体領域から電気信号を取り出す場合は、前記第１半導体領域がｎ形の場合は前記第２出力部となっている第３半導体領域に対して前記第１半導体領域が正電位となる電位を前記第２出力部となっている第３半導体領域または前記第１半導体領域へ供給し、前記第１半導体領域がｐ形の場合は前記第２出力部となっている第３半導体領域に対して前記第１半導体領域が負電位となる電位を前記第２出力部となっている第３半導体領域または前記第１半導体領域へ供給する。
上記第２出力部となっている第３半導体領域から電気信号を取り出す場合は、前記第１半導体領域がｎ形の場合は前記第１半導体領域に対して前記第２出力部となっている第３半導体領域が負電位となる電位を前記第１出力部となっている第１半導体領域または前記第２出力部となっている第３半導体領域へ供給し、前記第１半導体領域がｐ形の場合は前記第１半導体領域に対して前記第２出力部となっている第３半導体領域が正電位となる電位を前記第１出力部となっている第１半導体領域または第２出力部となっている第３半導体領域へ供給する。
（１１）
本発明のゲイン可変光電変換セルの一つとして、本発明の第１１形態に係るゲイン可変光電変換セルは、
コレクタ、ベース、エミッタを有する１または複数のトランジスタおよび光電変換要素から構成される増幅形光電変換部分と、
第１ソース、第１ドレイン、第１ゲートを有する第１電界効果トランジスタと、
を少なくとも備え、
前記光電変換要素は、前記１または複数のトランジスタから選択されたトランジスタのベースに接続し、
前記光電変換要素は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換する素子であって、
前記１または複数のトランジスタのコレクタの少なくとも１つが第１セル出力部であり、
前記１または複数のトランジスタのエミッタの１つが第２セル出力部であり、
前記１または複数のトランジスタの第２出力部ではない他のエミッタは、光電変換要素がベースに接続されている前記選択されたトランジスタ以外の前記１または複数のトランジスタのベースに接続し、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
前記１または複数のトランジスタのいずれかのベースまたはエミッタの間に、前記第１ソースと前記第１ドレインが接続され、
前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
なお、上記「前記第１ゲートにゲイン制御電位を与える」行為は、通常、当該ゲイン可変光電変換セルが選択される前に行われるため、「前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させ『た』」という表現をとる。以下、同様である。
上記（１１）記載の第１、第２、第３、第４電位の相互関係は下記本発明の第１２形態のように規定することが出来る。
（１２）
本発明の第１２形態として、本発明の第１１形態に係る（１１）記載のゲイン可変光電変換セルの前記第３電位は、前記第１電位に関して、前記第２セル出力部に係る前記エミッタを逆バイアスする極性の電位差を有し、前記第４電位は、前記第２電位に関して、前記第２セル出力部に係る前記エミッタを順バイアスする極性の電位差を有してもよい。
上記電位は、絶対値より相互関係、変化方向が重要である。
前記第１セル出力部から前記電気信号を得る場合は、先ず前記第１セル出力部を浮遊状態または第１電位から前記第２電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第２セル出力部を前記第３電位から前記第４電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
一方、前記第２セル出力部から前記電気信号を得る場合は、先ず前記第２セル出力部を浮遊状態または第３電位から前記第４電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第１セル出力部を前記第１電位から前記第２電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
このとき、前記電気信号を得る前記第１セル出力部または前記第２セル出力部に接続して用いられるセンスアンプ（電流または電荷アンプ）は、信号入力とｒｅｆｒｅｎｃｅ入力を有する。そして、前記第１セル出力部から前記電気信号を得る場合、該信号入力は、前記第１セル出力部に接続し、該ｒｅｆｅｒｅｎｃｅ入力には第２電位が供給される。一方、前記第２セル出力部から前記電気信号を得る場合、該信号入力は、前記第２セル出力部に接続し、該ｒｅｆｅｒｅｎｃｅ入力には前記第４電位が供給される。これにより、該信号入力が該ｒｅｆｅｒｅｎｃｅ入力とほぼ同電位に自動調整されて、該センスアンプは、前記電気信号の電流または電荷をセンスする。
上記前記第１コレクタ、前記他のコレクタのうちセル選択に用いられない前記第１コレクタ、及び、前記他のコレクタには、必要な電位、例えば、第１セル電位（前記第１トランジスタまたは前記他のトランジスタがｎｐｎ形の場合には前記第４電位より正電位、前記第１トランジスタまたは前記他のトランジスタがｐｎｐ形の場合は前記第４電位より負電位）が与えられる。
（１３）
本発明の第１３形態として、本発明の第１１形態に係る（１１）記載のゲイン可変光電変換セルの前記光電変換要素は、フォトダイオードであってもよい。
（１４）
本発明の第１４形態として、本発明の第１１形態に係る（１１）記載のゲイン可変光電変換セルの前記光電変換要素は、前記選択されたトランジスタ（第１トランジスタ）の前記コレクタ（第１コレクタ）と前記ベース（第１ベース）を含むフォトダイオードであってもよい。
（１５）
本発明の第１５形態として、本発明の第１１形態に係る（１１）記載のゲイン可変光電変換セルの前記光電変換要素は、前記光入力情報により抵抗が変化する光可変抵抗素子であってもよい。
（１６）
本発明のゲイン可変光電変換セルの他の一つとして、本発明の第１６形態に係るゲイン
可変光電変換セルは、
連続したまたは相互接続されたコレクタにそれぞれ設けられた複数のベース、該複数のベースにそれぞれ設けられた複数のエミッタを有する増幅形光電変換部分と、第１ソース、第１ドレイン、第１ゲートが設けられた第１電界効果トランジスタと、を少なくとも備え、
前記コレクタが、第１セル出力部であり、
前記複数のエミッタのうちの１つが第２セル出力部であり、
前記複数のベースのうちの１つのベースと前記コレクタは、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つのベースと前記第２セル出力部に係るエミッタを除いた、前記複数のベースと前記複数のエミッタがそれぞれ相互接続され、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
前記第１ソースまたは前記第１ドレインの一方は、前記複数のベースまたは前記複数のエミッタの１つと接続し、
前記第１ソースまたは前記第１ドレインの他方は、前記複数のベースまたは前記複数のエミッタの他の１つと接続し、
前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
なお、上記「前記第１ゲートにゲイン制御電位を与える」行為は、通常、当該ゲイン可変光電変換セルが選択される前に行われるため、「前記第１出力部または前記第２出力部から得られる前記電気信号のゲインを変化させ『た』」という表現をとる。以下、同様である。
上記（１６）記載の第１、第２、第３、第４電位の相互関係は下記本発明の第１７形態のように規定することが出来る。
（１７）
本発明の第１７形態として、本発明の第１６形態に係る（１６）記載のゲイン可変光電変換セルの前記第３電位は、前記第１電位に関して、前記第２セル出力部に係る前記エミッタを逆バイアスする極性の電位差を有し、前記第４電位は、前記第２電位に関して、前記第２セル出力部に係る前記エミッタを順バイアスする極性の電位差を有してもよい。
上記電位は、絶対値より相互関係、変化方向が重要である。
前記第１セル出力部から前記電気信号を得る場合は、先ず前記第１セル出力部を第１電位から前記第２電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第２セル出力部を前記第３電位から前記第４電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
一方、前記第２セル出力部から前記電気信号を得る場合は、先ず前記第２セル出力部を第３電位から前記第４電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第１セル出力部を前記第１電位から前記第２電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
このとき、前記電気信号を得る前記第１セル出力部または前記第２セル出力部に接続して用いられるセンスアンプ（電流または電荷アンプ）は信号入力とｒｅｆｒｅｎｃｅ入力を有する。そして、前記第１セル出力部から前記電気信号を得る場合、該信号入力は前記第１セル出力部に接続され、該ｒｅｆｅｒｅｎｃｅ入力には第２電位が供給される。一方、前記第２セル出力部から前記電気信号を得る場合、該信号入力は前記第２セル出力部に接続され、該ｒｅｆｅｒｅｎｃｅ入力には前記第４電位が供給される。このようにして、該信号入力が該ｒｅｆｅｒｅｎｃｅ入力とほぼ同電位に自動調整されて、該センスアンプは、前記電気信号の電流または電荷をセンスする。
（１８）
本発明のゲイン可変光電変換セルにおいてセル選択素子として第２電界効果トランジスタを１つ設けた１構成例である第１８形態に係るゲイン可変光電変換セルは、
本発明の第２形態である（２）記載のゲイン可変光電変換素子において、第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
前記第２ソースまたは前記第２ドレインの他方は、第３セル出力部であり、
前記第２ゲートは、第２セル選択部であり、
前記第２電界効果トランジスタが遮断される電位である第１選択電位から、前記第２電界効果トランジスタが導通する電位である第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第３セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる電気信号のゲインを変化させた、ことを特徴とする。
前記第１コレクタ、前記他のコレクタには、必要な電位、例えば、第１セル電位（前記第１トランジスタまたは前記他のトランジスタがｎｐｎ形の場合には第２出力部の電位と同じかより正電位、前記第１トランジスタまたは前記他のトランジスタがｐｎｐ形の場合は第２出力部の電位と同じかより負電位）が与えられる。
（１９）
本発明のゲイン可変光電変換セルにおけるセル選択素子として第２電界効果トランジスタを１つ設けた他の構成例の一つである本発明の第１９形態に係るゲイン可変光電変換セルは、
本発明の第６形態である（６）記載のゲイン可変光電変換素子において、第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
前記第２ソースまたは前記第２ドレインの他方は、第３セル出力部であり、
前記第２ゲートは、第２セル選択部であり、
前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第３セル出力部から前記電気信号を得るにあたり、前記第１電界効果トランジスタの第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
前記連続または相互接続されたコレクタには、必要な電位、例えば、第１セル電位（前記コレクタがｎ形の場合には前記第３セル出力部の電位より正電位、前記コレクタがｐ形の場合は前記第３セル出力部の電位より負電位）が与えられる。
（２０）
本発明のゲイン可変光電変換セルにおけるセル選択素子として電界効果トランジスタを２つ設けた構成例の一つである本発明の第２０形態に係るゲイン可変光電変換セルは、
本発明の第２形態である（２）記載のゲイン可変光電変換素子において、第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタと、
第３ソース、第３ドレイン、第３ゲートを有する第３電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
該第２ソースまたは前記第２ドレインの他方は、前記第３ソースまたは前記第３ドレインの一方と接続し、
前記第３ソースまたは前記第３ドレインの他方は、第４セル出力部であり、
前記第２ゲートは、第２セル選択部であり、
前記第３ゲートは、第３セル選択部であり、
前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通する第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第４セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
前記第１コレクタ、前記他のコレクタには、必要な電位、例えば、第１セル電位（前記第１トランジスタがｎｐｎ形の場合には前記第４セル出力部の電位より正電位、前記第１トランジスタがｐｎｐ形の場合は前記第４セル出力部の電位より負電位）が与えられる。
（２１）
本発明のゲイン可変光電変換セルにおけるセル選択素子として電界効果トランジスタを２つ（第２及び第３電界効果トランジスタ）設けた他の構成の他の一つである本発明の第２１形態に係るゲイン可変光電変換セルは、
本発明の第６形態である（６）記載のゲイン可変光電変換素子において、第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタと、
第３ソース、第３ドレイン、第３ゲートを有する第３電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
前記第２ソースまたは前記第２ドレインの他方は、前記第３ソースまたは前記第３ドレインの一方と接続し、
前記第３ソースまたは前記第３ドレインの他方は、第４セル出力部であり、
前記第２ゲートは、第２セル選択部であり、
前記第３ゲートは、第３セル選択部であり、
前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通する第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第４セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
前記連続または相互接続されたコレクタには、必要な電位、例えば、第１セル電位（前記コレクタがｎ形の場合には前記第４出力部の電位より正電位、前記コレクタがｐ形の場合は前記第４出力部の電位より負電位）が与えられる。
（２２）
本発明の第１６形態である前記（１６）記載のゲイン可変光電変換セルの一つの構造例である本発明の第２２形態に係るゲイン可変光電変換セルは、
第１表面と第１厚さと第１導電形を有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第１絶縁膜と、
前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
前記第１半導体領域が、第１セル出力部であり、
前記複数の第３半導体領域のうちの１つの第３半導体領域が、第２セル出力部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第２セル出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
上記（２２）記載の第１、第２、第３、第４電位の相互関係は下記本発明の第２３形態のように規定することが出来る。
（２３）
本発明の第２３形態として、本発明の第２２形態である（２２）記載のゲイン可変光電変換セルは、前記第３電位は、前記第１電位に関して、前記相互接続されていない第３半導体領域をそれが接して設けられている前記第２半導体領域に対して逆バイアスする極性の電位差を有し、前記第４電位は、前記第２電位に関して、前記前記相互接続されていない第３半導体領域をそれが接して設けられている前記第３半導体領域に対して順バイアスする極性の電位差を有してもよい。
上記電位は、絶対値より相互関係、変化方向が重要である。
前記第１セル出力部から前記電気信号を得る場合は、先ず前記第１出力部を第１電位から前記第２電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第２セル出力部を前記第３電位から前記第４電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
一方、前記第２セル出力部から前記電気信号を得る場合は、先ず前記第２セル出力部を第３電位から前記第４電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第１セル出力部を前記第１電位から前記第２電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
このとき、前記電気信号を得る前記第１セル出力部または前記第２セル出力部に接続して用いられるセンスアンプ（電流または電荷アンプ）は信号入力とｒｅｆｅｒｅｎｃｅ入力を有する。そして、前記第１セル出力部から前記電気信号を得る場合、該信号入力は、前記第１セル出力部に接続し、該ｒｅｆｅｒｅｎｃｅ入力には第２電位が供給される。一方、前記第２セル出力部から前記電気信号を得る場合、該信号入力は前記第２セル出力部に接続し、該ｒｅｆｅｒｅｎｃｅ入力には前記第４電位が供給される。これにより、該信号入力が該ｒｅｆｅｒｅｎｃｅ入力とほぼ同電位に自動調整されて、該センスアンプは、前記電気信号の電流または電荷をセンスする。
（２４）
本発明の第２４形態として、本発明の第２２形態である（２２）記載のゲイン可変光電変換セルの前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと連続していることにより接続されてもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は半導体領域となるが、不純物濃度、深さが前記第２半導体領域と異なっていても良い。
（２５）
本発明の第２５形態として、本発明の第２２形態である（２２）記載のゲイン可変光電変換セルの前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと共通部分を有することにより接続されてもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は半導体領域となる。
（２６）
上記本発明の第１６形態である（１６）記載のゲイン可変光電変換セルの他の構造例である本発明の第２６形態に係るゲイン可変光電変換セルは、
第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接し、前記複数の第２半導体領域と離間して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
前記第４半導体領域に接して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
前記第１半導体領域は、第１セル出力部であり、
前記複数の第３半導体領域のうちの１つの第３半導体領域は、第２セル出力部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第２セル出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
前記第１セル出力部から前記電気信号を得る場合は、先ず前記第１セル出力部を浮遊状態または第１電位から前記第２電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第２セル出力部を前記第３電位から前記第４電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
一方、前記第２セル出力部から前記電気信号を得る場合は、先ず前記第２セル出力部を浮遊状態または第３電位から前記第４電位へ変化させ、該電位変化によるパルス雑音が減衰したのち、前記第１セル出力部を前記第１電位から前記第２電位に変化させることにより、セル選択の行為によるパルス雑音が前記電気信号に重畳する割合を改善することが出来る。
このとき、前記電気信号を得る前記第１セル出力部または前記第２セル出力部に接続して用いられるセンスアンプ（電流または電荷アンプ）は信号入力とｒｅｆｅｒｅｎｃｅ入力を有する。そして、前記第１セル出力部から前記電気信号を得る場合、該信号入力は、前記第１セル出力部に接続し、該ｒｅｆｅｒｅｎｃｅ入力には第２電位が供給される。一方、前記第２セル出力部から前記電気信号を得る場合、該信号入力は、前記第２セル出力部に接続し、該ｒｅｆｅｒｅｎｃｅ入力には前記第４電位が供給される。これにより、該信号入力が該ｒｅｆｅｒｅｎｃｅ入力とほぼ同電位に自動調整されて、該センスアンプは、前記電気信号の電流または電荷をセンスする。
（２７）
本発明の第２７形態として、本発明の第２６形態である前記（２６）記載のゲイン可変光電変換セルにおいて、
前記第３電位は、前記第１電位に関して、前記第２セル出力部に係る第３半導体領域をそれが接して設けられている前記第２半導体領域に対して逆バイアスする電位差を有し、
前記第４電位は、前記第２電位に関して、前記前記第２出力部に係る第３半導体領域をそれが接して設けられている前記第２半導体領域に対して順バイアスする電位差を有してもよい。
（２８）
上記本発明の第１９形態である（１９）記載のゲイン可変光電変換セルの１構造例である本発明の第２８形態に係るゲイン可変光電変換セルは、
第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接し、離間して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第１絶縁膜と、
前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
前記第１半導体領域に接し、離間して設けられた第７領域及び第８領域と、
前記第７領域及び前記第８領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第２絶縁膜と、
前記第２絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、を備えてゲイン可変光電変換セルを構成し、
前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
前記第８領域は、第３セル出力部であり、
前記第２ゲートは、第２セル選択部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとし、前記第２ゲートを第２ゲートとして少なくとも構成され、
前記第２電界効果トランジスタが遮断される電位である第１選択電位から、前記第２電界効果トランジスタが導通する電位である第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第３セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる電気信号のゲインを変化させた、ことを特徴とする。
（２９）
本発明の第２９形態として、本発明の第２８形態である上記（２８）記載のゲイン可変光電変換セルの前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと連続してもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は半導体領域となるが、不純物濃度、深さは前記第２半導体領域と異なっていても良い。
（３０）
本発明の第３０形態として、本発明の第２８形態である上記（２８）記載のゲイン可変光電変換セルの前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと共通部分を有していることにより接続されてもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は半導体領域となる。
なお、上記本発明の第２８形態である（２８）記載の第１半導体領域には、必要な電位、例えば、第１セル電位（前記第１半導体領域がｎ形の場合には前記第２出力部の電位より正電位、前記第１半導体領域がｐ形の場合は前記第２出力部の電位より負電位）が与えられる。
（３１）
上記本発明の第２１形態である（２１）記載のゲイン可変光電変換セルの一構造例であ
る本発明の第３１形態に係るゲイン可変光電変換セルは、
第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接し、離間して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第１絶縁膜と、
前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
前記第１半導体領域に接し、離間して設けられた第７領域及び第８領域と、
前記第７領域及び前記第８領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第２絶縁膜と、
前記第２絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、
前記第１半導体領域に接し、離間して設けられた第９領域と第１０領域と、
前記第９領域と第１０領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第３絶縁膜と、
前記第３絶縁膜上に前記第９領域と第１０領域を橋渡すごとく設けられた第３ゲートと、を備えてゲイン可変光電変換セルを構成し、
前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
前記第８領域は前記第９領域に接続し、
前記第１０領域は第４セル出力部であり、
前記第２ゲートは第２セル選択部であり、
前記第３ゲートは第３セル選択部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとして、前記第２ゲートを第２ゲートとして少なくとも構成され、
第３電界効果トランジスタは、前記第９領域及び前記第１０領域を第３ソース及び第３ドレインとして、前記第３ゲートを第３ゲートとして少なくとも構成され、
前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通する第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第４セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインを変化させた、ことを特徴とする。
（３２）
本発明の第３２形態として、本発明の第３１形態である上記（３１）記載のゲイン可変光電変換セルの前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと連続していることにより接続されてもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は半導体領域となるが、不純物濃度、深さは前記第２半導体領域と異なっていても良い。
（３３）
本発明の第３３形態として、本発明の第３１形態である上記（３１）記載のゲイン可変光電変換セルの前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと共通部分を有していることにより接続されてもよい。
なお、上記第２半導体領域と連続する前記第５領域または第６領域は半導体領域となる。
（３４）
本発明の第３４形態として、本発明の第３１形態である上記（３１）記載のゲイン可変光電変換セルの前記第８領域と前記第９領域は連続していることにより接続されてもよい。
（３５）
本発明の第３５形態として、本発明の第３１形態である上記（３１）記載のゲイン可変光電変換セルの前記第８領域と前記第９領域は共通部分を有することにより接続されてもよい。
なお、上記（３１）記載の第１半導体領域には、必要な電位、例えば、第１セル電位（前記第１半導体領域がｎ形の場合には前記第３出力部の電位より正電位、前記第１半導体領域がｐ形の場合は前記第３出力部の電位より負電位）が与えられる。
（３６）
上記（１９）記載のゲイン可変光電変換セルの他の構造例である本発明の第３６形態に係るゲイン可変光電変換セルは、
第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域にそれぞれ接して設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接し、前記複数の第２半導体領域と離間して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
前記第４半導体領域に接し、離間して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
前記第４半導体領域に接し、離間して設けられた第７領域及び第８領域と、
前記第７領域及び前記第８領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第５絶縁膜と、
前記第５絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、を備えてゲイン可変光電変換セルを構成し、
前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
前記第８領域は、第３セル出力部であり、
前記第２ゲートは、第２セル選択部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとし、前記第２ゲートを第２ゲートとして少なくとも構成され、
前記第２電界効果トランジスタが遮断される電位である第１選択電位から、前記第２電界効果トランジスタが導通する電位である第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第３セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる電気信号のゲインが変化した、ことを特徴とする。
なお、上記（３６）記載の第１半導体領域には、必要な電位、例えば、第１セル電位（前記第１半導体領域がｎ形の場合には前記第３セル出力部の電位より正電位、前記第１半導体領域がｐ形の場合は前記第３セル出力部の電位より負電位）が与えられる。
（３７）
上記（２１）記載のゲイン可変光電変換セルの他の構造例である本発明の第３７形態は、
第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
前記第１半導体領域に接し、前記複数の第２半導体領域と離間して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
前記第４半導体領域に接し、離間して設けられた第５領域及び第６領域と、
前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
前記第４半導体領域に接し、離間して設けられた第７領域及び第８領域と、
前記第７領域及び前記第８領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第５絶縁膜と、
前記第５絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、
前記第４半導体領域に接し、離間して設けられた第９領域及び第１０領域と、
前記第９領域及び前記第１０領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第６絶縁膜と、
前記第６絶縁膜上に前記第９領域及び前記第１０領域を橋渡すごとく設けられた第３ゲートと、を備えてゲイン可変光電変換セルを構成し、
前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
前記第８領域は、前記第９領域に接続し、
前記第１０領域は第４セル出力部であり、
前記第２ゲートは第２セル選択部であり、
前記第３ゲートは第３セル選択部であり、
前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとして、前記第２ゲートを第２ゲートとして少なくとも構成され、
第３電界効果トランジスタは、前記第９領域及び前記第１０領域を第３ソース及び第３ドレインとして、前記第３ゲートを第３ゲートとして少なくとも構成され、
前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通す
る第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第４セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインが変化した、ことを特徴とする。
なお、上記（３７）記載の第１半導体領域には、必要な電位、例えば、第１セル電位（前記第１半導体領域がｎ形の場合には前記第４セル出力部の電位より正電位、前記第１半導体領域がｐ形の場合は前記第４セル出力部の電位より負電位）が与えられる。
（３８）
上記（１１）、（１６）、（２２）、（２６）記載のセルを用いたゲイン可変光電変換アレイの例として、本発明の第３８形態に係るゲイン可変光電変換アレイは、
第１方向へ延在する複数の第１選択線と、
前記第１方向と交差する第２方向へ延在する複数の第２選択線と、
少なくとも１つのゲイン制御線と、
上記（１１）、（１６）、（２２）、または、（２６）のいずれか１つに記載の複数のゲイン可変光電変換セルと、を備え、
前記複数のゲイン可変光電変換セルは各々、前記第１セル出力部と、前記第２セル出力部とを有し、
前記複数のゲイン可変光電変換セルは前記第１方向と前記第２方向に配列され、
前記第１方向へ配列され１つの行をなす複数のゲイン可変光電変換セルの前記第１セル出力部は前記複数の第１選択線の１つにそれぞれ接続され、
前記第２方向へ配列され１つの列をなす複数のゲイン可変光電変換セルの前記第２セル出力部は前記複数の第２選択線の１つにそれぞれ接続され、
異なる第１選択線に接続された前記第１セル出力部同士は分離され、
前記ゲイン可変光電変換セルの前記第１ゲートは前記ゲイン制御線の１つにそれぞれ接続される、ことを特徴とする。
上記（３８）記載のゲイン可変光電変換アレイからゲイン可変光電変換セルを選択する前記第１選択線、前記第２選択線へのバイアスを下記に示す。
前記複数の第２選択線から１つを選択し、前記第３電位から前記第４電位に変化させ、残余の前記第２選択線は前記第３電位に保持し、かつ前記複数の第１選択線から１つを選択し、前記第１電位から前記第２電位へ変化させ、残余の前記第１選択線は前記第１電位に保持して当該ゲイン可変光電変換セルの選択を行う。なお、該第１選択線または第２選択線から得られる電気信号のゲイン（増幅度）は、前記ゲイン制御線へ供給するゲイン制御電位によって制御される。
上記選択方法すなわち選択を行うための前記各選択線へ印加する電位の組み合わせは、前記選択された１つの第１選択線と前記選択された１つの第２選択線との交点に対応する前記ゲイン可変光電変換セル１つを選択する場合についての組合せである。
そのほか、前記選択された１つの第１選択線に接続される全てのゲイン可変光電変換セルを同時に選択する場合は、前記複数の第２選択線を浮遊状態または前記第３電位から前記第４電位へ変化させて前記電気信号を前記複数の第２選択線から得た後に前記複数の第２選択線を浮遊状態または前記第３電位へ戻すというバイアスの組み合わせを取ることが出来る。前記第１選択線は前記複数の第２選択線が前記第４電位へ駆動された後、前記第１電位から前記第２電位へ変化させる。複数のセンスアンプ（信号入力とｒｅｆｅｒｅｎｃｅ入力を有し、ｒｅｆｅｒｅｎｃｅ入力に第４電位を供給した）が、必要とされる複数の第２選択線にそれぞれ接続される。
また、前記選択された１つの第２選択線に接続される全てのゲイン可変光電変換セルを同時に選択する場合は、前記複数の第１選択線を浮遊状態または前記第１電位から前記第２電位へ変化させて前記電気信号を前記複数の第１選択線から得た後に前記複数の第１選択線を浮遊状態または前記第１電位へ戻すというバイアスの組み合わせを取ることが出来る。前記第２選択線は、前記複数の第１選択線が前記第２電位へ駆動された後、前記第３電位から前記第４電位へ変化させる。複数のセンスアンプ（信号入力とｒｅｆｅｒｅｎｃｅ入力を有し、ｒｅｆｅｒｅｎｃｅ入力に第２電位を供給した）が、必要とされる複数の第１選択線へそれぞれ接続される。
（３９）
上記（１８）、（１９）、（２８）、（３６）記載のセルを用いたゲイン可変光電変換アレイの例である本発明の第３９形態に係るゲイン可変光電変換アレイは、
第１方向へ延在する複数の第３選択線と、
前記第１方向と交差する第２方向へ延在する複数の第３出力線と、
少なくとも１つのゲイン制御線と、
上記（１８）、（１９）、（２８）、または、（３６）のいずれか１つに記載の複数のゲイン可変光電変換セルと、を備え、
前記複数のゲイン可変光電変換セルは各々、前記第２セル選択部と前記第３セル出力部を有し、
前記複数のゲイン可変光電変換セルは前記第１方向と前記第２方向に配列され、
前記第１方向へ配列され１つの行をなす複数のゲイン可変光電変換セルの前記第２セル選択部は前記複数の第３選択線の１つにそれぞれ接続され、
前記第２方向へ配列され１つの列をなす該複数のゲイン可変光電変換セルの前記第３セル出力部は前記複数の第３出力線の１つにそれぞれ接続され、
前記ゲイン可変光電変換セルの前記第１ゲートは前記ゲイン制御線の１つにそれぞれ接続された、ことを特徴とする。
上記（３９）記載のゲイン可変光電変換アレイから構成要素のゲイン可変光電変換セルを選択するには、前記複数の第３選択線から選択された１つの第３選択線の電位を前記第１選択電位から前記第２選択電位に変化させ、残余の第３選択線の電位は前記第１選択電位に保持して、当該ゲイン可変光電変換セルの選択を行う。このアレイでは、選択された１つの第３選択線に接続される当該ゲイン可変光電変換セルすべてから前記複数の第３出力線を通して電気信号が同時に得られる。
複数のセンスアンプ（信号入力とｒｅｆｅｒｅｎｃｅ入力を有し、ｒｅｆｅｒｅｎｃｅ入力に「第６電位」を供給した）が必要とされる複数の第３出力線へそれぞれ接続される。ここで、第６電位は（３９）または（４０）記載のゲイン可変光電変換アレイに設けられるゲイン可変光電変換セルにおいて、前記第２電界効果トランジスタの第２ソース、第２ドレインの一方が接続される前記エミッタとそのエミッタを有するトランジスタのベースが順バイアスされる方向の電位、または前記第２電界効果トランジスタの第２ソース、第２ドレインの一方が接続される前記第３半導体領域とその第３半導体領域が接する第２半導体領域が順バイアスされる方向の電位である。なお、該第３出力線から得られる電気信号のゲイン（増幅度）は、前記ゲイン制御線へ供給するゲイン制御電位によって制御される。
（４０）
上記（２０）、（２１）、（３１）、（３７）記載のセルを用いたゲイン可変光電変換アレイの例である本発明の第４０形態に係るゲイン可変光電変換アレイは、
第１方向へ延在する複数の第３選択線と、
該第１方向と交差する第２方向へ延在する複数の第４選択線と、
少なくとも１つの第４出力線と、
少なくとも１つのゲイン制御線と、
上記（２０）、（２１）、（３１）、または、（３７）のいずれか１つに記載の複数のゲイン可変光電変換セルと、を備え、
前記ゲイン可変光電変換セルは各々、前記第２セル選択部と、前記第３セル選択部と、前記第４セル出力部を有し、
前記複数のゲイン可変光電変換セルは前記第１方向と前記第２方向に配列され、
前記第１方向へ配列され１つの行をなす複数のゲイン可変光電変換セルの前記第２セル選択部は前記複数の第３選択線の１つにそれぞれ接続され、
前記第２方向へ配列され１つの列をなす複数のゲイン可変光電変換セルの前記第３セル選択部は前記複数の第４選択線の１つにそれぞれ接続され、
前記ゲイン可変光電変換セルの前記第４セル出力部は少なくとも前記第４出力線の１つにそれぞれ接続され、
前記ゲイン可変光電変換セルの前記第１ゲートは前記ゲイン制御線の１つにそれぞれ接続された、ことを特徴とする。
上記（４０）記載のゲイン可変光電変換アレイから構成要素のゲイン可変光電変換セルを選択するには、該複数の第３選択線から選択された１つの第３選択線の電位を前記第１選択電位から前記第２選択電位に変化させ、残余の第３選択線の電位は前記第１選択電位に保持して、かつ該複数の第４選択線から選択された１つの第４選択線を前記第３選択電位から前記第４選択電位に変化させ、残余の第４選択線は前記第３選択電位に保持して、当該ゲイン可変光電変換セルの選択を行う。該第４出力線から得られる電気信号のゲイン（増幅度）は、前記ゲイン制御線へ供給するゲイン制御電位によって制御される（変化する）。
次に、本発明のゲイン可変光電変換アレイの読み出し方法例、及びそのための回路例について説明する。
まず、上記（１１）、（１６）、（２２）、または、（２６）記載のゲイン可変光電変換セルから構成されるアレイでは、読み出し時の駆動パルスのｆｅｅｄ−ｔｈｒｏｕｇｈ雑音を避けるために、次の２つの方法を選択することが出来る。
（４１）
本発明の第４１形態であるゲイン可変光電変換アレイの読み出し方法は、本発明の第３８形態である前記（３８）記載のゲイン可変光電変換アレイにおいて、
前記複数の第２選択線から１つ選択して前記第３電位から前記第４電位に変化させ、残余の該複数の第２選択線は前記第３電位に保持し、
前記複数の第１選択線から順次１つずつ選択して前記第１電位から前記第２電位へ変化させ、残余の該複数の第１選択線は前記第１電位に保持し、前記１つ選択した第２選択線から順次電気信号を得ることを特徴とする。
この場合、前記第２選択線の電位が前記第４電位へ変化した後で第２選択線へ、電流または電荷センスアンプが（スイッチ回路等で）接続される。このための回路は後述する。該センスアンプは信号入力とｒｅｆｅｒｅｎｃｅ入力を有し、ｒｅｆｅｒｅｎｃｅ入力には読み出し時の前記第４電位が供給されている。
（４２）
本発明の第４２形態であるゲイン可変光電変換アレイの読み出し方法は、本発明の第３８形態である前記（３８）記載のゲイン可変光電変換アレイにおいて、
前記複数の第１選択線から１つ選択して前記第１電位から前記第２電位へ変化させ、残余の該複数の第１選択線は前記第１電位に保持し、
前記複数の第２選択線から順次１つずつ選択して前記第３電位から前記第４電位に変化させ、残余の該複数の第２選択線は前記第３電位に保持し、前記１つ選択した第１選択線から電気信号を得ることを特徴とする。
この場合、前記第１選択線の電位が前記第２電位へ変化した後で第１選択線へ、電流または電荷センスアンプが（スイッチ回路等で）接続される。このための回路は後述する。該センスアンプは信号入力とｒｅｆｅｒｅｎｃｅ入力を有し、ｒｅｆｅｒｅｎｃｅ入力には読み出し時の前記第２電位が供給されている。
本発明のゲイン可変光電変換アレイ中のセルブロックを他と異なるゲインで読みだす方法は下記の方法（第４３形態）で実現される。
（４３）
本発明の第４３形態であるゲイン可変光電変換アレイの読み出し方法は、上記（３８）、（３９）、または、（４０）のいずれか１つに記載のゲイン可変光電変換アレイにおいて、前記ゲイン制御線は複数本あり、少なくとも２本のゲイン制御線に異なる電位を供給することにより、各々の制御線へ接続されたグループのゲイン可変光電変換セルの同一光強度に対して得られる電気信号の大きさを異ならしめることを特徴とする。
本発明のゲイン可変光電変換アレイ中のあるセルのゲインを変化させる読み出し方法は下記の方法（第４４形態）で実現される。
（４４）
本発明の第４４形態であるゲイン可変光電変換アレイの読み出し方法は、上記（３８）、（３９）、または、（４０）のいずれか１つに記載のゲイン可変光電変換アレイにおいて、前記複数のゲイン可変光電変換セルのうちすくなくとも１つを選択する前に、前記複数のゲイン可変光電変換セルのそのほかのゲイン可変光電変換セルを選択する前とは異なる電位を該選択するゲイン可変光電変換素子へ接続されたゲイン制御線へ供給することを特徴とする。
上記読み出し方法で、選択したゲイン制御線へ供給する電位として第１電界効果トランジスタをオフとする電位を選んだ場合は、そのゲイン制御線へ接続されたセルブロックまたは個々のセルからの撮像画面は最大に明るく、選択したゲイン制御線へ供給する電位を第１電界効果トランジスタをオフとする電位からオンとする電位に変えてゆく過程でサブ（ゲート）閾値電圧に差し掛かると暗くなり始め、ゲート閾値電圧を超えて２〜３Ｖオーバードライブすると明るさは最小になる。このようにして本発明のゲイン可変光電変換アレイでは部分的に明るさの異なる画像をハードウエアレベルで撮像することが出来る。
本発明のゲイン可変光電変換アレイは、読み出し時に選択された、（３８）記載のゲイン可変光電変換アレイの前記第１選択線または同前記第２選択線、または（３９）記載のゲイン可変光電変換アレイの前記第３出力線または（４０）記載のゲイン可変光電変換アレイの前記第４出力線の電位を、予め読み出す電位（（３８）記載のゲイン可変光電変換素子の場合は前記第２電位または前記第４電位、（３９）、（４０）記載のゲイン可変光電変換素子の場合は前記読出電位−第６電位等）に設定（セット）してからセンスアンプで読み出し、その後、該選択された前記第１選択線または同前記第２選択線、または前記第３出力線または前記第４出力線をリセット電位として、読み出し後も残置している可能性のあるアレイ内、セル内電荷を、該選択された前記第１選択線または同前記第２選択線、または第３出力線または第４出力線を介して放電してリセットする。通常、リセットする電位は読み出し時にセットする電位と共通にして簡略化できる。このための電位設定回路が本発明では提供される。
下記に提供される電位設定回路は、上記（３８）記載のゲイン可変光電変換アレイを第１選択線から読み出す時の電位設定回路の一例（第４５形態）である。
（４５）
本発明の第４５形態に係る第２電位設定回路は、
複数の第６電界効果トランジスタと、
第２電位供給手段と、を備え、
前記第６電界効果トランジスタは、出力に係るソース及びドレインと、ゲートと、を有し、
前記出力に係るソース及びドレインのうちの一方は各々、上記（３８）記載のゲイン可変光電変換アレイの前記複数の第１選択線に接続され、その他方は前記第２電位供給手段に接続され、
少なくとも前記複数の第２選択線から選択された１つの電位が前記第３電位から前記第４電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタのゲートに与えられ、
前記複数の第２選択線から選択された１つの電位が前記第３電位から前記第４電位へ遷
移する時点を除いた前記第３電位または前記第４電位にある少なくとも１時点では、該第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタのゲートへ与えられる、ことを特徴とする。
下記に提供される本発明の第４６形態であるセット・リセット回路は、上記（３８）記載のゲイン可変光電変換アレイの第２選択線から電気信号を読み出す時のセット・リセット回路の一例である。
（４６）
本発明の第４６形態である第４電位設定回路は、
複数の第６電界効果トランジスタと、
第４電位供給手段と、を備え、
前記第６電界効果トランジスタは、出力に係るソース及びドレインと、ゲートと、を有し、
前記出力に係るソース及びドレインのうちの一方は各々、上記（３８）記載のゲイン可変光電変換アレイの前記複数の第２選択線に接続され、その他方は前記第４電位供給手段に接続され、
少なくとも前記複数の第１選択線から選択された１つの電位が前記第１電位から前記第２電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタのゲートに与えられ、
前記複数の第１選択線から選択された１つの電位が前記第１電位から前記第２電位へ遷移する時点を除いた前記第１電位または前記第２電位にある少なくとも１時点では、前記第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタのゲートへ与えられる、ことを特徴とする。
下記に提供される本発明の第４７形態である電位設定回路は、上記（３９）記載の光電変換アレイの読み出し時電位設定回路の一例である。
（４７）
本発明の第４７形態である第６電位設定回路は、
複数の第６電界効果トランジスタと、
第６電位供給手段と、を備え、
前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
前記出力に係る第６ソース及び第６ドレインのうちの一方は各々、上記（３９）記載のゲイン可変光電変換アレイの前記複数の第３出力線に接続され、その他方は前記第６電位供給手段に接続され、
少なくとも前記複数の第３選択線から選択された１つの電位が前記第１選択電位から前記第２選択電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタの第６ゲートに与えられ、
前記複数の第３選択線から選択された１つの電位が前記第１選択電位から前記第２選択電位へ遷移する時点を除いた前記第１選択電位または第２選択電位にある少なくとも１時点では、前記第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタの第６ゲートに与えられる、ことを特徴とする。
前記第６電位は、（３９）記載のゲイン可変光電変換アレイの電気信号を読み出すときに、前記第３出力線または後述の第４出力線へ与える電位である。前記第１セル電位は、前記第１ベース・第１エミッタ間接合、光電変換要素と共用しているベースとそれと接しているエミッタ間接合、光電変換要素と共用している第３半導体領域と第２半導体領域間の接合を順バイアスする極性および大きさの電位である。たとえば前記エミッタ、前記第３半導体領域がｎ形であり、第１セル電位が５Ｖのとき３Ｖ以下の電位。
下記に提供される電位設定回路（第４８形態）は、上記（４０）記載の光電変換アレイの読み出し時電位設定回路の一例である。
（４８）
本発明の第４８形態に係る第６電位設定回路は、
少なくとも１つの第６電界効果トランジスタと、
第６電位供給手段と、を備え、
前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
前記出力に係る第６ソース及び第６ドレインのうちの一方は各々、上記（４０）記載のゲイン可変光電変換アレイの前記第４出力線の少なくとも１つに接続され、その他方は第６電位供給手段に接続され、
少なくとも前記複数の第３選択線の１つが前記第２選択電位にあり、かつ、前記複数の第４選択線の１つが前記第３選択電位から前記第４選択電位へ遷移するか、または、前記複数の第４選択線の１つが前記第４選択電位にあり、かつ、前記複数の第３選択線の１つが前記第１選択電位から前記第２選択電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタの第６ゲートに与えられ、
前記複数の第３選択線の１つおよび前記複数の第４選択線の１つが前記第２選択電位および前記第４選択電位にあるか、または、前記複数の第３選択線の１つが前記第１選択電位にあるか前記複数の第４選択線の１つが前記第３選択電位にあるかその両方かの少なくとも１時点では、前記第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタの第６ゲートへ与えられる、ことを特徴とする。
下記に提供される本発明の第４９形態に係る電位設定回路は、上記（２６）、（３７）、または、（３９）記載の光電変換アレイの読み出し時のセンスアンプと第３出力線との接続のタイミングとリセットのタイミングを具体化した電位設定回路の一例である。
（４９）
本発明の第４９形態に係る第６電位設定回路は、
複数の第４電界効果トランジスタと、
１つの第６電界効果トランジスタと、
第６電位供給手段と、を備え、
前記第４電界効果トランジスタは、出力に係る第４ソース及び第４ドレインと、第４ゲートと、を有し、
前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
前記複数の第４電界効果トランジスタの前記出力に係る第４ソース及び第４ドレインのうちの一方はそれぞれ、上記（３９）記載のゲイン可変光電変換アレイの前記複数の第３出力線に接続され、その他方はセンスアンプの入力に接続され、
前記第６電界効果トランジスタの前記出力に係る第６ソース及び第６ドレインの一方は、前記センスアンプの入力に接続された、前記複数の第４電界効果トランジスタの出力に係る第４ソース及び第４ドレインの他方に接続され、その他方は、第６電位供給手段に接続され、
前記複数の第４電界効果トランジスタを順次オフ、オン、オフとする第４制御電圧パルスが前記複数の第４電界効果トランジスタの第４ゲートに順次与えられ、
少なくとも前記第４電界効果トランジスタがオフからオンへ遷移する時点では前記第６電界効果トランジスタをオフとする第６オフ制御電位が前記第６電界効果トランジスタの第６ゲートへ与えられる、ことを特徴とする。
下記に提供される本発明の第５０形態に係る電位設定回路は、上記（３９）記載の光電変換アレイの読み出し時のセンスアンプと第３出力線との接続のタイミングとリセットのタイミングを具体化した電位設定回路の他の例である。
（５０）
本発明の第５０形態に係る第６電位設定回路は、
複数の第４電界効果トランジスタと、
複数の第６電界効果トランジスタと、を備え、
前記第４電界効果トランジスタは、出力に係る第４ソース及び第４ドレインと、第４ゲートと、を有し、
前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
前記複数の第４電界効果トランジスタの前記出力に係る第４ソース及び第４ドレインのうちの一方はそれぞれ、上記（３９）記載のゲイン可変光電変換アレイの前記複数の第３出力線に接続され、その他方はそれぞれ複数のセンスアンプの入力に接続され、
前記複数の第６電界効果トランジスタの前記出力に係る第６ソース及び第６ドレインの一方はそれぞれ、前記複数の第３出力線に接続された、前記複数の第４電界効果トランジスタの出力に係る第４ソース及び第４ドレインの一方に接続され、その他方は、第６電位供給手段に接続され、
前記複数の第４電界効果トランジスタを順次オフ、オン、オフとする第４制御電圧パルスが前記複数の第４電界効果トランジスタの第４ゲートに順次与えられ、
少なくとも前記第４電界効果トランジスタがオフからオンへ遷移する時点では、前記第４電界効果トランジスタの出力に係る第４ソース及び第４ドレインのうちの一方が接続している前記第６電界効果トランジスタをオフとする第６オフ制御電位が前記第６電界効果トランジスタの第６ゲートに与えられる、ことを特徴とする。
本発明の第５１形態に係る電気信号センス制御回路は、上記（３８）記載のゲイン可変光電変換アレイの読み出しに関連する回路を、接続回路、出力非選択電位設定回路、出力選択電位設定回路で規定した回路である。
（５１）
本発明の第５１形態に係る電気信号センス制御回路は、
接続回路と、
出力非選択電位設定回路と、
出力選択電位設定回路と、を備え、
前記接続回路は、上記（３８）記載の光電変換アレイの前記複数の第２選択線とセンスアンプの入力の間に設けられ、
前記接続回路における、前記複数の第２選択線から選択された１つの第２選択線と前記センスアンプの入力の間の抵抗値は、その他の第２選択線と前記センスアンプの入力の間の抵抗値と比べて低くなり、
前記出力非選択電位設定回路は前記複数の第２選択線と第３電位供給手段の間に設けられ、
前記出力非選択電位設定回路は、前記複数の第２選択線から前記選択された１つの第２選択線と前記第３電位供給手段間の抵抗値が、選択されない第２選択線と前記第３電位供給手段間の抵抗値よりも高くなることで、該選択されない第２選択線に前記第３電位を供給し、
前記出力選択電位設定回路は、前記接続回路の前記センスアンプ側と第４電位供給手段の間に設けられ、
前記出力選択電位設定回路の抵抗値は、前記ゲイン可変光電変換アレイの前記複数の第１選択線のうち１つがすくなくとも前記第１電位から前記第２電位に遷移する時点では、その他の時点よりも高くなる、ことを特徴とする。
本発明の第５２形態の電気信号センス制御回路は、上記（５１）記載の電気信号センス制御回路を電界効果トランジスタで構成した場合の例である。
（５２）
本発明の第５２形態の電気信号センス制御回路は、上記（５１）記載の電気信号センス制御回路において、
前記接続回路は、複数の第４トランジスタから少なくとも構成され、
前記複数の第４トランジスタは、電界効果トランジスタであり、出力に係る第４ソース及び第４ドレインを有し、
前記出力に係る第４ソース及び第４ドレインのうちの一方は、前記複数の第２選択線にそれぞれ接続され、その他方は前記センスアンプの入力に接続され、
前記出力非選択電位設定回路は複数の第５トランジスタから構成され、
前記複数の第５トランジスタは、出力に係る第５ソース及び第５ドレインを有し、
前記出力に係る第５ソース及び第５ドレインのうちの一方は、前記複数の第２選択線にそれぞれ接続され、その他方は第３電位供給手段に接続され、
前記出力選択電位設定回路は、第６トランジスタから少なくとも構成され、
前記第６トランジスタは、電界効果トランジスタであり、出力に係る第６ソース及び第６ドレインを有し、
前記出力に係る第６ソース及び第６ドレインのうちの一方は第４電位供給手段に接続され、その他方は、センスアンプの入力に接続された、前記複数の第４トランジスタの前記出力に係る第４ソース及び第４ドレインのうちの他方に接続される、ことを特徴とする。
上記（４３）から（５０）記載の電位設定回路または接続回路に接続されるセンスアンプは接続される信号入力端子のほかに参照入力端子を有し、該参照入力端子へは（４３）の場合は第２電位、（４４）、（４９）、（５０）の場合は第４電位、（４５）〜（４８）の場合は第６電位が供給される。
上記第２電位供給手段、第３電位供給手段、第４電位供給手段、第６電位供給手段はそれぞれ、該第２電位、第３電位、第４電位、第６電位を発生する電子回路（通常上記各種ゲイン可変光電変換アレイと同一チップ上へ集積される）または上記各種ゲイン可変光電変換アレイと同一チップ上へ集積され、該第２電位、第３電位、第４電位、第６電位を供給する外部端子から延在している薄膜配線を含む。
本発明によれば、光電変換アレイに含まれる複数の光電変換セルの中の一部分のゲインを他と異ならしめる技術を提供することができる。
これにより、本発明によれば、従来よりも高感度でダイナミックレンジの大きい光電変換素子または光電変換セルおよび２次元光電変換アレイを実現することができる。
また、本発明のゲイン可変方法を適用することにより、極端に大きい電流出力を扱う必要がなくなる。そのため、本発明によれば、トランジスタのコレクタ抵抗を極端に下げるために、該トランジスタの平面寸法を拡大する必要がなくなる。また、セル選択用電界効果トランジスタ（例えば第２、第３電界効果トランジスタ）の寸法を従来よりも大きくする必要がなくなる。このため、本発明によれば、従来よりも、ダイナミックレンジの大きい光電変換セル、光電変換アレイの平面寸法の縮小化、高密度化が可能となる。
更に、本発明によれば、２次元画像の情報精度を犠牲にしない部分的な明るさ調整、撮像原点でのリアルタイムの画像明るさ調整が可能となる。
図１は、（２）記載の本発明のゲイン可変光電変換素子の１実施例の回路図である。 図２は、（２）記載の本発明のゲイン可変光電変換素子の他の１実施例の回路図である。 図３は、図１の回路図で示した１実施例の断面図である。 図４は、図２の回路図で示した他の１実施例の断面図である。 図５は、図１の構成に更にトランジスタを追加した実施例の回路図である。 図６は、（６）記載の本発明のゲイン可変光電変換素子の１実施例の回路図である。 図７は、（６）記載の本発明のゲイン可変光電変換素子の他の１実施例の回路図である。 図８は、（６）記載の本発明のゲイン可変光電変換素子の他の１実施例の回路図である。 図９は、（６）記載の本発明のゲイン可変光電変換素子の他の１実施例の回路図である。 図１０は、（６）記載の本発明のゲイン可変光電変換素子の他の１実施例の回路図である。 図１１は、（６）、（７）記載の本発明のゲイン可変光電変換素子の１実施例の断面図である。 図１２は、（６）、（７）記載の本発明のゲイン可変光電変換素子の他の１実施例の断面図である。 図１３は、（６）、（７）記載の本発明のゲイン可変光電変換素子の他の１実施例の断面図である。 図１４は、（６）、（７）記載の本発明のゲイン可変光電変換素子の他の１実施例の断面図である。 図１５は、（６）、（１０）記載の本発明のゲイン可変光電変換素子の他の１実施例の断面図である。 図１６は、（１８）記載の本発明のゲイン可変光電変換セルの１実施例の回路図である。 図１７は、（１８）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図１８は、（１８）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図１９は、（１８）、（１９）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図２０は、（１８）、（１９）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図２１は、（１８）、（１９）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図２２は、（１８）、（１９）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図２３は、（１８）、（１９）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図２４は、（２０）記載の本発明のゲイン可変光電変換セルの１実施例の回路図である。 図２５は、（２０）、（２１）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図２６は、（１８）、（２８）記載の本発明のゲイン可変光電変換セルの１実施例の断面図である。 図２７は、（１８）、（１９）、（２８）記載の本発明のゲイン可変光電変換セルの他の１実施例の回路図である。 図２８は、（１８）、（１９）、（３６）記載の本発明のゲイン可変光電変換セルの他の１実施例の断面図である。 図２９は、（２８）記載の本発明のゲイン可変光電変換セルの実施例のレイアウト平面図である。 図３０は、図２９のレイアウトで試作した本発明のゲイン可変光電変換セルの電気特性である。 図３１は、第４電位設定回路の実施例を示す。 図３２は、（４７）記載の第６電位設定回路の実施例を示す。 図３３は、図３２の第６電位設定回路の実施例の動作電圧波形を示す。 図３４は、（４９）記載の第６電位設定回路の実施例を示す。 図３５は、図３４の第６電位設定回路の実施例の動作電圧波形を示す。 図３６は、（４８）記載の第６電位設定回路の実施例を示す。 図３７は、（５１）記載の電気信号センス制御回路の実施例の回路図である。
図１は、本発明の（２）に記載したゲイン可変光電変換素子の１実施例を示す回路図である。
図１に示される例は、増幅用トランジスタが１００−１と１００−２の２つの場合を示す。該増幅用トランジスタ１００−１のベースには、光電変換要素１０１の１端が接続されている。なお、図中１０２は、入力光を模式的に表したものである（以後の図でも同様）。該光電変換要素１０１の他端は、独立して一定電位に接続されていても良いし、本発明の可変ゲイン光電変換素子の読み出しを制御する読出制御部として使用されてもよいが、図１の例では、接続手段により該２つのトランジスタのコレクタに接続されている。該２つのトランジスタのコレクタは、本発明のゲイン可変光電変換素子の第１出力部１として機能している。この回路では、該増幅用トランジスタ１００−１のエミッタは、更に該増幅用トランジスタ１００−２のベースに接続される。また、該増幅用トランジスタ１００−１、１００−２は、当該ゲイン可変光電変換素子の増幅部分を形成している。該増幅部分とそれに接続された該光電変換要素とを総合して増幅形光電変換部分と呼ぶ。更に１０−１で示す第１電界効果トランジスタの第１ソースまたは第１ドレインが該増幅用トランジスタ１００−２のエミッタとベース（または該増幅用トランジスタ１００−１のエミッタ）とにそれぞれ接続され、該第１電界効果トランジスタ１０−１の第１ゲートはゲイン制御部９となる。該増幅用トランジスタ１００−２のエミッタは第２出力部２として機能している。
図１に示した具体例を参照して、本発明の（１）で記載したゲイン可変方法を説明する。
前記光電変換要素を流れる光電流、または前記光電変換要素によって放電、蓄積された電荷（前期光電変換要素に寄生しているかまたは意図的に接続した電気容量（キャパシタ）に蓄積された電荷が放電、蓄積される）が読み出し時に充放電されて流れる電流、または前記光電変換要素に発生した電圧、が前記増幅用トランジスタにより増幅されて前記第１出力部１または前記第２出力部２を流出入するが、その流出入する信号電流または信号電荷は、前記ゲイン制御部の電位により増減する。本発明ではこれら信号電流、信号電荷を総合して電気信号と呼ぶ。
前記ゲイン制御部の電位（ゲイン制御電位）を前記第１電界効果トランジスタのチャネルを誘起する方向へ（オンする方向へ）変化させれば、前記増幅用トランジスタ１００−２のベース・エミッタ間をバイパスする電流路が形成され、そのベース・エミッタ間に流れて増幅されるべき電流をバイパスしてしまうのでそのベース・エミッタ間に前記第１電界効果トランジスタが接続された増幅用トランジスタの増幅度（ゲイン）は減少する。すなわち、ゲイン制御電位によりゲインが可変となる。
図１の構成全体を光電変換素子としてみた場合の光入力情報に対して前記第１出力部または第２出力部に入出力する信号電流または信号電荷、すなわち電気信号の増幅度（ゲイン）は、前記ゲイン制御部９の電位により変わる。すなわちゲイン可変光電変換素子が得られたことになる。
なお、本発明では、トランジスタの増幅作用を強調する場合は増幅用トランジスタと記述するが、再記述する場合や、簡単化のために単にトランジスタと記述する場合が多い。なお、単にトランジスタと記述する場合は主としてバイポーラトランジスタを指すことが多い。
前記光電変換要素の他端を前記読出制御部として用いて、読み出しを阻止するためには、前記光電変換要素の他端を、前記トランジスタ１００−１のベース電位よりエミッタ電位方向の電位（トランジスタ１００−１がｎｐｎトランジスタの場合はベース電位より負側の電位、ｐｎｐトランジスタの場合は逆にベース電位より正側の電位、すなわちベース・エミッタ間が逆バイスされる方向の電位）とする。読み出しを可能とするためには、前記光電変換要素の他端を、トランジスタ１００−１のベース電位よりエミッタ電位と逆方向の電位（トランジスタ１００−１がｎｐｎトランジスタの場合ベース電位より正側の電位、ｐｎｐトランジスタの場合は逆でより負電位、すなわちベース・エミッタ間が順バイアスされる方向の電位）とする。
図２は、本発明の（２）に記載したゲイン可変光電変換素子の他の１実施形態を示す回路図である。図２に示される例は、トランジスタ１００−１のベースとエミッタ（またはトランジスタ１００−２のベース）に第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインがそれぞれ接続されている構成以外、図１に示される例と共通する。
ただし、トランジスタ１００−１のベースと第１電界効果トランジスタの第１ソースまたは第１ドレインとを接続した場合、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインリーク電流が、トランジスタ１００−１のベース・エミッタリーク電流に重畳するので、可変ゲイン光電変換素子の低照度感度が悪くなる可能性がある。このため、第１ゲートと重畳する部分の第１ソース、第１ドレイン不純物濃度をコンタクト部分より小さくするなど第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインリーク電流を減少させる設計が必要である。
なお、この第１電界効果トランジスタの接続構成では図２からトランジスタ１００−２を除いた構成でもゲイン制御は可能で、この場合、第２出力部は、トランジスタ１００−１のエミッタとなる。
図３は、図１の回路図で示した本発明の１実施例を半導体基板に集積した場合の断面図例である。１１０は、第１導電形を有する第１半導体領域で、トランジスタ１００−１、１００−２のコレクタとして機能している。１２０−１、１２０−２は、該第１半導体領域１１０に接して（図では表面内部に接して）設けられた第１導電形とは逆導電形である第２導電形を有する複数の第２半導体領域で、トランジスタ１００−１、１００−２のベースとして機能している。１３０−１、１３０−２は、それぞれ該第２半導体領域１２０−１、１２０−２に接して（図では表面内部に接して）設けられた第１導電形の複数の第３半導体領域で、トランジスタ１００−１、１００−２のエミッタとして機能する。
図３において、１５１、１５２は、前記第１半導体領域１１０に接して（図では表面内部に接して）設けられた第５領域、第６領域で、第１電界効果トランジスタ１０−１の第１ソース、第１ドレインとして機能する。該第５領域、第６領域は、前記第１半導体領域１１０と整流性接合を形成する。該第５領域１５１、第６領域１５２は、逆導電形半導体でもよいし、整流性を有する金属、金属シリサイドでもよい。
また、該第５領域１５１と該第６領域１５２との間の前記第１半導体領域１１０の第１表面に少なくとも設けられた第１絶縁膜１１１下では該第１電界効果トランジスタ１０−１のチャネルが形成される。該第５領域１５１と該第６領域１５２との間の前記第１半導体領域１１０の第１表面はチャネル形成領域となっている。
該第１絶縁膜１１１の上に該第５領域１５１及び第６領域１５２を橋渡すごとく設けられた第１ゲート１５３は、該チャネルをその電位により誘起、消滅させる。該第１ゲート１５３は、チャネルを誘起させる方向へ電位を変化させることによりチャネルのコンダクタンスまたは電流を増加させ、ゲインを減少させる。
図３では、前記第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である第５領域１５１が前記トランジスタ１００−２のベース１２０−２と連続し、接続用導電薄膜８１により前記トランジスタ１００−２のエミッタ１３０−２と前記第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方である第６領域１５２が接続されているので、前記第１電界効果トランジスタ１０−１のチャネルは、トランジスタ１００−２のベース、エミッタ間のバイパス電流経路となり、そのコンダクタンスまたは電流の変化により図３に示す光電変換素子のゲインを変化させる。
図３では、前記第１半導体領域１１０の第１表面上に設けられた絶縁膜１１９上に設けられた光電変換要素１０１の一端（図では１０１の右端）は、前記導電膜８１によりトランジスタ１００−１のベース１２０−１に接続されている。この図では他端（図では１０１の左端）は独立のバイアス電位を与えるか読み出し制御部として使えるようになっているところが図１とは異なる。
第１出力部は、第１半導体領域１１０であり、必要に応じて電極が設けられる。第２出力部２１は、トランジスタ１００−２のエミッタ１３０−２から接続される。ゲイン制御部９１は、第１電界効果トランジスタの第１ゲート１５３から接続される。
なお、図３において、１１４は、前記第１半導体領域１１０の第１表面に形成される可能性のある寄生チャネルをカットして領域間のリーク電流発生を防止するために設けた領域で、前記第１半導体領域１１０より不純物濃度を高濃度とした領域である。
また、前記第１半導体領域１１０は、半導体基板自体であることもあるが、この光電変換素子を多数集積し、前記第１半導体領域１１０に独立した電位を与える必要が出たときには、支持基板９０上に分離して設けることができる。図３において、１００で示された光電変換要素１０２とトランジスタ１００−１組み合わせが増幅形光電変換部分の最小単位を示す。
図４は、図２の回路図で示した構成の断面図例である。図３と同じ番号は同じ機能を示す。図４では、第２半導体領域１２０−１と第５領域１５１、第２半導体領域１２０−２と第６領域１５２、がそれぞれ連続している。この連続構造により、より高密度集積が可能となる。接続用導電薄膜８１により、第３半導体領域１３０−１と該第２半導体領域１２０−２が接続されている。その結果、該第２半導体領域１２０−２と連続した該第６領域１５２とが電気的に接続されている。すなわち、トランジスタ１００−１のベース（この例では該第２半導体領域１２０−１）が第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方（この例では該第５領域１５１）と連続して接続され、かつ、トランジスタ１００−１のエミッタ（この例では該第３半導体領域１３０−１）と第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方（この例では該第６領域１５２）とが接続されているので、トランジスタ１００−１のベース・エミッタ間に第１電界効果トランジスタ１０−１の第１ソース・第１ドレインが接続され、光電変換素子のゲインの制御が行われる。
図３の例と同様に、図４の構造では、第１出力部は前記第１半導体領域１１０、第２出力部２１は、前記第３半導体領域１３０−２、ゲイン制御部９１は第１ゲート１５３である。または、各領域からそれぞれ取り出された電極が、第１出力部、第２出力部、ゲイン制御部の端子となる。
図５は、図１の構成に更にトランジスタ１００−３を追加した構成を示す回路図である。図５に示される例では、前記トランジスタ１００−２のエミッタが該トランジスタ１００−３のベースに接続され、該トランジスタ１００−３のエミッタが第２出力部２であるかまたは第２出力部２の電極に接続されている。該トランジスタ１００−３のコレクタは、前記接続手段により他のトラジスタ１００−１、１００−２のコレクタと接続されており、さらに、第１出力部１へ接続されている。この光電変換素子のゲインは、３つのトランジスタ１００−１、１００−２、１００−３の増幅度の積となり、図１及び２に示される光電変換素子のゲインが２つのトランジスタ１００−１、１００−２の増幅度の積であるのに比べて更に大きくなっている。第１電界効果トランジスタ１０−１は、トランジスタ１００−２の増幅度を可変としている。
図６〜図１０は、上記（６）記載の本発明のゲイン可変光電変換素子の１実施例の構成を示す。図１、２、５で光電変換要素１０１が図示されていたのに対して、これらの図では、トランジスタ１００−１のベース・コレクタを光電変換要素として利用する場合を示すため、ことさらに光電変換要素の記号１０１が図示されていない。光電変換要素とベースは連続しておりかつ増幅用トランジスタ同士の相互接続のためのベース端子は必要ないので示されていないが、ベースへの光入力１０２は示されている。
図６は、増幅用トランジスタが１００−１と１００−２の２つの場合を例示する。図６に示される例では、２つのトランジスタのコレクタは相互接続され、２つのトランジスタのベースからなる複数のベースと、該ベースにそれぞれ設けられた複数のエミッタがある。増幅用トランジスタ１００−１のベースに１０２で示す光入力による光電流、または光電流により放電または蓄積した電荷の充放電電流が増幅されて読み出される。増幅用トランジスタ１００−１のベースは光電変換要素（図示されていない）と共用されており、他のベース、エミッタには接続されていない。本発明では第１出力部１、第２出力部２から読み出される電流または電荷を信号電流、信号電荷という。またこれらを総合して電気信号という。図６の例では、２つの増幅用トランジスタ１００−１、１００−２のコレクタは、接続手段により接続され、本発明の可変ゲイン光電変換素子の第１出力部１となっている。この回路では、増幅用トランジスタ１００−１のエミッタは、更に増幅用トランジスタ１００−２のベースに接続されている。更に、１０−１で示す第１電界効果トランジスタの第１ソースまたは第１ドレインが、増幅用トランジスタ１００−２のエミッタとベース（またはトランジスタ１００−１のエミッタ）とにそれぞれ接続される。また、第１電界効果トランジスタ１０−１の第１ゲートはゲイン制御部９である。増幅用トランジスタ１００−２のエミッタは、他のベース及びエミッタには接続されず、本実施例におけるゲイン可変光電変換素子の第２出力部２となっている。該増幅用トランジスタ１００−１と１００−２と、該増幅用トランジスタ１００−１の光電変換要素として使用されているベース、コレクタとで増幅形光電変換部分を形成している。
なお、本発明では、トランジスタの増幅作用を明確化する場合は、増幅用トランジスタと記述するが、再記述する場合や、簡単化のために単にトランジスタと記述する場合が多い。
前記光電変換要素であるトランジスタ１００−１のベース・コレクタ接合を流れる光電流が前記増幅用トランジスタにより増幅されて、前記第１出力部１、第２出力部２を信号電流、信号電荷として流出入する。または、当該接合（接合容量または接合に並列に接続されたキャパシタ）に蓄積された電荷が該光電流により放電された分を読み出し時に充電するために流れる電流が、前記増幅用トランジスタにより増幅されて、前記第１出力部１、第２出力部２を信号電流、信号電荷として流出入する。それら電気信号の大きさは、前記ゲイン制御部の電位により増減する。前記ゲイン制御部の電位が、前記第１電界効果トランジスタのチャネルを誘起する方向へ（オンする方向へ）変化すれば、トランジスタのベース・エミッタ間をバイパスする電流路が形成されることにより、そのベース・エミッタを有するトランジスタの増幅度は減少する。すなわち、図６の構成全体を光電変換素子としてみた場合の光入力情報に対して得られる電気信号の利得（ゲイン）は、前記ゲイン制御部９の電位（ゲイン制御電位）により変わる。ゲイン可変光電変換素子が得られたことになる。
図７に例示される回路は、増幅用トランジスタ１００−１のベースとエミッタ（またはトランジスタ１００−２のベース）へ第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインがそれぞれ接続されている構成以外、図６に示される回路と同様である。第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインがベースと接続されるためにトランジスタ１００−１のベース端子は示されている。
図８に例示される回路は、図５に示される回路と同様の構成で、光電変換要素としてトランジスタ１００−１のベース・コレクタ接合を用いた回路である。図８に示される回路では、トランジスタ１００−１、１００−２、１００−３の３つトランジスタのコレクタはそれぞれ相互接続されており、３つのトランジスタのベースからなる複数のベースと、該ベースにそれぞれ設けられた複数のエミッタがある。図８の例では、３つのトランジスタ１００−１、１００−２、１００−３のコレクタは接続手段により接続され、本発明の可変ゲイン光電変換素子の第１出力部１となっている。この回路では、トランジスタ１００−１のエミッタは更にトランジスタ１００−２のベースに接続され、トランジスタ１００−２のエミッタはトランジスタ１００−３のベースに接続されている。更に１０−１で示す第１電界効果トランジスタの第１ソースまたは第１ドレインが増幅用トランジスタ１００−２のエミッタとベース（またはトランジスタ１００−１のエミッタ）とにそれぞれ接続され、第１電界効果トランジスタ１０−１の第１ゲートはゲイン制御部９である。増幅用トランジスタ１００−３のエミッタは他のベース、エミッタには接続されず、本発明のゲイン可変光電変換素子の第２出力部２となっている。該トランジスタ１００−１、１００−２、１００−３と光電変換要素として共用されているトランジスタ１００−１のベース、コレクタとで増幅形光電変換部分を形成している。トランジスタ１００−１のベースは、増幅形光電変換部分の複数のトランジスタの複数のベースまたは複数のエミッタとは相互接続されていない。
図９は、図８に示される回路において、前記トランジスタ１００−２のエミッタが接続されていた前記第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインが接続を代えてトランジスタ１００−３のエミッタに接続している場合の構成回路図を例示する。図８に示される回路では、一つのトランジスタのベース、エミッタ間を前記第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインがバイパスしていた。一方、図９に示される回路では、第１電界効果トランジスタ１０−１が二つのトランジスタ１００−２、１００−３のベース、エミッタ間に接続されなおしたことにより、ゲインの変化分が一つのトランジスタの増幅度から二つのトランジスタの増幅度の積となる。そのため、図９に示される回路では、図８に示される回路に比べ、制御範囲が格段に大きくなっている。
図１０は、図８に示される回路において、前記トランジスタ１００−２のベースが接続されていた前記第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインが接続を代えてトランジスタ１００−１のベースに接続している場合の構成回路図を例示する。図８に示される回路では、一つのトランジスタのベース、エミッタ間を前記第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインがバイパスしていた。一方、図１０に示される回路では、第１電界効果トランジスタ１０−１が二つのトランジスタ１００−１、１００−２のベース、エミッタ間に接続されなおしたことにより、ゲインの変化分が一つのトランジスタの増幅度から二つのトランジスタの増幅度の積となる。そのため、図１０に示される回路では、図８に示される回路に比べ、制御範囲が格段に大きくなっている。
なお、前記トランジスタ１００−１のベースへ接続されるのは第１電界効果トランジスタの第１ソースまたは第１ドレインのうち第１ソースとなるような電位極性とチャネル導電形の極性を選択することが直流読み出しを行う場合望ましい（トランジスタ１００−１がｎｐｎの場合、第１電界効果トランジスタはｐチャネル）。放電または蓄積電荷を読み出すパルス動作の場合は逆である。電界効果トランジスタのドレイン漏洩電流はソース漏洩電流より一般的には大きい。
図１１〜１４は、上記（６）、（７）記載の本発明のゲイン可変光電変換素子の実施例の断面構造図例を示す。図１１に例示される断面構造は、図６の回路図で例示した本発明の構成の断面構造例でもある。図１１に示される構造は、光電変換要素が、トランジスタ１００−１のベース領域（１２０−１）、コレクタ領域（１１０）のうち記号１０１で示す部分を共用して形成されているところ以外、図３の構造と同様である。また、これ以後の断面構造図は、図３及び４で示されていた接続のための前記導電薄膜の代わりに、接続する領域間を破線で結んで接続状態を簡略化して示す。
上記図３の説明でも同様に述べられていて重複する部分が多いが、再度、図１１の説明を行う。第１表面１１８と第１厚さ１１９と第１導電形を有する第１半導体領域１１０の第１表面部分に、該第１半導体領域１１０と接して（図では表面内部に接して）第２表面１２８と第２厚さ１２９と逆導電形（第２導電形）を有する複数の第２半導体領域１２０−１、１２０−２が設けられている。該複数の第２半導体領域の第２表面１２８部分に該第２半導体領域と接して（図では表面内部に接して）第３表面１３８と第３厚さ１３９と第１導電形を有する第３半導体領域１３０−１、１３０−２が設けられている。該第３半導体領域１３０−１は、該第２半導体領域１２０−１の第２表面部分に、該第３半導体領域１３０−２は該第２半導体領域１２０−２の第２表面部分にそれぞれ接して（図では表面内部に接して）設けられている。第５領域１５１と第６領域１５２が、該第１半導体領域の該第１表面１１８部分に接して（図では表面内部に接して）設けられている。第１絶縁膜１１１が、該第１半導体領域１１０の該第５領域及び第６領域に挟まれた該第１表面１１８に設けられている。該第１絶縁膜１１１は、第５領域１５１及び第６領域１５２の表面の一部にも延在して設けられている。該第１絶縁膜１１１の上に、第１ゲート１５３が、該第５領域１５１と該第６領域１５２を橋渡すように設けられている。
トランジスタ１００−１は、前記第１半導体領域１１０をコレクタ、前記第２半導体領域１２０−１をベース、前記第２半導体領域１２０−１に設けられた前記第３半導体領域１３０−１をエミッタとして構成される。トランジスタ１００−２は、前記第１半導体領域１１０をコレクタ、前記第２半導体領域１２０−２をベース、前記第２半導体領域１２０−２に設けられた前記第３半導体領域１３０−２をエミッタとして構成される。この２つのトランジスタのコレクタは、共通の第１半導体領域１１０であり、等価的に電気接続されている。
第１電界効果トランジスタ１０−１は、前記第１半導体領域１１０の表面部分に接して設けられた前記第５領域１５１及び第６領域１５２を第１ソース及び第１ドレインとし、前記第１絶縁膜１１１をゲート絶縁膜、前記第１ゲート１５３を第１ゲートとして構成されており、第１ゲート１５３下の前記第５領域及び第６領域ではさまれる前記第１半導体領域表面部分へ第１ゲートの電位によりチャネルが誘起、消滅する。
光電変換要素１０１は、前記第１半導体領域１１０と前記第２半導体領域１２０−１とで構成される。この光電変換要素１０１において、増幅のための初段増幅用トランジスタは該トランジスタ１００−１である。光電変換要素１０１は、このトランジスタのベースへの、該光電変換要素１０１の光電変換電流、光電変換電流によって前記第１半導体領域１１０と前記第２半導体領域１２０−１間の接合（容量）に充放電された電荷の放電電流または充電電流を入力として、該トランジスタ１００−２のエミッタである第３半導体領域１３０−２から、電気信号として出力する。このための該光電変換要素１０１とトランジスタ１００−１のベースとの電気接続にために前記第２半導体領域１２０−１は連続してまたは共通で構成されている。
図１１に例示される回路では、前記複数の第２半導体領域と前記複数の第３半導体領域の間で、前記第２半導体領域１２０−２が前記第３半導体領域１３０−１に相互接続されている。他方、前記第２半導体領域１２０−１および前記第３半導体領域１３０−２は相互接続されていない。前記第３半導体領域１３０−２は本実施例におけるゲイン可変光電変換素子の第２出力部として用いられる。導電配線により、第２出力部２１は、電極に接続されることが多い。図１１に例示される回路では、本実施例のゲイン可変光電変換素子の第１出力部として前記第１半導体領域１１０が用いられるが、導電配線により、第１出力部は、電極に接続されることが多い。
第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である前記第５領域１５１は、トランジスタ１００−２のベースである前記第２半導体領域１２０−２と連続して設けられており、電気的に接続されている。この構成をとっているという意味では、図１１に例示される回路は、上記（７）記載の本発明のゲイン可変光電変換素子の実施例でもある。第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方である前記第６領域１５２は、トランジスタ１００−２のエミッタである前記第３半導体領域１２０−３と導電薄膜で接続されている（図１１では破線で模式的に示されている）。
前記トランジスタ１００−１で増幅された前記電気量は、相互接続された前記第３半導体領域１３０−１から前記第２半導体領域１２０−２（トランジスタ１００−２のベース）へ入力され、トランジスタ１００−２で増幅され、前記第３半導体領域１３０−２すなわち本実施例のゲイン可変光電変換素子の第２出力部から電気信号として出力される。
上記のように、前記第１電界効果トランジスタの第１ソースまたは第１ドレインの一方は、前記トランジスタ１００−２のベース（前記第２半導体領域１２０−２）と連続することにより接続されており、他方は、前記トランジスタ１００−２のエミッタ（前記第３半導体領域１３０−２）に接続されており、前記トランジスタ１００−２のベース・エミッタ間のバイパス経路が形成されている。そのため、第１ゲート１５３に与えるゲイン制御電位により、前記第１電界効果トランジスタ１０−１の第１ソース及び第１ドレイン間のコンダクタンスまたは電流を変化させることで、トランジスタ１００−２の増幅度を変化させることができ、これにより本実施例のゲイン可変光電変換素子のゲインを可変とすることが出来る。なお、図中、第１ゲート１５３自身がゲイン制御部として使用されてもよいし、第１ゲート１５３に接続された導電薄膜、または端子がゲイン制御部９１でもよい（以下、同様である）。
図１２は、上記（６）、（７）記載のゲイン可変光電変換素子の他の実施例の回路構成で例示した図８の断面構造の１実施例でもある。
図１２に例示される回路は、図１１に例示される回路より、更に複数の第２半導体領域、複数の第３半導体領域が増加して、各３つになっている。増加した第２半導体領域１２０−３と第３半導体領域１３０−３はそれぞれ第２表面１２８および第２厚さ１２９と第３表面１３８および第３厚さ１３９を有し、それぞれトランジスタ１００−３のベース、エミッタとして機能している。図１１では相互接続されていなかった第３半導体領域１３０−２は、本例では第２半導体領域１２０−３と接続され、電気信号をトランジスタ１００−３のベースへ受け渡している。これにより、トランジスタ１００−３の増幅度分だけ全体としての本実施例におけるゲイン可変光電変換素子のゲインは増加している。
この実施例では相互接続されない第３半導体領域は、該第３半導体領域１３０−３であり、本ゲイン可変光電変換素子の第２出力部となっている。図１２により例示される回路では、前記第１電界効果トランジスタの第１ソースまたは第１ドレインの他方である前記第６領域１５２を該第２半導体領域１２０−３と連続させて高密度化を図っている。この構成をとっているという意味では、図１２により例示される回路は、上記（７）記載のゲイン可変光電変換素子の他の実施例でもある。前記第３半導体領域１３０−２は、該連続した第２半導体領域１２０−３を介して、前記第１電界効果トランジスタの第１ソースまたは第１ドレインの他方（前記第６領域１５２）と接続される。すなわち、前記トランジスタ１００−２のベース及びエミッタは、前記第１電界効果トランジスタ１０−１の第１ソース及び第１ドレインによりバイパスされている。この構成により、図１２により例示される回路は、図１１により例示される回路と同様、ゲイン可変光電変換素子が構成される。なお、本実施例におけるゲインの最大値は、図１１により例示される回路より、該トランジスタ１００−３の増幅度分だけ大きい。
図１３により例示される回路は、上記（６）、（７）記載のゲイン可変光電変換素子の他の実施例の断面図で、図９により例示される回路の断面図例でもある。更に、図１３により例示される回路は、（２２）記載のゲイン可変光電変換セルの実施例でもある。
図１３における、複数の第２半導体領域１２０−１、１２０−２、１２０−３と複数の第３半導体領域１３０−１、１３０−２、１３０−３間の接続の状態は、図１２の場合と同じである。しかし、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である第５領域１５１は、トランジスタ１００−２のベースである第２半導体領域１２０−２と連続することにより電気的にも接続されている。また、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方である第６領域１５２は、接続用導電薄膜（破線で示す）によりトランジスタ１００−３のエミッタである第３半導体領域１３０−３と接続されている。すなわち、トランジスタ１００−２のベースとトランジスタ１００−３のエミッタとが、該第１電界効果トランジスタ１０−１の第１ソース及び第１ドレインによりバイパスされている。トランジスタ１００−２のエミッタである第３半導体領域１３０−２と、トランジスタ１００−３のベースである第２半導体領域１２０−３とが相互接続されているので、トランジスタ１００−２とトランジスタ１００−３との２つのトランジスタから構成されている増幅段の増幅度を、第１電界効果トランジスタ１０−１の第１ゲートに与えるゲイン制御電位で可変とすることが出来る。このため、図１３により例示されるゲイン可変光電変換素子は、図１１及び１２の断面構造の本実施例におけるゲイン可変光電変換素子より、可変とするゲインの桁が大きい。
なお、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である第５領域１５１が、トランジスタ１００−２のベースである第２半導体領域１２０−２と連続する構成をとっているという意味では、図１３により例示されるゲイン可変光電変換素子は、上記（８）記載のゲイン可変光電変換素子の他の実施例でもある。
図１４は、上記（６）、（７）記載のゲイン可変光電変換素子の他の実施例の断面図を例示する。また、図１４により例示される回路は、図１０により例示される実施例の断面図例でもある。
図１４において、複数の第２半導体領域１２０−１、１２０−２、１２０−３と複数の第３半導体領域１３０−１、１３０−２、１３０−３間の接続の状態は、図１２の場合と同じである。しかし、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である第５領域１５１は、トランジスタ１００−１のベースである第２半導体領域１２０−１と連続することにより電気的にも接続されている。他方、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方である第６領域１５２は、接続用導電薄膜（破線で示す）によりトランジスタ１００−２のエミッタである第３半導体領域１３０−２と接続されている。すなわち、トランジスタ１００−１のベースとトランジスタ１００−２のエミッタとが該第１電界効果トランジスタ１０−１の第１ソース及び第１ドレインによりバイパスされている。本実施例では、トランジスタ１００−１とトランジスタ１００−２との２つのトランジスタから構成されている増幅段の増幅度を、第１電界効果トランジスタ１０−１の第１ゲートへ与えるゲイン制御電位で可変とすることが出来る。このため、図１４により例示されるゲイン可変光電変換素子は、図１１及び１２により例示されるゲイン可変光電変換素子より、可変とするゲインの桁が大きい。
なお、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である第５領域１５１が、トランジスタ１００−１のベースである第２半導体領域１２０−１と連続する構成をとっているという意味では、本実施例は、上記（８）記載のゲイン可変光電変換素子の他の実施例でもある。
図１５は、上記（６）、（１０）記載の本発明のゲイン可変光電変換素子の他の実施例の断面図を例示する。また、図１５により例示される回路は、図９により例示される回路の断面図例でもある。
図１５では、トランジスタ１００−１、１００−２、１００−３の相互接続、すなわち、複数の第２半導体領域、複数の第３半導体領域の相互接続は、図１３の場合と同様である。一方、図１５により例示される回路は、図１３により例示される回路と、第１電界効果トランジスタ１０−１の断面構造が異なる。
図１５では、第４表面１４８と第４厚さ１４９を有し、逆導電形（第２導電形）の第４半導体領域１４０が、第１半導体領域１１０に接して（図では表面内部に接して）設けられている。
第５領域１５１と第６領域１５２が、該第４半導体領域の該第４表面１４８部分に接して（図では表面内部に接して）設けられている。なお、該第５領域１５１及び第６領域１５２は、該第４半導体領域と整流性接合を形成する材料、例えば、第１導電形の半導体、またはショットキ接合を形成する仕事関数を有する金属またはシリサイド、で構成される。また、第４絶縁膜１４１は、該第４半導体の該第４表面１４８の該第５領域１５１及び第６領域１５２に挟まれた部分に設けられている。該第４絶縁膜１４１は、第５領域１５１及び第６領域１５２の表面の一部にも延在して設けられている。該第４絶縁膜の上に導電薄膜１５３が、該第５領域１５１及び該第６領域１５２を橋渡すように設けられている。
この図１５の実施例では、該第５領域１５１が、第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方として機能する。また、該第６領域１５２が、該第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方として機能する。更に、該導電薄膜１５３が、該第１電界効果トランジスタ１０−１の第１ゲートとして機能する。該第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である第５領域１５１は、該第２半導体領域１２０−２に接続される。また、該第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方である第６領域１５２が、該第３半導体領域１３０−３に接続されている。すなわち、該第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの一方である第５領域１５１が該トランジスタ１００−２のベースに接続される。また、該第１電界効果トランジスタ１０−１の第１ソースまたは第１ドレインの他方である第６領域１５２が、該トランジスタ１００−３のエミッタに接続されている。これにより、該トランジスタ１００−２、該トランジスタ１００−３により構成される２段の増幅段の利得（ゲイン）が、第１ゲート１５３に与えられるゲイン制御電位により可変となる。
この第１ゲート１５３自体あるいはそれに接続された導電薄膜またはそれからなる端子がゲイン制御部９１となる。第３トランジスタのエミッタ１３０−３自体、あるいはそれに接続された導電薄膜またはそれからなる端子が第２出力部２１となる。
図１５の実施例では、第４半導体領域の分離ための面積だけ素子面積が大きくなるが、第１半導体領域に光によって発生したキャリアが原因の第１電界効果トランジスタ１０−１の第１ドレインと第１ソース間のリーク電流の増加を、該第４半導体領域により該光発生キャリアを吸収するで防ぐことができるので、最大ゲインの低下を防ぐことができる。
図１〜１５により例示される構成または断面構造は、第１出力部を第１セル出力部、第２出力部を第２セル出力部と読み代えることにより、（１１）記載のゲイン可変光電変換セルの実施例としても適用できる（図５〜１５では、前記光電変換要素は、トランジスタ１００−１のベース、コレクタまたは第１半導体領域１１０、第２半導体領域１２０を共用している。）。図５〜１５により例示される構成または断面構造は、第１出力部を第１セル出力部、第２出力部を第２セル出力部と読み代えることにより、（１６）記載のゲイン可変光電変換セルの実施例としても適用できる。図１１〜１４により例示される断面構造は、第１出力部を第１セル出力部、第２出力部を第２セル出力部と読み代えることにより、（２２）記載のゲイン可変光電変換セルの実施例としても適用できる。図１５により例示される断面構造は、（２６）記載のゲイン可変光電変換セルの実施例として適用できる。
この場合、複数のゲイン可変光電変換セルの前記第１セル出力部（第１半導体領域１１０または当該領域から接続された導電薄膜）および前記第２セル出力部２１を相互接続してアレイを構成するときには、前記第１セル出力部または前記第２セル出力部のどちらかまたは両方から、相互接続した配線を通して、電気信号が読み出される。これらのセルから２次元アレイを構成するためには、図３、４、１１〜１５に示されたように第１半導体領域１１０を、支持基板９０上に設け、平面図形で縦横どちらかの方向に対して電気的に分離（ｉｓｏｌａｔｉｏｎ）する必要がある。
図１６〜２３、及び、２６〜２８は、（１８）記載のゲイン可変光電変換セルの実施例を示す。本実施例は、（２）記載のゲイン可変光電変換素子に、更に、前記第２電界効果トランジスタ１０−２を設けたものである。本実施例では、前記第２出力部は、前記第２電界効果トランジスタ１０−２の第２ソースまたは第２ドレインの一方と接続し、該第２ソースまたは第２ドレインの他方は、第３セル出力部２３であり、前記第２電界効果トランジスタ１０−２の第２ゲートは、第２セル選択部３２である。なお図２６により示される実施例は、図１６の断面図例でもある。図２６は、図３のゲイン可変光電変換素子の断面図例に、更に、第２電界効果トランジスタ１０−２を設けたものである。本実施例では、前記第２出力部を構成している第６領域１５２は、第２電界効果トランジスタの第２ソース、第２ドレイン１５４、１５５のうち領域１５４と連続して電気的に接続し、領域１５５は第３セル出力部２３であり、第２ゲート１５６は第２セル選択部３２である。図２６では、導電薄膜８１により領域１５５から電極まで第３セル出力部２３が引き出されている構造が示されている。
（１８）記載の構成により、前記第２電界効果トランジスタがセル選択素子として機能するので、セル面積は増加するが、アレイを構成するときに行または列ごとにトランジスタのコレクタを分離する必要がなくなり、ＭＯＳＬＳＩ製造工程と親和性（ｃｏｍｐａｔｉｂｉｌｉｔｙ）が高くなる。
図１９〜図２３、図２７、２８は、（１９）記載のゲイン可変光電変換セルの実施例でもある。各図において、（６）記載のゲイン可変光電変換素子の前記第２出力部は、前記第２電界効果トランジスタ１０−２の第２ソースまたは第２ドレインの一方と接続し、第２ソースまたは第２ドレインの他方は第３セル出力部２３であり、前記第２電界効果トランジスタ１０−２の第２ゲートは、第２セル選択部３２である。なお、図２７により示される実施例は、（２８）記載のゲイン可変光電変換セルの実施例でもある。図２８により示される実施例は、図１３により示される実施例に、更に、第２電界効果トランジスタ１０−２を設けたものである。本実施例では、前記第２出力部を構成している第６領域１５２は、第２電界効果トランジスタの第２ソース、第２ドレイン１５４、１５５のうち領域１５４と連続して電気的に接続し、領域１５５は第３セル出力部２３であり、第２ゲート１５６は第２セル選択部３２である。図２８は、（３６）記載のゲイン可変光電変換セルの実施例でもあり、図１５により示される実施例に、更に、第２電界効果トランジスタ１０−２を設けたものである。前記第２出力部を構成している第６領域１５２は、第２電界効果トランジスタの第２ソース、第２ドレイン１５４、１５５のうち領域１５４と連続して電気的に接続し、領域１５５は第３セル出力部２３であり、第２ゲート１５６は、第２
セル選択部３２である。
（１９）、（２８）（３６）記載の構成により、前記第２電界効果トランジスタがセル選択素子として機能するので、セル面積は増加するが、アレイを構成するときに行または列ごとにトランジスタのコレクタを分離する必要がなくなり、ＭＯＳＬＳＩ製造工程と親和性（ｃｏｍｐａｔｉｂｉｌｉｔｙ）が高くなる。
図２４及び２５は、（２０）記載のゲイン可変光電変換セルの実施例を示す。各図において、図１６及び２２に示される（１８）記載のゲイン可変光電変換セルの実施例の前記第３セル出力部に前記第３電界効果トランジスタ１０−３の第３ソース、第３ドレインの一方５７を接続し、他方５８を第４セル出力部２４、第３ゲート５９を第３セル選択部３３としている。この構成により、前記第３電界効果トランジスタが、第２電界効果トランジスタとともにセル選択素子として機能するので、セル面積は増加するが、アレイを構成するときに、例えば、第２セル選択部を行方向へ延在する複数の選択線の１つに接続し、第３セル選択部を列方向へ延在する複数の選択線の１つへ接続することにより、行、列に延在するアレイの選択線から一組の選択線を選ぶことにより、セルの選択をすることが出来る。
図２５に示される例は、（２１）記載の本発明のゲイン可変光電変換セルの実施例でもある。図２５において、（１９）記載のゲイン可変光電変換セルの実施例でもある図２２の前記第３セル出力部に前記第３電界効果トランジスタ１０−３の第３ソース、第３ドレインの一方５７を接続し、他方５８を第４セル出力部２４、第３ゲート５９を第３セル選択部３３としている。
図２６は、（１８）記載のゲイン可変光電変換セルの実施例である図１６の断面図例である。図３に示す本発明の（２）記載のゲイン可変光電変換素子および（１０）記載のゲイン可変光電変換セルの断面図と同じ記号は同じ機能を表す。図２６により示される実施例では、更にセル選択用電界効果トランジスタとして第２電界効果トランジスタ１０−２が設けられている。１５４、１５５は前記第１半導体領域１１０と接して（図では表面内に接して）離間して設けられ、前記第１半導体領域と整流性接合を有する領域で、該第２電界効果トランジスタの第２ソース、第２ドレイン領域である。該領域１５４、１５５の一部の表面と該領域１５４、１５５に挟まれた前記第１半導体領域の表面に絶縁膜１１２が設けられ、その上に該領域１５４、１５５を橋渡すように第２ゲート１５６が設けられている。該第２ゲート１５６は該第２電界効果トランジスタの第２ゲートである。
前記第２電界効果トランジスタ１０−２の第２ソース、第２ドレインの一方１５４は前記第１電界効果トランジスタ１０−１の第１ソース、第１ドレインの他方１５２と連続することにより接続されている。前記第２電界効果トランジスタ１０−２の第２ソース、第２ドレインの他方１５５は図２６の可変ゲイン光電変換セルの第２セル出力部を構成する。図２６では、導電薄膜８１により電極に引き出され、２３として記されている。該第２ゲート１５６は、当該ゲイン可変光電変換セルの第２セル選択部３２を構成する。図で破線により模式的に示されているように、導電薄膜により引き出された電極に接続されてもよい。
図２７は、（１９）記載のゲイン可変光電変換セルの実施例図２２の断面図例であり、（２８）記載のゲイン可変光電変換セルの実施例でもある。図１３に示す本発明の（６）記載のゲイン可変光電変換素子および（２２）記載のゲイン可変光電変換セルの断面図と同じ記号は同じ機能を表す。図２７は、更にセル選択用電界効果トランジスタとして第２電界効果トランジスタ１０−２が設けられている。１５４、１５５は前記第１半導体領域１１０と接して（図では表面内に接して）離間して設けられ、前記第１半導体領域と整流性接合を有する第７、第８領域で、該第２電界効果トランジスタの第２ソース、第２ドレイン領域である。該第７、８領域１５４、１５５の一部の表面と該第７、８領域１５４、１５５に挟まれた前記第１半導体領域の表面に第２絶縁膜１１２が設けられ、その上に該第７、８領域１５４、１５５を橋渡すように第２ゲート１５６が設けられている。該第２ゲート１５６は該第２電界効果トランジスタの第２ゲートである。
前記第２電界効果トランジスタ１０−２の第２ソース、第２ドレインの一方１５４は、前記第１電界効果トランジスタ１０−１の第１ソース、第１ドレインの他方１５２と連続することにより電気的にも接続されている。前記第２電界効果トランジスタ１０−２の第２ソース、第２ドレインの他方１５５は、図２７の可変ゲイン光電変換セルの第３セル出力部２３を構成する。該第２ゲート１５６は、当該ゲイン可変光電変換セルの第２セル選択部３２を構成する。図で破線により模式的に示されているように、導電薄膜により引き出され、電極に接続されてもよい。
図２８は、（１９）記載のゲイン可変光電変換セルの実施例図２２の他の断面図例であり、（３６）記載のゲイン可変光電変換セルの実施例でもある。図１５に示される本発明の（１０）記載のゲイン可変光電変換素子および（２４）記載のゲイン可変光電変換セルの断面図と同じ記号は同じ機能を表す。図２８は、更にセル選択用電界効果トランジスタとして第２電界効果トランジスタ１０−２が設けられている。１５４、１５５は、前記第４半導体領域１４０と接して（図では表面内に接して）離間して設けられ、前記第４半導体領域と整流性接合を有する第７、第８領域で、該第２電界効果トランジスタの第２ソース、第２ドレイン領域である。該第７、８領域１５４、１５５の一部の表面と該第７、第８領域１５４、１５５に挟まれた前記第４半導体領域の表面に第５絶縁膜１４２が設けられ、その上に該第７、８領域１５４、１５５を橋渡すように第２ゲート１５６が設けられている。該第２ゲート１５６は、該第２電界効果トランジスタのゲートである。
前記第２電界効果トランジスタ１０−２の第２ソース、第２ドレインの一方１５４は、前記第１電界効果トランジスタ１０−１の第１ソース、第１ドレインの他方１５２と連続することにより電気的にも接続されている。前記第２電界効果トランジスタ１０−２の第２ソース、第２ドレインの他方１５５は、図２８の可変ゲイン光電変換セルの第３セル出力部２３を構成する。該第２ゲート１５６は、当該ゲイン可変光電変換セルの第２セル選択部３２を構成する。図で破線により模式的に示されているように、導電薄膜により引き出された電極に接続されてもよい。
図２９は、本発明の（２８）記載のゲイン可変光電変換セルを２ミクロンルールでレイアウトした例の平面図である。断面は図２７の断面図と同様であるが、セル内の素子配置を正方形にまとめるために、前記第１、第２電界効果トランジスタに関して前記トランジスタ１００−３は図２７とは逆の方向へ配置されている。各領域、トランジスタの数字は図２７と同じであるが、図２７に記載されていない数字、構成について下記に記す。
１２３−２、１２３−３は、前記第２半導体領域１２０−２、１２０−３に対するコンタクトホールである。１３３−１、１３３−２、１３３−３は、前記第３半導体領域１３０−１、１３０−２、１３０−３へのコンタクトホールである。
各領域間の相互接続も描かれているので、それに使用する導電薄膜を８１で示してある。該導電薄膜は前記第１半導体領域１１０表面に近いほうから第１層と第２層と２層構造が設けられている。実線で示した８１は該第１層、点線で示した８１は該第２層である。該第１層と該第２層の間には層間絶縁膜が設けられている。第１層導電薄膜と第２層導電薄膜を接続するヴィアホールは点線の正方形（たとえば後述の３２−３、９１−３）で表されている。
図２９には、アレイ構成の１セル分を切り出した形になっていて、第３選択線１３−ｋ、第３出力線１５−ｊ、ゲイン制御線９１も記載されている。該第３選択線１４−ｋは、前記第２ゲート１５６から引き出された第２選択部３２とヴィアホール３２−３を介して接続されている。第３出力線１５−ｊは、第２電界効果トランジスタ１０−２の第２ソース、第２ドレインの他方１５５から引き出された第３出力部２３と接続されている。ゲイン制御線１９−ｋは、前記第１電界効果トランジスタ１０−１のゲート１５３から引き出されたゲイン制御部９１とヴィアホール９１−３を介して接続されている。
前記第２半導体領域１２０−１と前記第１半導体領域１１０とおよびそれらの接合を含む構造を光電変換要素として利用している。そのため、前記トランジスタ１００−１の第２半導体領域１２０−１は、他のトランジスタの前記第２半導体領域１２０−２、１２０−３より面積が大きく設計されている。
図３０は、図２９に示される本発明のゲイン可変光電変換セルの実施例を、
第１半導体領域１１０をｎ形高抵抗半導体領域とし、
第２半導体領域１２０−１、１２０−２、１２０−３を表面不純物濃度が約１Ｅ１８原子／ｃｃのｐ形半導体領域とし、
第３半導体領域１３０−１、１３０−２、１３０−３を表面不純物濃度が約１Ｅ２１原子／ｃｃ のｎ形半導体領域とし、
第５、第６領域を表面不純物濃度約１Ｅ２０原子／ｃｃのｐ形半導体領域として試作した場合の電気特性である。この結果、増幅用トランジスタは、ｎｐｎ形バイポーラトランジスタとなり、第１、第２電界効果トランジスタはｐチャネル形となる。
図３０では、図２９に示される本発明のゲイン可変光電変換セルの実施例の第３出力部電位Ｖｃｅｌｌ＿ｏｕｔ＿3を０Ｖとした時の第３出力部からの出力電流（ｏｕｔｐｕｔ ｃｕｒｒｅｎｔ ａｔ ｔｈｅ ３ｒｄ ｃｅｌｌ ｏｕｔ）の絶対値｜Ｉｏｕｔ｜を第２セル選択部の電位（ｅｌｅｃｔｒｉｃａｌ ｐｏｔｅｎｔｉａｌ ａｔ ｔｈｅ ２ｎｄ ｃｅｌｌ ｓｅｌｅｃｔ）Ｖｓｅｌｅｃｔに対してプロットしたグラフである。第１半導体領域の電位を６Ｖ、ゲイン制御部の電位Ｖｇａｉｎを０Ｖ、３Ｖ、６Ｖと３条件パラメータとしてとっている。Ｖｓｅｌｅｃｔ＞５．５Ｖで出力電流Ｉｏｕｔはセルから遮断されている。Ｖｓｅｌｅｃｔ＜０．２ＶでＶｇａｉｎ＝３〜６Ｖで｜Ｉｏｕｔ｜はゲイン制御されず、最大（実験では６０μＡ、入力光量により変化）となる。このセルを暗箱に入れると｜Ｉｏｕｔ｜は約１Ｅ−１１Ａであった。このゲイン可変光電変換セルは電界効果トランジスタの寸法から１００μＡまでの出力電流は充分扱えるから、ゲイン制御しないで約７桁のダイナミックレンジはある。Ｖｇａｉｎ＝０Ｖとすると｜Ｉｏｕｔ｜が約１Ｅ−８Ａになるまで約１／６０００にゲイン制御されることが示されている。この測定をした環境はほの暗い室内であったから、ゲインを最低に制御することによって、更に明るい入力光量を｜Ｉｏｕｔ｜が再度〜１００μＡに増加するまでセンスすることが出来る。この入力光量は図３０に示された場合より更に４桁大きい。
この結果、本発明のゲイン制御機能を使うことにより光強度変化を少なくとも１１桁の範囲で識別することが出来ることが示されたことになる。本実施例では前記第１電界効果トランジスタの第１ソース、第１ドレインが前記第２トランジスタの第２半導体領域１２０−２と前期第３トランジスタの第３半導体領域１３０−３をバイパスしている構成であるが、前記第１トランジスタの第２半導体領域１２０−１と前期第３トランジスタの第３半導体領域１３０−３をバイパスするように相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）の設計変更をすることにより光強度検出のダイナミックレンジは１２〜１３桁まで増加させることができる。
本発明のゲイン可変光電変換セルで２次元アレイを構成し、該アレイ中の必要な部分と他の部分の複数セルのゲイン制御電位を変化させることにより、４桁前後の照度比の異なる画像局部の視認度の高い部分像を隣接する像と同時に撮像することが出来る。
図３０の実施例では、前記第１、第２電界効果トランジスタはpチャネルであり、前記第２ゲート＝第２セル選択部の電位ＶｓｅｌｅｃｔがＶｃ１−Ｖｔｈ２−３Ｖｂｅより低くなると電気信号が前記第２セル出力部から得られる。ここで、Ｖｃ１は前記第１セル電位（前記第１半導体領域に与えられる電位）、Ｖｔｈ２は第２電界効果トランジスタのゲート閾値電圧、３Ｖｂｅは第１、２、３トランジスタのベース・エミッタ電圧の和である。前記ゲイン制御電位が０Ｖの時は、前記第１電界効果トランジスタがトランジスタ１００−２のベース（前記第２半導体領域１２０−２）、１００−３のエミッタ（前記第３半導体領域１３０−３）をほぼ完全にバイパスするので、光電変換要素（この場合は前記第２半導体領域１２０−１と前記第１半導体領域１１０で構成されたフォトダイオード）により光電変換された前記電気量は前記トランジスタ１００−１のベース（前記第２半導体領域１２０−１）から入力して前記トランジスタ１００−１で増幅され前記トランジスタ１００−１のエミッタ（前記第３半導体領域１３０−１）へ出力し、第２電界効果トランジスタ１０−２のチャネルによるバイパスを通ってほぼそのまま第２電界効果トランジスタ１０−２の第８領域１５５（出力部２３）から電気信号として出力する。この状態では、第２セル選択部の電位が、Ｖｃ１−Ｖｔｈ２−Ｖｂｅより低くなると第３セル出力部から電気信号が出力する。
前記第２セル選択部へパルス電位変化（例えば、６Ｖから０Ｖ、０Ｖから６Ｖ）を与えて、電気信号を読み出す場合は、この回路でのトランジスタの組み合わせでは（ｎｐｎトランジスタとｐチャネル電界効果トランジスタ）、セル内部例えば前記第３半導体領域１３０−３から前記第２電界効果トランジスタのソースへ電流が入力するので、電流が小さくなると前記第２電界効果トランジスタの抵抗が大きくなり読み出し時間、およびｒｅｓｅｔ時間が長くなってしまう。これを避けるためには前記第３セル出力部の電圧Ｖｃｅｌｌ＿ｏｕｔ＿３をＶｓｅｌｅｃｔ（セル選択時の）−Ｖｔｈ２よりＶｃ１側に設定すると解決される。前記第２電界効果トランジスタを非飽和（ｎｏｎ−ｓａｔｕｒａｔｉｏｎ）領域（３極管（ｔｒｉｏｄｅ）領域）動作としてソースから見た抵抗を下げることによる読み出し時間の短縮を図ることが出来る。
また、パルス読み出しの場合は低照度光入力に対して、光入力積分時間/読み出し時間の割合で電流増幅がされて電流信号が第３出力部から得られる（詳細は段落００２９〜００３１参照）。パルス読み出しによる増幅は本発明によるゲイン可変光電変換セルに共通に実現できる。
図３１は、（３８）記載のゲイン可変光電変換アレイの実施例とそれを読み出すときの（４６）記載の第４電位設定回路の実施例を示す。図３１には、第１方向へｍ個の本発明の（１１）または（１６）または（２２）または（２６）記載のゲイン可変光電変換セル、第２方向へｎ個の（１１）または（１６）または（２２）または（２６）記載のゲイン可変光電変換セルを配列した本発明のアレイの例が示されている。アレイ内の光電変換セル数はｍ × ｎとした。図３１では、該ゲイン可変光電変換セルを１０００で表記し、その位置にしたがって、１０００−１−１、１０００−２−１、１０００−３−１、１０００−４−１、−−−、１０００−ｍ−１、１０００−１−２、１０００−２−２、１０００−３−２、−−−、１０００−ｍ−２、１０００−１−３、１０００−２−３、１０００−３−３、−−−、１０００−ｍ−３、−−−、１０００−ｉ−ｊ（図示せず）、−−−、１０００−ｍ−ｎと末尾にハイフンで数字を付加している。
１１−１、１１−２、１１−３、−−−、１１−ｎは第１選択線を示し、第２方向へ配置される該ゲイン可変光電変換セル数ｎだけ用意される場合が多い。各第１選択線１１−１、１１−２、１１−３、−−−、１１−ｎは、同一の行に配置された該ゲイン可変光電変換セルの第１セル出力部と電気接続される。
１２−１、１２−２、１２−３、−−−、１２−ｍは第２選択線を示し、第１方向へ配置される該ゲイン可変光電変換セル数ｍだけ用意される場合が多い。各第２出力線１２−１、１２−２、１２−３、−−−、１２−ｍは、同一の列に配置された該ゲイン可変光電変換セルの第２セル出力部と接続される。
ダミーセル等として配置された該ゲイン可変光電変換セルには、第１選択線１１−１、１１−２、１１−３、−−−、１１−ｎないしは第２選択線１２−１、１２−２、１２−３、−−−、１２−ｍが電気接続されない場合があるので必ずしも第２方向ないしは第１方向へ配置される光電変換セル数と第１選択線の数ないしは第２選択線の数とは一致しない。
前記ゲイン制御線は１９−１、１９−２と２系統設けられ、前記ゲイン可変光電変換セルアレイの左右で異なるゲインを実現するために左（１９−１）右（１９−２）で各々１本の線に接続される場合を示している（以下の実施例で同様）。例えば該ゲイン制御線１９−１に前記第１電界効果トランジスタがオンとなる電位を供給し、該ゲイン制御線１９−２に前記第１電界効果トランジスタがオフとなる電位を供給することにより左側では明るい部分の視認性が優れているが右側では黒くなって判別できない暗部の詳細が視認できる画像が得られる。
このゲイン可変光電変換アレイの出力を順次読み出すためには、選ばれた第１選択線１１−ｊを該第１電位から該第２電位（通常パルス状）を印加する一方、選ばれない該複数の第１選択線１１−１、１１−２、１１−３、−−−、１１−ｎは該第１電位に保持している状態とする。これにより該第１選択線１１−ｊに接続されている該ゲイン可変光電変換セルの電気信号を該第２選択線１２−１、１２−２、１２−３、−−−、１２−ｍ経由で同時に取り出すことが出来る。
前記複数の第２選択線１２−１、１２−２、１２−３、−−−、１２−ｍから同時に取り出された（ｐａｒａｌｌｅｌ ｏｕｔ）電気信号は、前記複数の第２選択線にそれぞれ接続された複数のセンスアンプ２００２−１、２００２−２、２００２−３、−−−、２００２−ｍにより増幅される（インピーダンス変換も含む）。該電気信号が電流、電荷の場合は電圧出力に変換（必要に応じて増幅）される。ｐａｒａｌｌｅｌに取り出され、増幅または変換された該電気信号は該センスアンプの出力に接続されたスキャン回路３０００で順次スキャンされてｓｅｒｉａｌ信号として取り出すことができる。
本発明の（３８）記載のゲイン可変光電変換アレイの前記第２選択線から読み出す電気信号をセンスする場合、第２選択線から電気信号を読み出す前あるいは読み出した後で、前記第２選択線を前記第４電位にセットしておくことが高精度読み出しには望ましい。前記第４電位に該セット後、前記第２選択線を浮遊状態にして、前記選ばれた前記第１選択線１１−ｊを前記第１電位から第２電位へ変化させ、センスアンプで前記電気信号を検出する。この場合センスアンプに信号入力とｒｅｆｅｒｅｎｃｅ入力がある差動形のセンスアンプを用い、そのｒｅｆｅｒｅｎｃｅ入力に第４電位を供給しておくことにより、信号入力の電位が前記第４電位の状態で電気信号出力を検出できる。
さらに、前記選択されたた第１選択線１１−ｊの電位を該第１電位から該第２電位へ（通常パルス状）変化させて第２選択線から電気信号を読み出し、その後に第２選択線の電位を第４電位にリセットすることにより、光電変換セルの内部電位をリセットすることができる。
図３１には、このセット、リセット−−−電位設定のために、（４６）記載の第４電位設定回路の実施例が併記されている。
図において、４０１０は設定回路を示す。該設定回路４０１０は、複数の第６トランジスタ４００６−１、４００６−２、４００６−３、−−−、４００６−ｊ（４００６−ｊは図示せず）、−−−、４００６−ｍから構成される。該第６トランジスタ４００６−１、４００６−２、４００６−３、−−−、４００６−ｊ（４００６−ｊは図示せず）、−−−、４００６−ｍは同じ末尾数字の第２選択線１２−１、１２−２、１２−３、−−−、１２−ｊ（１２−ｊは図示せず）、−−−、１２−ｍに対応する。該第６トランジスタ４００６−１、４００６−２、４００６−３、−−−、４００６−ｍは電界効果トランジスタであり、第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）の２つの出力（ソースまたはドレイン）のうちその一方の出力が第２選択線１２−ｊ（ｊ＝１，２，３，−−−，ｍ）へ接続され、他方が（該設定回路の端子４０１０−４を介して）第４電位供給手段４００１へ接続されている。
センスアンプ２００２−１、２００２−２、２００２−３、−−−、２００２−ｍの信号入力２００２−１−１、２００２−２−１、２００２−３−１、−−−、２００２−ｍ−１へはそれぞれ対応する該第２選択線１２−ｊ（ｊ＝１，２，３，−−−，ｍ）、該第６トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）の出力の一方が接続されている。該センスアンプのｒｅｆｅｒｅｎｃｅ入力２００２−１−２、２００２−２−２、２００２−３−２、−−−、２００２−ｍ−２には該第４電位供給手段４００１が接続されている。
第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）のゲートには（該設定回路端子４０１０−３を介して）該第６トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）をオフにする電位からオンにする制御電圧パルスが与えられる。
該オフからオンにするための制御電圧パルスは第１選択線が第１電位である時間の少なくとも１部、または、第１選択線が第２電位にあり第１電位に変化する前段階に第６トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）のゲートへ加えられる。後者は（３８）記載のゲイン可変光電変換アレイを構成するセル内のセル電位リセットのために有効であり、前記ゲイン可変光電変換セルの信号が読み出された後ならば第１選択線が第２電位にあるときの一部でもよい。言い換えれば、少なくとも該第１選択線１１−ｊが該第１電位から該第２電位へ遷移してセンスが開始される時点では該第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）をオフとする制御電位が第６トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）のゲートへ与えられていればよい。
上記の制御電圧パルスは第６電界効果トランジスタをオフからオン、オンからオフへ駆動する電位変化をもち、それぞれ上記の必要なタイミングで、たとえば公知のシフトレジスタ等のパルス発生回路からなる制御パルス供給部から供給される。該設定回路４０１０に該第４電位供給手段を接続した回路を第４電位設定回路と呼ぶ。
（４５）記載の第２電位設定回路の実施例は、下記の構成となる。
前記設定回路の第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｎ）の２つの出力（ソースまたはドレイン）のうちその一方の出力が第１選択線１１−ｊ（ｊ＝１，２，３，−−−，ｎ）へ接続され、他方が（該設定回路の端子４０１０−４（図示せず）を介して）第２電位供給手段（第４電位供給手段４００１を置き換える。図示せず）へ接続されている。
センスアンプ２００２−１、２００２−２、２００２−３、−−−、２００２−ｎの信号入力２００２−１−１、２００２−２−１、２００２−３−１、−−−、２００２−ｎ−１へはそれぞれ対応する該第１選択線１１−ｊ（ｊ＝１，２，３，−−−，ｎ）、該第６トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｎ）の出力の一方が接続されている。該センスアンプのｒｅｆｅｒｅｎｃｅ入力２００２−１−２、２００２−２−２、２００２−３−２、−−−、２００２−ｎ−２には該第２電位供給手段が接続されている。
第６電界効果トランジスタの動作は、前記第４電位設定回路の説明で、第１選択線と第２選択線を入れ替え、第１電位と第３電位、第２電位と第４電位を入れ替えることで説明できる。
図３２は、（３９）記載のゲイン可変光電変換アレイの実施例とそれれを読み出すときの（４７）記載の第６電位設定回路１の実施例を示す。第１方向へｍ個の本発明の（１８）または（１９）または（２８）または（３６）記載のゲイン可変光電変換セル、第２方向へｎ個の（１８）または（１９）または（２８）または（３６）記載のゲイン可変光電変換セルを配列した本発明のアレイの例が示されている。アレイ内のゲイン可変光電変換セル数はｍ × ｎとした。図３２では、該ゲイン可変光電変換セルを１００１で表記し、その位置にしたがって、１００１−１−１、１００１−２−１、１００１−３−１、１００１−４−１、−−−、１００１−ｍ−１、１００１−１−２、１００１−２−２、１００１−３−２、−−−、１００１−ｍ−２、１００１−１−３、１００１−２−３、１００１−３−３、−−−、１００１−ｍ−３、−−−、１００１−ｉ−ｊ（図示せず）、−−−、１００１−ｍ−ｎと末尾にハイフンで数字を付加している。
１３−１、１３−２、１３−３、−−−、１３−ｎは第３選択線を示し、第２方向へ配置される（３９）記載のゲイン可変光電変換セル数ｎだけ用意される場合が多い。各第３選択線１３−１、１３−２、１３−３、−−−、１３−ｎは同一の行に配置された該ゲイン可変光電変換セルの第２セル選択部と電気接続される。
１５−１、１５−２、１５−３、−−−、１５−ｍは第３出力線を示し、第１方向へ配置される該ゲイン可変光電変換セル数ｍだけ用意される場合が多い。各第３出力線１５−１、１５−２、１５−３、−−−、１５−ｍは、同一の列に配置された該ゲイン可変光電変換セルの第３セル出力部と接続される。
ダミーセル等として配置された該ゲイン可変光電変換セルには第３選択線１３−１、１
３−２、１３−３、−−−、１３−ｎないしは第３出力線１５−１、１５−２、１５−３、−−−、１５−ｍが電気接続されない場合があるので必ずしも第２方向ないしは第１方向へ配置される光電変換セル数と第３選択線の数ないしは第３出力線の数とは一致しない。
前記ゲイン制御線は１９−１、１９−２と２系統設けられ、前記ゲイン可変光電変換セルアレイの左右で異なるゲインを実現するために左（１９−１）右（１９−２）で各々１本の線に接続される場合を示している。例えば該ゲイン制御線１９−１に前記第１電界効果トランジスタがオンとなる電位を供給し、該ゲイン制御線１９−２に前記第１電界効果トランジスタがオフとなる電位を供給することにより左側では明るい部分の視認性が優れているが右側では黒くなって判別できない暗部の詳細が視認できる画像が得られる。
このゲイン可変光電変換アレイの出力を順次読み出すためには、選ばれた第３選択線１３−ｊを該第１選択電位から該第２選択電位（通常パルス状）を印加する一方、選ばれない該複数の第３選択線１３−１、１３−２、１３−３、−−−、１３−ｎは該第１選択電位に保持している状態とする。これにより該第３選択線１３−ｊに接続されている該ゲイン可変光電変換セルの電気信号を該第３出力線１５−１、１５−２、１５−３、−−−、１５−ｍ経由で同時に取り出すことが出来る。
前記複数の第３出力線１５−１、１５−２、１５−３、−−−、１５−ｍから同時に取り出された（ｐａｒａｌｌｅｌ ｏｕｔ）電気信号は、前記複数の第３出力線にそれぞれ接続された複数のセンスアンプ２００２−１、２００２−２、２００２−３、−−−、２００２−ｍにより増幅される（インピーダンス変換も含む）。該電気信号が電流、電荷の場合は電圧出力に変換（必要に応じて増幅）される。ｐａｒａｌｌｅｌに取り出され、増幅または変換された該電気信号は該センスアンプの出力に接続されたスキャン回路３０００で順次スキャンされてｓｅｒｉａｌ信号として取り出すことができる。
本発明の（３９）記載のゲイン可変光電変換アレイの前記第３出力線から読み出す電気信号をセンスする場合、第３出力線から電気信号を読み出す前あるいは読み出した後で、前記第３出力線を前記第６電位にセットしておくことが高精度読み出しには望ましい。前記第６電位に該セット後、前記第３出力線を浮遊状態にして、前記選ばれた前記第３選択線１３−ｊを前記第１選択電位から第２選択電位へ変化させ、センスアンプで前記電気信号を検出する。この場合センスアンプに信号入力とｒｅｆｅｒｅｎｃｅ入力がある差動形のセンスアンプを用い、そのｒｅｆｅｒｅｎｃｅ入力に前記第６電位を供給しておくことにより、信号入力の電位が前記第６電位の状態で電気信号出力を検出できる。
さらに、前記選ばれた第３選択線１３−ｊの電位を該第１選択電位から該第２選択電位へ（通常パルス状）変化させて第３出力線から電気信号を読み出し、その後に第３出力線の電位を前記第６電位にリセットすることにより、前記ゲイン可変光電変換セルの内部電位をリセットすることができる。
前記第２電界効果トランジスタの前記第７、８領域が前記第１半導体領域１１０に接して設けられる場合は（前記第１半導体領域１１０がｎ形の場合は第２電界効果トランジスタ１０−１はｐチャネル形となる。）、前記第２電界効果トランジスタがソースフォロワ・モードで前記セル内電位を駆動するので、セル内部電位がリセット電位に近づくと、第２電界効果トランジスタのソースが高インピーダンスとなりリセットに時間がかかるか、規定の時間でリセットを止めてしまうと、セル内部リセット不完全の状態が残ってしまう。リセットを限られた時間で行うためには、前記第２選択電位と前記第６電位との関係の選択が重要である。
このためには、第６電位を（第２選択電位）−Ｖｔｈ２より第１選択電位側の値に設定することが望ましい。一方、システム全体の回路設計の都合上第６電位を優先的に決める必要がある場合は第２選択電位を（第６電位）＋Ｖｔｈ２より第１選択電位からはなれた側の値に設定することが望ましい。なおＶｔｈ２は、第２電界効果トランジスタのゲート閾値電圧でｐチャネルの場合は符号が負、ｎチャネルの場合は符号は正である。
図３２には、このセット、リセット電位設定のために、（４７）記載の第６電位設定回路１の実施例が併記されている。
図において、４０１０は設定回路１を示す。該設定回路１（４０１０）は、複数の第６電界効果トランジスタ４００６−１、４００６−２、４００６−３、−−−、４００６−ｊ（４００６−ｊは図示せず）、−−−、４００６−ｍから構成される。該第６電界効果トランジスタ４００６−１、４００６−２、４００６−３、−−−、４００６−ｊ（４００６−ｊは図示せず）、−−−、４００６−ｍは同じ末尾数字の第３出力線１５−１、１５−２、１５−３、−−−、１５−ｊ（１５−ｊは図示せず）、−−−、１５−ｍに対応する。該第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）の２つの出力（ソースまたはドレイン）のうちその一方の出力が第３出力線１５−ｊ（ｊ＝１，２，３，−−−，ｍ）へ接続され、他方が（該設定回路１の端子４０１０−６を介して）第６電位供給手段６００１へ接続されている。
センスアンプ２００２−１、２００２−２、２００２−３、−−−、２００２−ｍの信号入力２００２−１−１、２００２−２−１、２００２−３−１、−−−、２００２−ｍ−１へはそれぞれ対応する該第３出力線１５−ｊ（ｊ＝１，２，３，−−−，ｍ）、該第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）の出力の一方が接続されている。該センスアンプのｒｅｆｅｒｅｎｃｅ入力２００２−１−２、２００２−２−２、２００２−３−２、−−−、２００２−ｍ−２には該第６電位供給手段６００１が接続されている。
前記第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）のゲートには（前記設定回路１の端子４０１０−３を介して）前記第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）をオフにする電位からオンにする制御電圧パルスが与えられる。
該オフからオンにするための制御電圧パルスは第３選択線が第１選択電位である時間の少なくとも１部、または、第３選択線が第２選択電位にあり第１選択電位に変化する前段階に前記第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）のゲートへ加えられる。後者は（３９）記載のゲイン可変光電変換アレイを構成するセル内のセル電位リセットのために有効であり、前記ゲイン可変光電変換セルの信号が読み出された後ならば第３選択線が第２選択電位にあるときの一部でもよい。言い換えれば、少なくとも該第３選択線１３−ｊが該第１選択電位から該第２選択電位へ遷移してセンスが開始される時点では前記第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）をオフとする制御電位が前記第６電界効果トランジスタ４００６−ｊ（ｊ＝１，２，３，−−−，ｍ）のゲートへ与えられていればよい。
上記の制御電圧パルスは前記第６電界効果トランジスタをオフからオン、オンからオフへ駆動する電位変化をもち、それぞれ上記の必要なタイミングで、たとえば公知のシフトレジスタ等のパルス発生回路からなる制御パルス供給部から供給される。該設定回路１に該第６電位供給手段６００１を接続した回路を第６電位設定回路１と呼ぶ。
図３３は、この第６電位設定回路１の動作を示す電圧波形例である。波形（５）、（６）、（７）、（８）で示されるように前記第３選択線１３−ｊ（ｊ＝１、２、３、−−−、ｍ）（ｊは図示されず）が順次前記第１選択電位→第２選択電位→第１選択電位と変化する電圧パルスで駆動され、前記第３選択線１３−ｊに接続されているゲイン可変光電変換セルの電気信号が読み出される。波形（５）〜（８）は前記第２電界効果トランジスタがｐチャネルのときの極性を示している。このとき設定回路４０１０の第６トランジスタ４００６−ｊ（ｊ＝１、２、３、−−−、ｍ）（図示されず）のゲートが（９）に示される電圧波形の制御パルスで駆動される。この波形は第６トランジスタがｎチャネルの場合の極性で示している。第３選択線１３−ｊ（ｊ＝１、２、３、−−−、ｍ）が第１選択電位に駆動されているフェーズで前記第６電界効果トランジスタ４００６−ｊ（ｊ＝１、２、３、−−−、ｍ）がオンとなる制御パルスがゲートへ与えられている。図では、第３選択線が第２選択電位に駆動された後半以後からも前記第６電界効果トランジスタ４００６−ｊ（ｊ＝１、２、３、−−−、ｍ）がオンとなる制御パルスがゲートへ与えられる場合が示されている。
電圧波形（１２）は第３出力線１５−１およびセンスアンプ２００２の信号入力２００２−１−１の電圧波形を示している。点線の丸印の部分でセンスが行われる。第３出力線１５−ｊ（ｊ＝１，２，３，−−−，ｍ）およびセンスアンプ２００２入力２００２−１−ｊ（ｊ＝１，２，３，−−−，ｍ）の場合も同様である。図の電圧波形の極性は第６電界効果トランジスタがｎチャネルとして示されている。
（３９）記載のゲイン可変光電変換アレイに使用される（４９）記載の第６電位設定回路３の具体例を、トランジスタ記号を用いた回路図で図３４に示す。（３９）記載のゲイン可変光電変換アレイの部分の構成、構成要素の数字は図３２と同じである。
４０１１は接続回路を示す。該接続回路４０１１は前記第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍで構成され、設定回路４０２０は第６トランジスタ４００６−０で構成される。該接続回路４０１１、設定回路４０２０、第６電位供給手段６００１とで該第６電位設定回路が構成される。
前記第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍは、２つの出力（ソース、ドレイン）の一方、４００４−１−１、４００４−２−１、４００４−３−１、−−−、４００４−ｍ−１はそれぞれ第３出力線１５−１、１５−２、１５−３、−−−、１５−ｍに接続されている。前記第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍの出力の他方はセンスアンプ２００３の信号入力２００３−１に接続されている。前記第６電界効果トランジスタ４００６−０は２つの出力（ソース、ドレイン）の一方は前記複数の第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍの出力の他方に接続され、２つの出力の他方４００６−０−２は第６電位供給手段６００１に接続されている。なお、該センスアンプ２００３はｒｅｆｅｒｅｎｃｅ入力２００３−２を有し、該第６電位供給手段６００１と接続されている。
前記複数の第４電界効果トランジスタを順次オフ、オン、オフとする制御電圧パルスが前記複数の第４トランジスタのゲートへ順次与えられ、前記第４トランジスタがオフのとき、またはオンからオフへ遷移する前に前記第６電界効果トランジスタをオンとする制御電圧パルスが前記第６電界効果トランジスタのゲートへ与えられる。言い換えれば、少なくとも前記複数の第４電界効果トランジスタの一つがオフからオンへ遷移するセンスが開始される時点では前記第６電界効果トランジスタをオフとする制御電位が前記第６電界効果トランジスタのゲートへ与えられる。
上記の制御電圧パルスは前記第４電界効果トランジスタまたは前記第６電界効果トランジスタをオフからオン、オンからオフへ駆動する電位変化をもち、それぞれ上記の必要なタイミングで、たとえば公知のシフトレジスタ等のパルス発生回路からなる制御パルス供給部から供給される。
図３５は、この第６電位設定回路３の動作を示す電圧波形例である。前記ゲイン可変光電変換セルから電気信号を読み出すためにまず、前記第３選択線１３−ｉ（ｉ＝１，２，３，−−−，ｎ）のひとつを前記第１選択電位から前記第２選択電位へ駆動する。図の電圧波形（５）、（６）では第３選択線１３−１と続いて前記第３選択線１３−２が駆動される場合が示されている。
前記第３選択線１３−ｉのひとつが前記第２選択電位に駆動されているとき、波形（１）、（２）、（３）、（４）で示すように前記第４トランジスタ４００４−ｊ（ｊ＝１，２，３，−−−，ｍ）のゲート４００４−ｊ−３に前記第４電界効果トランジスタ４００４−ｊがオフ→オン→オフとなる電圧パルスを順次印加する。これにより前記第３出力線１５−ｊ（ｊ＝１，２，３，−−−，ｍ）と前記センスアンプ２００３の信号入力２００３−１が順次接続されひとつの前記第３選択線１３−ｉとひとつの前記第３出力線１５−ｊとの交点にある前記ゲイン可変光電変換セルの電気信号が読み出される。前記第４電界効果トランジスタ４００４−ｊがオフ状態のとき前記第６電界効果トランジスタがオンとなるゲート電位を与えておけばセンスアンプの信号入力へは第６電位を基点として光電変換セルの電気信号が伝えられる。電圧波形（９）は更に前記第４電界効果トランジスタ４００４−ｊがオンとなった後半に前記第６電界効果トランジスタがオンとなる動作波形が示されている。この場合は電気信号読み出し後に前記ゲイン可変光電変換セルのセル内電位をリセットすることができる。
図の電圧波形の極性は前記第４電界効果トランジスタ４００４−ｊがｐチャネルトランジスタ、第６電界効果トランジスタ４００６−０がｎチャネルとして示されている。波形、電位レベルは変わるが。ｐチャネル，ｎチャネル入れ替えても良い。この場合、センスアンプ２００３は第３出力線に読み出し蓄積された電荷を動作の初期には増幅する電荷増幅を行うことの出来るセンスアンプを選択する。上記第６電位設定回路３の場合は前記ゲイン可変光電変換セルのセル内電位をリセットする時間はひとつの前記第４電界効果トランジスタがオンとなっている時間に限られていた。このリセット時間を長くとるために、前記設定回路１を前記センスアンプと前記接続回路に関して反対側に設けて前記第６電位設定回路４を構成することが出来る。前記複数の第６電界効果トランジスタのひとつ４００６−ｊのソース・ドレインの一方を前記第３出力線のひとつ１５−ｊへ接続し、該ソース・ドレインの他方を前記第６電位供給手段へ接続する。この構成では、前記第４電界効果トランジスタ４００４−ｊがオンになる直前のオフ状態では、前記第６電界効果トランジスタ４００６−ｊはオンと出来ないので、読み出す直前の前記第３出力線１５−ｊの第６電位設定のためには設定回路２は必要な場合があるが、前記第４電界効果トランジスタ４００４−ｊオンに続くオフ後のリセットで前記第３出力線１５−ｊの第６電位設定もできるので、次に読み出すまで前記第３出力線が前記第６電位に保持されていれば、設定回路２は必ずしも必要でなくなる。
（４０）記載のゲイン可変光電変換アレイのための（４８）記載の第６電位設定回路２を、図３６にその具体例を示す。
図において、１００２−ｉ−ｊ（ｉ＝１，２，３，−−−ｍ、ｊ＝１，２，３，−−−ｎ、１００２−ｉ−ｊそのものは図示されず）は（４０）記載のゲイン可変光電変換アレイを構成するゲイン可変光電変換セル、１３−ｊ（ｊ＝１，２，３，−−−ｎ、１３−ｊそのものは図示されず）は前記第３選択線、１４−ｉ（ｉ＝１，２，３，−−−ｍ、１４−ｉそのものは図示されず）は前記第４選択線、１６は前記第４出力線である。
設定回路２（４０２０）は前記第６電界効果トランジスタ４００６−０から構成される。前記第６電界効果トランジスタ４００６−０の２つの出力（ソースまたはドレイン）のうちその一方の出力４００６−０−１が第４出力線１６へ接続され、他方４００６−０−２が前記第６電位供給手段６００１へ接続されている。
センスアンプ２００２の信号入力２００２−０−１は該第４出力線１６、該第６電界効果トランジスタの出力の一方４００６−０−１が接続されている。該センスアンプ２００２のｒｅｆｅｒｅｎｃｅ入力２００２−０−２には前記第６電位供給手段６００１が接続されている。
前記第４出力線は複数本のグループ１６−１、１６−２、１６−３、−−−とグループ分けして、（４０）記載のゲイン可変光電変換アレイをいくつかの部分に分けて電気信号を同時に読み出すこともできる。この場合、当該設定回路２は個々のグループの該第４出力線１６−１、１６−２、１６−３、−−−−にそれぞれ設けられる。該設定回路２と第６電位供給手段とで前記第６電位設定回路２が構成される。
第６電界効果トランジスタのゲート４００６−０−３には該第６電界効果トランジスタをオン、オフする制御電圧パルスが与えられる。
オンのための制御電圧パルスは第３選択線が第１選択電位でありかつ第４選択線が第３選択電位である時間の少なくとも１部に与えられる。このｔｉｍｉｎｇで前記第４出力線の前記第６電位へのセットが行われる。第４選択線が第４選択電位にありかつ第３選択線が第２選択電位にあり第１選択電位に遷移する前段階、あるいは第３選択線が第２選択電位にありかつ第４選択線が第４選択電位にあり第３選択電位に遷移する前段階に、オンのための制御電圧パルスが第６トランジスタのゲートへ加えられる。後者は光電変換セル内のセル電位リセットのために有効である。
上記の制御電圧パルスは第６トランジスタをオフからオン、オンからオフへ駆動する電位変化をもち、それぞれ上記の必要なタイミングで、たとえば公知のシフトレジスタ等のパルス発生回路からなる制御パルス供給部から供給される。
図３７は（５１）記載の電気信号センス制御回路をトランジスタ回路レベルで記述した一例を示す。この電気信号センス制御回路を４０３０で示す。
図３７において、１０００−ｉ−ｊ（ｉ＝１，２，３，−−−ｍ、ｊ＝１，２，３，−−−ｎ）は（３８）記載のゲイン可変光電変換アレイを構成するゲイン可変光電変換セル、１１−ｊ（ｊ＝１，２，３，−−−，ｎ）、１２−ｉ（ｉ＝１，２，３，−−−，ｍ）はそれぞれ前記第１選択線、前記第２選択線である。４００４−１、４００４−２、４００４−３、−−−、４００４−ｍは、前記ゲイン可変光電変換アレイの複数の第２選択線１２−１、１２−２、１２−３、−−−１２−ｍとセンンスアンプ２００２とを時系列的に接続・遮断をするための複数の第４電界効果トランジスタで、接続回路４０３４を構成する。前記複数の第４電界効果トランジスタの２つの出力部（ソース、ドレイン）の一方は前記ゲイン可変光電変換アレイの複数の第２選択線（１２−１、１２−２、１２−３、−−−１２−ｍ）へ電気信号センス制御回路４０３０の端子４０３０−１、４０３０−２、４０３０−３、−−−、４０３０−ｍを介して各々接続され、該複数の第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍの出力部の他方は一括して電気信号センス制御回路４０３０の出力端子４０３２−０に接続されさらに出力端子４０３２を介してセンスアンプ２００２の信号入力端子２００２−１に接続される。
４００５−１、４００５−２、４００５−３、−−−、４００５−ｍは（３８）記載のゲイン可変光電変換アレイの複数の第２選択線１２−１、１２−２、１２−３、−−−１２−ｍと第３電位供給手段３００１との間を時系列的に接続・遮断するための複数の第５トランジスタで電界効果トランジスタまたはバイポーラトランジスタが用いられ、出力非選択電位設定回路４０３５を構成する。この複数の第５トランジスタ４００５−１、４００５−２、４００５−３、−−−、４００５−ｍの２つの出力部（ソース、ドレインまたはエミッタ、コレクタ）の一方が前記第２選択線１２−１、１２−２、１２−３、−−−１２−ｍへ電気信号センス制御回路４０３０の端子４０３０−１、４０３０−２、４０３０−３、−−−、４０３０−ｍを介して各々接続され、該複数の第５トランジスタ４００５−１、４００５−２、４００５−３、−−−、４００５−ｍの出力部の他方は一括して電気信号センス制御回路４０３０の端子４０３３を介して第３電位供給手段３００１に接続される。
シフトレジスタ回路３００３からは、第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍ、および第５トランジスタ４００５−１、４００５−２、４００５−３、−−−、４００５−ｍを時系列的にオン、オフ制御するパルスが第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍのそれぞれのゲートへ端子４０３３−１、４０３３−２、４０３３−３、−−−、４０３３−ｍを介してまたは第５トランジスタ４００５−１、４００５−２、４００５−３、−−−、４００５−ｍのそれぞれのゲートまたはベースへ端子４０３３−０１、４０３３−０２、４０３３−０３、−−−、４０３３−０ｍを介して与えられる。
第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍと第５トランジスタ４００５−１、４００５−２、４００５−３、−−−、４００５−ｍの組４００４−１および４００５−１、４００４−２および４００５−２、４００４−３および４００５−３、−−−、４００４−ｍおよび４００５−ｍがそれぞれ相補形のトランジスタである場合はそれぞれの組のトランジスタのゲートあるいはベースへ与えられる制御パルスは２つから１つへ縮減されて好都合である。
第６トランジスタ４００６−０は出力選択電位設定回路４０３６を構成し、電界効果トランジスタでありその２つの出力（ソース、ドレイン）の一方が電気信号センス制御回路４０３０の端子４０３４を介して第４電位供給手段４００１に接続され、他方が該複数の第４電界効果トランジスタ４００４−１、４００４−２、４００４−３、−−−、４００４−ｍの該他方の出力部に接続され、電気信号センス制御回路４０３０の端子４０３２を介してセンスアンプ２００２の信号入力２００２−１に接続されている。
第６トランジスタ４００６−０はそのゲートに端子４０３３−６３を介して与える制御パルスにより、前記複数の第１選択線のひとつが前記第１電位から第２電位へ変化する前、前記第１電位から第２電位へ変化して電気信号がセンスされた後の少なくとも一部でオンとなるように制御され、前記第２選択線の読み出し前の電位設定および読み出し後の（３８）記載のゲイン可変光電変換アレイを構成するセル内電位リセットを行うことが出来る。前記複数の第１選択線の全てが前記第１電位となっているときは該ゲイン可変光電変換アレイのうちのどのセルも選択されていない。
センスアンプ２００２は、信号入力２００２−１のほかにｒｅｆｅｒｅｎｃｅ入力２００２−２を有することが望ましい。ｒｅｆｅｒｅｎｃｅ入力２００２−２は、第４電位供給手段４００１から第４電位を供給され、電流または電荷センスの場合は信号入力が第４電位近傍でセンスされる。したがって信号入力のないフェーズでセンスアンプの入力を第４電位にセットする機能をこの電気信号センス制御回路４０３０が有することは望ましい。
なお、上記電気信号センス制御回路４０３０の各端子、センスアンプ２００２の端子、第３電位供給手段３００１の端子、第４電位供給手段４００１の端子は、（３８）記載のゲイン可変光電変換アレイ等と同一チップ上に集積されるときは端子としての形状があるわけでなく、各部、各ブロック間を連続した導電薄膜で接続された形態で提供される。ここで記載されている端子は機能ブロックごとの区切りを表すための便宜的な呼称であり、実態がない場合が多い。回路図上の接続点である。
集積回路上では前記第２電位供給手段、第３電位供給手段３００１または第４電位供給手段４００１、第６電位供給手段６００１は外部パッドから前記第２電位または第３電位または第４電位または第６電位を供給する薄膜配線であってもよいし、前記第２電位または第３電位または第４電位または第６電位を発生する電源回路であってもよい。
本発明により、高感度、高ダイナミックレンジ、ゲイン可変の光電変換素子、光電変換セルとアレイがシリコンＬＳＩ技術で実現できる。このため、一般のディジタルカメラの高性能化だけでなく、明暗比の大きい対象物の撮像、部分的に暗部を明視化した撮像がリアルタイムで可能となるので、科学技術開発過程で従来、明暗比、暗部の細部明視化を必要とされていた観測手段、安心安全のための監視カメラ等を低価格で実現できる。
１：第１出力部
２：第２出力部
９：ゲイン制御部
１０−１：第１電界効果トランジスタ
１０−２：第２電界効果トランジスタ
１０−３：第３電界効果トランジスタ
１１−１，１１−２，１１−３，−−−１１−ｎ：第１選択線
１２−１，１２−２，１２−３，−−−１２−ｍ：第２選択線
１３−１，１３−２，１３−３，−−−１３−ｋ，−−−１３−ｎ：第３選択線
１４−１，１４−２，１４−３，−−−１４−ｋ，−−−１４−ｍ：第４選択線
１５−１，１５−２，１５−３，−−−１５−ｊ，−−−１５−ｍ：第３出力線
１６：第４出力線
１９−１，１９−２，１９−ｋ：ゲイン制御線
２３：第３セル出力部
２４：第４セル出力部
３２：第２セル選択部
３３：第３セル選択部
５７：第３電界効果トランジスタの第３ソースまたは第３ドレインの一方
５８：第３電界効果トランジスタの第３ソースまたは第３ドレインの他方
５９：第３電界効果トランジスタの第３ゲート
８１：導電薄膜
９０：支持基板
９１：ゲイン制御部
１００：増幅形光電変換部
１００−１：第１トランジスタまたはトランジスタ１００−１
１００−２：トランジスタ１００−２
１００−３：トランジスタ１００−３
１０１：光電変換要素
１０２：入力光
１１０：第１半導体領域
１１１：第１絶縁膜
１１２：第２絶縁膜
１１４：より高不純物濃度の第１導電形領域
１２０−１、１２０−２，１２０−３：第２半導体領域
１２３：第２半導体領域へのコンタクトホール
１３０−１、１３０−２，１３０−３：第３半導体領域
１３３：第３半導体領域へのコンタクトホール
１４０：第４半導体領域
１４１：第４絶縁膜
１４２：第５絶縁膜
１５１：第５領域
１５２：第６領域
１５３：第１ゲート
１５４：第７領域
１５５：第８領域
１５６：第２ゲート
１０００−ｉ−ｊ：（３８）記載のゲイン可変光電変換アレイを構成するゲイン可変光電変換セル
１００１−ｉ−ｊ：（３９）記載のゲイン可変光電変換アレイを構成するゲイン可変光電変換セル
１００２−ｉ−ｊ：（４０）記載のゲイン可変光電変換アレイを構成するゲイン可変光電変換セル
２００２：リファレンス入力付センスアンプ
２００３：リファレンス入力付センスアンプ
２０１０：第１セル電位
３０００：スキャン回路
３００１：第３電位供給手段
３００３：シフトレジスタ等のスキャン回路
４００１：第４電位供給手段
４００４−１，４００４−２，４００４−３，−−−４００４−ｍ：第４電界効果トランジスタ
４００５−１，４００５−２，４００５−３，−−−４００５−ｍ：第５トランジスタ
４００６−０，４００６−１，４００６−２，４００６−３，−−−４００６−ｍ：第６電界効果トランジスタ
４０１０：設定回路
４０１１：接続回路
４０２０：設定回路
４０３０：電気信号センス制御回路
４０３４：接続回路
４０３５：出力非選択電位設定回路
４０３６：出力選択電位設定回路
６００１：第６電位供給手段

Claims (52)

  1. コレクタ、ベース、エミッタを有する１または複数のトランジスタ及び光電変換要素とから構成される増幅形光電変換部分と、
    第１ソース、第１ドレイン、第１ゲートを有する第１電界効果トランジスタと、
    を備え、
    前記光電変換要素は、前記１または複数のトランジスタから選択されたトランジスタのベースに接続し、
    前記光電変換要素は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換する素子であって、
    前記１または複数のトランジスタのコレクタの少なくとも１つが第１出力部であり、
    前記１または複数のトランジスタのエミッタの１つが第２出力部であり、
    前記１または複数のトランジスタの第２出力部ではない他のエミッタは、光電変換要素がベースに接続されている前記選択されたトランジスタ以外の前記１または複数のトランジスタのベースに接続し、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られる、
    増幅形光電変換素子、増幅形光電変換セル、または、増幅形光電変換アレイにおいて、
    前記１または複数のトランジスタのいずれかのベースまたはエミッタの間に、前記第１ソースと第１ドレインが接続され、
    前記第１ゲートにゲイン制御電位を与えることにより、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化する、
    ことを特徴とする増幅形光電変換素子、増幅形光電変換セル、または、増幅形光電変換アレイのゲイン可変方法。
  2. コレクタ、ベース、エミッタを有する１または複数のトランジスタおよび光電変換要素とから構成される増幅形光電変換部分と、
    第１ソース、第１ドレイン、第１ゲートを有する第１電界効果トランジスタと、
    を備え、
    前記光電変換要素は、前記１または複数のトランジスタから選択されたトランジスタのベースに接続し、
    前記光電変換要素は、光強度または光波長の光入力情報を、電流、電荷、電圧、または
    、抵抗値変化の電気量に光電変換する素子であって、
    前記１または複数のトランジスタのコレクタの少なくとも１つが第１出力部であり、
    前記１または複数のトランジスタのエミッタの１つが第２出力部であり、
    前記１または複数のトランジスタの第２出力部ではない他のエミッタは、光電変換要素がベースに接続されている前記選択されたトランジスタ以外の前記１または複数のトランジスタのベースに接続し、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られ、
    前記１または複数のトランジスタのいずれかのベースまたはエミッタの間に、前記第１ソースと前記第１ドレインを接続し、
    前記第１ゲートにゲイン制御電位を与えることにより、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化する、
    ことを特徴とするゲイン可変光電変換素子。
  3. 前記光電変換要素がフォトダイオードであることを特徴とする請求項２記載のゲイン可変光電変換素子。
  4. 前記光電変換要素が、前記選択されたトランジスタのコレクタとベースを含むフォトダイオードであることを特徴とする請求項２記載のゲイン可変光電変換素子。
  5. 前記光電変換要素が、前記光入力情報により抵抗値が変化する光可変抵抗素子であることを特徴とする請求項２記載のゲイン可変光電変換素子。
  6. 連続したまたは相互接続されたコレクタにそれぞれ設けられた複数のベース、該複数のベースにそれぞれ設けられた複数のエミッタを有する増幅形光電変換部分と、第１ソース、第１ドレイン、第１ゲートが設けられた第１電界効果トランジスタと、を少なくとも備え、
    前記コレクタが、第１出力部であり、
    前記複数のエミッタのうちの１つが第２出力部であり、
    前記複数のベースのうちの１つのベースと前記コレクタは、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係るベースと前記第２出力部に係るエミッタを除いた、前記複数のベースと前記複数のエミッタがそれぞれ相互接続され、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られ、
    前記第１ソースまたは前記第１ドレインの一方は、前記複数のベースまたは前記複数のエミッタの１つと接続し、
    前記第１ソースまたは前記第１ドレインの他方は、前記複数のベースまたは前記複数のエミッタの他の１つと接続し、
    前記第１ゲートにゲイン制御電位を与えることで、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化する、
    ことを特徴とするゲイン可変光電変換素子。
  7. 第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表
    面に設けられた第１絶縁膜と、
    前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
    前記第１半導体領域が、第１出力部であり、
    前記複数の第３半導体領域のうちの１つの第３半導体領域が、第２出力部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第２出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１出力部または第２出力部から得られ、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    前記第１ゲートにゲイン制御電位を与えることで、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化する、
    ことを特徴とするゲイン可変光電変換素子。
  8. 前記第５領域または第６領域は、前記複数の第２半導体領域のうちの１つと連続することにより、前記複数の第２半導体領域のうちの１つと接続されていることを特徴とする請求項７記載のゲイン可変光電変換素子。
  9. 前記第５領域または第６領域は、前記複数の第２半導体領域のうちの１つと共通部分を有することにより前記複数の第２半導体領域のうちの１つと接続されていることを特徴とする請求項７記載のゲイン可変光電変換素子。
  10. 第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
    前記第４半導体領域に接して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
    前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
    前記第１半導体領域が、第１出力部であり、
    前記複数の第３半導体領域のうちの１つの第３半導体領域が、第２出力部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第２出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷から
    なる電気信号として、前記第１出力部または第２出力部から得られ、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    前記第１ゲートにゲイン制御電位を与えることで、前記第１出力部または前記第２出力部から得られる前記電気信号のゲインが変化する、
    ことを特徴とするゲイン可変光電変換素子。
  11. コレクタ、ベース、エミッタを有する１または複数のトランジスタおよび光電変換要素から構成される増幅形光電変換部分と、
    第１ソース、第１ドレイン、第１ゲートを有する第１電界効果トランジスタと、
    を少なくとも備え、
    前記光電変換要素は、前記１または複数のトランジスタから選択されたトランジスタのベースに接続し、
    前記光電変換要素は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換する素子であって、
    前記１または複数のトランジスタのコレクタの少なくとも１つが第１セル出力部であり、
    前記１または複数のトランジスタのエミッタの１つが第２セル出力部であり、
    前記１または複数のトランジスタの第２出力部ではない他のエミッタは、光電変換要素がベースに接続されている前記選択されたトランジスタ以外の前記１または複数のトランジスタのベースに接続し、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
    前記１または複数のトランジスタのいずれかのベースまたはエミッタの間に、前記第１ソースと前記第１ドレインが接続され、
    前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  12. 前記第３電位は、前記第１電位に関して、前記第２セル出力部に係る前記エミッタを逆バイアスする極性の電位差を有し、
    前記第４電位は、前記第２電位に関して、前記第２セル出力部に係る前記エミッタを順バイアスする極性の電位差を有することを特徴とする請求項１１記載のゲイン可変光電変換セル。
  13. 前記光電変換要素はフォトダイオードであることを特徴とする請求項１１記載のゲイン可変光電変換セル。
  14. 前記光電変換要素は、前記選択されたトランジスタのコレクタとベースを含むフォトダイオードであることを特徴とする請求項１１記載のゲイン可変光電変換セル。
  15. 前記光電変換要素は、前記光入力情報により抵抗が変化する光可変抵抗素子であることを特徴とする請求項１１記載のゲイン可変光電変換セル。
  16. 連続したまたは相互接続されたコレクタにそれぞれ設けられた複数のベース、該複数の
    ベースにそれぞれ設けられた複数のエミッタを有する増幅形光電変換部分と、第１ソース、第１ドレイン、第１ゲートが設けられた第１電界効果トランジスタと、を少なくとも備え、
    前記コレクタが、第１セル出力部であり、
    前記複数のエミッタのうちの１つが第２セル出力部であり、
    前記複数のベースのうちの１つのベースと前記コレクタは、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つのベースと前記第２セル出力部に係るエミッタを除いた、前記複数のベースと前記複数のエミッタがそれぞれ相互接続され、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
    前記第１ソースまたは前記第１ドレインの一方は、前記複数のベースまたは前記複数のエミッタの１つと接続し、
    前記第１ソースまたは前記第１ドレインの他方は、前記複数のベースまたは前記複数のエミッタの他の１つと接続し、
    前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  17. 前記第３電位は、前記第１電位に関して、前記第２セル出力部に係る前記エミッタを逆バイアスする極性の電位差を有し、
    前記第４電位は、前記第２電位に関して、前記第２セル出力部に係る前記エミッタを順バイアスする極性の電位差を有することを特徴とする請求項１６記載のゲイン可変光電変換セル。
  18. 請求項２記載のゲイン可変光電変換素子において、第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
    前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
    前記第２ソースまたは前記第２ドレインの他方は、第３セル出力部であり、
    前記第２ゲートは、第２セル選択部であり、
    前記第２電界効果トランジスタが遮断される電位である第１選択電位から、前記第２電界効果トランジスタが導通する電位である第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第３セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  19. 請求項６記載のゲイン可変光電変換素子において、第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
    前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
    前記第２ソースまたは前記第２ドレインの他方は、第３セル出力部であり、
    前記第２ゲートは、第２セル選択部であり、
    前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第３セル出力部から前記電気信号を得るにあたり、前記第１電界効果トランジスタの第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  20. 請求項２記載のゲイン可変光電変換素子において、
    第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタと、
    第３ソース、第３ドレイン、第３ゲートを有する第３電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
    前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
    該第２ソースまたは前記第２ドレインの他方は、前記第３ソースまたは前記第３ドレインの一方と接続し、
    前記第３ソースまたは前記第３ドレインの他方は、第４セル出力部であり、
    前記第２ゲートは、第２セル選択部であり、
    前記第３ゲートは、第３セル選択部であり、
    前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通する第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第４セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  21. 請求項６記載のゲイン可変光電変換素子において、
    第２ソース、第２ドレイン、第２ゲートを有する第２電界効果トランジスタと、
    第３ソース、第３ドレイン、第３ゲートを有する第３電界効果トランジスタを更に備えてゲイン可変光電変換セルを構成し、
    前記第２出力部は、前記第２ソースまたは前記第２ドレインの一方と接続し、
    前記第２ソースまたは前記第２ドレインの他方は、前記第３ソースまたは前記第３ドレインの一方と接続し、
    前記第３ソースまたは前記第３ドレインの他方は、第４セル出力部であり、
    前記第２ゲートは、第２セル選択部であり、
    前記第３ゲートは、第３セル選択部であり、
    前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通する第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記第４セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  22. 第１表面と第１厚さと第１導電形を有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第１絶縁膜と、
    前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
    前記第１半導体領域が、第１セル出力部であり、
    前記複数の第３半導体領域のうちの１つの第３半導体領域が、第２セル出力部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第２セル出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  23. 前記第３電位は、前記第１電位に関して、前記相互接続されていない第３半導体領域をそれが接して設けられている前記第２半導体領域に対して逆バイアスする極性の電位差を有し、
    前記第４電位は、前記第２電位に関して、前記相互接続されていない第３半導体領域をそれが接して設けられている前記第３半導体領域に対して順バイアスする極性の電位差を有することを特徴とする請求項２２記載のゲイン可変光電変換セル。
  24. 前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと連続していることにより接続されていることを特徴とする請求項２２記載のゲイン可変光電変換セル。
  25. 前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと共通部分を有することにより接続されていることを特徴とする請求項２２記載のゲイン可変光電変換セル。
  26. 第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接し、前記複数の第２半導体領域と離間して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
    前記第４半導体領域に接して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
    前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、を備え、
    前記第１半導体領域は、第１セル出力部であり、
    前記複数の第３半導体領域のうちの１つの第３半導体領域は、第２セル出力部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光
    強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第２セル出力部に係る前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記光電変換された電気量が、増幅、または、変換及び増幅された電流または電荷からなる電気信号として、前記第１セル出力部または第２セル出力部から得られ、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    前記第１セル出力部に与える電位を第１電位から第２電位に変化させて前記第２セル出力部から前記電気信号を得る、または、前記第２セル出力部に与える電位を第３電位から第４電位に変化させて前記第１セル出力部から前記電気信号を得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第１セル出力部または前記第２セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  27. 前記第３電位は、前記第１電位に関して、前記第２セル出力部に係る第３半導体領域をそれが接して設けられている前記第２半導体領域に対して逆バイアスする電位差を有し、
    前記第４電位は、前記第２電位に関して、前記第２セル出力部に係る第３半導体領域をそれが接して設けられている前記第２半導体領域に対して順バイアスする電位差を有することを特徴とする請求項２６記載のゲイン可変光電変換セル。
  28. 第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接し、離間して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第１絶縁膜と、
    前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
    前記第１半導体領域に接し、離間して設けられた第７領域及び第８領域と、
    前記第７領域及び前記第８領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第２絶縁膜と、
    前記第２絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、を備えてゲイン可変光電変換セルを構成し、
    前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
    前記第８領域は、第３セル出力部であり、
    前記第２ゲートは、第２セル選択部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとし、前記第２ゲートを第２ゲートとして少なくとも構成され、
    前記第２電界効果トランジスタが遮断される電位である第１選択電位から、前記第２電界効果トランジスタが導通する電位である第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第３セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  29. 前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと連続していることにより接続されていることを特徴とする請求項２８記載のゲイン可変光電変換セル。
  30. 前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと共通部分を有していることにより接続されていることを特徴とする請求項２８記載のゲイン可変光電変換セル。
  31. 第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接し、離間して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第１絶縁膜と、
    前記第１絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
    前記第１半導体領域に接し、離間して設けられた第７領域及び第８領域と、
    前記第７領域及び前記第８領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第２絶縁膜と、
    前記第２絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、
    前記第１半導体領域に接し、離間して設けられた第９領域と第１０領域と、
    前記第９領域と第１０領域に少なくとも挟まれた前記第１半導体領域の前記第１表面に設けられた第３絶縁膜と、
    前記第３絶縁膜上に前記第９領域と第１０領域を橋渡すごとく設けられた第３ゲートと、を備えてゲイン可変光電変換セルを構成し、
    前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
    前記第８領域は前記第９領域に接続し、
    前記第１０領域は第４セル出力部であり、
    前記第２ゲートは第２セル選択部であり、
    前記第３ゲートは第３セル選択部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとして、前記第２ゲートを第２ゲートとして少なくとも構成され、
    第３電界効果トランジスタは、前記第９領域及び前記第１０領域を第３ソース及び第３ドレインとして、前記第３ゲートを第３ゲートとして少なくとも構成され、
    前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通する第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第４セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインを変化させた、
    ことを特徴とするゲイン可変光電変換セル。
  32. 前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと連続していることにより接続されていることを特徴とする請求項３１記載のゲイン可変光電変換セル。
  33. 前記第５領域または前記第６領域は、前記複数の第２半導体領域の１つと共通部分を有していることにより接続されていることを特徴とする請求項３１記載のゲイン可変光電変換セル。
  34. 前記第８領域と前記第９領域は連続していることにより接続されていることを特徴とする請求項３１記載のゲイン可変光電変換セル。
  35. 前記第８領域と前記第９領域は共通部分を有することにより接続されていることを特徴とする請求項３１記載のゲイン可変光電変換セル。
  36. 第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域にそれぞれ接して設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接し、前記複数の第２半導体領域と離間して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
    前記第４半導体領域に接し、離間して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
    前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
    前記第４半導体領域に接し、離間して設けられた第７領域及び第８領域と、
    前記第７領域及び前記第８領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第５絶縁膜と、
    前記第５絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、を備えてゲイン可変光電変換セルを構成し、
    前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
    前記第８領域は、第３セル出力部であり、
    前記第２ゲートは、第２セル選択部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとし、前記第２ゲートを第２ゲートとして少なくとも構成され、
    前記第２電界効果トランジスタが遮断される電位である第１選択電位から、前記第２電界効果トランジスタが導通する電位である第２選択電位を前記第２セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第３セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第３セル出力部から得られる電気信号のゲインが変化した、
    ことを特徴とするゲイン可変光電変換セル。
  37. 第１導電形と第１表面と第１厚さとを有する第１半導体領域と、
    前記第１半導体領域に接して設けられた、前記第１導電形とは逆導電形である第２導電形と第２表面と第２厚さとをそれぞれ有する複数の第２半導体領域と、
    前記複数の第２半導体領域に接してそれぞれ設けられた、第１導電形と第３表面と第３厚さとをそれぞれ有する複数の第３半導体領域と、
    前記第１半導体領域に接し、前記複数の第２半導体領域と離間して設けられた、前記第２導電形と第４表面と第４厚さとを有する第４半導体領域と、
    前記第４半導体領域に接し、離間して設けられた第５領域及び第６領域と、
    前記第５領域及び前記第６領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第４絶縁膜と、
    前記第４絶縁膜の上に前記第５領域及び前記第６領域を橋渡すごとく設けられた第１ゲートと、
    前記第４半導体領域に接し、離間して設けられた第７領域及び第８領域と、
    前記第７領域及び前記第８領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第５絶縁膜と、
    前記第５絶縁膜上に前記第７領域及び前記第８領域を橋渡すごとく設けられた第２ゲートと、
    前記第４半導体領域に接し、離間して設けられた第９領域及び第１０領域と、
    前記第９領域及び前記第１０領域に少なくとも挟まれた前記第４半導体領域の前記第４表面に設けられた第６絶縁膜と、
    前記第６絶縁膜上に前記第９領域及び前記第１０領域を橋渡すごとく設けられた第３ゲートと、を備えてゲイン可変光電変換セルを構成し、
    前記複数の第３半導体領域のうちの１つの第３半導体領域は前記第７領域に接続し、
    前記第８領域は、前記第９領域に接続し、
    前記第１０領域は第４セル出力部であり、
    前記第２ゲートは第２セル選択部であり、
    前記第３ゲートは第３セル選択部であり、
    前記複数の第２半導体領域のうちの１つの第２半導体領域と前記第１半導体領域は、光強度または光波長の光入力情報を、電流、電荷、電圧、または、抵抗値変化の電気量に光
    電変換し、
    前記光電変換に係る前記１つの第２半導体領域と前記第７領域に接続された前記１つの第３半導体領域を除いた、前記複数の第２半導体領域と前記複数の第３半導体領域はそれぞれ相互接続され、
    前記複数の第２半導体領域または前記複数の第３半導体領域の１つは前記第５領域と接続し、
    前記複数の第２半導体領域または前記複数の第３半導体領域の他の１つは前記第６領域と接続し、
    第２電界効果トランジスタは、前記第７領域及び第８領域を第２ソース及び第２ドレインとして、前記第２ゲートを第２ゲートとして少なくとも構成され、
    第３電界効果トランジスタは、前記第９領域及び前記第１０領域を第３ソース及び第３ドレインとして、前記第３ゲートを第３ゲートとして少なくとも構成され、
    前記第２電界効果トランジスタが遮断される第１選択電位から、前記第２電界効果トランジスタが導通する第２選択電位を前記第２セル選択部に印加し、かつ、前記第３電界効果トランジスタが遮断される第３選択電位から、前記第３電界効果トランジスタが導通する第４選択電位を前記第３セル選択部に印加することにより当該ゲイン可変光電変換セルの選択を行い、前記光電変換された電気量を、増幅、または、変換及び増幅された電流または電荷からなる電気信号として前記第４セル出力部から得るにあたり、前記第１ゲートにゲイン制御電位を与えることで、前記第４セル出力部から得られる前記電気信号のゲインが変化した、
    ことを特徴とするゲイン可変光電変換セル。
  38. 第１方向へ延在する複数の第１選択線と、
    前記第１方向と交差する第２方向へ延在する複数の第２選択線と、
    少なくとも１つのゲイン制御線と、
    請求項１１、１６、２２、または２６のいずれか１項に記載の複数のゲイン可変光電変換セルと、を備え、
    前記複数のゲイン可変光電変換セルは各々、前記第１セル出力部と、前記第２セル出力部とを有し、
    前記複数のゲイン可変光電変換セルは前記第１方向と前記第２方向に配列され、
    前記第１方向へ配列され１つの行をなす複数のゲイン可変光電変換セルの前記第１セル出力部は前記複数の第１選択線の１つにそれぞれ接続され、
    前記第２方向へ配列され１つの列をなす複数のゲイン可変光電変換セルの前記第２セル出力部は前記複数の第２選択線の１つにそれぞれ接続され、
    異なる第１選択線に接続された前記第１セル出力部同士は分離され、
    前記ゲイン可変光電変換セルの前記第１ゲートは前記ゲイン制御線の１つにそれぞれ接続される、
    ことを特徴とするゲイン可変光電変換アレイ。
  39. 第１方向へ延在する複数の第３選択線と、
    前記第１方向と交差する第２方向へ延在する複数の第３出力線と、
    少なくとも１つのゲイン制御線と、
    請求項１８、１９、２８、または３６のいずれか１項に記載の複数のゲイン可変光電変換セルと、を備え、
    前記複数のゲイン可変光電変換セルは各々、前記第２セル選択部と前記第３セル出力部を有し、
    前記複数のゲイン可変光電変換セルは前記第１方向と前記第２方向に配列され、
    前記第１方向へ配列され１つの行をなす複数のゲイン可変光電変換セルの前記第２セル選択部は前記複数の第３選択線の１つにそれぞれ接続され、
    前記第２方向へ配列され１つの列をなす該複数のゲイン可変光電変換セルの前記第３セ
    ル出力部は前記複数の第３出力線の１つにそれぞれ接続され、
    前記ゲイン可変光電変換セルの前記第１ゲートは前記ゲイン制御線の１つにそれぞれ接続された、
    ことを特徴とするゲイン可変光電変換アレイ。
  40. 第１方向へ延在する複数の第３選択線と、
    該第１方向と交差する第２方向へ延在する複数の第４選択線と、
    少なくとも１つの第４出力線と、
    少なくとも１つのゲイン制御線と、
    請求項２０、２１、３１、または３７のいずれか１項に記載の複数のゲイン可変光電変換セルと、を備え、
    前記ゲイン可変光電変換セルは各々、前記第２セル選択部と、前記第３セル選択部と、前記第４セル出力部を有し、
    前記複数のゲイン可変光電変換セルは前記第１方向と前記第２方向に配列され、
    前記第１方向へ配列され１つの行をなす複数のゲイン可変光電変換セルの前記第２セル選択部は前記複数の第３選択線の１つにそれぞれ接続され、
    前記第２方向へ配列され１つの列をなす複数のゲイン可変光電変換セルの前記第３セル選択部は前記複数の第４選択線の１つにそれぞれ接続され、
    前記ゲイン可変光電変換セルの前記第４セル出力部は少なくとも前記第４出力線の１つにそれぞれ接続され、
    前記ゲイン可変光電変換セルの前記第１ゲートは前記ゲイン制御線の１つにそれぞれ接続された、
    ことを特徴とするゲイン可変光電変換アレイ。
  41. 請求項３８に記載のゲイン可変光電変換アレイにおいて、
    前記複数の第２選択線から１つ選択して前記第３電位から前記第４電位に変化させ、残余の該複数の第２選択線は前記第３電位に保持し、
    前記複数の第１選択線から順次１つずつ選択して前記第１電位から前記第２電位へ変化させ、残余の該複数の第１選択線は前記第１電位に保持し、前記１つ選択した第２選択線から順次電気信号を得ることを特徴とするゲイン可変光電変換アレイの読み出し方法。
  42. 請求項３８に記載のゲイン可変光電変換アレイにおいて、
    前記複数の第１選択線から１つ選択して前記第１電位から前記第２電位へ変化させ、残余の該複数の第１選択線は前記第１電位に保持し、
    前記複数の第２選択線から順次１つずつ選択して前記第３電位から前記第４電位に変化させ、残余の該複数の第２選択線は前記第３電位に保持し、前記１つ選択した第１選択線から電気信号を得ることを特徴とするゲイン可変光電変換アレイの読み出し方法。
  43. 請求項３８乃至４０のいずれか１項に記載のゲイン可変光電変換アレイにおいて、
    前記ゲイン制御線は複数本あり、
    少なくとも２本のゲイン制御線に異なる電位を供給することにより、各々の制御線へ接続されたグループのゲイン可変光電変換セルの同一光強度に対して得られる電気信号の大きさを異ならしめることを特徴とするゲイン可変光電変換アレイの読み出し方法。
  44. 請求項３８乃至４０のいずれか１項に記載のゲイン可変光電変換アレイにおいて、
    前記複数のゲイン可変光電変換セルのうちすくなくとも１つを選択する前に、前記複数のゲイン可変光電変換セルのそのほかのゲイン可変光電変換セルを選択する前とは異なる電位を該選択するゲイン可変光電変換素子へ接続されたゲイン制御線へ供給することを特徴とするゲイン可変光電変換アレイの読み出し方法。
  45. 複数の第６電界効果トランジスタと、
    第２電位供給手段と、を備え、
    前記第６電界効果トランジスタは、出力に係るソース及びドレインと、ゲートと、を有し、
    前記出力に係るソース及びドレインのうちの一方は各々、請求項３８記載のゲイン可変光電変換アレイの前記複数の第１選択線に接続され、その他方は前記第２電位供給手段に接続され、
    少なくとも前記複数の第２選択線から選択された１つの電位が前記第３電位から前記第４電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタのゲートに与えられ、
    前記複数の第２選択線から選択された１つの電位が前記第３電位から前記第４電位へ遷移する時点を除いた前記第３電位または前記第４電位にある少なくとも１時点では、該第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタのゲートへ与えられる、
    ことを特徴とする第２電位設定回路。
  46. 複数の第６電界効果トランジスタと、
    第４電位供給手段と、を備え、
    前記第６電界効果トランジスタは、出力に係るソース及びドレインと、ゲートと、を有し、
    前記出力に係るソース及びドレインのうちの一方は各々、請求項３８記載のゲイン可変光電変換アレイの前記複数の第２選択線に接続され、その他方は前記第４電位供給手段に接続され、
    少なくとも前記複数の第１選択線から選択された１つの電位が前記第１電位から前記第２電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタのゲートに与えられ、
    前記複数の第１選択線から選択された１つの電位が前記第１電位から前記第２電位へ遷移する時点を除いた前記第１電位または前記第２電位にある少なくとも１時点では、前記第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタのゲートへ与えられる、
    ことを特徴とする第４電位設定回路。
  47. 複数の第６電界効果トランジスタと、
    第６電位供給手段と、を備え、
    前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
    前記出力に係る第６ソース及び第６ドレインのうちの一方は各々、請求項３９記載のゲイン可変光電変換アレイの前記複数の第３出力線に接続され、その他方は前記第６電位供給手段に接続され、
    少なくとも前記複数の第３選択線から選択された１つの電位が前記第１選択電位から前記第２選択電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタの第６ゲートに与えられ、
    前記複数の第３選択線から選択された１つの電位が前記第１選択電位から前記第２選択電位へ遷移する時点を除いた前記第１選択電位または第２選択電位にある少なくとも１時点では、前記第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタの第６ゲートに与えられる、
    ことを特徴とする第６電位設定回路。
  48. 少なくとも１つの第６電界効果トランジスタと、
    第６電位供給手段と、を備え、
    前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
    前記出力に係る第６ソース及び第６ドレインのうちの一方は各々、請求項４０記載のゲイン可変光電変換アレイの前記第４出力線の少なくとも１つに接続され、その他方は第６電位供給手段に接続され、
    少なくとも前記複数の第３選択線の１つが前記第２選択電位にあり、かつ、前記複数の第４選択線の１つが前記第３選択電位から前記第４選択電位へ遷移するか、または、前記複数の第４選択線の１つが前記第４選択電位にあり、かつ、前記複数の第３選択線の１つが前記第１選択電位から前記第２選択電位へ遷移する時点では、前記第６電界効果トランジスタをオフとする第６オフ制御電位が第６電界効果トランジスタの第６ゲートに与えられ、
    前記複数の第３選択線の１つおよび前記複数の第４選択線の１つが前記第２選択電位および前記第４選択電位にあるか、または、前記複数の第３選択線の１つが前記第１選択電位にあるか前記複数の第４選択線の１つが前記第３選択電位にあるかその両方かの少なくとも１時点では、前記第６電界効果トランジスタをオンとする第６オン制御電位が第６電界効果トランジスタの第６ゲートへ与えられる、
    ことを特徴とする第６電位設定回路。
  49. 複数の第４電界効果トランジスタと、
    １つの第６電界効果トランジスタと、
    第６電位供給手段と、を備え、
    前記第４電界効果トランジスタは、出力に係る第４ソース及び第４ドレインと、第４ゲートと、を有し、
    前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
    前記複数の第４電界効果トランジスタの前記出力に係る第４ソース及び第４ドレインのうちの一方はそれぞれ、請求項３９記載のゲイン可変光電変換アレイの前記複数の第３出力線に接続され、その他方はセンスアンプの入力に接続され、
    前記第６電界効果トランジスタの前記出力に係る第６ソース及び第６ドレインの一方は、前記センスアンプの入力に接続された、前記複数の第４電界効果トランジスタの出力に係る第４ソース及び第４ドレインの他方に接続され、その他方は、第６電位供給手段に接続され、
    前記複数の第４電界効果トランジスタを順次オフ、オン、オフとする第４制御電圧パルスが前記複数の第４電界効果トランジスタの第４ゲートに順次与えられ、
    少なくとも前記第４電界効果トランジスタがオフからオンへ遷移する時点では前記第６電界効果トランジスタをオフとする第６オフ制御電位が前記第６電界効果トランジスタの第６ゲートへ与えられる、
    ことを特徴とする第６電位設定回路。
  50. 複数の第４電界効果トランジスタと、
    複数の第６電界効果トランジスタと、を備え、
    前記第４電界効果トランジスタは、出力に係る第４ソース及び第４ドレインと、第４ゲートと、を有し、
    前記第６電界効果トランジスタは、出力に係る第６ソース及び第６ドレインと、第６ゲートと、を有し、
    前記複数の第４電界効果トランジスタの前記出力に係る第４ソース及び第４ドレインのうちの一方はそれぞれ、請求項３９記載のゲイン可変光電変換アレイの前記複数の第３出力線に接続され、その他方は複数のセンスアンプの入力に接続され、
    前記第６電界効果トランジスタの前記出力に係る第６ソース及び第６ドレインの一方は、前記複数の第３出力線に接続された、前記複数の第４電界効果トランジスタの出力に係
    る第４ソース及び第４ドレインの一方に接続され、その他方は、第６電位供給手段に接続され、
    前記複数の第４電界効果トランジスタを順次オフ、オン、オフとする第４制御電圧パルスが前記複数の第４電界効果トランジスタの第４ゲートに順次与えられ、
    少なくとも前記第４電界効果トランジスタがオフからオンへ遷移する時点では、前記第４電界効果トランジスタの出力に係る第４ソース及び第４ドレインのうちの一方が接続している前記第６電界効果トランジスタをオフとする第６オフ制御電位が前記第６電界効果トランジスタの第６ゲートに与えられる、
    ことを特徴とする第６電位設定回路。
  51. 接続回路と、
    出力非選択電位設定回路と、
    出力選択電位設定回路と、を備え、
    前記接続回路は、請求項３８記載の光電変換アレイの前記複数の第２選択線とセンスアンプの入力の間に設けられ、
    前記接続回路における、前記複数の第２選択線から選択された１つの第２選択線と前記センスアンプの入力の間の抵抗値は、その他の第２選択線と前記センスアンプの入力の間の抵抗値と比べて低くなり、
    前記出力非選択電位設定回路は前記複数の第２選択線と第３電位供給手段の間に設けられ、
    前記出力非選択電位設定回路は、前記複数の第２選択線から前記選択された１つの第２選択線と前記第３電位供給手段間の抵抗値が、選択されない第２選択線と前記第３電位供給手段間の抵抗値よりも高くなることで、該選択されない第２選択線に前記第３電位を供給し、
    前記出力選択電位設定回路は、前記接続回路の前記センスアンプ側と第４電位供給手段の間に設けられ、
    前記出力選択電位設定回路の抵抗値は、前記ゲイン可変光電変換アレイの前記複数の第１選択線のうち１つがすくなくとも前記第１電位から前記第２電位に遷移する時点では、その他の時点よりも高くなる、
    こと特徴とする電気信号センス制御回路。
  52. 前記接続回路は、複数の第４トランジスタから少なくとも構成され、
    前記複数の第４トランジスタは、電界効果トランジスタであり、出力に係る第４ソース及び第４ドレインを有し、
    前記出力に係る第４ソース及び第４ドレインのうちの一方は、前記複数の第２選択線にそれぞれ接続され、その他方は前記センスアンプの入力に接続され、
    前記出力非選択電位設定回路は複数の第５トランジスタから構成され、
    前記複数の第５トランジスタは、出力に係る第５ソース及び第５ドレインを有し、
    前記出力に係る第５ソース及び第５ドレインのうちの一方は、前記複数の第２選択線にそれぞれ接続され、その他方は第３電位供給手段に接続され、
    前記出力選択電位設定回路は、第６トランジスタから少なくとも構成され、
    前記第６トランジスタは、電界効果トランジスタであり、出力に係る第６ソース及び第６ドレインを有し、
    前記出力に係る第６ソース及び第６ドレインのうちの一方は第４電位供給手段に接続され、その他方は、センスアンプの入力に接続された、前記複数の第４トランジスタの前記出力に係る第４ソース及び第４ドレインのうちの他方に接続される、
    ことを特徴とする請求項５１記載の電気信号センス制御回路。
JP2013504767A 2011-03-17 2012-03-15 ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路 Expired - Fee Related JP5807925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013504767A JP5807925B2 (ja) 2011-03-17 2012-03-15 ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011059884 2011-03-17
JP2011059884 2011-03-17
JP2013504767A JP5807925B2 (ja) 2011-03-17 2012-03-15 ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路
PCT/JP2012/056666 WO2012124760A1 (ja) 2011-03-17 2012-03-15 ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路

Publications (2)

Publication Number Publication Date
JPWO2012124760A1 JPWO2012124760A1 (ja) 2014-07-24
JP5807925B2 true JP5807925B2 (ja) 2015-11-10

Family

ID=46830825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013504767A Expired - Fee Related JP5807925B2 (ja) 2011-03-17 2012-03-15 ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路

Country Status (5)

Country Link
US (1) US9641782B2 (ja)
EP (1) EP2688290A4 (ja)
JP (1) JP5807925B2 (ja)
CN (1) CN103503437B (ja)
WO (1) WO2012124760A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059065B2 (en) * 2012-03-19 2015-06-16 National Institute Of Advanced Industrial Science And Technology Method of varying gain of amplifying photoelectric conversion device and variable gain photoelectric conversion device
JP6263914B2 (ja) 2013-09-10 2018-01-24 株式会社リコー 撮像装置、撮像装置の駆動方法、および、カメラ
KR102341230B1 (ko) * 2015-05-08 2021-12-21 에스케이하이닉스 주식회사 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치
US9659979B2 (en) 2015-10-15 2017-05-23 International Business Machines Corporation Sensors including complementary lateral bipolar junction transistors
CN105282460B (zh) * 2015-10-22 2018-08-31 天津大学 带失调消除的动态范围增强型读出方法及电路
TWI636668B (zh) * 2017-04-28 2018-09-21 友達光電股份有限公司 自動電壓放大裝置及自動電壓放大方法
CN112823508A (zh) * 2020-06-30 2021-05-18 深圳市大疆创新科技有限公司 成像单元、成像***和可移动平台
CN116242480B (zh) * 2021-12-08 2024-05-28 广州众远智慧科技有限公司 信号采集电路、方法、装置及板卡
CN117238929B (zh) * 2023-11-10 2024-01-23 太原理工大学 低功耗全波段光通信芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128666A (ja) * 1986-11-19 1988-06-01 Canon Inc 光電変換装置
JPH0582828A (ja) * 1991-09-20 1993-04-02 Sharp Corp フオトトランジスタ
JPH06339079A (ja) * 1993-05-28 1994-12-06 Canon Inc イメージセンサ
JPH08116491A (ja) * 1994-10-19 1996-05-07 Canon Inc 光電変換装置
JPH09213986A (ja) * 1996-01-31 1997-08-15 Sharp Corp 受光素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288181A (ja) 1988-05-16 1989-11-20 Seiko Instr Inc 半導体イメージセンサ装置
US5218201A (en) * 1991-05-07 1993-06-08 Detector Electronics Corporation Method and apparatus for linearizing photoresistive optical sensors with sensitivity-selective masking
EP0627847B1 (en) 1993-05-28 2001-04-11 Canon Kabushiki Kaisha Photoelectric conversion device
US5933188A (en) 1994-10-19 1999-08-03 Canon Kabushiki Kaisha Photoelectric conversion apparatus and method with reset
JPWO2007135947A1 (ja) * 2006-05-18 2009-10-01 ローム株式会社 照度センサおよび電子機器
US7592576B1 (en) 2007-07-02 2009-09-22 National Instute Of Advanced Industrial Science And Technology Optical sensor array, sensing method and circuit therefore, and device and apparatus thereby
JP4947006B2 (ja) * 2008-08-05 2012-06-06 ソニー株式会社 光電変換装置及び光電変換素子
KR101638974B1 (ko) * 2009-06-17 2016-07-13 삼성전자주식회사 광 변조기와 그 제조 및 동작방법과 광 변조기를 포함하는 광학장치
TW201113965A (en) * 2009-10-06 2011-04-16 Univ Nat Central Silicon photo-detection module
JP5967406B2 (ja) * 2012-01-19 2016-08-10 国立研究開発法人産業技術総合研究所 センス回路とその動作方法および光電変換アレイ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128666A (ja) * 1986-11-19 1988-06-01 Canon Inc 光電変換装置
JPH0582828A (ja) * 1991-09-20 1993-04-02 Sharp Corp フオトトランジスタ
JPH06339079A (ja) * 1993-05-28 1994-12-06 Canon Inc イメージセンサ
JPH08116491A (ja) * 1994-10-19 1996-05-07 Canon Inc 光電変換装置
JPH09213986A (ja) * 1996-01-31 1997-08-15 Sharp Corp 受光素子及びその製造方法

Also Published As

Publication number Publication date
CN103503437A (zh) 2014-01-08
EP2688290A1 (en) 2014-01-22
EP2688290A4 (en) 2015-03-18
CN103503437B (zh) 2017-02-15
US9641782B2 (en) 2017-05-02
WO2012124760A1 (ja) 2012-09-20
US20140008524A1 (en) 2014-01-09
JPWO2012124760A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5807925B2 (ja) ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路
JP5127278B2 (ja) 熱型赤外線固体撮像素子及び赤外線カメラ
JP5222240B2 (ja) 光センサ回路、および光センサアレイ
JP6137522B2 (ja) 光電変換装置のリセット方法と、光電変換装置、光電変換アレイ、および撮像装置
TWI413241B (zh) Solid-state imaging device
CN101690176A (zh) 光电变换电路及其具备该电路的固体摄像装置
TW201720138A (zh) 固態影像擷取裝置，用於一固態影像擷取裝置之信號處理方法及電子裝置
JP5967406B2 (ja) センス回路とその動作方法および光電変換アレイ
US7800667B2 (en) Photo-detecting apparatus
US9848145B2 (en) Imaging device including pixels
US9142579B2 (en) Photoelectric conversion cell and array, reset circuit and electrical signal sense control circuit therefor
CN103888692B (zh) 图像传感装置及其操作方法
JPH0562869B2 (ja)
JP3997739B2 (ja) 固体撮像装置
JP2006064525A (ja) 光検出装置
JP2017036971A (ja) 光電変換デバイス、測距装置および情報処理システム
JP2017037937A (ja) 光電変換デバイス、測距装置および情報処理システム
JP3527911B2 (ja) 光センサモニタ回路
WO2023044909A1 (zh) 光电检测电路及其控制方法和像素单元
JP2011199050A (ja) 固体撮像デバイスおよび電子機器
JP2017037934A (ja) 光電変換デバイス、測距装置および情報処理システム
JP2011187594A (ja) フォトセンサ装置
JP2008244016A (ja) 半導体素子、半導体装置および電子機器
JPH0595101A (ja) 半導体光電変換装置
JP2017037935A (ja) 光電変換デバイス、測距装置および情報処理システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150902

R150 Certificate of patent or registration of utility model

Ref document number: 5807925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees