JP5805052B2 - クロック回路 - Google Patents

クロック回路 Download PDF

Info

Publication number
JP5805052B2
JP5805052B2 JP2012249412A JP2012249412A JP5805052B2 JP 5805052 B2 JP5805052 B2 JP 5805052B2 JP 2012249412 A JP2012249412 A JP 2012249412A JP 2012249412 A JP2012249412 A JP 2012249412A JP 5805052 B2 JP5805052 B2 JP 5805052B2
Authority
JP
Japan
Prior art keywords
clock
circuit
domain
power
tree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012249412A
Other languages
English (en)
Other versions
JP2014099704A (ja
Inventor
嘉浩 長田
嘉浩 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2012249412A priority Critical patent/JP5805052B2/ja
Publication of JP2014099704A publication Critical patent/JP2014099704A/ja
Application granted granted Critical
Publication of JP5805052B2 publication Critical patent/JP5805052B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Description

本発明は、クロック回路に関するものである。
遅延なくクロック信号を複数の論理回路に供給するための回路としてクロックツリー回路がある(例えば特許文献1参照)。
クロックツリー回路では、各クロックドライバーの出力に、次段の複数のクロックドライバーの入力を接続することで、クロック信号を分岐していき、複数のクロック信号を生成する。
特開2007−336003号公報
近年、電子機器内の回路は複雑になっており、複数のクロックドメインが設けられ、各クロックドメインにおいて論理回路が設計されている。この場合においても、クロックドメイン間で遅延がないようにクロック信号を各クロックドメインの論理回路に供給することが要求される。
図3は、複数のクロックドメインにクロック信号を供給するクロック回路の一例を示すブロック図である。
通常、クロックドメインの論理回路の規模に応じたクロックツリー回路がそのクロックドメインに設けられるため、クロックドメインごとに論理回路の規模が異なる場合、クロックツリー回路の段数が異なる。例えば、図3に示す例では、第1クロックドメイン101におけるクロックツリー回路111より第2クロックドメイン102におけるクロックツリー回路121のほうが段数が多く、クロックツリー回路111が論理回路112に供給するクロック信号の数より、クロックツリー回路121が論理回路122に供給するクロック信号の数のほうが多い。
このような場合、段数の違いに起因して、クロックツリー回路111でのクロック信号の遅延とクロックツリー回路121でのクロック信号の遅延とが異なる。このため、遅延を少ないクロックツリー回路111の前段にバッファー回路113を挿入することで、第1クロックドメイン101の論理回路112に供給されるクロック信号と第2クロックドメイン102の論理回路122に供給されるクロック信号との間の遅延を解消している。
また、近年、電子機器の省エネ化が求められており、動作の必要のない回路については、電源電力の供給を停止することが設計において求められている。
例えば、上述のように、第1クロックドメイン101と第2クロックドメイン102のうち、省電力モードでは、第2クロックドメイン102への電源電力の供給を停止して、論理回路122の動作を停止させることが考えられる。その場合、第1クロックドメイン101内の回路は動作を継続する。
しかしながら、回路規模の大きい第2クロックドメイン102への電源電力の供給を停止した場合においても、バッファー113による遅延量の調整は不要であるにも拘わらずバッファー113は動作を継続するため、バッファー113による電力消費が継続してしまう。なお、このようなバッファー113を使用せずに、PLL(Phase Locked Loop)でクロックドメイン間のクロックを同期させることも可能であるが、そのような場合、PLLの回路によって回路規模が大きくなってしまい、回路のコストが大きくなってしまう。
本発明は、上記の問題を鑑みてなされたものであり、段数の異なるクロックツリー回路をそれぞれ有するクロックドメインの1つへの電源電力供給を停止した場合における、電力消費をより少なくするクロック回路を得ることを目的とする。
上記の課題を解決するために、本発明では以下のようにした。
本発明に係るクロック回路は、第1クロックツリー回路を有する第1クロックドメインと、前記第1クロックツリー回路より段数の多い第2クロックツリー回路を有する第2クロックドメインと、前記第2クロックドメインに設けられた遅延回路と、前記第1クロックドメインに設けられた選択回路とを備える。そして、前記第2クロックツリー回路および前記遅延回路には、オリジナルクロック信号が入力され、前記選択回路は、前記第2クロックドメインへ電源電力が供給されているときには、前記遅延回路から出力されるクロック信号を選択して前記第1クロックツリー回路に入力し、前記第2クロックドメインへ電源電力が供給されていないときには、前記オリジナルクロック信号を選択して前記第1クロックツリー回路に入力する。
これにより、第2クロックドメインへの電源電力供給を停止した場合、遅延回路の動作が停止するので、段数の異なるクロックツリー回路をそれぞれ有するクロックドメインの1つへの電源電力供給を停止した場合における電力消費がより少なくなる。
また、本発明に係るクロック回路は、上記のクロック回路に加え、次のようにしてもよい。この場合、このクロック回路は、前記第1クロックドメインに設けられ前記第2クロックドメインへの電源電力の供給を制御する制御回路をさらに備える。そして、前記制御回路は、前記第2クロックドメインへの電源電力の供給の制御に対応して前記選択回路を制御し、前記遅延回路から出力されるクロック信号および前記オリジナルクロック信号の一方を選択させて前記第1クロックツリー回路に供給させる。
また、本発明に係るクロック回路は、上記のクロック回路に加え、次のようにしてもよい。この場合、前記制御回路は、前記第2クロックドメインへの電源電力の供給を停止するとき、前記選択回路に、前記第1クロックツリー回路に入力するクロック信号を、前記遅延回路からのクロック信号から、前記オリジナルクロック信号へ切り替えさせた後、前記第2クロックドメインへの電源電力の供給を停止する。
また、本発明に係るクロック回路は、上記のクロック回路に加え、次のようにしてもよい。この場合、前記選択回路は、グリッチレスセレクターである。
また、本発明に係るクロック回路は、上記のクロック回路に加え、次のようにしてもよい。この場合、前記第1クロックドメインおよび前記第2クロックドメインは、1つの集積回路内に存在する。
本発明によれば、段数の異なるクロックツリー回路をそれぞれ有するクロックドメインの1つへの電源電力供給を停止した場合における、電力消費をより少なくするクロック回路が得られる。
図1は、本発明の実施の形態に係るクロック回路の構成を示すブロック図である。 図2は、図1におけるクロックツリー回路の例を説明する回路図である。 図3は、複数のクロックドメインにクロック信号を供給するクロック回路の一例を示すブロック図である。
以下、図に基づいて本発明の実施の形態を説明する。
図1は、本発明の実施の形態に係るクロック回路の構成を示すブロック図である。
図1に示すクロック回路は、第1クロックドメイン1へ供給されるオリジナルクロック信号に基づいて、第1クロックドメイン1および第2クロックドメイン2にクロック信号を供給する。この実施の形態では、第1クロックドメイン1および第2クロックドメイン2は、1つの集積回路内に存在する。
第1クロックドメイン1にはクロックツリー回路11が設けられており、クロックツリー回路11により互いに遅延のない複数のクロック信号が論理回路12に供給される。
また、第2クロックドメイン2にはクロックツリー回路21が設けられており、クロックツリー回路21により互いに遅延のない複数のクロック信号が論理回路22に供給される。
図2は、図1におけるクロックツリー回路の例を説明する回路図である。このクロック回路では、クロックツリー回路21の出力するクロック信号の数が、クロックツリー回路11の出力するクロック信号の数より多いため、図2に示すように、第1クロックドメイン1のクロックツリー回路11におけるドライバー段数Mより、第2クロックドメイン2のクロックツリー回路21におけるドライバー段数Nが大きく、クロックツリー回路11でのクロック信号の遅延よりクロックツリー回路21でのクロック信号の遅延のほうが大きい。
図1に戻り、第2クロックドメイン2には、遅延回路23が設けられている。遅延回路23は、クロックツリー回路21でのクロック信号の遅延とクロックツリー回路11でのクロック信号の遅延との差だけ、オリジナルクロック信号を遅延させる回路である。
他方、第1クロックドメイン1には、選択回路13および制御回路14が設けられている。例えば、選択回路13には、グリッチレスセレクターが使用される。
選択回路13は、第2クロックドメイン2へ電源電力が供給されているときには、遅延回路23から出力されるクロック信号を選択して第1クロックツリー回路11に入力し、第2クロックドメイン2へ電源電力が供給されていないときには、オリジナルクロック信号を選択して第1クロックツリー回路11に入力する。
制御回路14は、第2クロックドメイン2への電源電力の供給を制御する。また、制御回路14は、第2クロックドメイン2への電源電力の供給の制御に対応して選択回路13を制御し、遅延回路23から出力されるクロック信号およびオリジナルクロック信号の一方を選択させて第1クロックツリー回路11に供給させる。
この実施の形態では、制御回路14は、例えば当該クロック回路が内蔵されている電子機器の動作モードが通常モードから省電力モードへ移行する場合において、第2クロックドメイン2への電源電力の供給を停止するとき、選択回路13に、第1クロックツリー回路11に入力するクロック信号を、遅延回路23からのクロック信号から、オリジナルクロック信号へ切り替えさせた後、第2クロックドメイン2への電源電力の供給を停止する。
次に、上記クロック回路の動作について説明する。
制御回路14は、第2クロックドメイン2内の回路を動作させる場合、第2クロックドメイン2に電源電力を供給し、選択回路13に、遅延回路23から出力されるクロック信号(つまり、遅延されたオリジナルクロック信号)を、第1クロックツリー回路11に供給させる。これにより、第1クロックツリー回路11から出力されるクロック信号と、第2クロックツリー回路21から出力されるクロック信号との間の遅延が解消される。
一方、制御回路14は、第2クロックドメイン2内の回路を動作させない場合、第2クロックドメイン2への電源電力の供給を停止し、選択回路13に、オリジナルクロック信号を、第1クロックツリー回路11に供給させる。これにより、第1クロックドメイン1が単独で動作する場合には、遅延回路23での電力消費が発生せずに済む。
以上のように、上記実施の形態によれば、第2クロックドメイン2の第2クロックツリー回路21が、第1クロックドメイン1の第1クロックツリー回路11より段数が多い場合、選択回路13は、第2クロックドメイン2へ電源電力が供給されているときには、遅延回路23から出力されるクロック信号を選択して第1クロックツリー回路11に入力し、第2クロックドメイン2へ電源電力が供給されていないときには、オリジナルクロック信号を選択して第1クロックツリー回路11に入力する。
これにより、第2クロックドメイン2への電源電力供給を停止した場合、遅延回路23の動作が停止するので、段数の異なるクロックツリー回路11,21をそれぞれ有するクロックドメイン1,2の1つへの電源電力供給を停止した場合における電力消費がより少なくなる。
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
例えば、上記実施の形態において、第2クロックドメイン2と同様のクロックドメインを複数設けるようにしてもよい。
本発明は、例えば、複数のクロックドメインを有する電子機器に適用可能である。
1 第1クロックドメイン
2 第2クロックドメイン
11 第1クロックツリー回路
13 選択回路
14 制御回路
21 第2クロックツリー回路
23 遅延回路

Claims (5)

  1. 第1クロックツリー回路を有する第1クロックドメインと、
    前記第1クロックツリー回路より段数の多い第2クロックツリー回路を有する第2クロックドメインと、
    前記第2クロックドメインに設けられた遅延回路と、
    前記第1クロックドメインに設けられた選択回路とを備え、
    前記第2クロックツリー回路および前記遅延回路には、オリジナルクロック信号が入力され、
    前記選択回路は、前記第2クロックドメインへ電源電力が供給されているときには、前記遅延回路から出力されるクロック信号を選択して前記第1クロックツリー回路に入力し、前記第2クロックドメインへ電源電力が供給されていないときには、前記オリジナルクロック信号を選択して前記第1クロックツリー回路に入力すること、
    を特徴とするクロック回路。
  2. 前記第1クロックドメインに設けられ前記第2クロックドメインへの電源電力の供給を制御する制御回路をさらに備え、
    前記制御回路は、前記第2クロックドメインへの電源電力の供給の制御に対応して前記選択回路を制御し、前記遅延回路から出力されるクロック信号および前記オリジナルクロック信号の一方を選択させて前記第1クロックツリー回路に供給させること、
    を特徴とする請求項1記載のクロック回路。
  3. 前記制御回路は、前記第2クロックドメインへの電源電力の供給を停止するとき、前記選択回路に、前記第1クロックツリー回路に入力するクロック信号を、前記遅延回路からのクロック信号から、前記オリジナルクロック信号へ切り替えさせた後、前記第2クロックドメインへの電源電力の供給を停止することを特徴とする請求項2記載のクロック回路。
  4. 前記選択回路は、グリッチレスセレクターであることを特徴とする請求項1から請求項のうちのいずれか1項記載のクロック回路。
  5. 前記第1クロックドメインおよび前記第2クロックドメインは、1つの集積回路内に存在することを特徴とする請求項1から請求項のうちのいずれか1項記載のクロック回路。
JP2012249412A 2012-11-13 2012-11-13 クロック回路 Expired - Fee Related JP5805052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012249412A JP5805052B2 (ja) 2012-11-13 2012-11-13 クロック回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249412A JP5805052B2 (ja) 2012-11-13 2012-11-13 クロック回路

Publications (2)

Publication Number Publication Date
JP2014099704A JP2014099704A (ja) 2014-05-29
JP5805052B2 true JP5805052B2 (ja) 2015-11-04

Family

ID=50941391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249412A Expired - Fee Related JP5805052B2 (ja) 2012-11-13 2012-11-13 クロック回路

Country Status (1)

Country Link
JP (1) JP5805052B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091270A (ja) * 1996-09-13 1998-04-10 Sanyo Electric Co Ltd クロック制御方法およびその方法を用いた集積回路素子
US8125261B2 (en) * 2003-07-22 2012-02-28 Nec Corporation Multi-power source semiconductor device

Also Published As

Publication number Publication date
JP2014099704A (ja) 2014-05-29

Similar Documents

Publication Publication Date Title
KR100815187B1 (ko) 반도체 메모리 장치
JP5317356B2 (ja) クロック制御信号生成回路、クロックセレクタ、及び情報処理装置
JP4524662B2 (ja) 半導体メモリチップ
JP2007243912A (ja) 半導体集積回路
US8766688B2 (en) DLL circuit and delay-locked method using the same
JP2007065756A (ja) クロック制御回路、クロック制御方法、半導体集積回路装置、及び電子機器
JP2005100269A (ja) 半導体集積回路
JPWO2012081196A1 (ja) 信号選択回路及び信号選択方法
JP5805052B2 (ja) クロック回路
JP2009272998A (ja) 位相同期回路及び半導体チップ
US8963597B1 (en) Cross-domain enablement method and electronic apparatus
JP2007228145A (ja) 半導体集積回路
TW200715716A (en) DLL circuit having two input standard clocks, clock signal generation circuit having the DLL circuit and clock signal generation method
JP2002366250A (ja) クロック信号調整回路
JP2006072777A (ja) 半導体論理回路におけるクロック分配回路およびその方法
JP2007300290A (ja) クロック分配回路
JP2006186547A (ja) タイミング発生回路
US7821313B2 (en) DLL circuit
KR101025734B1 (ko) 반도체 집적장치의 커맨드 제어회로
JP4304124B2 (ja) 半導体装置
JP2006339521A (ja) 半導体集積回路
JP2006093249A (ja) 半導体集積回路
JP2010119056A (ja) 情報システムおよび半導体装置とその制御方法
JP2001177386A (ja) 出力遅延調整回路
JP2006048467A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150901

R150 Certificate of patent or registration of utility model

Ref document number: 5805052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees