JP5805052B2 - クロック回路 - Google Patents
クロック回路 Download PDFInfo
- Publication number
- JP5805052B2 JP5805052B2 JP2012249412A JP2012249412A JP5805052B2 JP 5805052 B2 JP5805052 B2 JP 5805052B2 JP 2012249412 A JP2012249412 A JP 2012249412A JP 2012249412 A JP2012249412 A JP 2012249412A JP 5805052 B2 JP5805052 B2 JP 5805052B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- domain
- power
- tree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
2 第2クロックドメイン
11 第1クロックツリー回路
13 選択回路
14 制御回路
21 第2クロックツリー回路
23 遅延回路
Claims (5)
- 第1クロックツリー回路を有する第1クロックドメインと、
前記第1クロックツリー回路より段数の多い第2クロックツリー回路を有する第2クロックドメインと、
前記第2クロックドメインに設けられた遅延回路と、
前記第1クロックドメインに設けられた選択回路とを備え、
前記第2クロックツリー回路および前記遅延回路には、オリジナルクロック信号が入力され、
前記選択回路は、前記第2クロックドメインへ電源電力が供給されているときには、前記遅延回路から出力されるクロック信号を選択して前記第1クロックツリー回路に入力し、前記第2クロックドメインへ電源電力が供給されていないときには、前記オリジナルクロック信号を選択して前記第1クロックツリー回路に入力すること、
を特徴とするクロック回路。 - 前記第1クロックドメインに設けられ前記第2クロックドメインへの電源電力の供給を制御する制御回路をさらに備え、
前記制御回路は、前記第2クロックドメインへの電源電力の供給の制御に対応して前記選択回路を制御し、前記遅延回路から出力されるクロック信号および前記オリジナルクロック信号の一方を選択させて前記第1クロックツリー回路に供給させること、
を特徴とする請求項1記載のクロック回路。 - 前記制御回路は、前記第2クロックドメインへの電源電力の供給を停止するとき、前記選択回路に、前記第1クロックツリー回路に入力するクロック信号を、前記遅延回路からのクロック信号から、前記オリジナルクロック信号へ切り替えさせた後、前記第2クロックドメインへの電源電力の供給を停止することを特徴とする請求項2記載のクロック回路。
- 前記選択回路は、グリッチレスセレクターであることを特徴とする請求項1から請求項3のうちのいずれか1項記載のクロック回路。
- 前記第1クロックドメインおよび前記第2クロックドメインは、1つの集積回路内に存在することを特徴とする請求項1から請求項4のうちのいずれか1項記載のクロック回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012249412A JP5805052B2 (ja) | 2012-11-13 | 2012-11-13 | クロック回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012249412A JP5805052B2 (ja) | 2012-11-13 | 2012-11-13 | クロック回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014099704A JP2014099704A (ja) | 2014-05-29 |
JP5805052B2 true JP5805052B2 (ja) | 2015-11-04 |
Family
ID=50941391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012249412A Expired - Fee Related JP5805052B2 (ja) | 2012-11-13 | 2012-11-13 | クロック回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5805052B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091270A (ja) * | 1996-09-13 | 1998-04-10 | Sanyo Electric Co Ltd | クロック制御方法およびその方法を用いた集積回路素子 |
US8125261B2 (en) * | 2003-07-22 | 2012-02-28 | Nec Corporation | Multi-power source semiconductor device |
-
2012
- 2012-11-13 JP JP2012249412A patent/JP5805052B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014099704A (ja) | 2014-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100815187B1 (ko) | 반도체 메모리 장치 | |
JP5317356B2 (ja) | クロック制御信号生成回路、クロックセレクタ、及び情報処理装置 | |
JP4524662B2 (ja) | 半導体メモリチップ | |
JP2007243912A (ja) | 半導体集積回路 | |
US8766688B2 (en) | DLL circuit and delay-locked method using the same | |
JP2007065756A (ja) | クロック制御回路、クロック制御方法、半導体集積回路装置、及び電子機器 | |
JP2005100269A (ja) | 半導体集積回路 | |
JPWO2012081196A1 (ja) | 信号選択回路及び信号選択方法 | |
JP5805052B2 (ja) | クロック回路 | |
JP2009272998A (ja) | 位相同期回路及び半導体チップ | |
US8963597B1 (en) | Cross-domain enablement method and electronic apparatus | |
JP2007228145A (ja) | 半導体集積回路 | |
TW200715716A (en) | DLL circuit having two input standard clocks, clock signal generation circuit having the DLL circuit and clock signal generation method | |
JP2002366250A (ja) | クロック信号調整回路 | |
JP2006072777A (ja) | 半導体論理回路におけるクロック分配回路およびその方法 | |
JP2007300290A (ja) | クロック分配回路 | |
JP2006186547A (ja) | タイミング発生回路 | |
US7821313B2 (en) | DLL circuit | |
KR101025734B1 (ko) | 반도체 집적장치의 커맨드 제어회로 | |
JP4304124B2 (ja) | 半導体装置 | |
JP2006339521A (ja) | 半導体集積回路 | |
JP2006093249A (ja) | 半導体集積回路 | |
JP2010119056A (ja) | 情報システムおよび半導体装置とその制御方法 | |
JP2001177386A (ja) | 出力遅延調整回路 | |
JP2006048467A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5805052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |