JP5800351B2 - 電源回路、および照明装置 - Google Patents

Description

本発明は、電源回路、および照明装置に関する。

家庭用電源からＬＥＤ等の直流駆動負荷に給電するためには、交流電圧を直流電圧に変換する必要がある。特許文献１には、商用交流電源を直流電圧に変換して放電灯に供給する放電灯点灯装置が開示されている。

国際公開第２００１／０６０１２９号

交流電圧を直流電圧に変換する場合、その特性上、リップルとよばれる電圧の変動が残る。リップルを抑制し、より平滑な直流電圧を得ようと思えば、より大容量のコンデンサ、すなわち、より体積の大きいコンデンサを使用する必要があるが、体積の大きいコンデンサは回路小型化の弊害となる。

本発明はこのような問題に鑑みてなされたものであり、大容量のコンデンサを使用しなくてもリップルを抑制できる電源回路、および照明装置を提供することを目的とする。

上記目的を達成するため、本発明の第１の観点にかかる電源回路は、
交流入力を直流電圧に変換して出力する電源回路であって、
交流入力を整流して脈流電圧を生成する整流回路と、
制御手段を有し、該制御手段のスイッチング制御によって前記交流入力の力率を改善する力率改善回路と、
前記脈流電圧を基に、所定電圧以上がカットされた台形状電圧を生成する台形状電圧生成回路と、を備え、
前記力率改善回路は、前記脈流電圧が印加される一次側の第１の巻線と、二次回路に接続された二次側の第２の巻線と、二次側に設けられ、前記第１の巻線と第２の巻線に電流が流れているか否かを検出する第３の巻線と、を備える変圧器と、前記第１の巻線に流れる電流を制御するためのスイッチング素子と、を備え、
前記制御手段は、前記台形状電圧の大きさと前記第３の巻線の検出結果とに基づいて前記スイッチング素子をスイッチング制御する、
ことを特徴とする。

上記目的を達成するため、本発明の第２の観点にかかる照明装置は、
第１の観点にかかる電源回路と、
前記電源回路により電力が供給される照明用光源と、を備える、
ことを特徴とする。

大容量のコンデンサを使用しなくてもリップルを抑制できる電源回路、および照明装置を提供できる。

本発明の実施形態にかかる電源回路を説明するためのブロック図である。 図１に示す制御回路の内部構成を説明するための図である。 本実施形態の電源回路の動作を説明するための波形図であり、（ａ）は交流電源から出力される電源電圧の波形、（ｂ）は整流回路で生成される整流電圧と分圧回路で生成される台形状電圧の波形、（ｃ）は制御回路内で生成される乗算電圧と鋸波電圧の波形、（ｄ）は整流平滑回路で生成されるＬＥＤ電圧の波形をそれぞれ示す図である。 本実施形態の電源回路によって力率が改善された様子を示す図であり、（ａ）は交流電源から出力される電源電圧の波形、（ｂ）は巻線Ｌ１に流れる電流と交流電源から出力される電源電流の平均をそれぞれ示す図である。 図１に示す制御回路の分圧回路からツェナーダイオードを取り除いて構成した分圧回路を示す図である。 図５に示した分圧回路を使用して構成した電源回路の動作を説明するための波形図であり、（ａ）は交流電源から出力される電源電圧の波形、（ｂ）は整流回路で生成される整流電圧と分圧回路で生成される台形状電圧の波形、（ｃ）は制御回路内で生成される乗算電圧と鋸波電圧の波形、（ｄ）は整流平滑回路で生成されるＬＥＤ電圧の波形をそれぞれ示す図である。

以下、本実施形態の電源回路について図面を参照しながら説明する。電源回路１００は、力率改善機能と電流制御機能とを備えた１石式のフライバック・コンバータであり、図１に示すように、整流回路１１０と、分圧回路１２０と、スイッチング素子Ｑ１と、制御回路１３０と、トランスＴ１と、整流平滑回路１４０と、ＬＥＤ１５０と、フィードバック回路１６０とから構成される。

整流回路１１０は、４つのダイオード（ダイオードＤ１〜Ｄ４）を交流電源２００の正極側電極端子と負極側電極端子の間にブリッジ状に配置したダイオードブリッジ回路である。整流回路１１０は、交流電源２００から供給された交流電圧ＶＡＣを全波整流して、図３（ｂ）に示すような脈流電圧Ｖ１を生成する。

分圧回路１２０は、制御回路１３０のＦＢ１端子に入力するための台形状電圧Ｖ２を生成する回路であり、分圧抵抗Ｒ１、Ｒ２と、ツェナーダイオードＤ５とから構成される。

分圧抵抗Ｒ１、Ｒ２は、脈流電圧Ｖ１を分圧するための抵抗であり、直列に接続された分圧抵抗Ｒ１とＲ２の一端はダイオードＤ１、Ｄ３のカソードに、他端はダイオードＤ２、Ｄ４のアノードに、それぞれ接続されている。

ツェナーダイオードＤ５は、ツェナー電圧Ｖｚの定電圧ダイオードであり、ツェナーダイオードＤ５のアノードはダイオードＤ２とＤ４のアノードに、カソードは分圧抵抗Ｒ１とＲ２の一端に接続されている。分圧抵抗Ｒ１、Ｒ２によって分圧された分圧電圧は、ツェナーダイオードＤ５によって上限がカットされ、図３（ｂ）に示すような台形状電圧Ｖ２として制御回路１３０に出力される。

スイッチング素子Ｑ１は、トランスＴ１の巻線Ｌ１に流れる電流を制御するためのＮチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、ドレイン端子は巻線Ｌ１の一端に、ソース端子は抵抗Ｒ３の一端に、ゲート端子は制御回路１３０のＤＲＶ端子に、それぞれ接続されている。ＤＲＶ端からゲート端子に電圧が印加されると、スイッチング素子Ｑ１は、ドレイン−ソース間を接続して巻線Ｌ１に電流を流す。また、ゲート端子への電圧の印加が停止されると、スイッチング素子Ｑ１は、ドレイン−ソース間を切断して巻線Ｌ１に流れる電流を遮断する。

制御回路１３０は、脈流電圧Ｖ１を鋸歯状にチョッパすることによって、電源回路１００の力率を改善する力率制御機能と、ＬＥＤ１５０に流れる電流を一定に保つ電流制御機能とを備えたスイッチング制御回路である。制御回路１３０は、例えば、信号を処理する機能を備えたアナログプロセッサであり、入出力端子として、ＦＢ１端子と、ＦＢ２端子と、ＦＢ３端子と、ＤＲＶ端子と、ＲＥＦ端子とを備えている。ＦＢ１端子は分圧回路１２０の分圧抵抗Ｒ１とＲ２の一端に、ＦＢ２端子はスイッチング素子Ｑ１と抵抗Ｒ３の一端に、ＦＢ３端子はフィードバック回路１６０の抵抗Ｒ５の一端に、ＦＢ４端子はトランスＴ１の巻線Ｌ３の一端に、ＤＲＶ端子はスイッチング素子Ｑ１のゲート端子に、ＲＥＦ端子はフィードバック回路１６０のフォトカプラ１６２に、それぞれ接続されている。

また、制御回路１３０は、図２に示すように、乗算器１３１と、比較器１３２と、フリップフロップ１３３と、ドライバ１３４と、基準電源１３５と、分圧器１３６と、誤差増幅器１３７と、ゼロ電流検出器１３８とを内部に備えている。

乗算器１３１は、２つの入力端子から入力される電圧を掛け合わせて出力するアナログ乗算器であり、乗算器１３１の一方の入力端子は制御回路１３０のＦＢ１端子に、他方の入力端子は誤差増幅器１３７の出力に、出力端子は比較器１３２の一方の入力端子に、それぞれ接続されている。

比較器１３２は、２つの入力端子から入力される電圧の大きさを比較し、その比較結果によって論理レベル“０”または“１”に相当する電圧を出力する素子であり、一方の入力端子は乗算器１３１の出力端子に、他方の入力端子はＦＢ２端子に、出力端子はフリップフロップ１３３のリセット端子に、それぞれ接続される。比較器１３２は、ＦＢ２端子電圧Ｖ５が乗算器１３１の出力電圧Ｖ４を越えると論理レベル“１”の電圧を出力する。

フリップフロップ１３３は、ＲＳ型のフリップフロップであり、リセット端子は比較器１３２の出力端子に、セット端子はゼロ電流検出器１３８の出力に、出力端子は、ドライバ１３４の入力端子に、それぞれ接続されている。

ドライバ１３４はスイッチング素子Ｑ１を駆動するための素子であり、入力端子はフリップフロップ１３３の出力端子に、出力端子はＤＲＶ端子に、それぞれ接続されている。ドライバ１３４はフリップフロップ１３３から所定の電圧を受け取ると、ＤＲＶ端子に電圧を印加する。

基準電源１３５は、ＬＥＤ１５０に流れる電流が一定であるか否かを検知するための基準となる電圧を生成するための電源である。基準電源１３５の２つの出力端子は、分圧器１３６とＲＥＦ端子に、それぞれ接続されている。ＲＥＦ端子より出力された電圧は、フォトカプラ１６２によって、ＬＥＤ１５０に流れる電流の大きさに比例する電圧レベルに変換され、ＦＢ３端子にフィードバックされる。

分圧器１３６は、基準電源１３５より出力された基準電圧を誤差増幅器１３７で誤差を検出できるように所定のレベルまで降圧するための回路である。分圧器１３６は、抵抗Ｒ５（図１）の抵抗値に基づき、適宜基準電圧を降圧する。

誤差増幅器１３７は、２つの入力端子から入力される電圧の誤差を増幅して出力するための素子であり、誤差増幅器１３７の一方の入力端子は分圧器１３６からの分圧器１３６の出力端子が、他方の入力端子はＦＢ３端子に、出力端子は乗算器１３１の一方の入力端子に接続されている。

ゼロ電流検出器１３８は、ＦＢ４端子に電流が流れているか否か（すなわちトランスＴ１に電流が流れているか否か）を検出するための回路であり、入力端子はＦＢ４端子に、出力はフリップフロップ１３３のセット端子に、それぞれ接続されている。ゼロ電流検出器１３８は、ＦＢ４端子に電流が流れていないことを検出すると、フリップフロップ１３３のセット端子に所定の電圧を出力する。

トランスＴ１は、一次回路から二次回路に電圧を変圧して伝達するための変圧器であり、鉄心と３つの巻線（巻線Ｌ１、Ｌ２、Ｌ３）とから構成される。巻線Ｌ１およびＬ２は、それぞれ一次回路および二次回路に接続されていて、スイッチング素子Ｑ１のオンオフによって巻線Ｌ１に流れる電流に変動が生じると、巻線Ｌ２は、相互インダクタンスの作用によって発生した逆起電圧を、二次回路に伝達する。また、巻線Ｌ３は、制御回路１３０のＦＢ４端子に接続されており、鉄心に磁場が発生しているか否か、すなわち、巻線Ｌ１、Ｌ２に電流が流れているか否かを検出して制御回路１３０に伝達する。

整流平滑回路１４０は、巻線Ｌ２に発生した逆起電圧を整流・平滑するための回路であり、ダイオードＤ６および電解コンデンサＣ１から構成される。ダイオードＤ６の一端は巻線Ｌ２の一方の端子に、他端はＬＥＤ１５０の一端に接続されており、また、電解コンデンサＣ１の一端は巻線Ｌ２の他方の端子に、他端はＬＥＤ１５０の一端に接続されている。トランスＴ１により二次回路に伝達された電圧は、ダイオードＤ６および電解コンデンサＣ１によって整流・平滑され、直流電圧ＶＬＥＤとしてＬＥＤ１５０に供給される。

ＬＥＤ１５０は、電源回路１００の光源となる部分であり、複数の発光ダイオードにより構成される。ＬＥＤ１５０のアノードは整流平滑回路１４０のダイオードＤ６および電解コンデンサＣ１の一端に、他端は電流検出抵抗Ｒ４の一端に接続される。

フィードバック回路１６０は、ＬＥＤ１５０に流れる電流ＩＬＥＤを制御回路１３０にフィードバックするための回路であり、図１に示すように、電流検出抵抗Ｒ４と、Ｖ−Ｉ変換回路１６１と、フォトカプラ１６２と、抵抗Ｒ５とから構成される。Ｖ−Ｉ変換回路１６１は、電圧の大きさに比例する電流を出力する回路であり、２つの入力端子はそれぞれ電流検出抵抗Ｒ４の両端に接続されている。電流検出抵抗Ｒ４の両端に加えられた電圧は、Ｖ−Ｉ変換回路１６１によって計測され、フォトカプラ１６２および抵抗Ｒ５を介して、制御回路１３０のＦＢ３端子にフィードバックされる。

以上、電源回路１００の構成について説明したが、次に、電源回路１００の動作について説明する。

交流電源２００に電源が投入されると、交流電源２００は整流回路１１０に対して交流電圧ＶＡＣ（図３（ａ））を供給する。整流回路は、交流電圧ＶＡＣを全波整流して図３（ｂ）に示すような脈流電圧Ｖ１を生成する。

分圧回路１２０は、分圧抵抗Ｒ１とＲ２によって脈流電圧Ｖ１を分圧し、さらに、ツェナーダイオードＤ５によって電圧の上限をカットする。これにより、分圧回路１２０は、ツェナー電圧Ｖｚ以上がカットオフされた図３（ｂ）に示すような台形状電圧Ｖ２が生成される。生成された台形状電圧Ｖ２は、制御回路１３０のＦＢ１端子に入力される。

乗算器１３１は、入力された台形状電圧Ｖ２を、誤差増幅器１３７の出力Ｖ７と乗算し、図３（ｃ）に示すような、乗算電圧Ｖ４に変換し、比較器１３２に出力する。この時点で、スイッチング素子Ｑ１はオフされている。そのため、比較器１３２のもう一方の入力端子にはＦＢ４端子よりＧＮＤ電圧が印加されるので、比較器１３２はフリップフロップ１３３のリセット端子に論理レベル“０”の電圧（ＧＮＤ電圧）を出力する。また、この時点で、トランスＴ１には電流は流れていないので、フリップフロップ１３３のセット端子には、ゼロ電流検出器１３８によって論理レベル“１”に相当する電圧が印加される。そうすると、ドライバ１３４には、フリップフロップ１３３によって論理レベル“１”に相当する電圧が印加されるので、ドライバ１３４はＤＲＶ端子に所定電圧を印加して、スイッチング素子Ｑ１をオンする。

スイッチング素子Ｑ１がオンされたら、トランスＴ１の巻線Ｌ１には、時間とともに増加する電流が流れる。スイッチング素子Ｑ１ソースと抵抗Ｒ３との間の電圧Ｖ５は、巻線Ｌ１に流れる電流によって、図３（ｃ）に示すような鋸歯状の鋸歯状電圧Ｖ５に変換され、ＦＢ２端子を介して比較器１３２に入力される。

比較器１３２は、鋸歯状電圧Ｖ５が乗算電圧Ｖ４に達した時点で、フリップフロップ１３３のリセット端子に論理レベル“１”に相当する電圧を出力する。そうすると、フリップフロップ１３３はリセットされ、ドライバ１３４には論理レベル“０”の電圧（ＧＮＤ電圧）が印加される。そうすると、ドライバ１３４はＤＲＶ端子を介して、スイッチング素子Ｑ１をオフする。

スイッチング素子Ｑ１がオフされると、巻線Ｌ１に流れる電流は急激に低下する。そうすると、相互インダクタンスの作用によって、巻線Ｌ２には逆起電圧が発生する。発生した逆起電圧は、整流平滑回路１４０によって図３（ｄ）に示すようなＬＥＤ電圧ＶＬＥＤに変換され、ＬＥＤ１５０に供給される。

巻線Ｌ２に流れる電流は時間とともに減少し、電流がゼロになると、制御回路１３０内のゼロ電流検出器１３８によって検出される。ゼロ電流検出器１３８は、ゼロ電流を検出した時点で、フリップフロップ１３３のセット端子に論理レベル“１”の電圧を印加する。そうすると、ドライバ１３４にはフリップフロップ１３３により論理レベル“１”に相当する電圧を印加され、それを受けて、ドライバ１３４はＤＲＶ端子を介して、再び、スイッチング素子Ｑ１をオンする。

スイッチング素子Ｑ１のオンオフは高速に繰り返されるため、巻線Ｌ１に流れる電流ＩＬ１は、図４（ｂ）に示すようなチョッパされた波形となる。そのため、電源電流ＩＡＣの平均値は、略正弦波状の波形（図４（ｂ）の破線部分）となり、その結果、電源電圧ＶＡＣの位相と電源電流ＩＡＣの位相は一致する。これにより、電源回路１００の力率は改善する。

また、ＬＥＤ１５０に流れる電流は、Ｖ−Ｉ変換回路１６１によって平均値が検出され、フォトカプラ１６２を介して制御回路１３０のＦＢ３端子にフィードバックされる。フィードバック電圧Ｖ３は、制御回路１３０内の誤差増幅器１３７によって、基準電圧Ｖ６と比較され、その誤差が増幅される。乗算器１３１は、増幅電圧Ｖ７と台形状電圧Ｖ２とを乗算して、その乗算結果を比較器１３２に入力する。比較器１３２は、乗算電圧Ｖ４と鋸歯状電圧Ｖ５とを比較しながら、上述したように、フリップフロップ１３３のリセット端子に論理レベル“１”または“０”に相当する電圧を出力する。そして、ドライバ１３４はフリップフロップ１３３からの出力に基づいてスイッチング素子Ｑ１をスイッチング制御する。これにより、制御回路１３０のスイッチング制御にＬＥＤ電流ＩＬＥＤが反映され、ＬＥＤ電流ＩＬＥＤは、一定値が維持される。

なお、制御回路１３０は、鋸歯状電圧Ｖ５と台形状の乗算電圧Ｖ４とを比較してスイッチング素子Ｑ１を制御している。そのため、スイッチング素子Ｑ１のオン期間Ｔｏｎの長さは、図３（ｃ）に示すように、台形の上辺（平坦）部分において抑制される。その結果、巻線Ｌ２で生成される逆起電圧も振幅が抑制されることになり、ＬＥＤ電圧ＶＬＥＤは、図３（ｄ）に示すように、リップルＶｒｐが抑制された波形となる。

これに対して、ツェナーダイオードＤ５を使用せずに、図５に示すように、分圧回路１２０を構成した場合、分圧電圧Ｖ２は図６（ｂ）に示すように山なりの波形になる。そのため、乗算電圧Ｖ４も図６（ｃ）に示すように山なりの波形になり、スイッチング素子Ｑ１のオン期間Ｔｏｎの長さは、図６（ｃ）に示すように、乗算電圧Ｖ４の頂上付近において本実施形態よりも長くなる。その結果、巻線Ｌ２で生成される逆起電圧は振幅が大きくなり、ＬＥＤ電圧ＶＬＥＤも図６（ｄ）に示すようにリップルＶｒｐが大きくなる。

本実施形態によれば、分圧回路１２０にツェナーダイオードＤ５を挿入することによって二次回路に伝達される逆起電圧の振幅を抑制することができるので、大容量のコンデンサを使用しなくてもＬＥＤ電圧ＶＬＥＤのリップルを抑制することができる。その結果、電解コンデンサＣ１の容量を小さくでき、回路の小型化が容易になる。

なお、ＬＥＤ１５０は無機結晶から構成される発光ダイオードに限られない。有機分子から構成される有機ＥＬ等であってもよいし、電球や蛍光ランプ等の他の光源であってもよい。また、電源回路１００に接続する負荷はＬＥＤ等の光源に限られず、熱や音等を得るための装置や半導体等であってもよい。

また、本実施形態では、ＬＥＤ１５０に流れる“電流”を制御回路１３０にフィードバックしたが、電流ではなく負荷に印加されている“電圧”を、例えば、分圧器等で分圧して制御回路１３０にフィードバックしてもよい。これにより、電源回路１００を定電圧駆動電源として使用することが可能になる。

また、本実施形態では、乗算電圧Ｖ４と鋸歯状電圧Ｖ５を比較するのではなく、台形状電圧Ｖ２と鋸歯状電圧Ｖ５とを直接比較してもよい。ＬＥＤ１５０に流れる電流をフィードバックさせる必要がない電源回路にも適用することが可能になる。

上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）交流入力を直流電圧に変換して出力する電源回路であって、
交流入力を整流して脈流電圧を生成する整流回路と、
制御手段を有し、該制御手段のスイッチング制御によって前記交流入力の力率を改善する力率改善回路と、
前記脈流電圧を基に、所定電圧以上がカットされた台形状電圧を生成する台形状電圧生成回路と、を備え、
前記制御手段は、前記台形状電圧の大きさに基づいて前記脈流電圧をスイッチング制御する、
ことを特徴とする電源回路。

（付記２）前記制御手段は、前記台形状電圧と、前記脈流電圧をスイッチング制御することによって生成される鋸歯状電圧と、を比較した比較出力に基づいて前記脈流電圧をスイッチング制御する、
ことを特徴とする付記１に記載の電源回路。

（付記３）前記電源回路の出力電流の大きさを帰還電圧として前記制御手段にフィードバックするフィードバック回路、をさらに備え、
前記制御手段は、前記台形状電圧および前記帰還電圧を乗算した乗算電圧と、前記脈流電圧をスイッチング制御することによって生成される鋸歯状電圧と、を比較した比較出力に基づいて前記脈流電圧を前記スイッチング制御する、
ことを特徴とする付記１に記載の電源回路。

（付記４）前記台形状電圧生成回路は、前記脈流電圧或いは分圧された前記脈流電圧の所定電圧以上をツェナーダイオードで抑制することによって前記台形状電圧を生成する、
ことを特徴とする付記１乃至３のいずれかに記載の電源回路。

（付記５）付記１乃至４のいずれかに記載の電源回路と、
前記電源回路により電力が供給される照明用光源と、を備える、
ことを特徴とする照明装置。

（付記６）前記照明用光源は、発光ダイオードである、
ことを特徴とする付記５に記載の照明装置。

１００ 電源回路
１１０ 整流回路
１２０ 分圧回路
１３０ 制御回路
１３１ 乗算器
１３２ 比較器
１３３ フリップフロップ
１３４ ドライバ
１３５ 基準電源
１３６ 分圧器
１３７ 誤差増幅器
１３８ ゼロ電流検出器
１４０ 整流平滑回路
１５０ ＬＥＤ
１６０ フィードバック回路
１６１ Ｖ−Ｉ変換回路
１６２ フォトカプラ
２００ 交流電源
Ｃ１ 電解コンデンサ
Ｄ１〜Ｄ４ ダイオード
Ｄ５ ツェナーダイオード
Ｄ６ ダイオード
Ｌ１〜Ｌ３ 巻き線
Ｑ１ スイッチング素子
Ｒ１、Ｒ２ 分圧抵抗
Ｒ３、Ｒ５ 抵抗
Ｒ４ 電流検出抵抗
Ｔ１ トランス

Claims (6)

1. 交流入力を直流電圧に変換して出力する電源回路であって、
   交流入力を整流して脈流電圧を生成する整流回路と、
   制御手段を有し、該制御手段のスイッチング制御によって前記交流入力の力率を改善する力率改善回路と、
   前記脈流電圧を基に、所定電圧以上がカットされた台形状電圧を生成する台形状電圧生成回路と、を備え、
   前記力率改善回路は、前記脈流電圧が印加される一次側の第１の巻線と、二次回路に接続された二次側の第２の巻線と、二次側に設けられ、前記第１の巻線と第２の巻線に電流が流れているか否かを検出する第３の巻線と、を備える変圧器と、前記第１の巻線に流れる電流を制御するためのスイッチング素子と、を備え、
   前記制御手段は、前記台形状電圧の大きさと前記第３の巻線の検出結果とに基づいて前記スイッチング素子をスイッチング制御する、
   ことを特徴とする電源回路。
2. 前記制御手段は、前記台形状電圧と、前記脈流電圧をスイッチング制御することによって生成される鋸歯状電圧と、を比較した比較出力に基づいて前記脈流電圧をスイッチング制御する、
   ことを特徴とする請求項１に記載の電源回路。
3. 前記電源回路の出力電流の大きさを帰還電圧として前記制御手段にフィードバックするフィードバック回路、をさらに備え、
   前記制御手段は、前記台形状電圧および前記帰還電圧を乗算した乗算電圧と、前記脈流電圧をスイッチング制御することによって生成される鋸歯状電圧と、を比較した比較出力に基づいて前記脈流電圧を前記スイッチング制御する、
   ことを特徴とする請求項１に記載の電源回路。
4. 前記台形状電圧生成回路は、前記脈流電圧或いは分圧された前記脈流電圧の所定電圧以上をツェナーダイオードで抑制することによって前記台形状電圧を生成する、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の電源回路。
5. 請求項１乃至４のいずれか１項に記載の電源回路と、
   前記電源回路により電力が供給される照明用光源と、を備える、
   ことを特徴とする照明装置。
6. 前記照明用光源は、発光ダイオードである、
   ことを特徴とする請求項５に記載の照明装置。

Images