JP5790918B2

JP5790918B2 - 電源装置および照明装置

Info

Publication number: JP5790918B2
Application number: JP2011071105A
Authority: JP
Inventors: 北村　紀之; 紀之北村; 高橋　雄治; 雄治高橋
Original assignee: Toshiba Lighting and Technology Corp
Current assignee: Toshiba Lighting and Technology Corp
Priority date: 2011-03-28
Filing date: 2011-03-28
Publication date: 2015-10-07
Anticipated expiration: 2031-03-28
Also published as: EP2506681A1; US8653743B2; CN102710125B; US20120249007A1; JP2012205493A; EP2506681B1; CN102710125A

Description

本発明は、スイッチング素子を用いた電源装置およびこれを用いた照明装置に関する。

スイッチング電源は、入力電力から所望の出力電力を得る電力変換装置において、電力を変換・調整するためにスイッチング素子を用いた電源装置である。スイッチング電源には、直流電力を別の直流電力に変換するDC−DCコンバータと交流電力を直流電力に変換する整流装置からなりDC−DCコンバータに直流入力電力を供給する直流電源とを備えた電源装置が含まれる。

また、スイッチング電源の一用途として発光ダイオードを点灯することにより、回路効率の高いＬＥＤ点灯装置が得られることは既に知られている。例えば、DC−DCコンバータが降圧チョッパからなる場合は、オン状態のスイッチング素子を経由してインダクタに増加する電流が流れることにより、そこに磁気結合した２次巻線に誘起する電圧を帰還してスイッチング素子のオン動作を継続させる。また、スイッチング素子と直列に抵抗素子を増加電流検出用として挿入し、当該抵抗素子の降下電圧が予め設定された閾値を超えたときに、スイッチング素子をオフさせる制御回路を付加する。

上記の構成において、増加する電流が閾値を超えたときにスイッチング素子がオフすると、インダクタに蓄積された電磁エネルギーが放出されて、減少する電流がダイオードおよび出力端の出力コンデンサを経由して流れる。そして、減少する電流が０になったときに、インダクタの２次巻線に発生する逆起電力でスイッチング素子をオンさせる。以上の回路動作を繰り返すことで、自励式の定電流制御によるDC−DC変換が行われて発光ダイオードが点灯する。

一方、ワイドバンドギャップ半導体は、大きなバンドギャップを有する半導体であるIII−Ｖ族半導体およびIV半導体などの化合物半導体、例えばSiC（炭化珪素）やGaN（窒化ガリウム）やダイヤモンドを用いたワイドバンドギャップ半導体は、Siパワーデバイスの性能限界を大幅に突破するポテンシャルを有する半導体として注目されている。すなわち、高速スイッチング、高温動作および大電力動作などの点でSi系、GaAs系では不可能な領域で動作することができる。このため、高周波パワーデバイスの分野においてもワイドバンドギャップ半導体への期待は大きい。

ワイドバンドギャップ半導体トランジスタは、ワイドバンドギャップ半導体スイッチング素子であり、より具体的にはワイドバンドギャップ半導体を用いて製作されたトランジスタである。そして、一対の主端子（ドレイン、ソース）および制御端子（ゲート）を備えた電界効果形の高周波トランジスタである。代表的には高電子移動度トランジスタ（HEMT）がこれに該当する。ワイドバンドギャップ半導体トランジスタは、上述のように優れた特徴を有しているので、スイッチング電源のスイッチング素子としてワイドバンドギャップ半導体トランジスタを用いることにより、１０MHz以上の高周波動作をさせることができ、その結果スイッチング電源、殊にインダクタの大幅な小形化を実現することができる。

なお、ワイドバンドギャップ半導体トランジスタとしては、JFET（接合型FET）、SIT（静電誘導型トランジスタ）、MESFET（金属−半導体ＦＥＴ：Metal−Semiconductor−Field−Effect−Transistor）、HFET(Heterojunction Field Effect Transistor)、HEMT（High Electron Mobility Transistor）および蓄積型FETなどがある。

また、ワイドバンドギャップ半導体スイッチング素子すなわちワイドバンドギャップ半導体トランジスタは、ゲート電圧がゼロの時にドレイン電流が流れるノーマリオン特性を有しているものが多い。したがって、ノーマリオン特性を有している半導体素子（以下、ノーマリオンスイッチという。）を確実にオフさせるためには負ゲート電圧用の駆動回路が必要である。なお、ワイドバンドギャップ半導体トランジスタは、ノーマリオフ特性を有するものも得られる。この場合には、正電圧用の駆動回路が必要である。

ところで、従来技術のスイッチング電源は、定電流制御を行う場合、スイッチング素子と直列に挿入されるとともに、インダクタに流れる増加する電流を検出する抵抗素子などのインピーダンス手段と、インピーダンス手段の電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる制御回路とで構成された電流帰還形の帰還回路を必要としている。そのため、回路構成が複雑化するばかりでなく、小形化に対しても難点となる。

スイッチング電源のスイッチング素子としてワイドバンドギャップ半導体トランジスタを用いることにより、前述のように１０MHz以上の高周波動作させることができるので、装置全体が著しく小形化する。この場合、ワイドバンドギャップ半導体トランジスタのソースと直列にワイドバンドギャップ半導体トランジスタからなる定電流素子を接続することにより、電流検出用の抵抗素子などのインピーダンス手段を省略できるばかりでなく、ゲート駆動回路の構成が簡単化するので、一層小形化することができる。

特許第４１２３８８６号公報特開２００７−００６６５８号公報

ところが、ワイドバンドギャップ半導体トランジスタを用いたスイッチング電源は、上述のようにスイッチング用および定電流制御用として２個のワイドバンドギャップ半導体トランジスタを用いることにより一層小型化するが、さらなるコスト低減および小形化に対する要求に応えるには限界がある。

本発明の実施形態は、スイッチング用および定電流制御用として１個のスイッチング素子を用いてコスト低減および小型化を図った電源装置およびこれを用いた照明装置を提供することを目的とする。

本発明の実施形態において、電源装置は、制御端子を有するスイッチング素子と、少なくとも前記スイッチング素子のオン時に電流が流れるインダクタと、少なくとも前記スイッチング素子のオフ時に電流が流れるダイオードと、前記制御端子に一端が接続され前記インダクタに磁気結合した駆動巻線と、前記スイッチング素子の増加電流が前記スイッチング素子の飽和電流に到達した時に前記制御端子の電圧を制御してオフさせる駆動回路と、を備える。

本発明の実施形態によれば、１個のスイッチング素子をスイッチング用および定電流制御用として用いることにより、スイッチング素子の個数を減らした電源装置およびこれを備えた照明装置を提供することができる。

本発明の第１の実施形態におけるスイッチング電源装置のブロック回路図である。同じくワイドバンドギャップ半導体トランジスタの電流−電圧特性を示すグラフである。同じく各部の電流・電圧波形図である。本発明の第２の実施形態における要部回路図である。本発明の第３の実施形態における要部回路図である。本発明の第４の実施形態における要部回路図である。同じく各部の電流、電圧波形図である。本発明の第５の実施形態におけるスイッチング電源装置の回路図である。

〔第１の実施形態〕
本発明の第１の実施形態において、スイッチング電源装置SPSは、直流電源DCおよびスイッチング動作変換回路SCを具備し、その出力を負荷LCに直流電力を供給する。

直流電源DCは、後述するスイッチング動作変換回路SCに対して変換前の直流電力を入力するための手段である。また、変換前の直流電力を出力すればどのような構成でもよいが、例えば整流回路を主体として構成され、また所望により平滑コンデンサなどからなる平滑回路を付設していることが許容される。本実施形態において、整流回路は、好ましくはブリッジ形整流回路からなる。また、直流電源DCは、その入力端子T1、T2が交流電源AC、例えば商用交流電源に接続して、その交流電圧を全波整流して直流電圧を得る。しかし、所望により昇圧チョッパなどのアクティブフィルタを整流回路の出力側に付設してなる直流電源DCを構成してもよい。

スイッチング動作変換回路SCは、DC-DCコンバータと称することもできるが、第１の回路A、第２の回路B、ゲート駆動回路GD、入力端T3、T4および出力端T5、T6を備えている。そして、チョッパおよびフライバックコンバータなどを主体として構成されていることを許容する。なお、チョッパとは、降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなどの各種チョッパを含む概念である。

第１の回路Aは、ワイドバンドギャップ半導体トランジスタQ1およびインダクタL1を直列関係に含んでいるとともに、ワイドバンドギャップ半導体トランジスタQ1が後述するゲート駆動回路GDにより駆動されてスイッチング動作を行う。そして、オン時には直流電源DCからワイドバンドギャップ半導体トランジスタQ1を経由してインダクタL1に増加電流が流れるように構成されている。これにより、インダクタL1には電磁エネルギーが蓄積される。

ワイドバンドギャップ半導体トランジスタQ1は、前述のように定義される半導体素子であり、例えば窒化ガリウム高電子移動度トランジスタ（GaN-HEMT）を用いることができる。本実施形態において、ワイドバンドギャップ半導体トランジスタQ1は、スイッチング素子として動作する。スイッチング素子としてワイドバンドギャップ半導体トランジスタQ1を用いることにより、前述のようにMHz以上、例えば10MHz以上の高周波でのスイッチング特性が著しく向上してスイッチング損失が低下するとともに、インダクタL1が著しく小形化するためにスイッチング電源装置の大幅な小形化を図ることができる。

また、ワイドバンドギャップ半導体トランジスタQ1は、ノーマリオン特性およびノーマリオフ特性のいずれであってもよい。ワイドバンドギャップ半導体トランジスタQ1においては、ノーマリオン特性を有しているものの方が得やすく、低コストであるが、ノーマリオフ特性を有しているものも可能なので、これを用いてもよい。また、ノーマリオンスイッチは、インダクタL1に磁気結合した駆動巻線L2すなわち２次巻線を用いたオフ制御が容易である。

さらに、ワイドバンドギャップ半導体トランジスタQ1は、その電流−電圧特性が図２に示すように、線形領域R_Lからピンチオフを介して連続する飽和領域R_Sを有しており、その飽和領域が優れた定電流特性を示すことが知られている。なお、図２において、横軸はドレイン電流I_Dを、縦軸はドレイン・ソース間電圧V_DSを、それぞれ示しており、図にはゲート電圧V_GSすなわちゲート−ソース間電圧をパラメータとして変化する複数の特性曲線が描かれている。

図２から理解できるように、ワイドバンドギャップ半導体トランジスタQ1は、Si半導体トランジスタと同一チップ面積であれば、線形領域R_Lでは電流の増加に対する電圧の増加が極めて少ない。これは、この線形領域R_Lではワイドバンドギャップ半導体トランジスタQ1がオン抵抗が非常に低いオン状態となることを示している。飽和領域R_Sでは電圧を高くしても電流が一定のままで飽和する。また、飽和時の電流値である飽和電流値は、ゲート電圧の大きさに応じて変化する。したがって、ゲート電圧V_GSを制御することで飽和電流値を所望に選択することが可能である。なお、図２では、上述の事柄の理解が容易になるように電圧値の異なる複数のゲート電圧V_GS１〜V_GS４における電流−電圧特性曲線を示している。

本発明の実施形態においては、増加電流が閾値に到達したときにワイドバンドギャップ半導体トランジスタQ1をゲート駆動回路GDの制御によってオフするが、その際には閾値が電流−電圧特性の飽和領域に位置するように選定されたゲート電圧をワイドバンドギャップ半導体トランジスタQ1に印加する。その結果、ワイドバンドギャップ半導体トランジスタQ1のオン期間中に流れる増加電流が閾値（第１の閾値）に到達した時にワイドバンドギャップ半導体トランジスタQ1を流れる電流が急激に飽和する。そこで、飽和電流が増加状態から閾値一定に急変したときに、後述するゲート駆動回路GDがワイドバンドギャップ半導体トランジスタQ1をオフさせるように選定されたゲート電圧を印加してワイドバンドギャップ半導体トランジスタQ1をオフさせる。

第２の回路Bは、インダクタL1およびダイオードD1を直列的に含んでいる。そして、ワイドバンドギャップ半導体トランジスタQ1がスイッチング動作でオフすると、インダクタL1がそこに蓄積されていた電磁エネルギーを放出するので、ダイオードD1を経由して減少電流が第２の回路B内を流れる。減少電流が閾値（第２の閾値）まで低減したとき、ワイドバンドギャップ半導体トランジスタQ1を後述する駆動回路GDにより再びオンする。なお、ダイオードとして電界効果トランジスタFETなどを使った同期整流器を用いることが許容される。

ゲート駆動回路GDは、ワイドバンドギャップ半導体トランジスタQ1のスイッチングのうち少なくともオン電流が第１の閾値に到達したときにオフを制御する回路手段である。また、所望によりオンさせる際にもゲート駆動回路GDを機能させることができる。この場合、ワイドバンドギャップ半導体トランジスタQ1がノーマリオンであって、オフさせるために、ゲート駆動回路GDがゲート電圧の印加を除去するときもゲート駆動回路GDが機能するといえる。

ワイドバンドギャップ半導体トランジスタQ1のスイッチングにおけるゲート駆動回路GDによるオフ動作は、自励制御および他励制御のいずれであってもよい。

自励の場合、ワイドバンドギャップ半導体トランジスタQ1のドレイン−ソース間電圧V_DSの変化やインダクタL1の端子電圧V_L1の変化など第１および第２回路A、Bの回路動作に伴う電気的変化を検出し、かつ帰還してオフさせるように構成することができる。これにより、オフのタイミングと、電流の第１の閾値において電流−電圧特性が飽和領域になる、換言すればワイドバンドギャップ半導体トランジスタQ1が定電流特性を示すのに必要なゲート電圧と、を共に得ることができる。

他励の場合、スイッチング動作変換回路SCにスイッチング用の発振器を配設して、ワイドバンドギャップ半導体トランジスタQ1のオン、オフのタイミングを設定するとともに、オン期間において増加電流が第１の閾値に到達したときに飽和領域に位置してオフされ、減少電流が第２の閾値に到達したタイミングで再びオンするように所要のゲート電圧の印加を制御することができる。

入力端T3、T4は、スイッチング動作変換回路SCの入力部位を構成している手段であり、直流電源DCの出力端と接続する。また、入力端T3、T4は、端子など接続手段の形態を備えていてもよいが、単に導線で直流電源DCとスイッチング動作変換回路SCの入力部位との間が接続している形態などであってもよい。

出力端T5、T6は、スイッチング動作変換回路SCの出力部位を構成している手段であり、そこに負荷LCを接続するが、上記入力端T3、T4と同様自由な形態を採用していることが許容される。

負荷LCは、スイッチング電源装置SPSの出力によって付勢されて動作する。本実施形態において、負荷LCは、どのような構成であってもよいが、図示の例ではＬＥＤledからなる。したがって、ランプなどの光源すなわち照明負荷およびこの照明負荷を直接または間接的に付勢するための点灯回路の一部またはほぼ全部としての本実施形態のスイッチング電源装置SPSを具備した照明装置を構成することができる。

スイッチング動作変換回路SCは、その他の構成として出力端T5、T6間に出力コンデンサを接続することができる。出力コンデンサは、スイッチング動作変換回路SC内のワイドバンドギャップ半導体トランジスタQ1のスイッチングによって生じた高周波成分をバイパスさせて、高周波成分が負荷LC側へ流出するのを抑制することができる。

第１の実施形態において、スイッチング動作変換回路SCは、ワイドバンドギャップ半導体トランジスタQ1のスイッチングに伴ってインダクタL1が電磁エネルギーの蓄積と放出を繰り返し、その結果入力端T3、T4から入力した直流電力が所望に変換されて出力端T5、T6から負荷LCに供給される。また、ワイドバンドギャップ半導体トランジスタQ1は、増加電流が第１の閾値に到達すると、飽和領域に変位して定電流となるので、その際の回路動作の変化を間接的または直接的に利用してワイドバンドギャップ半導体トランジスタQ1をオフするので、定電流ダイオードなどの定電流手段をワイドバンドギャップ半導体トランジスタQ1と直列接続して付加する必要がなくなり、回路構成を簡単化することができる。よって、回路部品点数が少なくなって安価で小型化するとともに、ワイドバンドギャップ半導体トランジスタの損失を低減することができ、効率の高いスイッチング動作変換回路SCを得ることができる。

次に、図３に示す各部の電流・電圧波形図を参照して、第１の実施形態における回路動作を簡単に説明する。図において、（ａ）は第１の回路Aのワイドバンドギャップ半導体トランジスタQ1のゲート電圧波形、（ｂ）はワイドバンドギャップ半導体トランジスタQ1のドレイン−ソース間電圧V_DSの波形、（ｃ）は増加電流I_Uの波形、（ｄ）は減少電流I_Dの波形、（ｅ）は増加電流および減少電流の加算波形、（ｆ）はインダクタL1の端子電圧V_L1の波形である。

ノーマリオン形のワイドバンドギャップ半導体トランジスタQ1のゲート電圧V_GSは、低い負電圧期間が例えば−８Vで、高い負電圧期間が−５Vである。このため、ワイドバンドギャップ半導体トランジスタQ1は、低い負電圧期間でオフ状態になる。また、高い負電圧期間ではオン状態になるが、増加電流I_Uが凡そ２２０mAに到達すると飽和特性を示す。すなわち、第１の閾値を２２０mAに選定することができる。したがって、（ａ）のゲート電圧V_GSを−５Vにすると、ワイドバンドギャップ半導体トランジスタQ1はオンしてインダクタL1に直線的に増加する増加電流I_Uが流れ、第１の閾値の２２０mAに到達すると、ワイドバンドギャップ半導体トランジスタQ1が飽和してドレイン−ソース間電圧V_DSが（ｂ）に示すようにトランジスタのオフ状態になったときと同様に増大する。その時に同期して、ゲート駆動回路GDの出力するゲート電圧V_GS が（ａ）に示すように−８Vに切り換わることにより、ワイドバンドギャップ半導体トランジスタQ1がオフする。そのオフ期間になると、インダクタL1から（d）に示すように減少電流が流れ出して第２の閾値、例えば０mAに到達した時に、（ａ）に示すようにゲート電圧V_GSを−５Vに切り換えると、ワイドバンドギャップ半導体トランジスタQ1が再びオンする。そして、以下、上記の動作を繰り返す。その結果、インダクタL1には、（ｅ）に示すように増加電流I_Uと減少電流I_Dが連続して流れる。その間、インダクタL1の両端電圧は、（ｆ）に示すように正負に交互反転を繰り返す。

〔第２の実施形態〕
図４を参照して、本発明の第２の実施形態を説明する。本実施形態は、ノーマリオフ形のワイドバンドギャップ半導体トランジスタQ1のゲート駆動回路GDの一例である。本実施形態において、ゲート駆動回路GDは、スイッチ素子Q2、分圧器VD1およびバッファ増幅器BAを主体として構成されている。

すなわち、スイッチ素子Q2は、例えばバイポーラトランジスタからなり、オン、オフすることにより、分圧器VD1の出力電圧を高低切り換える。そして、スイッチ素子Q2のベースがスイッチング周期信号源（図示しない。）に接続している。なお、スイッチング周期信号源は、ワイドバンドギャップ半導体トランジスタQ1のオン、オフのタイミングを決定する信号源である。分圧器VD1は、抵抗器R1、R2の直列回路からなり、図において上端がプラスの制御電源Vccに接続し、下端がワイドバンドギャップ半導体トランジスタQ1のソースに接続している。スイッチ素子Q2は、そのコレクタ−エミッタが抵抗器R2に並列接続している。バッファ増幅器BAは、分圧器VD1の出力端とワイドバンドギャップ半導体トランジスタQ1のゲートとの間に介在し、その出力が上記ゲートに印加されるように構成されている。

本実施形態の回路動作を説明する。スイッチ素子Q2のベースに接続しているスイッチング周期信号源を周期的にオン、オフさせると、ゲート駆動回路GDがワイドバンドギャップ半導体トランジスタQ1をスイッチング周期信号源に対して逆相関係のオン、オフでスイッチングさせる。すなわち、スイッチ素子Q2がオフすると、分圧器VD1の抵抗器R2の短絡が解除されて抵抗器R2の端子電圧が高くなるので、ワイドバンドギャップ半導体トランジスタQ1のゲート−ソース間に印加するゲート電圧V_GSが高くなってオンする。次に、スイッチ素子Q2がオンすると、抵抗器R2が短絡されて分圧器VD1の出力が０になるので、ワイドバンドギャップ半導体トランジスタQ1がオフする。

したがって、スイッチ素子Q2のスイッチングに応じてワイドバンドギャップ半導体トランジスタQ1をスイッチングさせることができる。ただし、ワイドバンドギャップ半導体トランジスタQ1がオンする際のゲート電圧は、上述から理解できるようにワイドバンドギャップ半導体トランジスタQ1がオフするときのタイミングで、かつ増加電流が飽和領域に変位する値を第１の閾値に選定されている。なお、スイッチ素子Q2のスイッチングのタイミングを制御するスイッチング周期信号源には、前述のようにスイッチング動作変換回路SCから得た帰還信号を用いることにより、スイッチング動作変換回路SCを自励動作させてもよいし、別に設けた発振器を用いて他励動作させてもよい。

〔第３の実施形態〕
図５を参照して、本発明の第３の実施形態を説明する。なお、図において、図４と同一部分には同一符号を付して説明は省略する。本実施形態は、ゲート駆動回路GDが保持回路HCを備えている例である。保持回路HCは、スイッチング動作変換回路SCに流れる減少電流の通流期間中ワイドバンドギャップ半導体トランジスタQ1をオフ状態に保持するとともに、ワイドバンドギャップ半導体トランジスタQ1をオンするときに、そのオフ状態の保持を解除する。

本実施形態において、保持回路HCは、第２の実施形態との対比において、分圧器VD2およびスイッチ素子Q3を主体として構成されていて、ゲート駆動回路GDの一部を構成している。

すなわち、保持回路HCの分圧器VD2は、抵抗器R3、R4の直列回路からなり、図において上端がワイドバンドギャップ半導体トランジスタQ1のドレインに接続し、下端がソースに接続している。また、スイッチ素子Q3は、例えばバイポーラトランジスタからなり、そのコレクタ−エミッタが分圧器VD2の抵抗器R4と並列接続し、そのベースにワイドバンドギャップ半導体トランジスタQ1のオン信号源（図示しない。）が接続している。なお、スイッチ素子Q3のベースとオン信号源との間に抵抗器R5が直列に接続するとともに、上記ベース−エミッタ間に抵抗器R6が接続して、ベース電流を調整している。なお、オン信号源は、ワイドバンドギャップ半導体トランジスタQ1のオンのタイミングを決定する信号源である。

本実施形態の回路動作を説明する。ワイドバンドギャップ半導体トランジスタQ1のオフ状態においては、そのドレイン−ソース間電圧V_DSが高くなっているので、この電圧が保持回路HCの分圧器VD2を介してスイッチ素子Q2のベースに印加されることで、スイッチ素子Q2にベース電流が流れるために、スイッチ素子Q2がオンしている。これにより、ワイドバンドギャップ半導体トランジスタQ1のゲート電圧が低くなるので、ワイドバンドギャップ半導体トランジスタQ1は、オフ状態を保持する。

ワイドバンドギャップ半導体トランジスタQ1をオンするには、スイッチ素子Q2のベース−エミッタ間をスイッチ素子Q3によって周期的に短絡する。すると、分圧器VD1の出力が高くなって保持回路HCによるワイドバンドギャップ半導体トランジスタQ1のオフ状態の保持が解除され、ワイドバンドギャップ半導体トランジスタQ1はオンする。スイッチ素子Q3をオンさせるには、上記オン信号源によってベース電位を高くすればよい。

したがって、オン信号源によりワイドバンドギャップ半導体トランジスタQ1を周期的に所定時間オンさせれば、スイッチング動作変換回路SCを動作させることが可能になる。もちろん、オン時間の終期に増加電流が第１の閾値に到達し、かつそのときにドレイン電流I_Dが飽和領域に変位するように動作条件が設定されていることはいうまでもない。

〔第４の実施形態〕
図６を参照して、本発明の第４の実施形態を説明する。なお、図において、図４と同一部分には同一符号を付して説明は省略する。本実施形態は、ゲート駆動回路GDがワイドバンドギャップ半導体トランジスタQ1のオン初期に作動する保護回路PCを備えている。保護回路PCは、ワイドバンドギャップ半導体トランジスタQ1のオン初期にその両端に等価的に接続した関係にあるスナバコンデンサなどによって発生しやすい過渡的なパルス電流によってオン動作が乱れないように、ゲート電圧を可変にすることにより、保護する手段である。本実施形態において、保護回路PCは、タイマTMおよびスイッチ素子Q4により構成されている。

タイマTMは、スイッチ素子Q5および積分回路INTにより構成されている。スイッチ素子Q5、例えばバイポーラトランジスタは、分圧器VD1の抵抗器R2とワイドバンドギャップ半導体トランジスタQ1のソースとの間に接続している。積分回路INTは、図６に示すように接続した抵抗器R7−R10の直列回路およびコンデンサC1により構成されている。抵抗器R7−R10の直列回路は、制御電源Vccとワイドバンドギャップ半導体トランジスタQ1のソースとの間に接続し、コンデンサC1は抵抗器R9およびR10の直列部分に並列接続している。

スイッチ素子Q4は、積分回路INTの抵抗器R7およびR8の接続点と、ワイドバンドギャップ半導体トランジスタQ1のソースとの間に接続していて、積分回路INTを抵抗器R7を除いて短絡することにより、タイマTMをリセットする。また、スイッチ素子Q4のベースは、スイッチ素子Q2のベースに接続している。したがって、スイッチング周期信号源からのスイッチング周期信号に応じてスイッチ素子Q2とQ5とが同期してオン、オフ動作を行う。

本実施形態の回路動作を説明する。ワイドバンドギャップ半導体トランジスタQ1をオンさせる際に、スイッチング周期信号源からオフ信号が到来すると、スイッチ素子Q2およびQ4がともにオンする。このときスイッチ素子Q2は、分圧器VD1の抵抗器R2およびスイッチ素子Q5を短絡するので、ワイドバンドギャップ半導体トランジスタQ1は、そのゲート電位が低く、例えば０Vになってオフする。また、同時にスイッチ素子Q4がタイマTMをリセットする。

次に、スイッチング周期信号源からオン信号が到来すると、スイッチ素子Q2およびQ4がともにオフする。スイッチ素子Q2のオフにより分圧器VD1の抵抗器R2およびスイッチ素子Q5の短絡が解除され、またスイッチ素子Q4のオフによりタイマTMが作動を開始するが、積分回路INTの積分作用が開始したばかりなので、スイッチ素子Q5はオフしている。このため、ワイドバンドギャップ半導体トランジスタQ1は、そのゲート電位は制御電源Vccの電圧まで高くなっているので、十分に導通して線形領域が大きく拡大し、上述したようにオン初期にワイドバンドギャップ半導体トランジスタQ1に発生しやすい過渡的なパルス電流が流れてもワイドバンドギャップ半導体トランジスタQ1が飽和することがない。すなわち、ワイドバンドギャップ半導体トランジスタQ1のオン初期には、飽和電流値が高くなる。このため、ワイドバンドギャップ半導体トランジスタQ1のオン動作が保護されるので、オン初期にオン動作に誤動作が発生しにくくなる。

そうして、オン期間の初期が経過すると、積分回路INTの積分作用によりスイッチ素子Q5が、ベース電流が流れてオンするので、ワイドバンドギャップ半導体トランジスタQ1のゲート電位が中位まで低下する。この状態において、ワイドバンドギャップ半導体トランジスタQ1は、依然オンしているが、その飽和電流値が第１の閾値まで低下するので、オン期間が終期に達した時にドレイン電流I_Dが第１の閾値に到達し、スイッチング周期信号源からオフ信号によりスイッチ素子Q2をオンさせれば、ワイドバンドギャップ半導体トランジスタQ1がオフする。また、スイッチ素子Q4がスイッチ素子Q2と同時にオンするので、積分回路INTがリセットされ、ワイドバンドギャップ半導体トランジスタQ1の次のオンに向けてタイマTMをリセットする。

図７は、第４の実施形態における保護回路PCの回路動作を説明する各部の波形図である。図において、（ａ）はワイドバンドギャップ半導体トランジスタQ1のドレイン電流波形、（ｂ）はゲート電圧波形、（ｃ）は同じく他の変形例におけるゲート電圧波形、をそれぞれ示している。

図７から理解できるように、ワイドバンドギャップ半導体トランジスタQ1のオン初期にドレイン電流I_Dにパルス電流I_Pが発生している。しかし、（ｂ）に示すゲート電圧がオン初期に十分に高くなるために、ワイドバンドギャップ半導体トランジスタQ1の電流−電圧特性の線形領域が拡大するので、パルス電流I_Pがたとえ発生したとしても、線形領域内で十分に流すことができる。このため、オン動作が保護されて確実にオンさせることができる。

図７の（ｃ）は、オン時のゲート電圧の変形例を示している。この例では、ゲート電圧が初期に最高になっているが、その後連続的に低下していき、オフする直前の電流−電圧特性の飽和電流値が第１の閾値になるように設定されている。この例においても上述と同様の回路動作を行わせることができる。

〔第５の実施形態〕
図８を参照して、本発明の第５の実施形態を説明する。なお、図１と同一部分については同一符号を付して説明を省略する。本実施形態は、スイッチング電源装置SPSのスイッチング動作変換回路SCが降圧チョッパにより構成されている。

すなわち、スイッチング動作変換回路SCの入力端T3、T4は、直流電源DCに接続している。第１の回路Aは、ワイドバンドギャップ半導体トランジスタQ1、インダクタL1および出力コンデンサC2の直列回路からなり、その両端が入力端T3、T4に接続している。第２の回路Bは、インダクタL1、出力コンデンサC2およびダイオードD1が直列接続して閉回路を形成している。出力端T5、T6は、出力コンデンサC2の両端に接続している。また、出力端T5、T6には、負荷LCが接続する。なお、ワイドバンドギャップ半導体トランジスタQ1は、ノーマリオン形のGaN-HEMTによって構成されている。

ゲート駆動回路GDは、分圧器VD1、バッファ増幅器BA、スイッチ素子Q2、駆動巻線L2、およびダイオードD2、D3、コンデンサC3およびツェナーダイオードZD1を主体として構成されている。分圧器VD1は、コンデンサC3およびツェナーダイオードZD1と一緒に並列接続している。バッファ増幅器BAは、分圧器VD1の抵抗器R1およびR2の接続点とワイドバンドギャップ半導体トランジスタQ1のソースとの間に図示のように接続している。スイッチ素子Q2は、抵抗器R2に並列接続して、抵抗器R2を短絡できるように構成されている点で第２の実施形態と同様である。駆動巻線L2は、インダクタL1に図示極性で磁気結合していて、その誘起電圧が結合コンデンサC4を介して抵抗器R11およびR12の直列回路に印加されるとともに、ダイオードD2を介して分圧器VD1、コンデンサC3およびツェナーダイオードZD1の並列回路に印加されるように接続している。抵抗器R11およびR12の直列回路の接続点は、スイッチ素子Q2のベースに接続している。また、抵抗器R11およびR12の直列回路にはダイオードD3が図示極性に並列接続して駆動巻線L2にダイオードD3に対して逆極性に誘起される電圧をバイパスするように構成されている。

次に、第５の実施形態の回路動作を説明する。直流電源DCを入力端T3、T4間に投入すると、最初ワイドバンドギャップ半導体トランジスタQ1は、そのゲートが無電位なので、十分な導通度でオンし、第１の回路A内のインダクタL1に増加電流が流れる。なお、オン初期において、ワイドバンドギャップ半導体トランジスタQ1は、そのゲート電位が０なので、十分な導通度でオンするから、たとえワイドバンドギャップ半導体トランジスタQ1にパルス電圧が発生したとしてもオン動作が乱れることがない。

第１の回路Aにおいて、増加電流がインダクタL1に流れると、これに磁気結合している駆動巻線L2にはダイオードD3に対して逆極性の電圧が誘起される。これにより、スイッチ素子Q2がオンするので、バッファ増幅器BAの非反転入力端子に印加される電圧および出力電圧がともに低いプラスの電圧になる。その結果、ゲート電位が相対的に高い負電位、例えば−５Vになる。その結果、ワイドバンドギャップ半導体トランジスタQ1の電流−電圧特性の飽和電流値が小さくなって、例えば２２０mAになる。

したがって、上記飽和電流値は、ワイドバンドギャップ半導体トランジスタQ1をオフさせる際の第１の閾値となるので、増加電流が２２０mAに到達したときに、ワイドバンドギャップ半導体トランジスタQ1が急に飽和して定電流状態となり、駆動巻線L2の誘起電圧が０になる。すると、スイッチ素子Q2は、その順バイアスがなくなるのでオフする。一方、分圧器VD1、コンデンサC3およびツェナーダイオードZD1の並列回路に対してダイオードD2を介して駆動巻線L2に接続しているので、バッファ増幅器BAの出力電圧が高くなるために、ワイドバンドギャップ半導体トランジスタQ1のソースが高いプラスの電位になって、反対にゲート電位が相対的に低い負電位、例えば−８Vになり、ワイドバンドギャップ半導体トランジスタQ1はオフする。

ワイドバンドギャップ半導体トランジスタQ1がオフしたとき、コンデンサC3には残留電荷があるので、分圧器VD1の出力が持続するため、所定期間ワイドバンドギャップ半導体トランジスタQ1は、オフ状態に保持される。ところで、ワイドバンドギャップ半導体トランジスタQ1がオフすると、インダクタL1に蓄積されていた電磁エネルギーが放出されて第２の回路B内を減少電流が流れる。そして、減少電流が０になると、ワイドバンドギャップ半導体トランジスタQ1のゲート電圧がなくなるので、再びオンし、以後上述の回路動作を繰り返す。

以上の回路動作において、出力コンデンサC2には増加電流と減少電流とが連続して流れるので、出力端T5、T6間にはDC−DC変換された直流電力が出力され、そこに接続した負荷LCが付勢されて作動する。

A…第１の回路、B…第２の回路、D1…ダイオード、ＤＢ…整流回路、DC…直流電源、GD…ゲート駆動回路、L1…インダクタ、L2…駆動巻線、LC…負荷、Q1…ワイドバンドギャップ半導体トランジスタ、SC…スイッチング動作変換回路、SPS…スイッチング電源装置、T1、T2…入力端子、T3、T4…入力端、T5、T6…直流出力端

Claims

制御端子を有するスイッチング素子と；
少なくとも前記スイッチング素子のオン時に電流が流れるインダクタと；
少なくとも前記スイッチング素子のオフ時に電流が流れるダイオードと；
前記制御端子に一端が接続され、前記インダクタに磁気結合した駆動巻線と；
前記スイッチング素子の増加電流が前記スイッチング素子の飽和電流に到達した時に前記制御端子の電圧を制御してオフさせる駆動回路と；
を具備する電源装置。
前記スイッチング素子は、ノーマリオン形のスイッチング素子である請求項１記載の電源装置。
前記スイッチング素子は、主端子を有し、
前記駆動回路は、前記主端子と前記制御端子との間に印加する電圧によって、前記飽和電流を決定する請求項２記載の電源装置。
前記駆動巻線の他端は、前記駆動回路を介して前記主端子に接続された請求項３記載の電源装置。
請求項１ないし４のいずれか一記載の電源装置と；
前記電源装置に接続された照明負荷と；
を具備する照明装置。