JP5783066B2

JP5783066B2 - Power converter control device

Info

Publication number: JP5783066B2
Application number: JP2012014017A
Authority: JP
Inventors: 倫博中川; 伸起北野; 小林　直人; 直人小林
Original assignee: Daikin Industries Ltd
Current assignee: Daikin Industries Ltd
Priority date: 2012-01-26
Filing date: 2012-01-26
Publication date: 2015-09-24
Anticipated expiration: 2032-01-26
Also published as: JP2013153632A

Description

この発明は電力変換器を制御する技術に関し、特に三相交流から直流へ、あるいは直流から三相交流へ変換する電力変換器の三相電流を検出する技術に関する。 The present invention relates to a technique for controlling a power converter, and more particularly to a technique for detecting a three-phase current of a power converter that converts from three-phase AC to DC or from DC to three-phase AC.

直流電圧を入力して三相交流電圧を出力するインバータにおいて、当該インバータとその負荷との間に流れる相電流の各々を検出し、相電流に基づいて負荷の動作を制御する技術が公知である。 In an inverter that inputs a DC voltage and outputs a three-phase AC voltage, a technique for detecting each phase current flowing between the inverter and its load and controlling the operation of the load based on the phase current is known. .

そしてインバータとその負荷との間には三相電流が流れることから、二相分の相電流が検出されれば、その他の一相分の相電流は一義的に決定される。よって通常、各々が相電流を検出するセンサは、少なくとも２つ必要であった。 Since a three-phase current flows between the inverter and its load, if a phase current for two phases is detected, the phase current for the other one phase is uniquely determined. Therefore, normally, at least two sensors each detecting the phase current are required.

しかし、複数のセンサを用いると高コストとなる。そこで、インバータに直流電圧を供給する直流母線部に１つのセンサを設け、ここに流れる電流（以下「ＤＣリンク電流」と称する）を一つの相電流として検出する技術もまた公知である。具体的には、ＤＣリンク電流が流れているときにインバータが採用するスイッチングパターンを考慮することにより、ＤＣリンク電流がどの相の相電流に対応するかを決定するのである。 However, the use of a plurality of sensors is expensive. Therefore, a technique is also known in which one sensor is provided in a DC bus portion that supplies a DC voltage to the inverter, and a current flowing therethrough (hereinafter referred to as “DC link current”) is detected as one phase current. Specifically, it is determined which phase current the DC link current corresponds to by considering the switching pattern employed by the inverter when the DC link current is flowing.

かかる技術において、ＤＣリンク電流がどの相の相電流に対応するかを決定するためには、ＤＣリンク電流を検出するのに必要な時間において一つのスイッチングパターンが持続しなければならない。 In such a technique, in order to determine which phase current the DC link current corresponds to, one switching pattern must last for the time required to detect the DC link current.

しかしながらＤＣリンク電流はインバータのスイッチングによってインバータ内部の電流経路を転流するので、リンギングが発生する。またインバータのスイッチングを実行するスイッチングデバイスのターンオン時間も存在する。更に、ＤＣリンク電流の値をデータとして扱うためにはＡ／Ｄ変換のための時間も必要となる。 However, ringing occurs because the DC link current commutates the current path inside the inverter by switching the inverter. There is also a turn-on time of a switching device that performs inverter switching. Furthermore, in order to handle the value of the DC link current as data, time for A / D conversion is also required.

つまり、ＤＣリンク電流をある相の相電流として対応づけるために一つのスイッチングパターンが持続すべき時間は、少なくともＤＣリンク電流のリンギング、Ａ／Ｄ変換時間、スイッチングデバイスのターンオンの合計時間よりも長くなければならない。あるいは更に他の要因、例えばスイッチングのデッドタイムを考慮しなければならないかも知れない。 That is, the time that one switching pattern should last in order to associate the DC link current as a phase current of a certain phase is longer than at least the total time of the ringing of the DC link current, the A / D conversion time, and the turn-on of the switching device. There must be. Alternatively, other factors such as switching dead time may have to be considered.

スイッチングパターンが維持されればインバータが出力する線間電圧も維持される。よってＤＣリンク電流を測定してこれを相電流として検出するためには、線間電圧のパルス幅には最低限必要な値が存在する。以下、この値を最小幅制限値と称する。 If the switching pattern is maintained, the line voltage output from the inverter is also maintained. Therefore, in order to measure the DC link current and detect it as a phase current, there is a minimum necessary value for the pulse width of the line voltage. Hereinafter, this value is referred to as a minimum width limit value.

さてインバータ、特に電圧形インバータのスイッチングパターンは、キャリアと相電圧指令との比較で決定される。線間電圧は一対の相電圧指令の差で決定されるので、相電圧指令同士が近接すると線間電圧のパルス幅も小さくなる。つまり、相電圧指令同士が近い値をとるスイッチングパターンが採用されると、線間電圧のパルス幅が最小幅制限値を下回ってしまう場合がある。 The switching pattern of the inverter, particularly the voltage source inverter, is determined by comparing the carrier and the phase voltage command. Since the line voltage is determined by the difference between the pair of phase voltage commands, the pulse width of the line voltage is reduced when the phase voltage commands are close to each other. That is, if a switching pattern in which the phase voltage commands are close to each other is employed, the pulse width of the line voltage may fall below the minimum width limit value.

図２５はかかる問題点を示すタイミングチャートである。キャリアＣ０と最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0とが比較され、それぞれの比較結果に応じて最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminが得られる。以下では最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminのそれぞれがパルス幅Ｔon＿max，Ｔon＿mid、Ｔon＿minを有するとして説明する。また、最大相と中間相との間の線間電圧を最大相／中間相線間電圧Ｖmax＿midと称し、中間相と最小相との間の線間電圧を中間相／最小相線間電圧Ｖmid＿minと称することにする。また最小幅制限値Ｔ＿limも示し、インバータには直流母線から直流電圧Ｅが入力するとしている。 FIG. 25 is a timing chart showing such problems. The carrier C0 is compared with the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0, and the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum according to the comparison results. A phase phase voltage pulse Pmin is obtained. In the following description, it is assumed that the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin have pulse widths Ton_max, Ton_mid, and Ton_min, respectively. The line voltage between the maximum phase and the intermediate phase is referred to as the maximum phase / intermediate phase line voltage Vmax_mid, and the line voltage between the intermediate phase and the minimum phase is referred to as the intermediate phase / minimum phase line voltage Vmid_min. I will call it. In addition, the minimum width limit value T_lim is also shown, and a DC voltage E is input to the inverter from a DC bus.

キャリアＣ０としてここでは三角波（周期Ｔfc）を採用しているので、最大相／中間相線間電圧Ｖmax＿midのパルス幅は（Ｔon＿max−Ｔon＿mid）／２で求められ、中間相／最小相線間電圧Ｖmid＿minのパルス幅は（Ｔon＿mid−Ｔon＿min）／２で求められる。 Since a triangular wave (cycle Tfc) is adopted here as the carrier C0, the pulse width of the maximum phase / intermediate phase line voltage Vmax_mid is obtained by (Ton_max−Ton_mid) / 2, and the intermediate phase / minimum phase line voltage Vmid_min. Is obtained by (Ton_mid−Ton_min) / 2.

図２５の例では、最大相相電圧指令Ｖmax0と中間相相電圧指令Ｖmid0とが離れた値を取っているため、最大相／中間相線間電圧Ｖmax＿midのパルス幅が最小幅制限Ｔ＿limよりも大きく、この期間においてＤＣリンク電流を正確に測定できることがわかる。他方、最小相相電圧指令Ｖmin0と中間相相電圧指令Ｖmid0とが近い値を取っているため、中間相／最小相線間電圧Ｖmid＿minのパルス幅が最小幅制限値Ｔ＿limよりも小さくなり、この期間においてベクトルパターンは明確であるもののＤＣリンク電流を正確に測定できない。 In the example of FIG. 25, since the maximum phase phase voltage command Vmax0 and the intermediate phase phase voltage command Vmid0 are separated, the pulse width of the maximum phase / intermediate phase line voltage Vmax_mid is larger than the minimum width limit T_lim. It can be seen that the DC link current can be accurately measured during this period. On the other hand, since the minimum phase phase voltage command Vmin0 and the intermediate phase phase voltage command Vmid0 are close to each other, the pulse width of the intermediate phase / minimum phase line voltage Vmid_min is smaller than the minimum width limit value T_lim. However, although the vector pattern is clear, the DC link current cannot be measured accurately.

図２６は上記問題点を示すベクトル図である。簡単のため、電圧ベクトルを決定する３桁の数値について、Ｕ相電圧パルスの活性／非活性を３桁目の１／０で、Ｖ相電圧パルスの活性／非活性を２桁目の１／０で、Ｗ相電圧パルスの活性／非活性を１桁目の１／０で、それぞれ表す。また当該３桁の値を二進数と把握し、これを十進数に変換した値を電圧ベクトルの番号として採用する。例えばＵ相、Ｖ相、Ｗ相がそれぞれ最大相、中間相、最小相であるとすると、最大相／中間相線間電圧Ｖmax＿midが直流電圧Ｅを出力する期間は電圧ベクトルＶ４（１００）で示されるスイッチングパターンが採用される期間である。また中間相／最小相線間電圧Ｖmid＿minが直流電圧Ｅを出力する期間は電圧ベクトルＶ６（１１０）で示されるスイッチングパターンが採用される期間である。 FIG. 26 is a vector diagram showing the above problem. For the sake of simplicity, for the three-digit numerical value that determines the voltage vector, the activation / deactivation of the U-phase voltage pulse is 1/0 of the third digit and the activation / deactivation of the V-phase voltage pulse is 0 represents the activation / deactivation of the W-phase voltage pulse as 1/0 in the first digit. Further, the three-digit value is grasped as a binary number, and a value obtained by converting the value into a decimal number is adopted as the voltage vector number. For example, if the U phase, V phase, and W phase are the maximum phase, intermediate phase, and minimum phase, respectively, the period during which the maximum phase / intermediate phase line voltage Vmax_mid outputs the DC voltage E is indicated by the voltage vector V4 (100). This is a period in which a switching pattern is adopted. The period during which the intermediate phase / minimum phase line voltage Vmid_min outputs the DC voltage E is a period in which the switching pattern indicated by the voltage vector V6 (110) is employed.

電圧ベクトルＶ１〜Ｖ６は図２６に示されるように一周を六等分した方向に配置される。特殊な電圧ベクトルとして、いずれの相電圧パルスも活性しない電圧ベクトルＶ０（０００）及びいずれの相電圧パルスも活性化する電圧ベクトルＶ７（１１１）は、図２６においては大きさを有していない。これらの電圧ベクトルＶ０，Ｖ７は零電圧ベクトルと通称される。 As shown in FIG. 26, the voltage vectors V1 to V6 are arranged in a direction in which one round is divided into six equal parts. As a special voltage vector, the voltage vector V0 (000) that does not activate any phase voltage pulse and the voltage vector V7 (111) that activates any phase voltage pulse have no magnitude in FIG. These voltage vectors V0 and V7 are commonly referred to as zero voltage vectors.

図２５において、中間相／最小相線間電圧Ｖmid＿minのパルス幅が短いことは電圧ベクトルＶ６の成分が小さいことに対応し、最大相／中間相線間電圧Ｖmax＿midのパルス幅が長いことは電圧ベクトルＶ４の成分が大きいことに対応する。よって図２５に示された一周期Ｔfcにおける各電圧ベクトルを合成すると、図２６においてベクトルＶａとして示されるようにベクトルＶ４に近接することになる。 In FIG. 25, a short pulse width of the intermediate phase / minimum phase line voltage Vmid_min corresponds to a small component of the voltage vector V6, and a long pulse width of the maximum phase / intermediate phase line voltage Vmax_mid represents a voltage vector. This corresponds to the large component of V4. Therefore, when the voltage vectors in one cycle Tfc shown in FIG. 25 are synthesized, they are close to the vector V4 as shown as the vector Va in FIG.

つまり、キャリア周期における合成電圧ベクトルが電圧ベクトルＶ１〜Ｖ６に近接するほど、当該近接された電圧ベクトルとは異なる電圧ベクトルに相当するスイッチングパターンに対応する相電流の検出が、困難となる。このような問題が生じる領域を、図２６においてはハッチングを付加して示した。 That is, the closer the combined voltage vector in the carrier cycle is to the voltage vectors V1 to V6, the more difficult it is to detect the phase current corresponding to the switching pattern corresponding to the voltage vector different from the adjacent voltage vector. The region where such a problem occurs is shown with hatching in FIG.

かかる問題点を解決するためには、線間電圧のパルス幅を拡げるべく、近い値を取る一対の相電圧指令の一方を強制的に他の値に変更することが考えられる。しかしながら、相電圧指令の値を単に変更すると、インバータ出力電圧が歪み、更には、インバータ出力電流に歪みが発生する。 In order to solve such a problem, it is conceivable to forcibly change one of a pair of phase voltage commands having close values to another value in order to widen the pulse width of the line voltage. However, if the value of the phase voltage command is simply changed, the inverter output voltage is distorted, and further, the inverter output current is distorted.

このような課題を解決するため、後掲の特許文献１では、キャリア一周期の前半と後半の両方において相電圧指令を変更する技術が提案されている。具体的には前半において線間電圧のパルス幅が最小幅制限値を確保するように相電圧指令を変更し、後半においては前半で変更された相電圧指令の変更を相殺するように、当該相電圧指令を変更する。これにより１キャリア周期中の相電圧指令の平均値は変動せず、キャリア周期における合成電圧ベクトルは維持される。 In order to solve such a problem, Patent Document 1 described later proposes a technique for changing the phase voltage command in both the first half and the second half of one carrier cycle. Specifically, the phase voltage command is changed so that the pulse width of the line voltage secures the minimum width limit value in the first half, and the change in the phase voltage command changed in the first half is canceled out in the second half. Change the voltage command. As a result, the average value of the phase voltage command during one carrier cycle does not vary, and the combined voltage vector in the carrier cycle is maintained.

また、後掲の特許文献２では変調用ＰＷＭ信号のパルス幅に制限を設ける技術が提案されている。また、後掲の特許文献３では電圧指令値がキャリア二周期分先まで決定された技術が開示されている。 Further, Patent Document 2 described later proposes a technique for limiting the pulse width of a modulation PWM signal. Patent Document 3 described later discloses a technique in which the voltage command value is determined up to two carrier cycles ahead.

特許第３６６４０４０号公報Japanese Patent No. 3664040 特許第４６４３４０４号公報Japanese Patent No. 4643404 特許第３９３１０７９号公報Japanese Patent No. 3931079

しかしながら、特許文献１の技術では、図２５の状態を例にとっていえば、最小相相電圧指令Ｖmin0及び中間相相電圧指令Ｖmid0のいずれもがキャリアの上限に近い場合（これは変調率が高い場合に発生する）、あるいは更に最小相相電圧指令Ｖmin0がキャリアの上限と一致する場合（これは二相変調に相当する）、キャリア前半において変更された相電圧指令が、キャリア後半においてキャリアの上限を越えた値になってしまう場合がある。 However, in the technique of Patent Document 1, taking the state of FIG. 25 as an example, both the minimum phase phase voltage command Vmin0 and the intermediate phase phase voltage command Vmid0 are close to the upper limit of the carrier (this is a case where the modulation rate is high). Or when the minimum phase phase voltage command Vmin0 coincides with the upper limit of the carrier (this corresponds to two-phase modulation), the phase voltage command changed in the first half of the carrier will increase the upper limit of the carrier in the second half of the carrier. In some cases, the value may be exceeded.

図２７はかかる場合を示すタイミングチャートである。キャリアＣ０の前半において中間相／最小相線間電圧Ｖmid＿minのパルス幅を最小幅制限値Ｔ＿limよりも大きくするため、中間相相電圧指令Ｖmid0を矢印のように低下させて中間相相電圧指令補正値Ｖmid1を新たな中間相相電圧指令として採用する。相電圧指令の平均を維持するために、キャリア後半では前半における低下量だけ中間相相電圧指令Ｖmid0を矢印のように増大させて中間相相電圧指令補償値Ｖmid2とし、これを新たな中間相相電圧指令として採用する。 FIG. 27 is a timing chart showing such a case. In order to make the pulse width of the intermediate phase / minimum phase line voltage Vmid_min larger than the minimum width limit value T_lim in the first half of the carrier C0, the intermediate phase voltage command correction value is reduced by lowering the intermediate phase voltage command Vmid0 as shown by the arrow. Vmid1 is adopted as a new intermediate phase voltage command. In order to maintain the average of the phase voltage command, in the second half of the carrier, the intermediate phase voltage command Vmid0 is increased as indicated by the arrow by the amount of decrease in the first half to obtain the intermediate phase voltage command compensation value Vmid2, which is the new intermediate phase Adopted as a voltage command.

しかし、ここでは中間相相電圧指令補償値Ｖmid2がキャリアＣ０の最大値を超えて大きくなるため、キャリア後半の最大相／中間相線間電圧Ｖmax＿midのパルス幅はキャリア前半の最大相／中間相線間電圧Ｖmax＿midのパルス幅の減少を補えなくなる。つまり当該キャリアＣ０の前半における相電圧指令の変更分を相殺できず、キャリア一周期における合成電圧ベクトルが維持されない。よってインバータ出力電圧の歪み、インバータ出力電流の歪みを招来するという問題が残る。 However, since the intermediate phase voltage command compensation value Vmid2 becomes larger than the maximum value of the carrier C0 here, the pulse width of the maximum phase / intermediate phase line voltage Vmax_mid in the second half of the carrier is the maximum phase / intermediate phase line in the first half of the carrier. The decrease in the pulse width of the inter-voltage Vmax_mid cannot be compensated. That is, the change in the phase voltage command in the first half of the carrier C0 cannot be offset, and the combined voltage vector in one carrier cycle is not maintained. Therefore, there remains a problem that the inverter output voltage is distorted and the inverter output current is distorted.

また特許文献２の技術では二相変調に対応してはいるものの、変調用ＰＷＭ信号のパルス幅に制限を設けることは、インバータ出力電圧の歪み、インバータ出力電流の歪みを招来するという問題が残る。 Further, although the technique of Patent Document 2 supports two-phase modulation, there remains a problem that limiting the pulse width of the modulation PWM signal causes distortion of the inverter output voltage and distortion of the inverter output current. .

この発明は上記の問題点に鑑みてなされたものであり、変調率が高い場合や二相変調の場合においても、キャリア周期における合成電圧ベクトルを維持しつつ線間電圧のパルス幅を広げて電力変換器の相電流を精度良く検出する技術を提供することを目的とする。 The present invention has been made in view of the above-described problems. Even when the modulation rate is high or in the case of two-phase modulation, the pulse width of the line voltage is widened while maintaining the composite voltage vector in the carrier period. An object of the present invention is to provide a technique for accurately detecting a phase current of a converter.

この発明にかかる電力変換器制御装置の第１の態様は、電力変換器（３）をキャリア（Ｃ）を用いて制御する装置（６）である。 The 1st aspect of the power converter control device concerning this invention is a device (6) which controls a power converter (3) using a carrier (C).

前記電力変換器は、一対の直流母線（ＬＨ、ＬＬ）の間で相互に並列に接続される３つの電流経路を備え、前記電流経路の各々が接続点及び前記接続点を介して一対の直流母線の間で直列に接続される一対のスイッチ（４up，４vp，４wp，４un，４vn，４wn）を有する。 The power converter includes three current paths connected in parallel to each other between a pair of DC buses (LH, LL), and each of the current paths is a connection point and a pair of DCs via the connection point. It has a pair of switches (4up, 4vp, 4wp, 4un, 4vn, 4wn) connected in series between the buses.

前記キャリアは、所定長（Ｔ０）の区間の複数に亘って最小値（Ｃmin）と最大値（Ｃmax）との間を遷移しつつ各々の前記区間では変化率（tanθ）の符号を異ならせることなく前記最小値及び前記最大値の間を線形に変化する。 The carrier transits between a minimum value (Cmin) and a maximum value (Cmax) over a plurality of sections of a predetermined length (T0), and changes the sign of the rate of change (tan θ) in each of the sections. Instead, it linearly changes between the minimum value and the maximum value.

前記電力変換器制御装置は、スイッチング信号生成部（６７）と、補正相電圧指令生成部（６４）と、ベクトルパターン決定部（６６）と、相電流演算部（６１）とを備える。 The power converter control device includes a switching signal generation unit (67), a correction phase voltage command generation unit (64), a vector pattern determination unit (66), and a phase current calculation unit (61).

前記スイッチング信号生成部は、前記スイッチの前記開閉の状態を示すスイッチングパターン（Ｖ＊）に基づいて、前記スイッチの前記開閉を制御するスイッチング信号（Ｇup，Ｇvp，Ｇwp，Ｇun，Ｇvn，Ｇwn）を生成する。 The switching signal generator generates a switching signal (Gup, Gvp, Gwp, Gun, Gvn, Gwn) for controlling the opening / closing of the switch based on a switching pattern (V *) indicating the opening / closing state of the switch. Generate.

前記相電圧指令生成部は、第１の相電圧指令（Ｖｕ＊；Ｖmax0）、前記第１の相電圧指令以上の第２の相電圧指令（Ｖｖ＊；Ｖmid0）、前記第２の相電圧指令以上の第３の相電圧指令（Ｖｗ＊；Ｖmin0）を生成する。 The phase voltage command generation unit includes a first phase voltage command (Vu *; Vmax0), a second phase voltage command (Vv *; Vmid0) greater than or equal to the first phase voltage command, and the second phase voltage command. The above third phase voltage command (Vw *; Vmin0) is generated.

前記線間電圧指令生成部は、第１及び第２の線間電圧指令（Ｅｓ＊，Ｅｔ＊）を出力する。 The line voltage command generation unit outputs first and second line voltage commands (Es *, Et *).

一の前記区間における前記第１の線間電圧指令（Ｅｓ＊）としては所定の電位差（Ｔ＿lim・｜tanθ｜）以上の第１値を採用し、少なくとも一つの他の前記区間における前記第１の線間電圧指令としては前記第１の相電圧指令（Ｖｕ＊）と前記第２の相電圧指令（Ｖｖ＊）との第１の差（Ｖｖ＊−Ｖｕ＊）の前記一の区間における値から前記第１値を差し引いた値（−ΔＶA）を前記他の区間において按分した値（ΔＶB）と当該他の区間における前記第１の差との和を採用する。 A first value greater than or equal to a predetermined potential difference (T_lim · | tanθ |) is adopted as the first line voltage command (Es *) in one of the sections, and the first value in at least one other section is used. As the line voltage command, the value of the first difference (Vv * −Vu *) between the first phase voltage command (Vu *) and the second phase voltage command (Vv *) in the one section is used. A sum of a value (ΔVB) obtained by dividing the value obtained by subtracting the first value (−ΔVA) in the other section and the first difference in the other section is employed.

前記一の区間における前記第２の線間電圧指令（Ｅｔ＊）としては前記所定の電位差以上の値をとる第２値を採用し、前記他の区間における前記第２の線間電圧指令としては前記第２の相電圧指令（Ｖｖ＊）と前記第３の相電圧指令（Ｖｗ＊）との第２の差（Ｖｗ＊−Ｖｖ＊）の前記一の区間における値から前記第２値を差し引いた値を按分した値と前記他の区間における前記第２の差との和を採用する。 As the second line voltage command (Et *) in the one section, a second value that takes a value greater than or equal to the predetermined potential difference is adopted, and as the second line voltage command in the other section, Subtract the second value from the value in the one section of the second difference (Vw * −Vv *) between the second phase voltage command (Vv *) and the third phase voltage command (Vw *). The sum of the apportioned value and the second difference in the other section is adopted.

前記補正相電圧指令生成部は、いずれも前記キャリアと比較される第１乃至第３の補正相電圧指令（Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊：Ｖmax1，Ｖmid1，Ｖmin1，Ｖmax2，Ｖmid2，Ｖmin2）を出力する。 Each of the correction phase voltage command generation units compares first to third correction phase voltage commands (Vu **, Vv **, Vw **: Vmax1, Vmid1, Vmin1, Vmax2, Vmid2, Vmin2) is output.

前記補正相電圧指令生成部において、前記第１の線間電圧指令と前記第２の線間電圧指令の和を零から差し引いて第３の線間電圧指令を求め（Ｅｒ＊）る。 The correction phase voltage command generation unit obtains a third line voltage command (Er *) by subtracting the sum of the first line voltage command and the second line voltage command from zero.

そして前記第１の線間電圧指令の前記絶対値、前記第２の線間電圧指令の前記絶対値、及び前記第３の線間電圧指令の絶対値の中で最大となる値を最大線間電圧絶対値（＜Ｅ＞）として採用する。 The maximum value between the absolute value of the first line voltage command, the absolute value of the second line voltage command, and the absolute value of the third line voltage command Adopted as voltage absolute value (<E>).

そして前記第１乃至第３の補正相電圧指令の中で最も小さい補正相電圧指令最小値（ＶＧ）及び前記第１乃至第３の補正相電圧指令の中で最も大きい補正相電圧指令最大値（Ｖｇ）を、下記(i)又は(ii)によって求める：
(i)前記補正相電圧指令最小値（ＶＧ）は、前記最大値から前記最小値及び前記最大線間絶対値を差し引いた値（［（Ｃmax−Ｃmin）−＜Ｅ＞］）と０以上１以下のパラメタ（１−δ）との積を前記最小値に加算して求める；前記補正相電圧指令最大値（Ｖｇ）は、前記補正相電圧指令最小値（ＶＧ）と前記最大線間絶対値との和として求める；
(ii) 前記補正相電圧指令最大値（Ｖｇ）は、前記最大値から前記最小値及び前記最大線間絶対値を差し引いた値（［（Ｃmax−Ｃmin）−＜Ｅ＞］）と０以上１以下のパラメタ（δ）との積を前記最大値から差し引いて求める；前記補正相電圧指令最小値（ＶＧ）は、前記補正相電圧指令最大値（Ｖｇ）から前記最大線間絶対値を差し引いて求める。 The smallest correction phase voltage command minimum value (VG) in the first to third correction phase voltage commands and the largest correction phase voltage command maximum value (in the first to third correction phase voltage commands). Vg) is determined by (i) or (ii) below:
(i) The correction phase voltage command minimum value (VG) is a value obtained by subtracting the minimum value and the maximum line-to-line absolute value from the maximum value ([(Cmax−Cmin) − <E>]) and 0 or more and 1 The product of the following parameter (1-δ) is added to the minimum value; the correction phase voltage command maximum value (Vg) is calculated as the correction phase voltage command minimum value (VG) and the maximum line-to-line absolute value. As the sum of
(ii) The correction phase voltage command maximum value (Vg) is a value obtained by subtracting the minimum value and the maximum line-to-line absolute value from the maximum value ([(Cmax−Cmin) − <E>]) and 0 or more and 1 The product of the following parameters (δ) is subtracted from the maximum value; the correction phase voltage command minimum value (VG) is calculated by subtracting the maximum line-to-line absolute value from the correction phase voltage command maximum value (Vg). Ask.

そして前記第Ｋ（Ｋ＝１，２，３のいずれか一つ）の線間電圧指令の絶対値が前記最大線間電圧絶対値として採用され、(a)前記第Ｋの線間電圧指令が正であれば、前記第Ｋの補正相電圧指令は前記補正相電圧指令最小値（ＶＧ）を採り、前記第Ｊ（但しＫ＝１ではＪ＝２，Ｋ＝２ではＪ＝３，Ｋ＝３ではＪ＝１）の補正相電圧指令は前記補正相電圧指令最大値（Ｖｇ）を採り、(b) 前記第Ｋの線間電圧指令が負であれば、前記第Ｊの補正相電圧指令は前記補正相電圧指令最小値（ＶＧ）を採り、前記第Ｋの補正相電圧指令は前記補正相電圧指令最大値（Ｖｇ）を採る。 The absolute value of the K-th line voltage command (K = 1, 2, 3) is adopted as the maximum line voltage absolute value, and (a) the K-th line voltage command is If positive, the Kth correction phase voltage command takes the minimum value (VG) of the correction phase voltage command, and the Jth (where K = 1, J = 2, K = 2, J = 3, K = 3, the correction phase voltage command of J = 1) takes the correction phase voltage command maximum value (Vg), and (b) if the Kth line voltage command is negative, the Jth correction phase voltage command Takes the minimum value of the correction phase voltage command (VG), and the Kth correction phase voltage command takes the maximum value of the correction phase voltage command (Vg).

そして前記第Ｌ（但しＫ＝１ではＬ＝３，Ｋ＝２ではＬ＝１，Ｋ＝３ではＬ＝２）の補正相電圧指令は、(c)前記第Ｊの補正相電圧指令に前記第Ｊの線間電圧指令を加える、または(d) 前記第Ｋの補正相電圧指令から前記第Ｌの線間電圧指令を差し引くことで求められる。 The correction phase voltage command of the Lth (where K = 1, L = 3, K = 2, L = 1, K = 3, L = 2) is (c) the Jth correction phase voltage command. It is obtained by adding a J-th line voltage command or (d) subtracting the L-th line voltage command from the K-th correction phase voltage command.

前記ベクトルパターン決定部は、前記第１乃至第３の補正相電圧指令と前記キャリアとの比較に基づいて、前記スイッチングパターンを決定する。 The vector pattern determination unit determines the switching pattern based on a comparison between the first to third correction phase voltage commands and the carrier.

前記相電流演算部は、前記一の区間において、前記直流母線に流れる電流（Ｉｄ）及び前記スイッチングパターン（Ｖ＊）に基づいて、前記三相電流を推定する。 The phase current calculation unit estimates the three-phase current based on the current (Id) flowing through the DC bus and the switching pattern (V *) in the one section.

この発明にかかる電力変換器制御装置の第２の態様は、その第１の態様である。そして前記線間電圧指令生成部（６３）は、前記一の区間における前記第１の線間電圧指令（Ｅｓ＊）として、前記第１の相電圧指令（Ｖｕ＊）と前記第２の相電圧指令（Ｖｖ＊）との第１の差（Ｖｖ＊−Ｖｕ＊）の前記一の区間における値が前記所定の電位差（Ｔ＿lim・｜tanθ｜）未満であるか否かに対応して、それぞれ前記所定の電位差及び前記第１の差を採用する。更に前記線間電圧指令生成部は、前記一の区間における前記第２の線間電圧指令（Ｅｔ＊）として、前記第２の相電圧指令と前記第３の相電圧指令（Ｖｗ＊）との第２の差（Ｖｗ＊−Ｖｖ＊）の前記一の区間における値が前記所定の電位差未満であるか否かに対応して、それぞれ前記所定の電位差及び前記第２の差を採用する。 The 2nd mode of the power converter control device concerning this invention is the 1st mode. Then, the line voltage command generation unit (63) is configured to use the first phase voltage command (Vu *) and the second phase voltage as the first line voltage command (Es *) in the one section. The first difference (Vv * −Vu *) with respect to the command (Vv *) corresponds to whether the value in the one section is less than the predetermined potential difference (T_lim · | tanθ |), respectively. A predetermined potential difference and the first difference are employed. Further, the line voltage command generator generates the second phase voltage command and the third phase voltage command (Vw *) as the second line voltage command (Et *) in the one section. The predetermined potential difference and the second difference are respectively employed in correspondence with whether or not the value of the second difference (Vw * −Vv *) in the one section is less than the predetermined potential difference.

この発明にかかる電力変換器制御装置の第３の態様は、その第１の態様又は第２の態様である。そして前記第１乃至第３の補正相電圧指令（Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊）の中で最小のものが前記キャリア（Ｃ）よりも大きい期間で第１の零電圧ベクトル（Ｖ０）が採用される。前記第１乃至第３の補正相電圧指令の中で最大のものが前記キャリアよりも小さい期間で、前記第１の零電圧ベクトルとは異なる第２の零電圧ベクトル（Ｖ７）が採用される。 The 3rd aspect of the power converter control device concerning this invention is the 1st aspect or the 2nd aspect. The first zero voltage vector (V0) is a period in which the minimum one of the first to third correction phase voltage commands (Vu **, Vv **, Vw **) is larger than the carrier (C). ) Is adopted. A second zero voltage vector (V7) different from the first zero voltage vector is employed in a period in which the largest of the first to third correction phase voltage commands is smaller than the carrier.

前記第１の零電圧ベクトルに基づく前記スイッチの前記開閉の状態によって、全ての前記接続点が前記一対の直流母線の一方（ＬＬ）に接続される。前記第２の零電圧ベクトルに基づく前記スイッチの前記開閉の状態によって、全ての前記接続点が前記一対の直流母線の他方（ＬＨ）に接続される。 All the connection points are connected to one of the pair of DC buses (LL) according to the open / close state of the switch based on the first zero voltage vector. All the connection points are connected to the other (LH) of the pair of DC buses according to the open / close state of the switch based on the second zero voltage vector.

前記他の区間は前記一の区間の直後の前記区間の一つである。 The other section is one of the sections immediately after the one section.

前記第１乃至第３の相電圧指令（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）のおのおのは、前記一の区間及び前記他の区間において一定である。 Each of the first to third phase voltage commands (Vu *, Vv *, Vw *) is constant in the one section and the other section.

前記一の区間における前記第１乃至第３の補正相電圧指令の中で最大のものと最小のものとは第１線間電圧最大値（Ｖｓ）で相違する。前記他の区間における前記第１乃至第３の補正相電圧指令の中で最大のものと最小のものとは第２線間電圧最大値（Ｖｔ）で相違する。 Among the first to third correction phase voltage commands in the one section, the maximum and minimum ones differ in the first line voltage maximum value (Vs). Among the first to third correction phase voltage commands in the other sections, the maximum and minimum are different in the second line voltage maximum value (Vt).

前記他の区間における前記第１乃至第３の補正相電圧指令（Ｖmax2、Ｖmid2、Ｖmin2）の中で最小のもの（Ｖmax2）は、第１電位差から前記第２線間電圧最大値を差し引いた値に対して第１比βを乗じて得られた値と前記最小値との和に設定される。 The minimum (Vmax2) of the first to third correction phase voltage commands (Vmax2, Vmid2, Vmin2) in the other section is a value obtained by subtracting the maximum value of the second line voltage from the first potential difference. Is set to the sum of the minimum value and the value obtained by multiplying the first ratio β.

第２電位差の第３電位差に対する第２比αと、前記第１比βとの間には、係数Ｄ及び第３比γを導入してβ＝［１−Ｄ（１−２α）・γ］／２の関係がある。 A coefficient D and a third ratio γ are introduced between the second ratio α of the second potential difference to the third potential difference and the first ratio β, and β = [1−D (1-2α) · γ]. There is a / 2 relationship.

但し、前記第３比γは、前記第３電位差の第４電位差に対する比である：前記第１電位差は前記最大値と前記最小値の差（Ｃmax−Ｃmin）である：前記第２電位差は前記一の区間における前記第１乃至第３の補正相電圧指令（Ｖmax1、Ｖmid1、Ｖmin1）の中で最小のもの（Ｖmax1）と前記最小値との差（Ｖmax1−Ｃmin）である：前記第３電位差は前記第１電位差と前記第１線間電圧最大値との差（Ｃmax−Ｃmin−Ｖｓ）である：前記第４電位差は前記第１電位差と前記第２線間電圧最大値との差（Ｃmax−Ｃmin−Ｖｔ）である。 However, the third ratio γ is the ratio of the third potential difference to the fourth potential difference: the first potential difference is the difference between the maximum value and the minimum value (Cmax−Cmin): the second potential difference is the A difference (Vmax1-Cmin) between the minimum value (Vmax1) and the minimum value among the first to third correction phase voltage commands (Vmax1, Vmid1, Vmin1) in one section: the third potential difference Is the difference (Cmax−Cmin−Vs) between the first potential difference and the first line voltage maximum value: the fourth potential difference is the difference between the first potential difference and the second line voltage maximum value (Cmax -Cmin-Vt).

前記係数Ｄは前記一の区間における前記変化率と前記他の区間における前記変化率との極性が異なれば値（−１）を、異ならなければ値（＋１）を、それぞれ採る。 The coefficient D takes a value (-1) if the polarity of the change rate in the one section and the change rate in the other section are different, and takes a value (+1) if they are not different.

この発明にかかる電力変換器制御装置の第４の態様は、その第１の態様乃至第３の態様のいずれかである。そして、前記一の区間における前記第１乃至第３の補正相電圧指令（Ｖmax1、Ｖmid1、Ｖmin1）の中で最大のもの（Ｖmin1）、前記他の区間における前記第１乃至第３の補正相電圧指令（Ｖmax2、Ｖmid2、Ｖmin2）の中で最大のもの（Ｖmid2）は、いずれも前記最大値（Ｃmax）と等しく設定される。 A fourth aspect of the power converter control device according to the present invention is any one of the first to third aspects. The maximum (Vmin1) of the first to third correction phase voltage commands (Vmax1, Vmid1, Vmin1) in the one section, and the first to third correction phase voltages in the other section. Of the commands (Vmax2, Vmid2, Vmin2), the maximum one (Vmid2) is set equal to the maximum value (Cmax).

この発明にかかる電力変換器制御装置の第５の態様は、その第１の態様乃至第３の態様のいずれかである。そして、前記一の区間における前記第１乃至第３の補正相電圧指令（Ｖmax1、Ｖmid1、Ｖmin1）の中で最小のもの（Ｖmax1）、前記他の区間における前記第１乃至第３の補正相電圧指令（Ｖmax2、Ｖmid2、Ｖmin2）の中で最小のもの（Ｖmid2）は、いずれも前記最小値（Ｃmin）と等しく設定される。 A fifth aspect of the power converter control device according to the present invention is any one of the first to third aspects. Then, the minimum (Vmax1) of the first to third correction phase voltage commands (Vmax1, Vmid1, Vmin1) in the one section, and the first to third correction phase voltages in the other section. Of the commands (Vmax2, Vmid2, Vmin2), the minimum one (Vmid2) is set equal to the minimum value (Cmin).

この発明にかかる電力変換器制御装置の第１の態様、第２の態様によれば、変調率が高い場合や二相変調の場合においても、一つ又は複数のキャリア周期における合成電圧ベクトルを維持しつつ、線間電圧のパルス幅を広げてインバータの相電流が精度良く検出される。 According to the first and second aspects of the power converter control device according to the present invention, the composite voltage vector in one or a plurality of carrier periods is maintained even when the modulation rate is high or in the case of two-phase modulation. However, the pulse width of the line voltage is widened to detect the inverter phase current with high accuracy.

この発明にかかる電力変換器制御装置の第３の態様によれば、零電圧ベクトルが採用される期間を等配分することにより、電流リプルが抑制される。 According to the 3rd aspect of the power converter control device concerning this invention, current ripple is suppressed by equally distributing the period when a zero voltage vector is employ | adopted.

この発明にかかる電力変換器制御装置の第４の態様、第５の態様によれば、二相変調において第１乃至第３の態様の効果を享受できる。 According to the fourth and fifth aspects of the power converter control device according to the present invention, the effects of the first to third aspects can be enjoyed in the two-phase modulation.

第１の実施の形態の動作を説明するタイミングチャートである。3 is a timing chart for explaining the operation of the first exemplary embodiment. 第１の形態の他の態様の動作を示すタイミングチャートである。It is a timing chart which shows operation of other modes of the 1st form. 図２６に示されたベクトル図の一部を拡大して示すベクトル図である。FIG. 27 is a vector diagram showing a part of the vector diagram shown in FIG. 26 in an enlarged manner. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。6 is a timing chart showing a relationship among a maximum phase phase voltage command, an intermediate phase phase voltage command, a minimum phase phase voltage command, and a maximum phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。Maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value, maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value and maximum It is a timing chart which shows the relationship with a phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令を採用した場合の電圧ベクトルの合成を示すベクトル図である。It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting the maximum phase phase voltage command, the intermediate phase phase voltage command, and the minimum phase phase voltage command. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値を採用した場合の電圧ベクトルの合成を示すベクトル図である。Maximum phase voltage command correction value, intermediate phase voltage command correction value, minimum phase phase voltage command correction value, maximum phase phase voltage command compensation value, intermediate phase voltage command compensation value, minimum phase phase voltage command compensation value It is a vector diagram which shows the synthesis | combination of the voltage vector in a case. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。6 is a timing chart showing a relationship among a maximum phase phase voltage command, an intermediate phase phase voltage command, a minimum phase phase voltage command, and a maximum phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。Maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value, maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value and maximum It is a timing chart which shows the relationship with a phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令を採用した場合の電圧ベクトルの合成を示すベクトル図である。It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting the maximum phase phase voltage command, the intermediate phase phase voltage command, and the minimum phase phase voltage command. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値を採用した場合の電圧ベクトルの合成を示すベクトル図である。Maximum phase voltage command correction value, intermediate phase voltage command correction value, minimum phase phase voltage command correction value, maximum phase phase voltage command compensation value, intermediate phase voltage command compensation value, minimum phase phase voltage command compensation value It is a vector diagram which shows the synthesis | combination of the voltage vector in a case. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。6 is a timing chart showing a relationship among a maximum phase phase voltage command, an intermediate phase phase voltage command, a minimum phase phase voltage command, and a maximum phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。Maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value, maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value and maximum It is a timing chart which shows the relationship with a phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令を採用した場合の電圧ベクトルの合成を示すベクトル図である。It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting the maximum phase phase voltage command, the intermediate phase phase voltage command, and the minimum phase phase voltage command. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値を採用した場合の電圧ベクトルの合成を示すベクトル図である。Maximum phase voltage command correction value, intermediate phase voltage command correction value, minimum phase phase voltage command correction value, maximum phase phase voltage command compensation value, intermediate phase voltage command compensation value, minimum phase phase voltage command compensation value It is a vector diagram which shows the synthesis | combination of the voltage vector in a case. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。6 is a timing chart showing a relationship among a maximum phase phase voltage command, an intermediate phase phase voltage command, a minimum phase phase voltage command, and a maximum phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。Maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value, maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value and maximum It is a timing chart which shows the relationship with a phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令を採用した場合の電圧ベクトルの合成を示すベクトル図である。It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting the maximum phase phase voltage command, the intermediate phase phase voltage command, and the minimum phase phase voltage command. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値を採用した場合の電圧ベクトルの合成を示すベクトル図である。Maximum phase voltage command correction value, intermediate phase voltage command correction value, minimum phase phase voltage command correction value, maximum phase phase voltage command compensation value, intermediate phase voltage command compensation value, minimum phase phase voltage command compensation value It is a vector diagram which shows the synthesis | combination of the voltage vector in a case. 相電圧指令を補正しない場合の最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスと、比較技術によって相電圧指令補正値／相電圧指令補償値を採用した場合の最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスと、第１の実施の形態によって相電圧指令補正値／相電圧指令補償値を採用した場合の最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとを示すタイミングチャートである。Maximum phase voltage voltage when phase voltage command correction value / phase voltage command compensation value is adopted by comparison technology and maximum phase phase voltage pulse, intermediate phase voltage pulse, minimum phase voltage pulse when phase voltage command is not corrected Pulse, intermediate phase voltage pulse, minimum phase phase voltage pulse, and maximum phase phase voltage pulse, intermediate phase phase voltage pulse when phase voltage command correction value / phase voltage command compensation value is adopted according to the first embodiment, It is a timing chart which shows the minimum phase phase voltage pulse. 図２０に示された最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスが得られるときのタイミングチャートである。FIG. 21 is a timing chart when the maximum phase phase voltage pulse, the intermediate phase phase voltage pulse, and the minimum phase phase voltage pulse shown in FIG. 20 are obtained. 鋸歯波であるキャリアを採用した場合のタイミングチャートである。It is a timing chart at the time of employ | adopting the carrier which is a sawtooth wave. 第２の実施の形態の構成を示すブロック図である。It is a block diagram which shows the structure of 2nd Embodiment. 補正区間及び補償区間における線間電圧指令を説明するタイミングチャートである。It is a timing chart explaining the line voltage command in a correction section and a compensation section. 最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスを示すタイミングチャートである。6 is a timing chart showing a maximum phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 従来の問題点を示すベクトル図である。It is a vector diagram which shows the conventional problem. 従来の問題点を示すベクトル図である。It is a vector diagram which shows the conventional problem. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。6 is a timing chart showing a relationship among a maximum phase phase voltage command, an intermediate phase phase voltage command, a minimum phase phase voltage command, and a maximum phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。Maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value, maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value and maximum It is a timing chart which shows the relationship with a phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令を採用した場合の電圧ベクトルの合成を示すベクトル図である。It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting the maximum phase phase voltage command, the intermediate phase phase voltage command, and the minimum phase phase voltage command. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値を採用した場合の電圧ベクトルの合成を示すベクトル図である。Maximum phase voltage command correction value, intermediate phase voltage command correction value, minimum phase phase voltage command correction value, maximum phase phase voltage command compensation value, intermediate phase voltage command compensation value, minimum phase phase voltage command compensation value It is a vector diagram which shows the synthesis | combination of the voltage vector in a case. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。6 is a timing chart showing a relationship among a maximum phase phase voltage command, an intermediate phase phase voltage command, a minimum phase phase voltage command, and a maximum phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。Maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value, maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value and maximum It is a timing chart which shows the relationship with a phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令、中間相相電圧指令、最小相相電圧指令を採用した場合の電圧ベクトルの合成を示すベクトル図である。It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting the maximum phase phase voltage command, the intermediate phase phase voltage command, and the minimum phase phase voltage command. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値を採用した場合の電圧ベクトルの合成を示すベクトル図である。Maximum phase voltage command correction value, intermediate phase voltage command correction value, minimum phase phase voltage command correction value, maximum phase phase voltage command compensation value, intermediate phase voltage command compensation value, minimum phase phase voltage command compensation value It is a vector diagram which shows the synthesis | combination of the voltage vector in a case. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値と、最大相相電圧パルス、中間相相電圧パルス、最小相相電圧パルスとの関係を示すタイミングチャートである。Maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value, maximum phase phase voltage command compensation value, intermediate phase phase voltage command compensation value, minimum phase phase voltage command compensation value and maximum It is a timing chart which shows the relationship with a phase phase voltage pulse, an intermediate phase phase voltage pulse, and a minimum phase phase voltage pulse. 最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値及び最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値を採用した場合の電圧ベクトルの合成を示すベクトル図である。Maximum phase voltage command correction value, intermediate phase voltage command correction value, minimum phase phase voltage command correction value, maximum phase phase voltage command compensation value, intermediate phase voltage command compensation value, minimum phase phase voltage command compensation value It is a vector diagram which shows the synthesis | combination of the voltage vector in a case. 補正区間及び補償区間における線間電圧指令を説明するタイミングチャートである。It is a timing chart explaining the line voltage command in a correction section and a compensation section. 線間電圧指令に基づいて補正相電圧指令を求めるためのフローチャートである。It is a flowchart for calculating | requiring a correction | amendment phase voltage command based on a line voltage command. 線間電圧指令に基づいて補正相電圧指令を求めるためのフローチャートである。It is a flowchart for calculating | requiring a correction | amendment phase voltage command based on a line voltage command. 線間電圧指令の大小関係を表す図である。It is a figure showing the magnitude relationship of a line voltage command. 線間電圧指令の大小関係を表す図である。It is a figure showing the magnitude relationship of a line voltage command. 線間電圧指令の大小関係を表す図である。It is a figure showing the magnitude relationship of a line voltage command. 線間電圧指令の大小関係を表す図である。It is a figure showing the magnitude relationship of a line voltage command. 線間電圧指令の大小関係を表す図である。It is a figure showing the magnitude relationship of a line voltage command. 線間電圧指令の大小関係を表す図である。It is a figure showing the magnitude relationship of a line voltage command.

第１の実施の形態．
図１は第１の実施の形態の動作を説明するタイミングチャートである。キャリアＣ１として最小値Ｃminと最大値Ｃmaxの間を傾斜角±θで遷移する対称三角波が採用される。 First embodiment.
FIG. 1 is a timing chart for explaining the operation of the first embodiment. A symmetric triangular wave that transitions between the minimum value Cmin and the maximum value Cmax with an inclination angle ± θ is adopted as the carrier C1.

キャリアＣ１の一周期は期間Ｔfcを有しているが、この間にキャリアＣ１は最小値Ｃminと最大値Ｃmaxの間を一往復する。換言すれば、キャリアＣ１は、その一周期の半分となる所定長Ｔ0の区間（以下簡単のため、区間の長さと区間とは同じ記号を用いて表す）の複数に亘って最小値Ｃminと最大値Ｃmaxとの間を遷移しつつ、各々の区間では変化率tanθの符号を異ならせることなく最小値Ｃminと最大値Ｃmaxとの間を線形に変化する。但し、隣接する一対の区間同士では、変化率の符号が異なる。前述のキャリアＣ０はキャリアＣ１と同様に対称三角波である。 One cycle of the carrier C1 has a period Tfc, during which the carrier C1 makes one round trip between the minimum value Cmin and the maximum value Cmax. In other words, the carrier C1 has a minimum value Cmin and a maximum value over a plurality of sections of a predetermined length T0 (hereinafter, for the sake of simplicity, the length of the section and the section are represented by the same symbol) that is half of one cycle. While transitioning between the values Cmax, in each section, the change between the minimum value Cmin and the maximum value Cmax is linearly changed without changing the sign of the change rate tanθ. However, the sign of the change rate differs between a pair of adjacent sections. The carrier C0 is a symmetric triangular wave, like the carrier C1.

後述するように、キャリアは、鋸歯波であっても、所定長Ｔ0の区間の複数に亘って最小値Ｃminと最大値Ｃmaxとの間を遷移しつつ、各々の区間では変化率tanθの符号を異ならせることなく最小値Ｃminと最大値Ｃmaxとの間を線形に変化する、といえる。但し鋸歯波では対称三角波とは異なり、その一周期は所定長Ｔ０と一致し、いずれの区間同士も変化率の符号は同じである。 As will be described later, even if the carrier is a sawtooth wave, the carrier transits between the minimum value Cmin and the maximum value Cmax over a plurality of sections of the predetermined length T0, and the sign of the rate of change tanθ is set in each section. It can be said that there is a linear change between the minimum value Cmin and the maximum value Cmax without any difference. However, unlike a symmetric triangular wave, the sawtooth wave has one period that coincides with the predetermined length T0, and the sign of the rate of change is the same between all sections.

さて、図２５を参照して、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0のそれぞれのキャリア一周期における平均値Ｅmax、Ｅmid、Ｅminは、それぞれ下式（１）（２）（３）で求められる。但し、簡単のため、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0はいずれもキャリア一周期Ｔfcにおいて変動しないものとする。 Now, referring to FIG. 25, average values Emax, Emid, Emin in each carrier period of maximum phase phase voltage command Vmax0, intermediate phase phase voltage command Vmid0, and minimum phase phase voltage command Vmin0 are respectively expressed by the following formulas (1 ) (2) (3). However, for simplicity, it is assumed that the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 do not vary in one carrier cycle Tfc.

よって最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのそれぞれのキャリア一周期の平均値Ｅmax＿mid，Ｅmid＿minは、それぞれ下式（４）（５）で求められる。 Therefore, average values Emax_mid and Emid_min of each carrier period of the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min are obtained by the following equations (4) and (5), respectively.

さて、本実施の形態では下記の処理によってキャリアＣ１の一周期における相電圧指令を補正する。 In the present embodiment, the phase voltage command in one cycle of the carrier C1 is corrected by the following processing.

(i)キャリアＣ１の一周期の前半（ここではキャリアＣ１の波形が上昇する区間）では、当該前半における線間電圧のパルス幅を最小幅制限Ｔ＿limよりも大きくするように、相電圧指令の各々を補正する。 (i) In the first half of one cycle of the carrier C1 (here, the section in which the waveform of the carrier C1 rises), each of the phase voltage commands is set so that the pulse width of the line voltage in the first half is larger than the minimum width limit T_lim. Correct.

(ii)キャリアＣ１の一周期の後半（ここではキャリアＣ１の波形が下降する区間）では、平均値Ｅmax＿mid、Ｅmid＿minが補正前の相電圧指令を採用した場合と一致するように、相電圧指令の各々を補正する。 (ii) In the second half of one cycle of the carrier C1 (here, the section in which the waveform of the carrier C1 is lowered), the phase voltage command is set so that the average values Emax_mid and Emid_min coincide with the case where the phase voltage command before correction is adopted. Correct each one.

処理(i)に則り、キャリアＣ１の一周期の前半における最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのキャリアＣ１の一周期の前半におけるパルス幅（Ｔon＿max−Ｔon＿mid）／２，（Ｔon＿mid−Ｔon＿min）／２のいずれかが最小幅制限Ｔ＿lim未満である場合には、相電圧指令を補正する必要がある。 In accordance with the process (i), the pulse width (Ton_max−Ton_mid) in the first half of one cycle of the carrier C1 of the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min in the first half of one cycle of the carrier C1. When either / 2, (Ton_mid-Ton_min) / 2 is less than the minimum width limit T_lim, it is necessary to correct the phase voltage command.

図２５の例に沿っていえば、中間相／最小相線間電圧Ｖmid＿minのキャリアＣ１の一周期の前半におけるパルス幅（Ｔon＿mid−Ｔon＿min）／２が最小幅制限Ｔ＿lim未満であるので、これを最小幅制限Ｔ＿lim以上に、例えば最小幅制限Ｔ＿limに拡げるように、相電圧指令を補正する。 According to the example of FIG. 25, since the pulse width (Ton_mid-Ton_min) / 2 in the first half of one cycle of the carrier C1 of the intermediate phase / minimum phase line voltage Vmid_min is less than the minimum width limit T_lim, The phase voltage command is corrected so as to extend beyond the limit T_lim, for example, to the minimum width limit T_lim.

相電圧指令の補正は、実際には時間の長さを基準とせずに電圧の大きさを基準とすることを考えると、処理(i)はキャリアの変化率tanθを導入して、下記のように書き換えることができる。 In consideration of the fact that the correction of the phase voltage command is actually based on the voltage magnitude instead of the length of time, the processing (i) introduces the carrier change rate tanθ and Can be rewritten.

(i')キャリアＣ１の一周期の前半では、当該前半における最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのいずれもが所定の電位差Ｔ＿lim・｜tanθ｜以上となるように、相電圧指令の各々を補正する。 (i ′) In the first half of one cycle of the carrier C1, both the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min in the first half are equal to or greater than a predetermined potential difference T_lim · | tanθ |. Thus, each of the phase voltage commands is corrected.

処理(i')に則れば、キャリアＣ１の一周期の前半における最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿min（これらはそれぞれ（Ｔon＿max1−Ｔon＿mid1）・tanθ，（Ｔon＿mid1−Ｔon＿min1）・tanθに等しい）のいずれかが電位差Ｔ＿lim・｜tanθ｜未満である場合には、相電圧指令を補正する必要がある。 According to the processing (i ′), the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min (these are (Ton_max1−Ton_mid1) · tanθ, ( If any of Ton_mid1-Ton_min1) · tanθ is less than the potential difference T_lim · | tanθ |, the phase voltage command needs to be corrected.

図２５の例に沿っていえば、中間相／最小相線間電圧Ｖmid＿minを所定の電位差Ｔ＿lim・｜tanθ｜以上に、例えば電位差Ｔ＿lim・｜tanθ｜に拡げるように、相電圧指令を補正する。 According to the example of FIG. 25, the phase voltage command is corrected so that the intermediate phase / minimum phase line voltage Vmid_min is increased to a predetermined potential difference T_lim · | tanθ | or more, for example, to the potential difference T_lim · | tanθ |.

もちろん、処理(i)や処理(i'）にいう相電圧指令の補正は、最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのいずれもが電位差Ｔ＿lim・｜tanθ｜以上であれば行う必要はない。しかし、そのような補正を行ってもよい。つまり補正前の相電圧指令に基づいて決定される最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minの値を電位差Ｔ＿lim・｜tanθ｜以上としつつ、これらが減少するように相電圧指令を補正してもよい。 Of course, the correction of the phase voltage command in the processing (i) and the processing (i ′) is performed by using both the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min as the potential difference T_lim · | tanθ | There is no need to do so. However, such correction may be performed. That is, the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min determined based on the phase voltage command before correction are set to the potential difference T_lim · | tanθ | The phase voltage command may be corrected.

さて、本実施の形態では、最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minの値を考慮して相電圧指令を補正するので、補正の対象となる相電圧指令は、電位差Ｔ＿lim・｜tanθ｜未満の値を有していた線間電圧を決定する一対の相電圧指令にとどまらず、もう一つの相電圧指令が補正の対象となってもよい。かかる特徴により変調率が高い場合であっても、キャリア周期における合成電圧ベクトルを維持しつつ線間電圧のパルス幅を広げて電力変換器の相電流が精度良く検出されることを説明する。 In the present embodiment, since the phase voltage command is corrected in consideration of the values of the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min, the phase voltage command to be corrected is In addition to the pair of phase voltage commands that determine the line voltage having a value less than the potential difference T_lim · | tan θ |, another phase voltage command may be the target of correction. It will be described that the phase current of the power converter is detected with high accuracy by extending the pulse width of the line voltage while maintaining the composite voltage vector in the carrier period even when the modulation rate is high due to such characteristics.

図１は、図２５に示された最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0に替えて、キャリアＣ１の前半側の区間Ｔ０において有効な最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1と、キャリアＣ１の後半側の区間Ｔ０において有効な最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2とを用いた場合のタイミングチャートである。以下、このような種々の相電圧指令とキャリアＣ１との比較において、前半の区間Ｔ０における線間電圧のパルス幅を最小幅制限Ｔ＿limよりも大きくしつつ、平均値Ｅmax、Ｅmid、Ｅminが補正前の相電圧指令を採用した場合と一致することを説明する。 FIG. 1 shows a maximum phase phase voltage command effective in the first half section T0 of the carrier C1 instead of the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0 and the minimum phase phase voltage command Vmin0 shown in FIG. Correction value Vmax1, intermediate phase voltage command correction value Vmid1, minimum phase phase voltage command correction value Vmin1, maximum phase phase voltage command compensation value Vmax2 and intermediate phase phase voltage command compensation value that are valid in the second half T0 of carrier C1 It is a timing chart at the time of using Vmid2 and the minimum phase phase voltage command compensation value Vmin2. Hereinafter, in the comparison between the various phase voltage commands and the carrier C1, the average values Emax, Emid, and Emin are not corrected while the pulse width of the line voltage in the first half section T0 is larger than the minimum width limit T_lim. It will be explained that this coincides with the case where the phase voltage command is adopted.

図２５において、キャリア前半区間における中間相／最小相線間電圧Ｖmid＿minの電位差（Ｔon＿mid−Ｔon＿min）・｜tanθ｜／２が電位差Ｔ＿lim・｜tanθ｜未満であったので、図１ではキャリアＣ１の一周期の前半において、上記処理(i')に則って、Ｖmin1−Ｖmid1＝Ｔ＿lim・｜tanθ｜となる中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1を設定する。 25, the potential difference (Ton_mid−Ton_min) · | tanθ | / 2 of the intermediate phase / minimum phase line voltage Vmid_min in the first half of the carrier is less than the potential difference T_lim · | tanθ | In the first half of the cycle, an intermediate phase voltage command correction value Vmid1 and a minimum phase phase voltage command correction value Vmin1 satisfying Vmin1−Vmid1 = T_lim · | tanθ | are set in accordance with the processing (i ′).

但し、下式（６）（７）を満足するように最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1を設定しなければならない。このように設定することで、電圧ベクトルＶ４（最大相／中間相線間電圧Ｖmax＿midが直流電圧Ｅを採る期間におけるスイッチングパターン）及び電圧ベクトルＶ６（中間相／最小相線間電圧Ｖmid＿minが直流電圧Ｅを採る期間におけるスイッチングパターン）のいずれについてもＤＣリンク電流を適切に検出することができる。 However, the maximum phase phase voltage command correction value Vmax1, the intermediate phase voltage command correction value Vmid1, and the minimum phase phase voltage command correction value Vmin1 must be set so as to satisfy the following equations (6) and (7). By setting in this way, the voltage vector V4 (switching pattern in the period in which the maximum phase / intermediate phase line voltage Vmax_mid takes the DC voltage E) and the voltage vector V6 (intermediate phase / minimum phase line voltage Vmid_min are the DC voltage E The DC link current can be appropriately detected for any of the switching patterns in the period of taking

式（６）は最大相／中間相線間電圧Ｖmax＿mid（Ｔon＿max1−Ｔon＿mid1）・tanθが電位差Ｔ＿lim・｜tanθ｜以上でなければならないための制約である。式（７）は最大相相電圧指令補正値Ｖmax1及び最小相相電圧指令補正値Ｖmin1のいずれもが最小値Ｃmin以上かつ最大値Ｃmax以下でなければならないための制約である。しかしかかる制約を満足し、かつＶmin1−Ｖmid1≧Ｔ＿lim・｜tanθ｜を満足すれば（ここではＶmin1−Ｖmid1＝Ｔ＿lim・｜tanθ｜であれば）、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1を任意に設定することができる。これは特許文献１で提案されるような相電圧指令に基づいた補正ではなく、線間電圧に基づいた補正であるからである。 Expression (6) is a constraint for the maximum phase / intermediate phase line voltage Vmax_mid (Ton_max1−Ton_mid1) · tan θ to be equal to or greater than the potential difference T_lim · | tanθ |. Expression (7) is a constraint that both the maximum phase phase voltage command correction value Vmax1 and the minimum phase phase voltage command correction value Vmin1 must be not less than the minimum value Cmin and not more than the maximum value Cmax. However, if these restrictions are satisfied and Vmin1−Vmid1 ≧ T_lim · | tanθ | is satisfied (in this case, Vmin1−Vmid1 = T_lim · | tanθ |), the maximum phase phase voltage command correction value Vmax1 and the intermediate phase The voltage command correction value Vmid1 and the minimum phase phase voltage command correction value Vmin1 can be arbitrarily set. This is because the correction is not based on the phase voltage command as proposed in Patent Document 1, but based on the line voltage.

なお、キャリアＣ１の前半の区間において零電圧ベクトルＶ０，Ｖ７に相当する期間ｔ１，ｔ２では、相電流を検出する必要はない。零電圧ベクトルＶ０，Ｖ７に対応するスイッチングパターンでは、理想的にはＤＣリンク電流は流れないからである。 In the first half of the carrier C1, it is not necessary to detect the phase current in the periods t1 and t2 corresponding to the zero voltage vectors V0 and V7. This is because the DC link current does not ideally flow in the switching pattern corresponding to the zero voltage vectors V0 and V7.

最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminは、それぞれキャリアＣ１の前半の区間において期間Ｔon＿max1，Ｔon＿mid1，Ｔon＿min1で活性化する。よって下式（８）（９）が成立する。 The maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin are activated in periods Ton_max1, Ton_mid1, and Ton_min1 in the first half of the carrier C1, respectively. Therefore, the following expressions (8) and (9) are established.

例えば図１ではＴon＿mid1−Ｔon＿min1＝Ｔ＿limに設定されているので、Ｖmin1＝（Ｔon＿mid1−Ｔon＿min1）・tanθ＋Ｖmid1となる。 For example, since Ton_mid1-Ton_min1 = T_lim is set in FIG. 1, Vmin1 = (Ton_mid1-Ton_min1) · tan θ + Vmid1.

前半の区間における最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのそれぞれの平均値Emax＿mid1，Emid＿min1は、Ｔfc（＝２Ｔ０）を導入して、式（１０）（１１）で示されることになる。 The average values Emax_mid1 and Emid_min1 of the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min in the first half section are calculated by formulas (10) and (11) by introducing Tfc (= 2T0). Will be shown.

次に処理(ii)によって最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を設定する。一つのキャリアＣ１において最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0がそれぞれ固定して設定されているので、たとえば、当該キャリアＣ１が非常に短いとすると、当該キャリアＣ１において電流値は一定とみなすことができ、当該キャリアＣ１の前半の区間のみにおいて相電流が検出できればよい。つまりその後半の区間では相電流を検出する必要がない。よって後半の区間では、最小幅制限Ｔ＿limの確保ではなく、最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのそれぞれの平均値Ｅmax＿mid，Ｅmid＿minが相電圧指令の補正に依らずに維持されることが要求される。即ち、後半の区間における最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのそれぞれの平均値Ｅmax＿mid2，Ｅmid＿min2は、下式（１２）（１３）を満足するように決定される。 Next, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are set by processing (ii). Since the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are respectively fixed and set in one carrier C1, for example, if the carrier C1 is very short, The current value can be regarded as constant in C1, and it is sufficient that the phase current can be detected only in the first half of the carrier C1. That is, it is not necessary to detect the phase current in the latter half of the section. Therefore, in the latter half section, the minimum width limit T_lim is not secured, and the average values Emax_mid and Emid_min of the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min depend on the correction of the phase voltage command. It is required to be maintained. That is, the average values Emax_mid2 and Emid_min2 of the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min in the latter half are determined so as to satisfy the following equations (12) and (13). The

これにより、最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminがキャリアＣ１の後半の区間において活性化する期間Ｔon＿max2，Ｔon＿mid2，Ｔon＿min2は、下式（１４）（１５）を満足しなければならない。よって式（１６）（１７）を満足する最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2が設定される。 Thereby, the periods Ton_max2, Ton_mid2, Ton_min2 in which the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin are activated in the latter half of the carrier C1 are expressed by the following equations (14) and (15). Must be satisfied. Therefore, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 that satisfy Expressions (16) and (17) are set.

但し、最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2のいずれもが最小値Ｃmin以上かつ最大値Ｃmax以下でなければならない。 However, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 must all be not less than the minimum value Cmin and not more than the maximum value Cmax.

以上のように最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を設定することにより、平均値Ｅmax、Ｅmid、Ｅminは補正前の相電圧指令を採用した場合と一致する。 By setting the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 as described above, the average values Emax, Emid, and Emin are the phase voltage commands before correction. It is consistent with the case where is adopted.

最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2のいずれもが最大値Ｃmax以下かつ最小値Ｃmin以上であるかぎり、式（１６）（１７）を満足する最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を任意に設定できる。よって図２７で示されたような、変調率が高い場合であっても、中間相相電圧指令補償値Ｖmid2が最大値Ｃmaxを越えるような事態を回避しやすい。 As long as all of the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are not more than the maximum value Cmax and not less than the minimum value Cmin, equations (16) and (17) The maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 that satisfy the above can be arbitrarily set. Therefore, even when the modulation rate is high as shown in FIG. 27, it is easy to avoid a situation where the intermediate phase voltage command compensation value Vmid2 exceeds the maximum value Cmax.

より具体的には、図２７において中間相相電圧指令補償値Ｖmid2は超過量（Ｖmid2−Ｃmax）だけキャリアＣ０の最大値Ｃmaxよりも大きくなっている。この超過量が、Ｖmax0−Ｃminよりも小さい場合には、本実施の形態の技術が奏功する。 More specifically, in FIG. 27, the intermediate phase voltage command compensation value Vmid2 is larger than the maximum value Cmax of the carrier C0 by the excess amount (Vmid2-Cmax). When this excess amount is smaller than Vmax0−Cmin, the technique of the present embodiment is successful.

なお、図１ではVmid2＝Cmaxとなっている場合が例示されている。これにより中間相相電圧パルスＰmidがキャリアＣ１の後半の区間において活性化する期間Ｔon＿mid2は実質的には存在しなくなっている。 FIG. 1 illustrates the case where Vmid2 = Cmax. As a result, the period Ton_mid2 in which the intermediate phase voltage pulse Pmid is activated in the latter half of the carrier C1 substantially does not exist.

またキャリアＣ１の後半の区間において中間相／最小相線間電圧Ｖmid＿minは負となる期間を有している。これはVmid2＞Ｖmin2となっていることに起因する。 Further, the intermediate phase / minimum phase line voltage Vmid_min has a negative period in the latter half of the carrier C1. This is because Vmid2> Vmin2.

以上のように本実施の形態によれば、相電圧指令自体を補正するという観点ではなく、線間電圧を補正する観点で相電圧指令を補正するので、相電圧指令を補正する自由度が高く、以て補正後の相電圧指令がキャリアの最大値や最小値からはみ出ることが回避できる。これにより、キャリア一周期分における合成電圧ベクトルを維持できる。 As described above, according to the present embodiment, since the phase voltage command is corrected not from the viewpoint of correcting the phase voltage command itself but from the viewpoint of correcting the line voltage, the degree of freedom in correcting the phase voltage command is high. Thus, it is possible to avoid the phase voltage command after correction from protruding from the maximum value or the minimum value of the carrier. Thereby, the synthesized voltage vector for one carrier period can be maintained.

上記の説明ではキャリアＣ１の波形はその前半において上昇し、後半において下降する場合を例にとって説明した。しかし、キャリアＣ１の波形がその前半において下降し、後半において上昇する場合も、符号の反転を考慮すれば同様に本実施の形態の技術を採用することができる。 In the above description, the case where the waveform of the carrier C1 rises in the first half and falls in the second half has been described as an example. However, even when the waveform of the carrier C1 falls in the first half and rises in the second half, the technique of the present embodiment can be similarly adopted in consideration of the inversion of the sign.

また、キャリアの波形が下降することなく上昇を繰り返す場合、即ち鋸歯波を呈する場合であっても、符号の反転を考慮すれば同様に本実施の形態の技術を採用することができる。 Further, even when the carrier waveform repeatedly rises without falling, that is, when it exhibits a sawtooth wave, the technique of the present embodiment can be similarly adopted if the sign inversion is taken into consideration.

図２は本実施の形態の他の態様の動作を示すタイミングチャートである。図２において、キャリアＣ２として最小値Ｃminと最大値Ｃmaxの間を傾斜角θで遷移する鋸歯波が採用されている。この場合にも上記の手法と同様にして、図示されるように期間Ｔon＿max1，Ｔon＿mid1，Ｔon＿min1，Ｔon＿max2，Ｔon＿mid2，Ｔon＿min2や最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1、最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を設定することができる。 FIG. 2 is a timing chart showing the operation of another aspect of the present embodiment. In FIG. 2, a sawtooth wave that transitions between the minimum value Cmin and the maximum value Cmax at an inclination angle θ is adopted as the carrier C2. Also in this case, in the same manner as in the above method, as shown, the periods Ton_max1, Ton_mid1, Ton_min1, Ton_max2, Ton_mid2, Ton_min2, the maximum phase voltage command correction value Vmax1, the intermediate phase voltage command correction value Vmid1, the minimum phase The phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 can be set.

但し、キャリアＣ２の一周期は区間Ｔ０と一致するので、キャリアＣ２の二周期分の電圧ベクトルの合成値が、相電圧指令の補正の前後で維持されることになる。換言すれば、ここでは補正前の相電圧指令はキャリアＣ２の二周期において共通する場合が例示されていることになる。 However, since one cycle of the carrier C2 coincides with the section T0, the combined value of the voltage vectors for two cycles of the carrier C2 is maintained before and after the correction of the phase voltage command. In other words, the case where the phase voltage command before correction is common in the two cycles of the carrier C2 is illustrated here.

しかし、キャリアＣ１，Ｃ２のいずれを採用する場合にも、それぞれ一区間における相電圧指令を補正してＤＣリンク電流を相電流として把握するための期間を確保する点で共通する。よって、一区間においてそれぞれの相に対応した相電圧指令補正値を求め、当該一区間（以下「補正区間」とも称する）における相電圧指令と相電圧指令補正値との相違を、少なくとも一つの他の区間において補償するように（当該一区間と他の区間とを合計した区間において合成される電圧ベクトルが補正の前後で維持されるように）相電圧指令補償値を設定すればよい。以下、このような補償が行われる区間を補償区間とも称する。 However, both of the carriers C1 and C2 are common in that a period for correcting the phase voltage command in one section and grasping the DC link current as the phase current is secured. Accordingly, a phase voltage command correction value corresponding to each phase is obtained in one section, and at least one other difference between the phase voltage command and the phase voltage command correction value in the one section (hereinafter also referred to as “correction section”) is obtained. The phase voltage command compensation value may be set so that compensation is performed in this section (so that the voltage vector synthesized in the section obtained by summing the one section and the other section is maintained before and after correction). Hereinafter, a section in which such compensation is performed is also referred to as a compensation section.

よってキャリアが三角波であるか鋸歯波であるかによらず、相電圧指令の変更は、最小値Ｃminと最大値Ｃmaxの間を傾斜角θの絶対値が（即ち傾斜tanθの絶対値が）変動することなく線形で遷移する区間を単位として考慮すればよい。 Therefore, regardless of whether the carrier is a triangular wave or a sawtooth wave, the change of the phase voltage command varies the absolute value of the inclination angle θ (that is, the absolute value of the inclination tanθ) between the minimum value Cmin and the maximum value Cmax. It is only necessary to consider a linearly changing section as a unit.

補償区間が複数の区間に跨る場合については第２の実施の形態において後述する。また、簡単のために補正区間が補償区間に先行する場合をまず説明するが、その後に、補償区間が補正区間に先行する場合についても説明する。 The case where the compensation section extends over a plurality of sections will be described later in the second embodiment. For simplicity, the case where the correction section precedes the compensation section will be described first, but the case where the compensation section precedes the correction section will be described later.

以下、特許文献１に開示されるような、単に相電圧指令を移動させることによって相電流の検出を可能とする技術（以下「比較技術」と称する）と比較した、本実施の形態の優位性について説明する。 Hereinafter, the superiority of the present embodiment compared to a technique (hereinafter referred to as “comparative technique”) that enables detection of a phase current by simply moving a phase voltage command as disclosed in Patent Document 1. Will be described.

図３は図２６に示されたベクトル図の一部を拡大して示すベクトル図である。図３は、より具体的には、キャリア一周期中で電圧ベクトルＶ４が最も大きく採られる、換言すればキャリア一周期中における合成電圧ベクトルが、電圧ベクトルＶ４近傍となる場合を示すベクトル図である。途中で一部を省略しているものの、零電圧ベクトルＶ０，Ｖ７を示す点Ｏから、電圧ベクトルＶ４が最も大きく採られる点Ｅまでの距離はキャリア一周期分の長さに対応する。図３においてベクトル長Ｖ＿limは最小幅制限値Ｔ＿limに対応する電圧ベクトルの長さである。 FIG. 3 is a vector diagram showing an enlarged part of the vector diagram shown in FIG. More specifically, FIG. 3 is a vector diagram showing a case where the voltage vector V4 is the largest in one carrier cycle, in other words, the combined voltage vector in one carrier cycle is in the vicinity of the voltage vector V4. . Although a part is omitted in the middle, the distance from the point O indicating the zero voltage vectors V0 and V7 to the point E where the voltage vector V4 is the largest corresponds to the length of one carrier cycle. In FIG. 3, the vector length V_lim is the length of the voltage vector corresponding to the minimum width limit value T_lim.

点Ａ，Ｂはいずれも零電圧ベクトル以外には電圧ベクトルＶ４のみが電圧ベクトルとして採用される状態を示し、それぞれ点Ｅからの距離がベクトル長Ｖ＿limの１倍及び２倍となっている。点Ｃ，Ｄは、それぞれベクトル長Ｖ＿limの半分及び１倍の長さを有する電圧ベクトルＶ６（図２６参照）で、いずれも点Ａから移動した位置にある。点Ｆはベクトル長Ｖ＿limの長さを有する電圧ベクトルＶ５（図２６参照）で点Ａから移動した位置にある。 Points A and B both show a state where only the voltage vector V4 is adopted as the voltage vector other than the zero voltage vector, and the distance from the point E is 1 and 2 times the vector length V_lim, respectively. Points C and D are voltage vectors V6 (see FIG. 26) each having a length that is half and one time the vector length V_lim, and are both moved from point A. Point F is at a position moved from point A by voltage vector V5 (see FIG. 26) having a vector length V_lim.

以下図４〜図１９を用いて、点Ａ，Ｂ，Ｃ，Ｄのそれぞれで示されるベクトルパターンが採用された状態において、比較技術と本実施の形態との相違を説明する。ここでキャリアとしては最大値Ｃmax及び最小値Ｃminをとる上述のキャリアＣ１を採用する。またキャリアＣ１の一周期Ｔfcにおいて最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0は変動しない。 Hereinafter, the difference between the comparison technique and the present embodiment will be described with reference to FIGS. 4 to 19 in a state where the vector patterns indicated by the points A, B, C, and D are employed. Here, the above-described carrier C1 having the maximum value Cmax and the minimum value Cmin is employed as the carrier. Further, in one cycle Tfc of the carrier C1, the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 do not vary.

図４〜図７は点Ｂに相当するベクトルパターンを採用した場合について、図８〜図１１は点Ｄに相当するベクトルパターンを採用した場合について、図１２〜図１５は点Ａに相当するベクトルパターンを採用した場合について、図１６〜図１９は点Ｃに相当するベクトルパターンを採用した場合について、それぞれ示している。 4 to 7 show the case where the vector pattern corresponding to the point B is adopted, FIGS. 8 to 11 show the case where the vector pattern corresponding to the point D is adopted, and FIGS. 12 to 15 show the vector corresponding to the point A. When the pattern is employed, FIGS. 16 to 19 illustrate the case where the vector pattern corresponding to the point C is employed.

図４，図８，図１２、図１６は最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0と、最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminとの関係を示すタイミングチャートである。 4, FIG. 8, FIG. 12 and FIG. 16 show the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, the minimum phase phase voltage command Vmin0, the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase. It is a timing chart which shows the relationship with the phase voltage pulse Pmin.

図５，図９，図１３、図１７は本実施の形態によって得られる最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1（これらはキャリアＣ１の一周期中の前半の区間たる補正区間において有効）及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2（これらはキャリアＣ１の一周期中の後半の区間たる補償区間において有効）と、最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminとの関係を示すタイミングチャートである。 5, FIG. 9, FIG. 13, and FIG. 17 show the maximum phase phase voltage command correction value Vmax1, the intermediate phase voltage command correction value Vmid1, and the minimum phase phase voltage command correction value Vmin1 (these are the carrier C1) obtained by this embodiment. Effective in the first half of one cycle), maximum phase phase voltage command compensation value Vmax2, intermediate phase phase voltage command compensation value Vmid2, and minimum phase phase voltage command compensation value Vmin2 (these are during one cycle of carrier C1) 4 is a timing chart showing the relationship between the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin.

図６，図１０，図１４、図１８は最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成を示すベクトル図である。図７，図１１、図１５，図１９は最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成を示すベクトル図である。 6, FIG. 10, FIG. 14 and FIG. 18 are vector diagrams showing the synthesis of voltage vectors when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0 and the minimum phase phase voltage command Vmin0 are adopted. 7, 11, 15 and 19 show the maximum phase phase voltage command correction value Vmax1, the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, and the intermediate phase. FIG. 5 is a vector diagram showing a synthesis of voltage vectors when a phase voltage command compensation value Vmid2 and a minimum phase phase voltage command compensation value Vmin2 are employed.

まず点Ｂにおける最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminについて検討する。図４及び図５において、横軸一目盛が、最小幅制限値Ｔ＿limの半分に相当する。最大相相電圧指令Ｖmax0がキャリアＣ１の最小値Ｃminよりも大きいので、零電圧ベクトルＶ０が採用される期間が存在する。また、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0が互いに等しく、キャリアＣ１の最大値Ｃmaxよりも小さいので、零電圧ベクトルＶ７が採用される期間が存在する。但し零電圧ベクトルＶ０，Ｖ７に対応するスイッチングパターンが採用されるときには、実質的にはＤＣリンク電流は流れない。 First, the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin at the point B will be examined. 4 and 5, one scale on the horizontal axis corresponds to half of the minimum width limit value T_lim. Since the maximum phase phase voltage command Vmax0 is larger than the minimum value Cmin of the carrier C1, there is a period in which the zero voltage vector V0 is employed. Further, since the intermediate phase phase voltage command Vmid0 and the minimum phase phase voltage command Vmin0 are equal to each other and smaller than the maximum value Cmax of the carrier C1, there is a period in which the zero voltage vector V7 is employed. However, when the switching pattern corresponding to the zero voltage vectors V0 and V7 is employed, substantially no DC link current flows.

このような場合、中間相相電圧と最小相相電圧とは等しくなるので、中間相相電圧パルスＰmid、最小相相電圧パルスＰminは同じ波形を呈することとなる。よって最大相相電圧パルスＰmaxのみが活性化して電圧ベクトルＶ４が採用される期間において、最大相に対応する線電流しか検出することができない。 In such a case, since the intermediate phase voltage and the minimum phase phase voltage are equal, the intermediate phase voltage pulse Pmid and the minimum phase phase voltage pulse Pmin have the same waveform. Therefore, only the line current corresponding to the maximum phase can be detected in the period in which only the maximum phase phase voltage pulse Pmax is activated and the voltage vector V4 is employed.

そこで、図５に示されるように、キャリアＣ１の前半において中間相相電圧指令Ｖmid0よりも小さい中間相相電圧指令補正値Ｖmid1と、最小相相電圧指令Ｖmin0よりも大きい最小相相電圧指令補正値Ｖmin1を採用する。具体的には最小相相電圧指令補正値Ｖmin1を最大値Ｃmaxに等しく採る。これにより中間相相電圧パルスＰmidを最小幅制限値Ｔ＿limに等しくすることができる。このとき、最大相相電圧指令補正値Ｖmax1として最大相相電圧指令Ｖmax0を維持しても、最大相相電圧パルスＰmaxを最小幅制限値Ｔ＿lim以上に確保することができる。中間相相電圧パルスＰmidが活性化している期間においては最大相相電圧パルスＰmaxも活性化しているので、当該期間（これは電圧ベクトルＶ６に対応する）において最小相に対応する線電流を検出することができる。 Therefore, as shown in FIG. 5, in the first half of the carrier C1, an intermediate phase voltage command correction value Vmid1 smaller than the intermediate phase voltage command Vmid0 and a minimum phase phase voltage command correction value larger than the minimum phase phase voltage command Vmin0. Use Vmin1. Specifically, the minimum phase phase voltage command correction value Vmin1 is set equal to the maximum value Cmax. Thereby, the intermediate phase voltage pulse Pmid can be made equal to the minimum width limit value T_lim. At this time, even if the maximum phase phase voltage command Vmax0 is maintained as the maximum phase phase voltage command correction value Vmax1, the maximum phase phase voltage pulse Pmax can be secured to the minimum width limit value T_lim or more. Since the maximum phase phase voltage pulse Pmax is also activated during the period in which the intermediate phase phase voltage pulse Pmid is activated, the line current corresponding to the minimum phase is detected during this period (which corresponds to the voltage vector V6). be able to.

キャリアＣ１の後半において最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用する。ここでは最大相相電圧指令補償値Ｖmax2として最大相相電圧指令Ｖmax0を維持する。式（１６）においてＶmax1＝Ｖmax2＝Ｖmax0が成立するので、Ｖmid2＝２Ｖmid0−Ｖmid1に設定される。よって式（１７）からＶmin2＝２Ｖmin0−Ｖmin1に設定される。これにより、最小相相電圧パルスＰminがキャリアＣ１の後半において活性化し、電圧ベクトルＶ５が採用されることになる。 In the second half of the carrier C1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. Here, the maximum phase phase voltage command Vmax0 is maintained as the maximum phase phase voltage command compensation value Vmax2. Since Vmax1 = Vmax2 = Vmax0 is established in Expression (16), Vmid2 = 2Vmid0−Vmid1 is set. Therefore, Vmin2 = 2Vmin0−Vmin1 is set from the equation (17). As a result, the minimum phase phase voltage pulse Pmin is activated in the second half of the carrier C1, and the voltage vector V5 is adopted.

図６及び図７は、それぞれ図４及び図５で示される最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminに基づいて採用される電圧ベクトルを示している。一目盛がベクトル長Ｖ＿limの半分に相当する。但し、零電圧ベクトルＶ０、Ｖ７はそれ自体の大きさが０であるので、これらが採用される期間の長短に拘わらず、キャリアＣ１一周期中における電圧ベクトルの合成値には寄与しない。よって零電圧ベクトルＶ０、Ｖ７は図６及び図７において黒丸で示されている。 6 and 7 show voltage vectors adopted based on the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin shown in FIGS. 4 and 5, respectively. One scale corresponds to half of the vector length V_lim. However, since the zero voltage vectors V0 and V7 have a size of 0, they do not contribute to the combined value of the voltage vectors in one cycle of the carrier C1, regardless of the length of the period in which they are employed. Therefore, the zero voltage vectors V0 and V7 are indicated by black circles in FIGS.

図６及び図７で示されるように、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成も、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成も、いずれも電圧ベクトルＶ４方向にベクトル長８・Ｖ＿limの大きさで延びている。つまりキャリアＣ１一周期中の電圧ベクトルの合成値は両者で維持されていることがわかる。 As shown in FIGS. 6 and 7, the voltage vector composition when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted is also the maximum phase phase voltage command correction value Vmax1. When the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. In the voltage vector synthesis, both extend in the direction of the voltage vector V4 with a vector length of 8 · V_lim. That is, it can be seen that the combined value of the voltage vectors in one cycle of the carrier C1 is maintained in both.

上記の図４及び図５の比較で理解されるように、点Ｂにおいては最大相相電圧指令Ｖmax0を維持することができる。つまり比較技術でも点Ｂにおいては電力変換器の相電流を精度良く検出することができる。 As understood from the comparison between FIG. 4 and FIG. 5, the maximum phase phase voltage command Vmax0 can be maintained at the point B. In other words, the phase current of the power converter can be accurately detected at the point B even with the comparison technique.

次に点Ｄにおける最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminについて検討する。図８及び図９においても横軸一目盛が、最小幅制限値Ｔ＿limの半分に相当する。 Next, the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin at the point D will be examined. 8 and 9, one scale on the horizontal axis corresponds to half of the minimum width limit value T_lim.

図８を参照して、最大相相電圧指令Ｖmax0が最小値Ｃminに等しく、最小相相電圧指令Ｖmin0が最大値Ｃmaxに等しいので、零電圧ベクトルＶ０、Ｖ７が採用される期間は存在しない。 Referring to FIG. 8, since maximum phase phase voltage command Vmax0 is equal to minimum value Cmin and minimum phase phase voltage command Vmin0 is equal to maximum value Cmax, there is no period in which zero voltage vectors V0 and V7 are employed.

また、中間相相電圧指令Ｖmid0は最小相相電圧指令Ｖmin0よりも小さいのでキャリアＣ１の中央近傍において電圧ベクトルＶ６が採用される期間（最大相相電圧パルスＰmax、中間相相電圧パルスＰmidの両方が活性化する期間）が存在する。 Further, since the intermediate phase voltage command Vmid0 is smaller than the minimum phase phase voltage command Vmin0, the period during which the voltage vector V6 is employed near the center of the carrier C1 (both the maximum phase phase voltage pulse Pmax and the intermediate phase phase voltage pulse Pmid are There is a period of activation).

但し、キャリアＣ１の前半の区間においては、中間相相電圧パルスＰmidが活性化する期間は最小幅制限値Ｔ＿limの半分であり、最小相の線電流を適切に検出することはできない。 However, in the first half of the carrier C1, the period during which the intermediate phase voltage pulse Pmid is activated is half of the minimum width limit value T_lim, and the line current of the minimum phase cannot be detected properly.

しかし図９を参照して、点Ｂにおいて示された処理と類似して、キャリアＣ１の前半において中間相相電圧指令Ｖmid0よりも小さい中間相相電圧指令補正値Ｖmid1を採用し、最大相相電圧指令補正値Ｖmax1、最小相相電圧指令補正値Ｖmin1としてそれぞれ最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0を維持することにより、キャリアＣ１の前半の区間において中間相相電圧パルスＰmidが活性化する期間の長さを最小幅制限値Ｔ＿limにすることができる。 However, referring to FIG. 9, similar to the processing shown at point B, the intermediate phase voltage command correction value Vmid1 smaller than the intermediate phase voltage command Vmid0 is adopted in the first half of the carrier C1, and the maximum phase phase voltage is adopted. By maintaining the maximum phase phase voltage command Vmax0 and the intermediate phase voltage command Vmid0 as the command correction value Vmax1 and the minimum phase phase voltage command correction value Vmin1, the intermediate phase voltage pulse Pmid is activated in the first half of the carrier C1. The length of the period to be used can be set to the minimum width limit value T_lim.

キャリアＣ１の後半において最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用する。ここでは式（１６）においてＶmax1＝Ｖmax2＝Ｖmax0が成立するので、Ｖmid2＝２Ｖmid0−Ｖmid1に設定される。ここではＶmin2＝Cmaxとなる場合が例示されている。よってキャリアＣ１の後半においては最大相相電圧パルスＰmaxのみが活性化し、中間相相電圧パルスＰmid、最小相相電圧パルスＰminは活性化せず、電圧ベクトルＶ４のみが採用されることになる。 In the second half of the carrier C1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. Here, since Vmax1 = Vmax2 = Vmax0 is established in the equation (16), Vmid2 = 2Vmid0−Vmid1 is set. Here, a case where Vmin2 = Cmax is illustrated. Therefore, in the second half of the carrier C1, only the maximum phase phase voltage pulse Pmax is activated, the intermediate phase voltage pulse Pmid and the minimum phase phase voltage pulse Pmin are not activated, and only the voltage vector V4 is employed.

図１０及び図１１は図６及び図７と同様にして、それぞれ図８及び図９で示される最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminに基づいて採用される電圧ベクトルを示している。 10 and 11 are adopted based on the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin shown in FIGS. 8 and 9, respectively, in the same manner as FIGS. The voltage vector is shown.

図１０及び図１１で示されるように、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成も、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成も、いずれも電圧ベクトルＶ４成分のベクトル長は９・Ｖ＿limの大きさであり、電圧ベクトルＶ６の成分のベクトル長はＶ＿limの大きさである。つまりキャリアＣ１一周期中における電圧ベクトルの合成値は両者で維持されていることがわかる。 As shown in FIGS. 10 and 11, the voltage vector composition when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted is also the maximum phase phase voltage command correction value Vmax1. When the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. In both voltage vector synthesis, the vector length of the voltage vector V4 component is 9 · V_lim, and the vector length of the voltage vector V6 component is V_lim. That is, it can be seen that the combined value of the voltage vector in one cycle of the carrier C1 is maintained in both.

上記の図８及び図９の比較で理解されるように、点Ｄにおいては最大相相電圧指令Ｖmax0を維持することができる。つまり比較技術でも点Ｄにおいては電力変換器の相電流を精度良く検出することができる。 As understood from the comparison between FIG. 8 and FIG. 9, the maximum phase phase voltage command Vmax0 can be maintained at the point D. That is, the phase current of the power converter can be accurately detected at the point D even with the comparison technique.

図１２を参照して、点Ａにおいては、点Ｂについて示す図４と同様に、最大相相電圧指令Ｖmax0がキャリアＣ１の最小値Ｃminよりも大きく、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0が互いに等しい。しかし変調率が大きく、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0は最大値Ｃmaxに近い値を採るので、図５に示されるように最大相相電圧指令補正値Ｖmax1及び最大相相電圧指令補償値Ｖmax2として最大相相電圧指令Ｖmax0を維持すると、中間相相電圧指令補償値Ｖmid2が最大値Ｃmaxを越えてしまうことになる（図２７も参照）。つまり比較技術では点Ａにおいてキャリア一周期中の電圧ベクトルの合成値を維持できない。 Referring to FIG. 12, at point A, as in FIG. 4 shown for point B, maximum phase phase voltage command Vmax0 is larger than minimum value Cmin of carrier C1, intermediate phase phase voltage command Vmid0, minimum phase phase voltage. The commands Vmin0 are equal to each other. However, the modulation factor is large, and the intermediate phase voltage command Vmid0 and the minimum phase phase voltage command Vmin0 take values close to the maximum value Cmax. Therefore, as shown in FIG. 5, the maximum phase phase voltage command correction value Vmax1 and the maximum phase phase voltage If the maximum phase phase voltage command Vmax0 is maintained as the command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2 exceeds the maximum value Cmax (see also FIG. 27). That is, the comparison technique cannot maintain the combined value of the voltage vector in one carrier cycle at point A.

これに対して本実施の形態では、図１３に示すように、最大相相電圧指令補正値Ｖmax1及び最大相相電圧指令補償値Ｖmax2を最大相相電圧指令Ｖmax0より低く、例えばここでは最小値Ｃminと等しく設定する。 In contrast, in the present embodiment, as shown in FIG. 13, the maximum phase phase voltage command correction value Vmax1 and the maximum phase phase voltage command compensation value Vmax2 are lower than the maximum phase phase voltage command Vmax0. Set equal to.

これにより、電圧ベクトルＶ６が採用される期間（ここでは中間相相電圧パルスＰmidが活性化している期間）を確保できる。 Thereby, it is possible to secure a period in which voltage vector V6 is employed (here, a period in which intermediate phase voltage pulse Pmid is activated).

図１４及び図１５は図６及び図７と同様にして、それぞれ図１２及び図１３で示される最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminに基づいて採用される電圧ベクトルを示している。 14 and 15 are adopted based on the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin shown in FIGS. 12 and 13, respectively, in the same manner as FIGS. The voltage vector is shown.

図１４及び図１５で示されるように、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成も、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成も、いずれもベクトル長が９・Ｖ＿limの大きさである電圧ベクトルＶ４と同等である。つまりキャリアＣ１一周期中の電圧ベクトルの合成値は両者で維持されていることがわかる。 As shown in FIG. 14 and FIG. 15, the composition of voltage vectors when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted is also the maximum phase phase voltage command correction value Vmax1. When the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. The synthesis of the voltage vectors is equivalent to the voltage vector V4 having a vector length of 9 · V_lim. That is, it can be seen that the combined value of the voltage vectors in one cycle of the carrier C1 is maintained in both.

このように、本実施の形態にかかる技術を採用すれば、比較技術よりもベクトル長Ｖ＿lim一つ分だけ、電圧ベクトルＶ４の方向に、相電流検出可能な領域が拡がる。 As described above, when the technique according to the present embodiment is employed, the region in which the phase current can be detected expands in the direction of the voltage vector V4 by one vector length V_lim as compared with the comparative technique.

図１６を参照して、点Ｃにおいては、最大相相電圧指令Ｖmax0が最小値Ｃminよりも大きく、最小相相電圧指令Ｖmin0が最大値Ｃmaxに等しい（実質的な二相変調）。そして中間相相電圧指令Ｖmid0は最小相相電圧指令Ｖmin0に近い値を採るので、最大相相電圧指令補正値Ｖmax1及び最大相相電圧指令補償値Ｖmax2として最大相相電圧指令Ｖmax0を維持すると、中間相相電圧指令補償値Ｖmid2が最大値Ｃmaxを越えてしまうことになる。つまり比較技術では点Ｃにおいてキャリア一周期中の電圧ベクトルの合成値を維持できない。 Referring to FIG. 16, at point C, maximum phase phase voltage command Vmax0 is larger than minimum value Cmin, and minimum phase phase voltage command Vmin0 is equal to maximum value Cmax (substantially two-phase modulation). Since the intermediate phase voltage command Vmid0 takes a value close to the minimum phase phase voltage command Vmin0, if the maximum phase phase voltage command Vmax0 is maintained as the maximum phase phase voltage command correction value Vmax1 and the maximum phase phase voltage command compensation value Vmax2, The phase voltage command compensation value Vmid2 exceeds the maximum value Cmax. That is, the comparison technique cannot maintain the combined value of the voltage vector in one cycle of the carrier at the point C.

これに対して本実施の形態では、図１７に示すように、最大相相電圧指令補正値Ｖmax1及び最大相相電圧指令補償値Ｖmax2を最大相相電圧指令Ｖmax0より低く、例えばここでは最小値Ｃminと等しく設定する。 In contrast, in the present embodiment, as shown in FIG. 17, the maximum phase phase voltage command correction value Vmax1 and the maximum phase phase voltage command compensation value Vmax2 are lower than the maximum phase phase voltage command Vmax0. Set equal to.

図１８及び図１９は図６及び図７と同様にして、それぞれ図１６及び図１７で示される最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminに基づいて採用される電圧ベクトルを示している。 18 and 19 are employed in the same manner as FIGS. 6 and 7 based on the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin shown in FIGS. 16 and 17, respectively. The voltage vector is shown.

図１８及び図１９で示されるように、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成も、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成も等しくなり、キャリアＣ１一周期中の電圧ベクトルの合成値は両者で維持されていることがわかる。 As shown in FIG. 18 and FIG. 19, the voltage vector composition when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted is also the maximum phase phase voltage command correction value Vmax1. When the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. The synthesis of the voltage vectors is also equal, and it can be seen that the synthesized value of the voltage vectors in one cycle of the carrier C1 is maintained in both.

このように、本実施の形態にかかる技術を採用すれば、比較技術よりもベクトル長Ｖ＿limだけ電圧ベクトルＶ４の方向に、またベクトル長Ｖ＿limだけ電圧ベクトルＶ６の方向に、相電流検出可能な領域が拡がる。 As described above, when the technique according to the present embodiment is employed, the phase current can be detected in the direction of the voltage vector V4 by the vector length V_lim and in the direction of the voltage vector V6 by the vector length V_lim as compared with the comparative technique. spread.

以上のことから、図３を参照して、比較技術では点Ｄ，Ｂ、Ｆをこの順に結ぶ線よりも点Ｅ側に対応する電圧ベクトルが採用される場合には、キャリア一周期分の電圧ベクトルの合成値を維持しつつ相電流を検出することができないことがわかる。他方、本実施の形態にかかる技術では、点Ｄ，Ａ、Ｆをこの順に結ぶ線よりも点Ｅ側に対応する電圧ベクトルが採用される場合には、キャリア一周期分の電圧ベクトルの合成値を維持しつつ相電流を検出することができないことがわかる。 From the above, referring to FIG. 3, when the voltage vector corresponding to the point E side from the line connecting the points D, B, and F in this order is adopted in the comparison technique, the voltage for one carrier cycle is used. It can be seen that the phase current cannot be detected while maintaining the combined value of the vectors. On the other hand, in the technique according to the present embodiment, when a voltage vector corresponding to the point E side with respect to the line connecting the points D, A, and F in this order is adopted, the combined value of the voltage vectors for one carrier cycle. It can be seen that the phase current cannot be detected while maintaining.

つまり、本実施の形態にかかる技術は、比較技術よりも、図３でハッチングされた領域だけ、キャリア一周期分の電圧ベクトルの合成値を維持しつつ相電流検出可能な領域が広い点で優れていることがわかる。 That is, the technique according to the present embodiment is superior to the comparative technique in that the area where phase current can be detected is maintained only in the hatched area in FIG. 3 while maintaining the synthesized value of the voltage vector for one carrier cycle. You can see that

本実施の形態によれば、更に、零電圧ベクトルが採用される期間を等配分することにより、電流リプルを抑制することができる。 According to the present embodiment, it is further possible to suppress current ripple by equally distributing the period in which the zero voltage vector is employed.

図２０は、相電圧指令を補正しない場合の最大相相電圧パルスＰmax0、中間相相電圧パルスＰmid0、最小相相電圧パルスＰmin0と、比較技術によって相電圧指令補正値／相電圧指令補償値を採用した場合の最大相相電圧パルスＰmax1、中間相相電圧パルスＰmid1、最小相相電圧パルスＰmin1と、本実施の形態によって相電圧指令補正値／相電圧指令補償値を採用した場合の最大相相電圧パルスＰmax2、中間相相電圧パルスＰmid2、最小相相電圧パルスＰmin2とを示すタイミングチャートである。相電圧指令、及びその補正値や補償値、並びにキャリアの図示は省略するが、簡単のためにキャリアの最小値を０、最大値を２０と仮定して説明する。 In FIG. 20, the maximum phase phase voltage pulse Pmax0, the intermediate phase phase voltage pulse Pmid0, and the minimum phase phase voltage pulse Pmin0 when the phase voltage command is not corrected, and the phase voltage command correction value / phase voltage command compensation value are employed by comparison techniques. Maximum phase phase voltage pulse Pmax1, intermediate phase phase voltage pulse Pmid1, minimum phase phase voltage pulse Pmin1, and maximum phase phase voltage when phase voltage command correction value / phase voltage command compensation value is adopted according to this embodiment 4 is a timing chart showing a pulse Pmax2, an intermediate phase voltage pulse Pmid2, and a minimum phase phase voltage pulse Pmin2. The phase voltage command, its correction value and compensation value, and the carrier are not shown, but for the sake of simplicity, the description will be made assuming that the minimum value of the carrier is 0 and the maximum value is 20.

相電圧指令を補正しない場合として、最大相相電圧指令、中間相相電圧指令、最小相相電圧指令の値をそれぞれ５，１５，１５とすると、中間相相電圧パルスＰmid0と最小相相電圧パルスＰmin0とは波形が等しくなり、キャリアの一周期Ｔfcの前半の区間Ｔ０においては電圧ベクトルＶ０，Ｖ４，Ｖ７が、後半の区間Ｔ０においては電圧ベクトルＶ７，Ｖ４，Ｖ０が、それぞれこの順に採用される。一周期Ｔfcの長さを４０とすると、前半の区間Ｔ０において採用される電圧ベクトルＶ０，Ｖ４，Ｖ７の長さＶＬはそれぞれ５，１０，５であり、後半の区間Ｔ０において採用される電圧ベクトルＶ７，Ｖ４，Ｖ０の長さＶＬはそれぞれ５，１０，５の長さＶＬである。 Assuming that the phase voltage command is not corrected, if the values of the maximum phase phase voltage command, intermediate phase phase voltage command, and minimum phase phase voltage command are 5, 15, and 15, respectively, the intermediate phase phase voltage pulse Pmid0 and the minimum phase phase voltage pulse The waveform is equal to that of Pmin0, and voltage vectors V0, V4, and V7 are employed in this order in the first half section T0 of the carrier period Tfc, and voltage vectors V7, V4, and V0 are employed in this order in the second half section T0. . Assuming that the length of one cycle Tfc is 40, the lengths VL of the voltage vectors V0, V4, V7 employed in the first half section T0 are 5, 10, 5 respectively, and the voltage vectors employed in the second half section T0. The lengths VL of V7, V4, and V0 are the lengths VL of 5, 10, and 5, respectively.

最小幅制限値Ｔ＿limの長さを２とし、比較技術を採用すると、最大相相電圧指令補正値の値は最大相相電圧指令の値５に維持されつつ、最小相相電圧指令補正値の値は最小相相電圧指令の値１５に維持されつつ、中間相相電圧指令補正値は値１２を採る。これにより、前半の区間Ｔ０においては電圧ベクトルＶ０，Ｖ４，Ｖ６，Ｖ７が採用され、それぞれの長さＶＬは５，７，３，５となる。電圧ベクトルＶ６が採用される期間が最小幅制限値Ｔ＿limの長さ２以上に設定されることにより、最小相電流の検出が精度良く行えることになる。 When the length of the minimum width limit value T_lim is set to 2 and the comparison technique is adopted, the value of the minimum phase phase voltage command correction value is maintained while the value of the maximum phase phase voltage command correction value is maintained at the value 5 of the maximum phase phase voltage command. Is maintained at the minimum phase phase voltage command value 15, while the intermediate phase voltage command correction value takes the value 12. As a result, the voltage vectors V0, V4, V6, and V7 are employed in the first half section T0, and the respective lengths VL are 5, 7, 3, and 5. By setting the period during which the voltage vector V6 is used to be equal to or longer than the length 2 of the minimum width limit value T_lim, the minimum phase current can be detected with high accuracy.

そして最大相相電圧指令補償値の値は最大相相電圧指令の値５に維持されつつ、最小相相電圧指令補償値の値は最小相相電圧指令の値１５に維持されつつ、中間相相電圧指令補償値は値１８を採る。これにより、後半の区間Ｔ０においては電圧ベクトルＶ７，Ｖ５，Ｖ４，Ｖ０が採用され、それぞれの長さＶＬは２，３，１０，５となる。中間相相電圧指令補正値と中間相相電圧指令補償値との和は中間相相電圧指令の二倍となり式（１６）（１７）が満足され、キャリア一周期中の電圧ベクトルの合成値は変更されていない。別の見方をすれば、最大相相電圧パルスＰmax0及び最小相相電圧パルスＰmin0と、最大相相電圧パルスＰmax1及び最小相相電圧パルスＰmin1とはそれぞれ波形が同じでありながら、中間相相電圧パルスＰmid1が活性化する長さは、中間相相電圧パルスＰmid0が活性化する期間と等しい。 The maximum phase phase voltage command compensation value is maintained at the maximum phase phase voltage command value 5 while the minimum phase phase voltage command compensation value is maintained at the minimum phase phase voltage command value 15 while the intermediate phase phase The voltage command compensation value takes the value 18. As a result, the voltage vectors V7, V5, V4, and V0 are adopted in the latter half section T0, and the lengths VL are 2, 3, 10, and 5, respectively. The sum of the intermediate phase voltage command correction value and the intermediate phase voltage command compensation value is twice that of the intermediate phase voltage command, and the equations (16) and (17) are satisfied, and the combined value of the voltage vector in one carrier cycle is It has not changed. From another viewpoint, the maximum phase phase voltage pulse Pmax0 and the minimum phase phase voltage pulse Pmin0 and the maximum phase phase voltage pulse Pmax1 and the minimum phase phase voltage pulse Pmin1 have the same waveform, but the intermediate phase phase voltage pulse The length during which Pmid1 is activated is equal to the period during which the intermediate phase voltage pulse Pmid0 is activated.

しかしキャリア一周期の中央では、前半の区間Ｔ０において採用される零電圧ベクトルＶ７と後半の区間Ｔ０において採用される零電圧ベクトルＶ７とが連続する。よってここでの零電圧ベクトルＶ７の長さＶＬは５＋２＝７となる。他方、キャリア一周期の両端では、それぞれ零電圧ベクトルＶ０の長さＶＬは５である。通常、隣接するキャリアにおいて採用される零電圧ベクトルの長さが大きく変動しないことに鑑みれば、キャリア一周期の両端で採用される零電圧ベクトルの長さＶＬの合計は、キャリア一周期の中央で採用される零電圧ベクトルの長さＶＬと等しいことが望ましい。つまり零電圧ベクトルが採用される期間を等配分することにより、電流リプルを抑制することが望ましい。 However, in the center of one carrier cycle, the zero voltage vector V7 employed in the first half section T0 and the zero voltage vector V7 employed in the second half section T0 are continuous. Therefore, the length VL of the zero voltage vector V7 here is 5 + 2 = 7. On the other hand, the length VL of the zero voltage vector V0 is 5 at both ends of one carrier cycle. In general, in view of the fact that the length of the zero voltage vector employed in the adjacent carrier does not vary greatly, the total length VL of the zero voltage vector employed at both ends of one carrier cycle is the center of one carrier cycle. It is desirable to be equal to the length VL of the zero voltage vector employed. In other words, it is desirable to suppress current ripple by equally distributing the period in which the zero voltage vector is employed.

しかし比較技術では、単に相電圧にのみ着目しているため、かかる観点での改善ができなかった。これに対して本実施の形態では、線間電圧に着目して相電圧指令の補正値／補償値を採用することができる。つまり相電圧指令の補正値／補償値を設定するに際しては、比較技術よりも自由度が大きいため、零電圧ベクトルが採用される期間を等配分することができる。 However, since the comparative technique focuses only on the phase voltage, it cannot be improved from this viewpoint. On the other hand, in the present embodiment, the correction value / compensation value of the phase voltage command can be adopted by paying attention to the line voltage. That is, when setting the correction value / compensation value of the phase voltage command, the degree of freedom is larger than that of the comparison technique, and therefore the period in which the zero voltage vector is employed can be equally distributed.

具体的には、最大相相電圧指令補正値、中間相相電圧指令補正値、最小相相電圧指令補正値の値は、比較技術と同じく、値５，１２，１５を採る。よって比較技術と同様にして最小相電流の検出が精度良く行えることになる。しかし最大相相電圧指令補償値、中間相相電圧指令補償値、最小相相電圧指令補償値の値は、比較技術とは異なり、それぞれ値３．５，１６．５，１３．５を採る。これにより、後半の区間Ｔ０においては電圧ベクトルＶ７，Ｖ５，Ｖ４，Ｖ０が採用され、それぞれの長さＶＬは３．５，３，１０，３．５となる。 Specifically, the maximum phase phase voltage command correction value, the intermediate phase voltage command correction value, and the minimum phase phase voltage command correction value take values 5, 12, and 15 as in the comparative technique. Therefore, the minimum phase current can be detected with high accuracy as in the comparative technique. However, the values of the maximum phase phase voltage command compensation value, the intermediate phase voltage command compensation value, and the minimum phase phase voltage command compensation value take values 3.5, 16.5, and 13.5, respectively, unlike the comparative technique. As a result, the voltage vectors V7, V5, V4, and V0 are adopted in the latter half section T0, and the lengths VL are 3.5, 3, 10, and 3.5, respectively.

よってキャリア一周期における電圧ベクトルの合成は電圧ベクトルＶ４成分について長さＶＬが１７であり、電圧ベクトルＶ５、Ｖ６成分の長さＶＬが共に３となる。電圧ベクトルＶ５，Ｖ６の長さＶＬが互いに等しいので、合成された電圧ベクトルは電圧ベクトルＶ４の成分のみとなる。しかも電圧ベクトルＶ５、Ｖ６は共に電圧ベクトルＶ４の方向についてそれぞれ長さＶＬ＝１．５（＝３・cos６０°）で寄与するので、合成された電圧ベクトルは結局、長さが２０（＝１７＋１．５×２）の電圧ベクトルＶ４となる。これは最大相相電圧パルスＰmax0、中間相相電圧パルスＰmid0、最小相相電圧パルスＰmin0から得られる長さＶＬが２０（＝１０＋１０）の電圧ベクトルＶ４と一致する。つまり、キャリア一周期における電圧ベクトルの合成値は維持されている。 Therefore, in the voltage vector synthesis in one carrier cycle, the length VL is 17 for the voltage vector V4 component, and the lengths VL of the voltage vector V5 and V6 components are both 3. Since the lengths VL of the voltage vectors V5 and V6 are equal to each other, the synthesized voltage vector is only the component of the voltage vector V4. Moreover, since the voltage vectors V5 and V6 both contribute with a length VL = 1.5 (= 3 · cos 60 °) in the direction of the voltage vector V4, the combined voltage vector eventually has a length of 20 (= 17 + 1. 5 × 2) voltage vector V4. This coincides with a voltage vector V4 having a length VL of 20 (= 10 + 10) obtained from the maximum phase phase voltage pulse Pmax0, the intermediate phase phase voltage pulse Pmid0, and the minimum phase phase voltage pulse Pmin0. That is, the composite value of the voltage vector in one carrier cycle is maintained.

これを式（１６）（１７）に即してみれば、Ｖmax0＝５、Ｖmid0＝１５、Ｖmin0＝１５，Ｖmax1＝５、Ｖmid1＝１２、Ｖmin1＝１５，Ｖmax2＝３．５、Ｖmid2＝１６．５、Ｖmin2＝１３．５であり、これらの値は式（１６）（１７）を満足することが分かる。 If this is matched with the equations (16) and (17), Vmax0 = 5, Vmid0 = 15, Vmin0 = 15, Vmax1 = 5, Vmid1 = 12, Vmin1 = 15, Vmax2 = 3.5, Vmid2 = 16. 5 and Vmin2 = 13.5, and it can be seen that these values satisfy Expressions (16) and (17).

しかも、キャリア一周期の中央では、前半の区間Ｔ０において採用される零電圧ベクトルＶ７の長さＶＬと、後半の区間Ｔ０において採用される零電圧ベクトルＶ７の長さＶＬはそれぞれ５，３．５であり、両者の合計は８．５となる。他方、キャリア一周期の両端では、前半の区間Ｔ０において採用される零電圧ベクトルＶ０の長さＶＬと、後半の区間Ｔ０において採用される零電圧ベクトルＶ０の長さＶＬはそれぞれ５，３．５であり、両者の合計は８．５となる。 Moreover, at the center of one carrier cycle, the length VL of the zero voltage vector V7 employed in the first half section T0 and the length VL of the zero voltage vector V7 employed in the second half section T0 are 5,3.5 respectively. And the sum of both is 8.5. On the other hand, at both ends of one carrier cycle, the length VL of the zero voltage vector V0 adopted in the first half section T0 and the length VL of the zero voltage vector V0 adopted in the second half section T0 are 5,3.5 respectively. And the sum of both is 8.5.

以上のように本実施の形態を適用することにより、零電圧ベクトルが採用される期間を等配分することができる。以下では、具体的にどのようにして零電圧ベクトルが採用される期間を等配分することができるかについて説明する。 By applying the present embodiment as described above, the period in which the zero voltage vector is employed can be equally distributed. Hereinafter, a specific description will be given of how the period in which the zero voltage vector is employed can be equally distributed.

図２１は図２０に示された最大相相電圧パルスＰmax2、中間相相電圧パルスＰmid2、最小相相電圧パルスＰmin2が得られるときのタイミングチャートである。具体的にはキャリアＣ１の前半の区間Ｔ０におけるキャリアＣ１と最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1との比較、及びキャリアＣ１の後半の区間Ｔ０におけるキャリアＣ１と最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2との比較を示している。 FIG. 21 is a timing chart when the maximum phase phase voltage pulse Pmax2, the intermediate phase phase voltage pulse Pmid2, and the minimum phase phase voltage pulse Pmin2 shown in FIG. 20 are obtained. Specifically, the carrier C1, the maximum phase phase voltage command correction value Vmax1, the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1 in the first half section T0 of the carrier C1, and the latter half of the carrier C1. The comparison between the carrier C1 and the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 in the section T0 is shown.

ここではキャリアＣ１の前半の区間Ｔ０における線間電圧の最大値（以下「線間電圧最大値」と称す）Ｖｓと、後半の区間Ｔ０における線間電圧の最大値Ｖｔとを導入している。前半の区間Ｔ０においてはＶmin1＞Ｖmid1＞Ｖmax1が成立するので、Ｖｓ＝Ｖmin1−Ｖmax1である。後半の区間Ｔ０においてはＶmid2＞Ｖmin2＞Ｖmax2が成立するので、Ｖｔ＝Ｖmid2−Ｖmax2である。 Here, the maximum value of line voltage (hereinafter referred to as “line voltage maximum value”) Vs in the first half section T0 of the carrier C1 and the maximum value Vt of line voltage in the second half section T0 are introduced. Since Vmin1> Vmid1> Vmax1 holds in the first half section T0, Vs = Vmin1−Vmax1. Since Vmid2> Vmin2> Vmax2 is established in the latter half section T0, Vt = Vmid2-Vmax2.

つまりキャリアＣ１の前半の区間Ｔ０における線間電圧最大値Ｖｓは、相電圧指令補正値の中で最も大きいものと最も小さいものとの差として得られる。またキャリアＣ１の後半の区間Ｔ０における線間電圧最大値Ｖｔは、相電圧指令補償値の中で最も大きいものと最も小さいものとの差として得られる。 That is, the line voltage maximum value Vs in the first half section T0 of the carrier C1 is obtained as a difference between the largest value and the smallest value among the phase voltage command correction values. Further, the maximum line voltage value Vt in the second half section T0 of the carrier C1 is obtained as a difference between the largest value and the smallest value among the phase voltage command compensation values.

よって線間電圧最大値Ｖｓの計算に用いられる一対の相電圧指令と、線間電圧最大値Ｖｔの計算に用いられる一対の相電圧指令とは同じとは限らない。よって異なる区間において線間電圧最大値が等しいとは限らない。 Therefore, the pair of phase voltage commands used for calculating the line voltage maximum value Vs and the pair of phase voltage commands used for calculating the line voltage maximum value Vt are not necessarily the same. Therefore, the line voltage maximum values are not necessarily equal in different sections.

まずキャリアＣ１の前半の区間Ｔ０における零電圧ベクトルが採用される期間Ｔａと、後半の区間Ｔ０における零電圧ベクトルが採用される期間Ｔｂとを計算する手法を説明する。 First, a method for calculating a period Ta in which the zero voltage vector in the first half section T0 of the carrier C1 is employed and a period Tb in which the zero voltage vector in the second half section T0 is employed will be described.

前半の区間Ｔ０において零電圧ベクトルが採用されない期間は線間電圧最大値Ｖｓに相当する区間であり、具体的にはその長さはＶｓ・｜cotθ｜で求められる。ここで｜cotθ｜はキャリアＣ１の傾斜角θを用いて表したキャリアＣ１の傾斜の絶対値の逆数である。 The period in which the zero voltage vector is not employed in the first half section T0 is a section corresponding to the line voltage maximum value Vs. Specifically, the length is obtained by Vs · | cotθ |. Here, | cot θ | is the reciprocal of the absolute value of the inclination of the carrier C1 expressed using the inclination angle θ of the carrier C1.

キャリアＣ１が相電圧指令補正値のうち最も小さいものである最大相相電圧指令補正値Ｖmax1よりも小さいときに零電圧ベクトルＶ０が採用される。つまり零電圧ベクトルＶ０が採用される期間は、相電圧指令補正値のうち最も小さいものと最小値Ｃminとの差（Ｖmax1−Ｃmin）をキャリアの傾きの絶対値｜tanθ｜で除した値で規定される。 The zero voltage vector V0 is employed when the carrier C1 is smaller than the maximum phase phase voltage command correction value Vmax1, which is the smallest of the phase voltage command correction values. In other words, the period during which the zero voltage vector V0 is employed is defined by a value obtained by dividing the difference (Vmax1-Cmin) between the smallest phase voltage command correction value and the minimum value Cmin by the absolute value | tanθ | Is done.

相電圧指令補正値のうち最も大きいものである最小相相電圧指令補正値Ｖmin1が最大値Ｃmaxよりも小さいときに零電圧ベクトルＶ７が採用される。つまり零電圧ベクトルＶ７が採用される期間は、相電圧指令補正値のうち最も大きいものと最大値Ｃmaxとの差（Ｃmax−Ｖmin1）をキャリアの傾きの絶対値｜tanθ｜で除した値で規定される。 The zero voltage vector V7 is employed when the minimum phase phase voltage command correction value Vmin1 which is the largest of the phase voltage command correction values is smaller than the maximum value Cmax. That is, the period during which the zero voltage vector V7 is employed is defined by a value obtained by dividing the difference (Cmax−Vmin1) between the largest phase voltage command correction value and the maximum value Cmax by the absolute value of the carrier slope | tanθ |. Is done.

区間Ｔ０の長さＴ０を用いて、Ｔａ＝Ｔ０−Ｖｓ・｜cotθ｜となる。そして零電圧ベクトルＶ０が採用される期間をキャリアＣ１の前半の区間Ｔ０の始期においてα・Ｔａで、零電圧ベクトルＶ７が採用される期間を当該区間Ｔ０の終期において（１−α）・Ｔａで、それぞれ設ける（０≦α≦１）。このとき下式が成立する。但しＴ０・｜tanθ｜＝Ｃmax−Ｃminを用いた。 Using the length T0 of the section T0, Ta = T0−Vs · | cotθ | The period in which the zero voltage vector V0 is employed is α · Ta at the beginning of the first half section T0 of the carrier C1, and the period in which the zero voltage vector V7 is employed is (1-α) · Ta at the end of the section T0. Are provided (0 ≦ α ≦ 1). At this time, the following equation holds. However, T0 · | tan θ | = Cmax−Cmin was used.

これから下式が成立する。 From now on, the following equation holds.

最大値Ｃmaxと最小値Ｃminの差を第１電位差（Ｃmax−Ｃmin）とし、相電圧指令補正値の中で最小のものと前記最小値との差を第２電位差（Ｖmax1−Ｃmin）とし、第１電位差と線間電圧最大値Ｖｓとの差を第３電位差（Ｃmax−Ｃmin−Ｖｓ）とする。これらの表現を採用すれば、値αは、第３電位差に対する第２電位差の比として把握される。 The difference between the maximum value Cmax and the minimum value Cmin is defined as a first potential difference (Cmax−Cmin), and the difference between the minimum phase voltage command correction value and the minimum value is defined as a second potential difference (Vmax1−Cmin). The difference between the one potential difference and the line voltage maximum value Vs is defined as a third potential difference (Cmax−Cmin−Vs). If these expressions are employed, the value α is grasped as the ratio of the second potential difference to the third potential difference.

同様にして、後半の区間Ｔ０においてＴ＝Ｔ０−Ｖｔ・｜cotθ｜となる。そしてキャリアＣ１が、相電圧指令補償値のうち最も小さいものである最大相相電圧指令補償値Ｖmax2よりも小さいときに零電圧ベクトルＶ０が採用される。つまり零電圧ベクトルＶ０が採用される期間は、相電圧指令補償値のうち最も小さいものと最小値Ｃminとの差（Ｖmax2−Ｃmin）をキャリアの傾きの絶対値｜tanθ｜で除した値で規定される。 Similarly, T = T0−Vt · | cotθ | in the latter half section T0. When the carrier C1 is smaller than the maximum phase phase voltage command compensation value Vmax2 which is the smallest of the phase voltage command compensation values, the zero voltage vector V0 is employed. That is, the period during which the zero voltage vector V0 is adopted is defined by a value obtained by dividing the difference (Vmax2-Cmin) between the smallest one of the phase voltage command compensation values and the minimum value Cmin by the absolute value | tanθ | Is done.

相電圧指令補償値のうち最も大きいものである中間相相電圧指令補償値Ｖmid2が最大値Ｃmaxよりも小さいときに零電圧ベクトルＶ７が採用される。つまり零電圧ベクトルＶ７が採用される期間は、相電圧指令補正値のうち最も大きいものと最大値Ｃmaxとの差（Ｃmax−Ｖmid2）をキャリアの傾きの絶対値｜tanθ｜で除した値で規定される。 Zero voltage vector V7 is adopted when intermediate phase voltage command compensation value Vmid2 which is the largest of the phase voltage command compensation values is smaller than maximum value Cmax. That is, the period during which the zero voltage vector V7 is employed is defined by a value obtained by dividing the difference (Cmax−Vmid2) between the largest phase voltage command correction value and the maximum value Cmax by the absolute value | tanθ | Is done.

零電圧ベクトルＶ７が採用される期間をキャリアＣ１の後半の区間Ｔ０の始期において（１−β）・Ｔｂで、零電圧ベクトルＶ０が採用される期間を当該区間Ｔ０の終期においてβ・Ｔｂで、それぞれ振り分ける（０≦β≦１）。 The period in which the zero voltage vector V7 is employed is (1-β) · Tb at the beginning of the second half of the carrier C1, and the period in which the zero voltage vector V0 is employed is β · Tb at the end of the section T0. Each is distributed (0 ≦ β ≦ 1).

キャリアＣ１は一周期Ｔfcの前半の区間Ｔ０と後半の区間Ｔ０とでは変化率の符号がそれぞれ正、負であって相互に異なる。よって零電圧ベクトルＶ０，Ｖ７が現れる順序が両区間では逆になる。しかしキャリア一周期における線間電圧の平均値や、電圧ベクトルの合成値を維持するに際しては、零電圧ベクトルＶ０，Ｖ７を区別せずに扱える。よって零電圧ベクトルが採用される期間を等配分するには、下式が成立すればよい。 In the carrier C1, the sign of the change rate is positive and negative in the first half T0 and the second half T0 of one cycle Tfc, and is different from each other. Therefore, the order in which the zero voltage vectors V0 and V7 appear is reversed in both sections. However, the zero voltage vectors V0 and V7 can be handled without distinction when maintaining the average value of the line voltage in one carrier cycle or the combined value of the voltage vectors. Therefore, in order to equally distribute the period in which the zero voltage vector is adopted, the following equation may be satisfied.

左辺はキャリアＣ１の一周期の始期と終期に現れる零電圧ベクトルＶ０が採用される期間の長さの合計であり、右辺はキャリアＣ１の一周期の中央に現れる零電圧ベクトルＶ７が採用される期間の長さである。これを整理して下式が得られる。 The left side is the total length of periods in which the zero voltage vector V0 appearing at the beginning and end of one cycle of the carrier C1 is adopted, and the right side is the period in which the zero voltage vector V7 appearing at the center of one cycle of the carrier C1 is adopted. Is the length of By organizing this, the following formula is obtained.

ここで第１電位差と線間電圧最大値Ｖｔとの差である第４電位差（Ｃmax−Ｃmin−Ｖｔ）を導入すると、比Ｔａ／Ｔｂは第４電位差に対する第３電位差の比と把握することができる。キャリアＣ１の傾斜の絶対値はいずれの区間においても等しいからである。 Here, when the fourth potential difference (Cmax−Cmin−Vt), which is the difference between the first potential difference and the maximum line voltage Vt, is introduced, the ratio Ta / Tb can be understood as the ratio of the third potential difference to the fourth potential difference. it can. This is because the absolute value of the inclination of the carrier C1 is the same in any section.

式（１６）（１７）から、後半の区間Ｔ０における二つの線間電圧が求められるので、線間電圧最大値Ｖｔも決定される。そして相電圧指令補償値のうち最も小さいもの、ここでは最大相相電圧指令補償値Ｖmax2は、下式で設定されることになる。 From the equations (16) and (17), the two line voltages in the latter half section T0 are obtained, so the line voltage maximum value Vt is also determined. The smallest one of the phase voltage command compensation values, here the maximum phase phase voltage command compensation value Vmax2 is set by the following equation.

つまり相電圧指令補償値のうち最も小さいものは、第１電位差から線間電圧最大値Ｖｔを差し引いた値に対して値βを乗じ、更に最小値Ｃminを加えた値として設定される。 That is, the smallest one of the phase voltage command compensation values is set as a value obtained by multiplying the value obtained by subtracting the maximum line voltage Vt from the first potential difference by the value β and further adding the minimum value Cmin.

式（２２）に対して式（２１）を代入することにより、最大相相電圧指令補償値Ｖmax2は決定される。また式（１６）（１７）を用いて、最小相相電圧指令補償値Ｖmin2及び中間相相電圧指令補償値Ｖmid2も求められる。 By substituting equation (21) for equation (22), maximum phase phase voltage command compensation value Vmax2 is determined. Also, using equations (16) and (17), the minimum phase phase voltage command compensation value Vmin2 and the intermediate phase voltage command compensation value Vmid2 are also obtained.

ここではキャリアＣ１の一周期の始期と終期における変化率の符号がそれぞれ正、負である場合を例示したが、変化率の符号が逆である場合、即ちキャリアＣ１の一周期の中央が谷となっている場合でも同様にして相電圧指令補償値を決定することができる。 Here, the case where the sign of the rate of change at the beginning and end of one cycle of the carrier C1 is positive and negative, respectively, but when the sign of the rate of change is opposite, that is, the center of one cycle of the carrier C1 is a valley. Even in this case, the phase voltage command compensation value can be similarly determined.

以上のようにして相電圧指令補正値や相電圧指令補償値を用いることにより、零電圧ベクトルが採用される期間を等配分することができる。 By using the phase voltage command correction value and the phase voltage command compensation value as described above, the period in which the zero voltage vector is employed can be equally distributed.

図２２は、鋸歯波であるキャリアＣ２を採用した場合のタイミングチャートである。キャリアＣ２を用いた場合にもキャリアＣ１を用いた場合と同様にして、零電圧ベクトルが採用される期間を等配分することができる。キャリアＣ２は鋸歯波であるので、全ての区間Ｔ０においてその変化率の符号は変わらない。よって零電圧ベクトルＶ０，Ｖ７が現れる順序はいずれの区間Ｔ０でも同じである。このことに着目すると、零電圧ベクトルが採用される期間を等配分するには下式が成立すればよい。 FIG. 22 is a timing chart when the carrier C2 which is a sawtooth wave is employed. When the carrier C2 is used, similarly to the case where the carrier C1 is used, the period during which the zero voltage vector is employed can be equally distributed. Since the carrier C2 is a sawtooth wave, the sign of the change rate does not change in all the sections T0. Therefore, the order in which the zero voltage vectors V0 and V7 appear is the same in any section T0. When paying attention to this, the following equation may be established to equally distribute the period in which the zero voltage vector is employed.

左辺はキャリアＣ１の一周期の始期に現れる零電圧ベクトルＶ０が採用される期間の長さと終期に現れる零電圧ベクトルＶ７が採用される期間の長さとの合計であり、右辺はキャリアＣ１の一周期の中央に現れる零電圧ベクトルＶ７，Ｖ０が採用される期間の長さの合計である。これを整理して下式が得られる。 The left side is the sum of the length of the period in which the zero voltage vector V0 appearing at the beginning of one cycle of the carrier C1 is adopted and the length of the period in which the zero voltage vector V7 appearing at the end is adopted, and the right side is one cycle of the carrier C1. Is the sum of the lengths of the periods in which the zero voltage vectors V7 and V0 appearing in the center of each are employed. By organizing this, the following formula is obtained.

よって上記説明と同様にして、得られた相電圧指令補正値に対応して、零電圧ベクトルが採用される期間を等配分する相電圧指令補償値を得ることができる。 Therefore, in the same manner as described above, it is possible to obtain a phase voltage command compensation value that equally distributes the period in which the zero voltage vector is adopted, corresponding to the obtained phase voltage command correction value.

式（２１）（２４）から、係数Ｄを導入して下記のように纏められる。ここで係数Ｄは前半の区間Ｔ０におけるキャリアの傾きと、後半の区間Ｔ０におけるキャリアの傾きとの符号の異同で決定される。両者の符号が異なる場合、異ならない場合に対応して、係数Ｄはそれぞれ値−１，１を採ることとなり、式（２５）は式（２１）（２４）と一致する。 From equations (21) and (24), the coefficient D is introduced and summarized as follows. Here, the coefficient D is determined by the difference in sign between the carrier slope in the first half section T0 and the carrier slope in the second half section T0. Corresponding to the case where the signs are different and the case where they are not different, the coefficient D takes values of −1 and 1, respectively, and Equation (25) matches Equations (21) and (24).

また、上述の説明から、キャリアの傾きの絶対値は区間毎に異なっていても、零電圧ベクトルの等分配ができる。式（２０）（２３）で示される関係は二つの区間における変化率には依存しないからである。つまり、キャリアとしては、対称三角波や鋸歯波を呈する波形を有していなければならないことはなく、非対称三角波を呈する波形を有しているものを採用することができる。 In addition, from the above description, even if the absolute value of the carrier inclination varies from section to section, the zero voltage vector can be equally distributed. This is because the relationship represented by the equations (20) and (23) does not depend on the rate of change in the two sections. That is, the carrier does not have to have a waveform exhibiting a symmetric triangular wave or a sawtooth wave, and a carrier having a waveform exhibiting an asymmetric triangular wave can be employed.

第２の実施の形態．
第２の実施の形態では第１の実施の形態で示された手法を具体的に実現するための構成について説明する。 Second embodiment.
In the second embodiment, a configuration for specifically realizing the technique shown in the first embodiment will be described.

図２３は第２の実施の形態の構成を示すブロック図である。電力変換器３は、一対の直流母線ＬＨ、ＬＬの間で相互に並列に接続される３つの電流経路を備える。直流母線ＬＨ、ＬＬの間には直流電圧Ｅが印加され、直流母線ＬＨの電位の方が、直流母線ＬＬの電位よりも高い。 FIG. 23 is a block diagram showing a configuration of the second embodiment. The power converter 3 includes three current paths connected in parallel between the pair of DC buses LH and LL. A DC voltage E is applied between the DC buses LH and LL, and the potential of the DC bus LH is higher than the potential of the DC bus LL.

３つの電流経路は、それぞれ接続点Ｐｕ，Ｐｖ，Ｐｗを有する。接続点Ｐｕを有する電流経路は、接続点Ｐｕを介して直流母線ＬＨ，ＬＬの間で直列に接続される一対のスイッチ４up，４unを有する。接続点Ｐｖを有する電流経路は、接続点Ｐｖを介して直流母線ＬＨ，ＬＬの間で直列に接続される一対のスイッチ４vp，４vnを有する。接続点Ｐｗを有する電流経路は、接続点Ｐｗを介して直流母線ＬＨ，ＬＬの間で直列に接続される一対のスイッチ４wp，４wnを有する。スイッチ４up，４vp，４wpは、それぞれスイッチ４un，４vn，４wnよりも直流母線ＬＨ側に配置される。 Each of the three current paths has connection points Pu, Pv, and Pw. The current path having the connection point Pu has a pair of switches 4up and 4un connected in series between the DC buses LH and LL via the connection point Pu. The current path having the connection point Pv has a pair of switches 4vp and 4vn connected in series between the DC buses LH and LL via the connection point Pv. The current path having the connection point Pw has a pair of switches 4wp and 4wn connected in series between the DC buses LH and LL via the connection point Pw. The switches 4up, 4vp, and 4wp are arranged on the DC bus LH side from the switches 4un, 4vn, and 4wn, respectively.

電力変換器３がインバータとして機能する場合には、スイッチ４up，４vp，４wp，４un，４vn，４wnの開閉によって、接続点Ｐｕ，Ｐｖ，Ｐｗからそれぞれ電流Ｉｕ，Ｉｖ，Ｉｗを負荷５へ供給する。電流Ｉｕ，Ｉｖ，Ｉｗは三相電流であり、負荷５は三相負荷であって例えば電動機である。 When the power converter 3 functions as an inverter, currents Iu, Iv, and Iw are supplied to the load 5 from the connection points Pu, Pv, and Pw by opening and closing the switches 4up, 4vp, 4wp, 4un, 4vn, and 4wn, respectively. . The currents Iu, Iv, and Iw are three-phase currents, and the load 5 is a three-phase load, for example, an electric motor.

電力変換器３がコンバータとして機能する場合には、負荷５に代えて三相交流電源が接続される。三相交流電源としては、例えば三相発電機が挙げられる。三相発電機は電動機によって実現可能である。電力変換器３がコンバータとして機能する場合には、三相交流電源から接続点Ｐｕ，Ｐｖ，Ｐｗにそれぞれ電流Ｉｕ，Ｉｖ，Ｉｗが入力し、スイッチ４up，４vp，４wp，４un，４vn，４wnの開閉によって、直流母線ＬＨ、ＬＬの間に直流電圧Ｅが印加される。 When the power converter 3 functions as a converter, a three-phase AC power supply is connected instead of the load 5. An example of the three-phase AC power source is a three-phase generator. A three-phase generator can be realized by an electric motor. When the power converter 3 functions as a converter, currents Iu, Iv, Iw are input from the three-phase AC power source to the connection points Pu, Pv, Pw, respectively, and the switches 4up, 4vp, 4wp, 4un, 4vn, 4wn A DC voltage E is applied between the DC buses LH and LL by opening and closing.

直流母線ＬＬに流れる電流Ｉｄは直流であって、電力変換器３から離れる方向に流れる。電流Ｉｄを検出する手法として、は抵抗素子における電圧降下を測定したり、カレントトランスを採用して測定することが公知である。電流Ｉｄは直流母線ＬＨにおいても流れ、その向きは電力変換器３に向かって近づく方向である。 The current Id flowing through the DC bus LL is DC and flows in a direction away from the power converter 3. As a technique for detecting the current Id, it is known to measure a voltage drop in a resistance element or adopt a current transformer. The current Id also flows in the DC bus LH, and the direction thereof is a direction approaching the power converter 3.

電力変換器３の制御においては、キャリアＣが採用される。ここでキャリアＣとしては第１の実施の形態で説明された対称三角波を呈するキャリアＣ１や鋸歯波を呈するキャリアＣ２が用いられる。更に、第１の実施の形態の末尾において付言されたように、非対称三角波を呈する波形を有するキャリアを採用してもよい。非対称三角波がキャリアとして採用される場合、区間Ｔ０の長さは区間毎に相違することとなる。 In the control of the power converter 3, the carrier C is employed. Here, as the carrier C, the carrier C1 exhibiting the symmetrical triangular wave described in the first embodiment or the carrier C2 exhibiting the sawtooth wave is used. Furthermore, as added at the end of the first embodiment, a carrier having a waveform exhibiting an asymmetric triangular wave may be employed. When an asymmetric triangular wave is adopted as a carrier, the length of the section T0 is different for each section.

以下、電力変換器３がインバータとして機能する場合を例にとって説明する。ただし、周知のように、上述のように構成された電力変換器３はインバータとしてもコンバータとしても機能させることができるので、下記説明が電力変換器３がコンバータとして機能する場合にも適用されることは当業者にとって自明である。よって電力変換器３がコンバータとして機能する場合についての説明は省略する。 Hereinafter, a case where the power converter 3 functions as an inverter will be described as an example. However, as is well known, since the power converter 3 configured as described above can function as both an inverter and a converter, the following description is also applied when the power converter 3 functions as a converter. This is obvious to those skilled in the art. Therefore, the description about the case where the power converter 3 functions as a converter is omitted.

インバータ制御装置６は、相電流演算部６１と、相電圧指令生成部６２と、線間電圧指令生成部６３と、補正相電圧指令生成部６４と、ベクトルパターン決定部６６と、スイッチング信号生成部６７とを有する。 The inverter control device 6 includes a phase current calculation unit 61, a phase voltage command generation unit 62, a line voltage command generation unit 63, a correction phase voltage command generation unit 64, a vector pattern determination unit 66, and a switching signal generation unit. 67.

相電流演算部６１は、一の区間において電流Ｉｄ及びスイッチングパターンＶ＊に基づいて、三相電流Ｉｕ，Ｉｖ，Ｉｗを推定する。スイッチングパターンＶ＊はスイッチ４up，４vp，４wp，４un，４vn，４wnの開閉の状態を示す。当該一の区間は相電流を検出すべき区間であり、以下「検出区間」とも称す。 The phase current calculation unit 61 estimates the three-phase currents Iu, Iv, and Iw based on the current Id and the switching pattern V * in one section. The switching pattern V * indicates the open / closed state of the switches 4up, 4vp, 4wp, 4un, 4vn, and 4wn. The one section is a section in which the phase current is to be detected, and is hereinafter also referred to as “detection section”.

第１の実施の形態に即して言えば、スイッチングパターンＶ＊は電圧ベクトルＶ０〜Ｖ７を総括して表していると把握できる。第１の実施の形態で説明されたように、検出区間において二つの相電流を検出すべく、二つの相電流に対応する電圧ベクトルが採用される期間として最小幅制限値Ｔ＿lim以上の期間を確保する。 According to the first embodiment, it can be understood that the switching pattern V * collectively represents the voltage vectors V0 to V7. As described in the first embodiment, in order to detect two phase currents in the detection section, a period longer than the minimum width limit value T_lim is secured as a period in which the voltage vectors corresponding to the two phase currents are adopted. To do.

スイッチング信号生成部６７は、スイッチングパターンＶ＊に基づいてスイッチング信号Ｇup，Ｇvp，Ｇwp，Ｇun，Ｇvn，Ｇwnを生成する。スイッチング信号Ｇup，Ｇvp，Ｇwp，Ｇun，Ｇvn，Ｇwnは、それぞれスイッチ４up，４vp，４wp，４un，４vn，４wnの開閉を制御する。 The switching signal generator 67 generates switching signals Gup, Gvp, Gwp, Gun, Gvn, and Gwn based on the switching pattern V *. The switching signals Gup, Gvp, Gwp, Gun, Gvn, and Gwn control the opening and closing of the switches 4up, 4vp, 4wp, 4un, 4vn, and 4wn, respectively.

スイッチングパターンＶ＊は、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊とキャリアＣとの比較に基づいて、パターン決定部６６によって決定される。以下では最大相、中間相、最小相がそれぞれＵ相、Ｖ相、Ｗ相である場合について説明する。補正相電圧指令Ｖｗ＊＊，Ｖｖ＊＊，Ｖｕ＊＊は第１の実施の形態で示された相電圧指令補正値Ｖmin1，Ｖmid1，Ｖmax1及び相電圧指令補償値Ｖmin2，Ｖmid2，Ｖmax2の両方に対応する。 The switching pattern V * is determined by the pattern determination unit 66 based on the comparison between the correction phase voltage commands Vu **, Vv **, Vw ** and the carrier C. Hereinafter, the case where the maximum phase, the intermediate phase, and the minimum phase are the U phase, the V phase, and the W phase will be described. The correction phase voltage commands Vw **, Vv **, and Vu ** are applied to both the phase voltage command correction values Vmin1, Vmid1, and Vmax1 and the phase voltage command compensation values Vmin2, Vmid2, and Vmax2 shown in the first embodiment. Correspond.

第１の実施の形態では補正区間（これは検出区間としても把握できる）において相電圧指令補正値Ｖmin1，Ｖmid1，Ｖmax1を採用し、当該補正区間に連続した他の一つの区間を補償区間として相電圧指令補償値Ｖmin2，Ｖmid2，Ｖmax2を採用し、これらをキャリアＣと比較していた。補正区間と補償区間では、本来の相電圧指令Ｖmin0，Ｖmid0，Ｖmax0は共通していた。 In the first embodiment, phase voltage command correction values Vmin1, Vmid1, and Vmax1 are adopted in a correction section (which can also be grasped as a detection section), and another one section continuous to the correction section is used as a compensation section. Voltage command compensation values Vmin2, Vmid2, and Vmax2 were adopted and compared with carrier C. The original phase voltage commands Vmin0, Vmid0, and Vmax0 are common in the correction section and the compensation section.

このような状況では、補正相電圧指令Ｖｕ＊＊は補正区間において相電圧指令補正値Ｖmax1を採り、補償区間において相電圧指令補償値Ｖmax2を採る：補正相電圧指令Ｖｖ＊＊は補正区間において相電圧指令補正値Ｖmid1を採り、補償区間において相電圧指令補償値Ｖmid2を採る：補正相電圧指令Ｖｗ＊＊は補正区間において相電圧指令補正値Ｖmin1を採り、補償区間において相電圧指令補償値Ｖmin2を採る。 In such a situation, the correction phase voltage command Vu ** takes the phase voltage command correction value Vmax1 in the correction interval, and the phase voltage command compensation value Vmax2 in the compensation interval: The correction phase voltage command Vv ** takes the phase in the correction interval. The voltage command correction value Vmid1 is taken, and the phase voltage command compensation value Vmid2 is taken in the compensation section: The correction phase voltage command Vw ** takes the phase voltage command correction value Vmin1 in the compensation section, and the phase voltage command compensation value Vmin2 in the compensation section. take.

もちろん、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊はキャリアＣと比較されるべく、これらはキャリアＣの最小値Ｃmin以上であり、最大値Ｃmax以下である。 Of course, the correction phase voltage commands Vu **, Vv **, and Vw ** are not less than the minimum value Cmin and not more than the maximum value Cmax of the carrier C so that they can be compared with the carrier C.

相電圧指令生成部６２は、例えば三相電流Ｉｕ，Ｉｖ，Ｉｗ及び電流指令Ｉ＊に基づいて、本来の相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を出力し、線間電圧指令生成部６３へ出力する。このような相電圧指令生成部６２の機能は周知であるので、ここでは詳細な説明は省略する。 The phase voltage command generator 62 outputs the original phase voltage commands Vu *, Vv *, Vw * based on, for example, the three-phase currents Iu, Iv, Iw and the current command I *, and the line voltage command generator 63 Output to. Since the function of the phase voltage command generation unit 62 is well known, detailed description thereof is omitted here.

なお、本実施の形態では上述のように、最大相、中間相、最小相がそれぞれＵ相、Ｖ相、Ｗ相である場合について説明するので、本来の相電圧指令Ｖｗ＊，Ｖｖ＊，Ｖｕ＊は第１の実施の形態にいう相電圧指令Ｖmin0，Ｖmid0，Ｖmax0と対応する。二相変調が採用されることも考慮すると、Ｖｕ＊＜Ｖｖ＊≦Ｖｗ＊の関係がある。つまり中間相が最小相と一致する場合もあり得る。同様にしてＶｕ＊≦Ｖｖ＊の関係もあり得る。 In this embodiment, as described above, the case where the maximum phase, the intermediate phase, and the minimum phase are the U phase, the V phase, and the W phase, respectively, will be described. Therefore, the original phase voltage commands Vw *, Vv *, and Vu are described. * Corresponds to the phase voltage commands Vmin0, Vmid0, Vmax0 in the first embodiment. Considering that two-phase modulation is adopted, there is a relationship of Vu * <Vv * ≦ Vw *. That is, the intermediate phase may coincide with the minimum phase. Similarly, there can be a relationship of Vu * ≦ Vv *.

線間電圧指令生成部６３は二つの線間電圧指令Ｅｓ＊，Ｅｔ＊を出力する。これらは第１の実施の形態で説明された線間電圧最大値Ｖｓ，Ｖｔとは直接には関係しない。 The line voltage command generation unit 63 outputs two line voltage commands Es * and Et *. These are not directly related to the maximum line voltage values Vs and Vt described in the first embodiment.

第１の実施の形態で(i)において説明されたように、最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのいずれかが電位差Ｔ＿lim・｜tanθ｜未満である場合には相電圧指令が補正されるが、最大相／中間相線間電圧Ｖmax＿mid及び中間相／最小相線間電圧Ｖmid＿minのいずれもが電位差Ｔ＿lim・｜tanθ｜である場合においても、相電圧指令の補正を行ってもよい。 As described in (i) in the first embodiment, when either the maximum phase / intermediate phase line voltage Vmax_mid or the intermediate phase / minimum phase line voltage Vmid_min is less than the potential difference T_lim · | tanθ | Although the phase voltage command is corrected, the maximum phase / intermediate phase line voltage Vmax_mid and the intermediate phase / minimum phase line voltage Vmid_min both have the potential difference T_lim · | tanθ | Correction may be performed.

しかし、第１の実施の形態で(ii)において説明されたように、平均値Ｅmax＿mid、Ｅmid＿minが補正前の相電圧指令を採用した場合と一致するように、相電圧指令の各々を補正する。但し、本実施の形態では更に一般化して、これらの平均値は一つの補正区間と複数の補償区間との全体に亘っての平均として考える。 However, as described in (ii) in the first embodiment, each of the phase voltage commands is corrected so that the average values Emax_mid and Emid_min coincide with the case where the phase voltage command before correction is adopted. However, in the present embodiment, it is further generalized and these average values are considered as an average over one correction section and a plurality of compensation sections.

線間電圧指令Ｅｓ＊，Ｅｔ＊は次のように設定される。但し、ここではＥｓ＊＝Ｖｖ＊＊−Ｖｕ＊＊、Ｅｔ＊＝Ｖｗ＊＊−Ｖｖ＊＊として説明を行う。 The line voltage commands Es * and Et * are set as follows. However, here, Es * = Vv **-Vu ** and Et * = Vw **-Vv ** are described.

補正区間（即ち検出区間）において相電流を正確に検出するために、補正区間において線間電圧指令Ｅｓ＊，Ｅｔ＊及びその和Ｅｓ＊＋Ｅｔ＊は、いずれの絶対値も電位差Ｔ＿lim・｜tanθ｜以上の値を採用する。しかも補正相電圧指令Ｖ＊＊，Ｖｖ＊＊，Ｖｗ＊＊がキャリアＣと比較されるべく、上述の絶対値はいずれもキャリアＣの振幅（最大値Ｃmaxと最小値Ｃminとの差）以下である。かかる制限の下で、補正区間における線間電圧指令Ｅｓ＊，Ｅｔ＊は任意の値を取り得る。 In order to accurately detect the phase current in the correction section (that is, the detection section), in the correction section, the line voltage commands Es * and Et * and their sum Es * + Et * have the potential difference T_lim · | tanθ | The above values are adopted. Moreover, in order that the correction phase voltage commands V **, Vv **, and Vw ** are compared with the carrier C, the above absolute values are all below the amplitude of the carrier C (difference between the maximum value Cmax and the minimum value Cmin). is there. Under such restrictions, the line voltage commands Es * and Et * in the correction section can take arbitrary values.

補償区間における線間電圧指令Ｅｓ＊は、補正区間において設定された線間電圧指令Ｅｓ＊が元の相電圧指令の差（Ｖｖ＊−Ｖｕ＊）から乖離した電圧を補償する値を採る。 The line voltage command Es * in the compensation section takes a value that compensates for a voltage in which the line voltage command Es * set in the correction section deviates from the difference (Vv * −Vu *) of the original phase voltage command.

図２４は補正区間及び補償区間における線間電圧指令Ｅｓ＊を説明するタイミングチャートである。図２４において区間Ａ，区間Ｂは、それぞれ補正区間及び補償区間である。 FIG. 24 is a timing chart for explaining the line voltage command Es * in the correction section and the compensation section. In FIG. 24, section A and section B are a correction section and a compensation section, respectively.

ここではキャリアＣとして対称三角波を呈する波形を有するキャリアＣ１を採用しており、区間ＡはキャリアＣ１が上昇する半周期分として、区間ＢはキャリアＣ１が下降してから上昇する一周期分として設定されている。また、Ｖｖ＊＞Ｖｕ＊である場合を示した。 Here, the carrier C1 having a waveform exhibiting a symmetric triangular wave is adopted as the carrier C, the section A is set as a half cycle in which the carrier C1 rises, and the section B is set as one cycle in which the carrier C1 rises after the fall. Has been. Further, the case where Vv *> Vu * is shown.

線間電圧指令Ｅｓ＊の設定自体は相電圧が各区間において一定であることを前提とはしないものの、説明の簡単のため、ここではいずれの相電圧も区間のそれぞれにおいて一定であるとして図示している。 Although the setting of the line voltage command Es * itself is not based on the premise that the phase voltage is constant in each section, for the sake of simplicity of explanation, it is assumed here that any phase voltage is constant in each section. ing.

相電圧指令の差（Ｖｖ＊−Ｖｕ＊）は破線で示されている。今、補正区間において、線間電圧指令Ｅｓ＊は元の相電圧指令の差（Ｖｖ＊−Ｖｕ＊）よりも電圧値ΔＶAだけ大きいとすると、−ΔＶA＝（Ｖｖ＊−Ｖｕ＊）−Ｅｓ＊となる。つまり、相電圧指令Ｖｕ＊，Ｖｖ＊同士の差（Ｖｖ＊−Ｖｕ＊）の補正区間における値から、線間電圧指令Ｅｓ＊の補正区間における値を差し引いた値（−ΔＶA）を想定する。補正区間において、元の相電圧指令の差（Ｖｖ＊−Ｖｕ＊）が大きく、Ｔ＿lim・｜tanθ｜≦Ｅｓ＊＜Ｖｖ＊−Ｖｕ＊が成立する場合には、電圧値ΔＶAは負となることもあり得る。これは上述のように補正相電圧指令Ｖ＊＊，Ｖｖ＊＊，Ｖｗ＊＊がキャリアＣと比較されるための要求によって生じ得る事態である。 The phase voltage command difference (Vv * −Vu *) is indicated by a broken line. Now, in the correction section, if the line voltage command Es * is larger than the original phase voltage command difference (Vv * −Vu *) by the voltage value ΔVA, −ΔVA = (Vv * −Vu *) − Es *. It becomes. That is, a value (−ΔVA) obtained by subtracting the value in the correction section of the line voltage command Es * from the value in the correction section of the difference (Vv * −Vu *) between the phase voltage commands Vu * and Vv * is assumed. In the correction section, when the difference (Vv * −Vu *) of the original phase voltage command is large and T_lim · | tanθ | ≦ Es * <Vv * −Vu * is satisfied, the voltage value ΔVA becomes negative. There is also a possibility. This is a situation that may occur due to a request for the correction phase voltage commands V **, Vv **, and Vw ** to be compared with the carrier C as described above.

この値（−ΔＶA）を補償区間において按分した電圧値ΔＶBを求める。ここではキャリアＣ１の波形は対称三角波を呈しており、区間Ｂは区間Ａの二倍であるので、ΔＶB＝（−ΔＶA）／２となる（図２４の上から二段目のグラフ参照）。 A voltage value ΔVB obtained by apportioning this value (−ΔVA) in the compensation interval is obtained. Here, the waveform of the carrier C1 is a symmetrical triangular wave, and the section B is twice that of the section A, so ΔVB = (− ΔVA) / 2 (see the second graph from the top in FIG. 24).

そして補償区間における線間電圧指令Ｅｓ＊には、補償区間における元の相電圧指令の差（Ｖｖ＊−Ｖｕ＊）と電圧値ΔＶBとの和が採用される（図２４の上から三段目のグラフ）。 Then, the sum of the difference (Vv * −Vu *) of the original phase voltage command in the compensation section and the voltage value ΔVB is adopted as the line voltage command Es * in the compensation section (third step from the top in FIG. 24). Graph).

以上のような線間電圧指令Ｅｓ＊の設定と同様にして、線間電圧指令Ｅｔ＊を設定することができる。具体的には、相電圧指令Ｖｖ＊，Ｖｗ＊同士の差（Ｖｗ＊−Ｖｖ＊）の補正区間における値から線間電圧指令Ｅｔ＊の補正区間における値を差し引いた値を想定する。そして当該値を補償区間において按分した値と、補償区間における元の相電圧指令の差（Ｖｗ＊−Ｖｖ＊）との和を、補償区間における線間電圧指令Ｅｔ＊として採用する。 The line voltage command Et * can be set in the same manner as the setting of the line voltage command Es * as described above. Specifically, a value obtained by subtracting the value in the correction section of the line voltage command Et * from the value in the correction section of the difference (Vw * −Vv *) between the phase voltage commands Vv * and Vw * is assumed. Then, the sum of a value obtained by apportioning the value in the compensation section and the difference (Vw * −Vv *) of the original phase voltage command in the compensation section is adopted as the line voltage command Et * in the compensation section.

以上のような処理を行って、線間電圧指令生成部６３は線間電圧指令Ｅｓ＊，Ｅｔ＊を生成する。 By performing the processing as described above, the line voltage command generation unit 63 generates line voltage commands Es * and Et *.

補正相電圧指令生成部６４は、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を設定する。第１の実施の形態で既に述べたように、相電流の検出に必要なのは線間電圧の確保であり、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊はその差の絶対値が補正区間において電位差Ｔ＿lim・｜tanθ｜以上の値を採ればよい。 The correction phase voltage command generation unit 64 sets correction phase voltage commands Vu **, Vv **, and Vw **. As already described in the first embodiment, it is necessary to secure the line voltage to detect the phase current, and the correction phase voltage commands Vu **, Vv **, and Vw ** have an absolute value of the difference between them. A value greater than or equal to the potential difference T_lim · | tan θ | may be used in the correction section.

以下、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊の具体的な設定方法について説明する。ここでは図２４と同様にＶｕ＊＜Ｖｖ＊である場合を想定し、更にＶｖ＊＜Ｖｗ＊の場合を想定する。つまり、最大相、中間相、最小相がそれぞれＵ相、Ｖ相、Ｗ相である場合について説明する。以下、最大相の補正相電圧指令Ｖmax＊＊、中間相の補正相電圧指令Ｖmid＊＊、最小相の補正相電圧指令Ｖmin＊＊（以下の説明ではこれらはそれぞれ補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊として採用される）の具体的な設定方法について説明する。 Hereinafter, a specific setting method of the correction phase voltage commands Vu **, Vv **, and Vw ** will be described. Here, as in FIG. 24, a case where Vu * <Vv * is assumed, and a case where Vv * <Vw * is further assumed. That is, the case where the maximum phase, the intermediate phase, and the minimum phase are the U phase, the V phase, and the W phase, respectively, will be described. Hereinafter, the maximum phase correction phase voltage command Vmax **, the intermediate phase correction phase voltage command Vmid **, the minimum phase correction phase voltage command Vmin ** (in the following description, these are the correction phase voltage command Vu **, A specific setting method of Vv ** and Vw ** will be described.

図３９及び図４０は線間電圧指令Ｅｓ＊，Ｅｔ＊に基づいて補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を求めるためのフローチャートである。図３９のフローチャートと図４０のフローチャートとは、接続子Ｊ１，Ｊ２を介して連結される。 39 and 40 are flowcharts for obtaining the correction phase voltage commands Vu **, Vv **, and Vw ** based on the line voltage commands Es * and Et *. The flowchart of FIG. 39 and the flowchart of FIG. 40 are connected via connectors J1 and J2.

ステップ２０１において新たな線間電圧指令Ｅｒ＊を求める。具体的には線間電圧指令Ｅｓ＊，Ｅｔ＊の和を零から差し引いて線間電圧指令Ｅｒ＊が求められる。 In step 201, a new line voltage command Er * is obtained. Specifically, the line voltage command Er * is obtained by subtracting the sum of the line voltage commands Es * and Et * from zero.

次にステップ２０２において、線間電圧指令Ｅｒ＊，Ｅｓ＊，Ｅｔ＊のそれぞれの絶対値｜Ｅｒ＊｜，｜Ｅｓ＊｜，｜Ｅｔ＊｜の中で最大となる値を最大線間電圧絶対値＜Ｅ＞として求める。但し図３９においてステップ２０２で示される記号「ｍａｘ（）」は丸括弧内の要素のうち、最大値を採るものを選定することを示している。 Next, in step 202, the maximum absolute value of the line voltage is set to the maximum value among the absolute values | Er * |, | Es * |, | Et * | of the line voltage commands Er *, Es *, Et *. Obtained as value <E>. However, the symbol “max ()” shown in step 202 in FIG. 39 indicates that the element having the maximum value is selected from the elements in parentheses.

上述のように補正区間において線間電圧指令Ｅｓ＊，Ｅｔ＊及びその和Ｅｓ＊＋Ｅｔ＊（＝−Ｅｒ＊）は、いずれの絶対値もキャリアＣの振幅（最大値Ｃmaxと最小値Ｃminとの差）以下であるので、最大線間電圧絶対値＜Ｅ＞が採る値も、キャリアＣの振幅以下となる。 As described above, the line voltage commands Es * and Et * and their sum Es * + Et * (= −Er *) in the correction section are both the absolute values of the carrier C amplitude (the maximum value Cmax and the minimum value Cmin). Difference) or less, the value taken by the maximum line voltage absolute value <E> is also less than or equal to the amplitude of the carrier C.

図４１〜図４６は、線間電圧指令Ｅｒ＊，Ｅｓ＊，Ｅｔ＊の種々の大小関係を表す図である。図４１はＥｓ＊＞０，Ｅｔ＊＞０，Ｅｒ＊＜０，＜Ｅ＞＝｜Ｅｒ＊｜の場合であり、図４２はＥｓ＊＜０，Ｅｔ＊＞０，Ｅｒ＊＜０，＜Ｅ＞＝｜Ｅｔ＊｜の場合であり、図４３はＥｓ＊＜０，Ｅｔ＊＞０，Ｅｒ＊＞０，＜Ｅ＞＝｜Ｅｓ＊｜の場合であり、図４４はＥｓ＊＜０，Ｅｔ＊＜０，Ｅｒ＊＞０，＜Ｅ＞＝｜Ｅｒ＊｜の場合であり、図４５はＥｓ＊＞０，Ｅｔ＊＜０，Ｅｒ＊＞０，＜Ｅ＞＝｜Ｅｔ＊｜の場合であり、図４６はＥｓ＊＞０，Ｅｔ＊＜０，Ｅｒ＊＜０，＜Ｅ＞＝｜Ｅｓ＊｜の場合である。 FIGS. 41 to 46 are diagrams illustrating various magnitude relationships of the line voltage commands Er *, Es *, Et *. 41 shows the case of Es *> 0, Et *> 0, Er * <0, <E> = | Er * |, and FIG. 42 shows Es * <0, Et *> 0, Er * <0, < FIG. 43 shows the case of Es * <0, Et *> 0, Er *> 0, <E> = | Es * |, and FIG. 44 shows Es * <0. , Et * <0, Er *> 0, <E> = | Er * |, FIG. 45 shows Es *> 0, Et * <0, Er *> 0, <E> = | Et * | FIG. 46 shows the case of Es *> 0, Et * <0, Er * <0, <E> = | Es * |.

次にステップ２０３において、補正相電圧指令最小値ＶＧと、補正相電圧指令最大値Ｖｇとを求める。補正相電圧指令最小値ＶＧは、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊の中で最も小さいものが採用することになる値である。また補正相電圧指令最大値Ｖｇは、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊の中で最も大きいものが採用することになる値である。 Next, in step 203, a corrected phase voltage command minimum value VG and a corrected phase voltage command maximum value Vg are obtained. The corrected phase voltage command minimum value VG is a value that is the smallest of the corrected phase voltage commands Vu **, Vv **, and Vw **. The maximum value Vg of the correction phase voltage command is a value that is the largest of the correction phase voltage commands Vu **, Vv **, and Vw **.

補正相電圧指令最小値ＶＧと補正相電圧指令最大値Ｖｇとは、キャリアＣ１の振幅が最大線間電圧絶対値＜Ｅ＞に対して有する余裕［（Ｃmax−Ｃmin）−＜Ｅ＞］と、０以上１以下の値であって任意に設定できるパラメータδとを導入し、次の二つの方法のいずれかで設定される。なお、上述の余裕［（Ｃmax−Ｃmin）−＜Ｅ＞］は、キャリアＣ１の最大値Ｃmaxから最小値Ｃmin及び最大線間電圧絶対値＜Ｅ＞を差し引いて得ることができる。 The corrected phase voltage command minimum value VG and the corrected phase voltage command maximum value Vg are the margin [(Cmax−Cmin) − <E>] that the amplitude of the carrier C1 has with respect to the maximum line voltage absolute value <E>, A parameter δ that is a value between 0 and 1 and can be arbitrarily set is introduced, and is set by one of the following two methods. The margin [(Cmax−Cmin) − <E>] can be obtained by subtracting the minimum value Cmin and the maximum line voltage absolute value <E> from the maximum value Cmax of the carrier C1.

計算手法Ｉ：補正相電圧指令最小値ＶＧはキャリアＣ１の最小値Ｃminに余裕［（Ｃmax−Ｃmin）−Ｍ］と値（１−δ）との積を加算して設定される。補正相電圧指令最大値Ｖｇは、補正相電圧指令最小値ＶＧと最大線間電圧絶対値＜Ｅ＞との和として設定される。値（１−δ）も０以上１以下の値であって任意に設定できるパラメータとして把握することができる。 Calculation method I: The correction phase voltage command minimum value VG is set by adding the product of the margin [(Cmax−Cmin) −M] and the value (1−δ) to the minimum value Cmin of the carrier C1. Correction phase voltage command maximum value Vg is set as the sum of correction phase voltage command minimum value VG and maximum line voltage absolute value <E>. The value (1-δ) is also a value between 0 and 1 and can be grasped as a parameter that can be arbitrarily set.

計算手法II：補正相電圧指令最大値ＶｇはキャリアＣ１の最大値Ｃmaxから余裕［（Ｃmax−Ｃmin）−Ｍ］とパラメータδとの積を差し引いて設定される。補正相電圧指令最小値ＶＧは、補正相電圧指令最大値Ｖｇから最大線間電圧絶対値＜Ｅ＞を差し引いて設定される。 Calculation method II: The correction phase voltage command maximum value Vg is set by subtracting the product of the margin [(Cmax−Cmin) −M] and the parameter δ from the maximum value Cmax of the carrier C1. The correction phase voltage command minimum value VG is set by subtracting the maximum line voltage absolute value <E> from the correction phase voltage command maximum value Vg.

計算手法Ｉ、IIにおけるδを等しく採用すれば、二つの計算手法の結果に相違がないことは明白である。 If δ in calculation methods I and II is equally employed, it is clear that there is no difference in the results of the two calculation methods.

図４１〜図４６に、補正相電圧指令最小値ＶＧと補正相電圧指令最大値Ｖｇを併記した。 41 to 46, the correction phase voltage command minimum value VG and the correction phase voltage command maximum value Vg are shown together.

ステップ２０３の後、ステップ２０４において最大線間電圧絶対値＜Ｅ＞が線間電圧指令Ｅｒ＊の絶対値｜Ｅｒ＊｜に等しいか否かが判断される。当該判断が肯定的である場合とは、図４１に示された場合か、図４４に示された場合のいずれかである。この場合にはステップ２０５が実行される。当該判断が否定的である場合には接続子Ｊ１を介して後述のステップ２０９が実行される。 After step 203, it is determined in step 204 whether the maximum line voltage absolute value <E> is equal to the absolute value | Er * | of the line voltage command Er *. The case where the determination is affirmative is either the case shown in FIG. 41 or the case shown in FIG. In this case, step 205 is executed. If the determination is negative, step 209 described later is executed via the connector J1.

ステップ２０５において、線間電圧指令Ｅｒ＊が正であるか否かが判断され、当該判断が肯定的であれば図４４に示された場合に相当し、ステップ２０６が実行される。当該判断が否定的であれば図４１に示された場合に相当し、ステップ２０７が実行される。 In step 205, it is determined whether or not the line voltage command Er * is positive. If the determination is affirmative, step 206 is executed corresponding to the case shown in FIG. If the determination is negative, this corresponds to the case shown in FIG. 41, and step 207 is executed.

ステップ２０６では、図４４から理解されるように、補正相電圧指令Ｖｗ＊＊として補正相電圧指令最小値ＶＧが、補正相電圧指令Ｖｕ＊＊として補正相電圧指令最大値Ｖｇが、それぞれ設定される。ステップ２０７では、図４１から理解されるように、補正相電圧指令Ｖｕ＊＊として補正相電圧指令最小値ＶＧが、補正相電圧指令Ｖｗ＊＊として補正相電圧指令最大値Ｖｇが、それぞれ設定される。 In step 206, as understood from FIG. 44, the correction phase voltage command minimum value VG is set as the correction phase voltage command Vw **, and the correction phase voltage command maximum value Vg is set as the correction phase voltage command Vu **. The In step 207, as understood from FIG. 41, the correction phase voltage command minimum value VG is set as the correction phase voltage command Vu **, and the correction phase voltage command maximum value Vg is set as the correction phase voltage command Vw **. The

図４１、図４４のいずれの場合でも、つまりステップ２０６あるいはステップ２０７が実行された後、ステップ２０８が実行され、補正相電圧指令Ｖｖ＊＊は補正相電圧指令Ｖｕ＊＊と線間電圧指令Ｅｓ＊との和、若しくは補正相電圧指令Ｖｗ＊＊から線間電圧指令Ｅｔ＊を差し引いた値として設定される。 41 and 44, that is, after step 206 or step 207 is executed, step 208 is executed, and the correction phase voltage command Vv ** and the correction phase voltage command Vu ** and the line voltage command Es are processed. * Or the value obtained by subtracting the line voltage command Et * from the correction phase voltage command Vw **.

ステップ２０６，２０８、あるいはステップ２０７，２０８が実行されたことにより、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊が全て設定されたので、接続子Ｊ２を介して処理は終了処理（図中「ＥＮＤ」と記載）に進む。 Since all of the correction phase voltage commands Vu **, Vv **, and Vw ** are set as a result of executing Steps 206 and 208 or Steps 207 and 208, the process is terminated via the connector J2. Proceed to “END” in the figure).

ステップ２０９においては、最大線間電圧絶対値＜Ｅ＞が線間電圧指令Ｅｓ＊の絶対値｜Ｅｓ＊｜に等しいか否かが判断される。当該判断が肯定的である場合とは、図４６に示された場合か、図４３に示された場合のいずれかである。この場合にはステップ２１０が実行される。当該判断が否定的である場合には後述のステップ２１４が実行される。 In step 209, it is determined whether or not the maximum line voltage absolute value <E> is equal to the absolute value | Es * | of the line voltage command Es *. The case where the determination is affirmative is either the case shown in FIG. 46 or the case shown in FIG. In this case, step 210 is executed. If the determination is negative, step 214 described below is executed.

ステップ２１０において、線間電圧指令Ｅｓ＊が正であるか否かが判断され、当該判断が肯定的であれば図４６に示された場合に相当し、ステップ２１１が実行される。当該判断が否定的であれば図４３に示された場合に相当し、ステップ２１２が実行される。 In step 210, it is determined whether or not the line voltage command Es * is positive. If the determination is affirmative, step 211 is executed corresponding to the case shown in FIG. If the determination is negative, this corresponds to the case shown in FIG. 43, and step 212 is executed.

ステップ２１１では、図４６から理解されるように、補正相電圧指令Ｖｕ＊＊として補正相電圧指令最小値ＶＧが、補正相電圧指令Ｖｖ＊＊として補正相電圧指令最大値Ｖｇが、それぞれ設定される。ステップ２１２では、図４３から理解されるように、補正相電圧指令Ｖｖ＊＊として補正相電圧指令最小値ＶＧが、補正相電圧指令Ｖｕ＊＊として補正相電圧指令最大値Ｖｇが、それぞれ設定される。 In step 211, as understood from FIG. 46, the correction phase voltage command minimum value VG is set as the correction phase voltage command Vu **, and the correction phase voltage command maximum value Vg is set as the correction phase voltage command Vv **. The In step 212, as understood from FIG. 43, the correction phase voltage command minimum value VG is set as the correction phase voltage command Vv **, and the correction phase voltage command maximum value Vg is set as the correction phase voltage command Vu **. The

図４６、図４３のいずれの場合でも、つまりステップ２１１あるいはステップ２１２が実行された後、ステップ２１３が実行され、補正相電圧指令Ｖｗ＊＊は補正相電圧指令Ｖｖ＊＊と線間電圧指令Ｅｔ＊との和、若しくは補正相電圧指令Ｖｕ＊＊から線間電圧指令Ｅｒ＊を差し引いた値として設定される。 46 and 43, that is, after step 211 or step 212 is executed, step 213 is executed, and the correction phase voltage command Vw ** is changed to the correction phase voltage command Vv ** and the line voltage command Et. * Or the value obtained by subtracting the line voltage command Er * from the correction phase voltage command Vu **.

ステップ２１１，２１３、あるいはステップ２１２，２１３が実行されたことにより、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊が全て設定されたので、処理は終了処理に進む。 Since the correction phase voltage commands Vu **, Vv **, and Vw ** are all set by executing Steps 211 and 213 or Steps 212 and 213, the process proceeds to an end process.

ステップ２１４が実行される場合とは、ステップ２０４，２０９のいずれにおいても否定的判断が成されているので、最大線間電圧絶対値＜Ｅ＞が線間電圧指令Ｅｔ＊の絶対値｜Ｅｔ＊｜に等しいはずでる。よってステップ２０４，２０９に相当するステップ即ち、最大線間電圧絶対値＜Ｅ＞が線間電圧指令Ｅｔ＊の絶対値｜Ｅｔ＊｜に等しいか否かの判断は省略される。この場合、図４２に示された場合か、図４５に示された場合のいずれかである。 When step 214 is executed, a negative determination is made in both steps 204 and 209, so that the maximum line voltage absolute value <E> is the absolute value | Et * of the line voltage command Et *. Should be equal to |. Therefore, the steps corresponding to steps 204 and 209, that is, the determination whether or not the maximum line voltage absolute value <E> is equal to the absolute value | Et * | of the line voltage command Et * is omitted. In this case, it is either the case shown in FIG. 42 or the case shown in FIG.

ステップ２１４において、線間電圧指令Ｅｔ＊が正であるか否かが判断され、当該判断が肯定的であれば図４２に示された場合に相当し、ステップ２１５が実行される。当該判断が否定的であれば図４５に示された場合に相当し、ステップ２１６が実行される。 In step 214, it is determined whether or not the line voltage command Et * is positive. If the determination is affirmative, step 215 is executed corresponding to the case shown in FIG. If the determination is negative, this corresponds to the case shown in FIG. 45, and step 216 is executed.

ステップ２１５では、図４２から理解されるように、補正相電圧指令Ｖｖ＊＊として補正相電圧指令最小値ＶＧが、補正相電圧指令Ｖｗ＊＊として補正相電圧指令最大値Ｖｇが、それぞれ設定される。ステップ２１６では、図４５から理解されるように、補正相電圧指令Ｖｗ＊＊として補正相電圧指令最小値ＶＧが、補正相電圧指令Ｖｖ＊＊として補正相電圧指令最大値Ｖｇが、それぞれ設定される。 In step 215, as understood from FIG. 42, the correction phase voltage command minimum value VG is set as the correction phase voltage command Vv **, and the correction phase voltage command maximum value Vg is set as the correction phase voltage command Vw **. The In step 216, as understood from FIG. 45, the correction phase voltage command minimum value VG is set as the correction phase voltage command Vw **, and the correction phase voltage command maximum value Vg is set as the correction phase voltage command Vv **. The

図４２、図４５のいずれの場合でも、つまりステップ２１５あるいはステップ２１６が実行された後、ステップ２１７が実行され、補正相電圧指令Ｖｕ＊＊は補正相電圧指令Ｖｗ＊＊と線間電圧指令Ｅｒ＊との和、若しくは補正相電圧指令Ｖｖ＊＊から線間電圧指令Ｅｓ＊を差し引いた値として設定される。 42 and 45, that is, after Step 215 or Step 216 is executed, Step 217 is executed, and the correction phase voltage command Vu ** is changed to the correction phase voltage command Vw ** and the line voltage command Er. * Or the value obtained by subtracting the line voltage command Es * from the correction phase voltage command Vv **.

ステップ２１５，２１７、あるいはステップ２１６，２１７が実行されたことにより、補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊が全て設定されたので、処理は終了処理に進む。 Since the correction phase voltage commands Vu **, Vv **, and Vw ** are all set by executing Steps 215 and 217 or Steps 216 and 217, the process proceeds to an end process.

上述の処理は、次のように纏めることができる。Ｕ相、Ｖ相、Ｗ相をそれぞれ第１の相、第２の相、第３の相として把握する。今、Ｖｕ＊＜Ｖｖ＊＜Ｖｗ＊の場合を想定するので、第２の相電圧指令は第１の相電圧指令よりも大きく、第３の相電圧指令は第２の相電圧指令よりも大きい。但し二相変調の場合をも想定すると、第２の相電圧指令は第１の相電圧指令に等しくてもよく、第３の相電圧指令は第２の相電圧指令と等しくてもよい。つまり、第２の相電圧指令は第１の相電圧指令以上であって、第３の相電圧指令は第２の相電圧指令以上である。 The above-described processing can be summarized as follows. The U phase, the V phase, and the W phase are grasped as the first phase, the second phase, and the third phase, respectively. Now, assuming the case of Vu * <Vv * <Vw *, the second phase voltage command is larger than the first phase voltage command, and the third phase voltage command is larger than the second phase voltage command. . However, assuming the case of two-phase modulation, the second phase voltage command may be equal to the first phase voltage command, and the third phase voltage command may be equal to the second phase voltage command. That is, the second phase voltage command is greater than or equal to the first phase voltage command, and the third phase voltage command is greater than or equal to the second phase voltage command.

線間電圧指令Ｅｓ，Ｅｔ，Ｅｒをそれぞれ第１の線間電圧指令、第２の線間電圧指令、第３の線間電圧指令として把握する。そうすると、第Ｐの線間電圧指令は第Ｑの補正相電圧指令から第Ｐの補正相電圧指令を差し引いた値に対応する。但し整数値Ｐは値１，２，３のいずれかであって、整数値Ｑには整数値Ｐの値に対応して、それぞれ値２，３，１が採用される。 The line voltage commands Es, Et, and Er are grasped as the first line voltage command, the second line voltage command, and the third line voltage command, respectively. Then, the Pth line voltage command corresponds to a value obtained by subtracting the Pth correction phase voltage command from the Qth correction phase voltage command. However, the integer value P is one of the values 1, 2, and 3, and the integer value Q corresponds to the value of the integer value P, and the values 2, 3, and 1 are respectively adopted.

最大線間電圧絶対値＜Ｅ＞は第１乃至第３の線間電圧指令Ｅｓ，Ｅｔ，Ｅｒの中で最大となる値である。 The maximum line voltage absolute value <E> is the maximum value among the first to third line voltage commands Es, Et, Er.

以下、整数値Ｋ，Ｊ，Ｌを導入する。整数値Ｋは値１，２，３のいずれかである。整数値Ｊは整数値Ｋが値１，２，３を採ることに対応して、それぞれ値２，３，１を採る。整数値Ｌは整数値Ｋが値１，２，３を採ることに対応して、それぞれ値３，１，２を採る。 Hereinafter, integer values K, J, and L are introduced. The integer value K is one of the values 1, 2, and 3. The integer value J takes values 2, 3, and 1, corresponding to the integer value K taking values 1, 2, and 3, respectively. The integer value L takes values 3, 1, 2, respectively, corresponding to the fact that the integer value K takes values 1, 2, 3.

すると、上記のステップ２０６，２０７，２１１，２１２，２１５、２１６の処理は、下記のように纏めて表現できる：
第Ｋの線間電圧指令の絶対値が最大線間電圧絶対値＜Ｅ＞として採用されると、
(a)第Ｋの線間電圧指令が正であれば、第Ｋの補正相電圧指令は補正相指令最小値ＶＧを採り、第Ｊの補正相電圧指令は補正相電圧指令最大値Ｖｇを採る（ステップ２０６，２１１，２１５に対応）；
(b)第Ｋの線間電圧指令が負であれば、第Ｋの補正相電圧指令は補正相指令最大値Ｖｇを採り、第Ｊの補正相電圧指令は補正相電圧指令最小値ＶＧを採る（ステップ２０７，２１２，２１６に対応）。 Then, the processing of the above steps 206, 207, 211, 212, 215, and 216 can be expressed collectively as follows:
When the absolute value of the Kth line voltage command is adopted as the maximum line voltage absolute value <E>,
(a) If the Kth line voltage command is positive, the Kth correction phase voltage command takes the correction phase command minimum value VG, and the Jth correction phase voltage command takes the correction phase voltage command maximum value Vg. (Corresponding to steps 206, 211, 215);
(b) If the Kth line voltage command is negative, the Kth correction phase voltage command takes the correction phase command maximum value Vg, and the Jth correction phase voltage command takes the correction phase voltage command minimum value VG. (Corresponding to steps 207, 212, and 216).

また、上記のステップ２０８，２１３，２１７の処理は、下記のように纏めて表現できる：
第Ｌの補正相電圧指令を求めるには、
(i)第Ｊの補正相電圧指令に第Ｊの線間電圧指令を加える；または
(ii)第Ｋの補正相電圧指令から第Ｌの線間電圧指令を差し引く。 Further, the processing of the above steps 208, 213, and 217 can be expressed collectively as follows:
To obtain the Lth correction phase voltage command,
(i) adding the Jth line voltage command to the Jth correction phase voltage command; or
(ii) The Lth line voltage command is subtracted from the Kth correction phase voltage command.

補正区間と補償区間のいずれにおいても相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊が一定である場合は、これらは第１の実施の形態にいう相電圧指令Ｖmin0，Ｖmid0，Ｖmax0に相当する。また、上記の説明から補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊の補正区間における値がそれぞれ第１の実施の形態にいう相電圧指令補正値Ｖmin1，Ｖmid1，Ｖmax1に相当することは明らかである。 When the phase voltage commands Vu *, Vv *, and Vw * are constant in both the correction section and the compensation section, these correspond to the phase voltage commands Vmin0, Vmid0, and Vmax0 described in the first embodiment. Further, from the above description, the values in the correction section of the correction phase voltage commands Vu **, Vv **, and Vw ** correspond to the phase voltage command correction values Vmin1, Vmid1, and Vmax1, respectively, according to the first embodiment. Is clear.

ところで式（１６）は下記のように書き換えられる。但し補正区間における線間電圧指令Ｅｓ＊の値Ｅｓ１を採用した。 By the way, Expression (16) can be rewritten as follows. However, the value Es1 of the line voltage command Es * in the correction section was adopted.

式（２８）の右辺の第１項は補償区間における元の補正指令同士の差であり、同第２項は値（−ΔＶA）である。第１の実施の形態において補償区間が補正区間と同じ長さであることを考慮すると、−ΔＶA＝ΔＶBである。よって式（２８）の左辺は補償区間における線間電圧指令Ｅｓ＊の値を示すことになる。つまり、補償区間における線間電圧指令Ｅｓ＊の値Ｅｓ２を導入すると、Ｖmid2＝Ｖmax2＋Ｅｓ２となり、本実施の形態にいう補正相電圧指令Ｖｖ＊＊の補償区間における値が第１の実施の形態にいう相電圧指令補償値Ｖmid2に相当することがわかる。 The first term on the right side of equation (28) is the difference between the original correction commands in the compensation interval, and the second term is the value (−ΔVA). Considering that the compensation section has the same length as the correction section in the first embodiment, −ΔVA = ΔVB. Therefore, the left side of the equation (28) indicates the value of the line voltage command Es * in the compensation section. That is, when the value Es2 of the line voltage command Es * in the compensation interval is introduced, Vmid2 = Vmax2 + Es2, and the value in the compensation interval of the correction phase voltage command Vv ** referred to in the present embodiment is referred to in the first embodiment. It can be seen that this corresponds to the phase voltage command compensation value Vmid2.

式（１７）からも同様のことが導けるので、本実施の形態にいう補正相電圧指令Ｖｗ＊＊の補償区間における値が第１の実施の形態にいう相電圧指令補償値Ｖmin2に相当することがわかる。 Since the same can be derived from equation (17), the value in the compensation section of the correction phase voltage command Vw ** referred to in the present embodiment corresponds to the phase voltage command compensation value Vmin2 described in the first embodiment. I understand.

また、本実施の形態にいう補正相電圧指令Ｖｕ＊＊を第１の実施の形態にいう相電圧指令補正値Ｖmax1、相電圧指令補償値Ｖmax2として採用することができることも明白である。 It is also clear that the correction phase voltage command Vu ** referred to in the present embodiment can be adopted as the phase voltage command correction value Vmax1 and the phase voltage command compensation value Vmax2 referred to in the first embodiment.

よって第２の実施の形態にかかるインバータ制御装置６を採用することにより、第１の実施の形態で説明された効果を招来することができる。 Therefore, by adopting the inverter control device 6 according to the second embodiment, the effects described in the first embodiment can be brought about.

なお、キャリアＣはインバータ制御装置６の外部から供給されてもよいし、キャリアＣを発生するキャリア生成部６８をインバータ制御装置６が備えてもよい（図２３参照）。キャリア生成部６８には期間Ｔが入力され、これは例えばキャリアＣ１の一周期Ｔｆｃとして採用されたり、あるいは区間Ｔ０の長さとして採用されたりする。 The carrier C may be supplied from the outside of the inverter control device 6, or the inverter control device 6 may include a carrier generation unit 68 that generates the carrier C (see FIG. 23). The period T is input to the carrier generation unit 68, which is adopted as, for example, one cycle Tfc of the carrier C1 or the length of the section T0.

インバータ制御装置６はマイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行することにより、上記ブロックの機能を実現する。 The inverter control device 6 includes a microcomputer and a storage device. The microcomputer realizes the function of the block by executing each processing step (in other words, a procedure) described in the program.

上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。 The storage device is composed of one or more of various storage devices such as a ROM (Read Only Memory), a RAM (Random Access Memory), a rewritable nonvolatile memory (EPROM (Erasable Programmable ROM), etc.), and a hard disk device, for example. Is possible. The storage device stores various information, data, and the like, stores a program executed by the microcomputer, and provides a work area for executing the program.

なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。 It can be understood that the microcomputer functions as various means corresponding to each processing step described in the program, or can realize that various functions corresponding to each processing step are realized.

また、インバータ制御装置６はこれに限らず、上記各ブロックによって実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。 In addition, the inverter control device 6 is not limited to this, and various procedures executed by the respective blocks, or various means or various functions to be realized may be realized by hardware.

補償区間において更に相電圧指令補正値を考慮してもよい。即ち、補償区間においても新たに線間電圧指令値を設定し、これと相電圧指令同士の差との乖離を、更に後の区間において補償してもよい。この場合には乖離する値が、図２４に即していえば区間ＡにおけるΔＶAのみならず、区間Ｂの前半の区間Ｂ１（キャリアＣ１が下降する区間）においても発生する。この場合、区間Ｂの後半の区間Ｂ２（キャリアＣ１が上昇する区間）における相電圧指令補正値は、区間Ａにおいて発生した乖離を補償するための電圧値ΔＶBのみならず、区間Ｂ１において発生した乖離を補償するための値をも累加して設定されることになる。 The phase voltage command correction value may be further considered in the compensation section. That is, a new line voltage command value may be set also in the compensation section, and the divergence between this and the difference between the phase voltage commands may be compensated in a further section. In this case, the divergence value occurs not only in ΔVA in the section A but also in the first half section B1 of the section B (section in which the carrier C1 descends) in accordance with FIG. In this case, the phase voltage command correction value in the second half of the section B (section in which the carrier C1 rises) is not only the voltage value ΔVB for compensating for the divergence occurring in the section A but also the divergence occurring in the section B1. The value for compensating for is also set by accumulation.

＜二相変調の例＞
図１６乃至図１９では変調率が高い場合の二相変調について説明されたが、変調率が小さくても、実施の形態で説明された技術は二相変調に適用することができる。 <Example of two-phase modulation>
Although FIG. 16 to FIG. 19 illustrate the two-phase modulation when the modulation rate is high, the techniques described in the embodiments can be applied to the two-phase modulation even when the modulation rate is small.

図２８は最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0と、最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminとの関係を示すタイミングチャートである。そして最小相相電圧指令Ｖmin0が最大値Ｃmaxに等しく、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0がキャリアＣ１の最小値Ｃminよりも最大値Ｃmaxに近い場合が例示されている。つまり図１６で示された場合と比較して、最大相相電圧指令Ｖmax0が大きくて電圧ベクトルＶ４が採用される期間が短く、零電圧ベクトルＶ０が採用される期間が長い場合が、図２８に例示されている。 FIG. 28 shows the relationship among the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, the minimum phase phase voltage command Vmin0, and the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin. It is a timing chart. The case where the minimum phase phase voltage command Vmin0 is equal to the maximum value Cmax and the maximum phase phase voltage command Vmax0 and the intermediate phase phase voltage command Vmid0 are closer to the maximum value Cmax than the minimum value Cmin of the carrier C1 is illustrated. That is, as compared with the case shown in FIG. 16, the maximum phase phase voltage command Vmax0 is large, the period in which the voltage vector V4 is adopted is short, and the period in which the zero voltage vector V0 is adopted is long. Illustrated.

このような二相変調が採用されるときも、実施の形態で説明された技術を用いて二相変調を行うことができる。図２９は最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1（これらはキャリアＣ１の一周期中の前半の区間たる補正区間において有効）及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2（これらはキャリアＣ１の一周期中の後半の区間たる補償区間において有効）と、最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminとの関係を示すタイミングチャートである。 Even when such two-phase modulation is employed, the two-phase modulation can be performed using the technique described in the embodiment. FIG. 29 shows the maximum phase phase voltage command correction value Vmax1, the intermediate phase phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1 (these are valid in the correction interval which is the first half of one cycle of the carrier C1) and the maximum. Phase phase voltage command compensation value Vmax2, intermediate phase phase voltage command compensation value Vmid2, minimum phase phase voltage command compensation value Vmin2 (these are valid in the compensation zone that is the latter half of one cycle of carrier C1), and maximum phase phase voltage It is a timing chart which shows the relationship between pulse Pmax, intermediate phase voltage pulse Pmid, and minimum phase phase voltage pulse Pmin.

図１７を用いて説明された場合と比較すると、最大相相電圧指令Ｖmax0が大きいので、最大相相電圧指令補正値Ｖmax1をキャリアＣ１の最小値Ｃminにまで小さくすることなく、中間相相電圧パルスＰmidを最小幅制限値Ｔ＿lim（ここでは横軸の目盛二つ分）以上に拡げることができる。そして中間相相電圧指令補償値Ｖmid2をキャリアＣ１の最大値Ｃmaxに等しく設定することができ、最小相相電圧指令補償値Ｖmin2をこれよりも小さく設定することができる。図２９では最大相相電圧指令補償値Ｖmax2は中間相相電圧指令補償値Ｖmid2と等しい場合が例示されている。 Compared with the case described with reference to FIG. 17, since the maximum phase phase voltage command Vmax0 is large, the intermediate phase phase voltage pulse does not decrease the maximum phase phase voltage command correction value Vmax1 to the minimum value Cmin of the carrier C1. Pmid can be expanded beyond the minimum width limit value T_lim (here, two scales on the horizontal axis). The intermediate phase voltage command compensation value Vmid2 can be set equal to the maximum value Cmax of the carrier C1, and the minimum phase phase voltage command compensation value Vmin2 can be set smaller than this. FIG. 29 illustrates the case where the maximum phase phase voltage command compensation value Vmax2 is equal to the intermediate phase phase voltage command compensation value Vmid2.

図３０は最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成を示すベクトル図である。図３１は最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成を示すベクトル図である。 FIG. 30 is a vector diagram showing the synthesis of voltage vectors when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted. 31 shows the maximum phase phase voltage command correction value Vmax1, the intermediate phase phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase. It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting phase voltage command compensation value Vmin2.

図３０及び図３１のいずれにおいても、キャリアＣ１の一周期において区々に採用される電圧ベクトルを破線で、合成された電圧ベクトルを実線で、それぞれ示している。但し、上述のように、零電圧ベクトルＶ０はそれ自体の大きさが０であるので、これが採用される期間の長短に拘わらず黒丸で示されている。 In both FIG. 30 and FIG. 31, the voltage vector that is adopted in each period in the carrier C1 is indicated by a broken line, and the synthesized voltage vector is indicated by a solid line. However, as described above, since the zero voltage vector V0 has a size of 0, it is indicated by a black circle regardless of the length of the period in which it is employed.

図３０及び図３１で示されるように、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成も、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成も等しくなり、キャリアＣ１一周期中の電圧ベクトルの合成値は両者で維持されていることがわかる。 As shown in FIGS. 30 and 31, the voltage vector composition when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted is also the maximum phase phase voltage command correction value Vmax1. When the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. The synthesis of the voltage vectors is also equal, and it can be seen that the synthesized value of the voltage vectors in one cycle of the carrier C1 is maintained in both.

このように相電圧指令のうち最大であるもの（ここでは最小相相電圧指令Ｖmin0）、補正区間における補正相電圧指令のうち最大であるもの（ここでは最小相相電圧指令補正値Ｖmin1）、補償区間における補正相電圧指令のうち最大であるもの（ここでは中間相相電圧指令補償値Ｖmid2）を、いずれもキャリアＣ１の最大値Ｃmaxと等しく設定することができる。そしてかかる設定により、実施の形態で説明された技術の効果を二相変調においても享受できる。 Thus, the maximum phase voltage command (here, the minimum phase phase voltage command Vmin0), the maximum correction phase voltage command in the correction section (here, the minimum phase phase voltage command correction value Vmin1), compensation Of the correction phase voltage commands in the section, the maximum one (here, the intermediate phase voltage command compensation value Vmid2) can be set equal to the maximum value Cmax of the carrier C1. With this setting, the effect of the technique described in the embodiment can be enjoyed even in the two-phase modulation.

同様にして、図１６においてＶmax0＝Ｃminとすると、相電圧指令のうち最小であるもの（ここでは最大相相電圧指令Ｖmax0）、図１７を更に参照して補正区間における補正相電圧指令のうち最小であるもの（ここでは最大相相電圧指令補正値Ｖmax1）、補償区間における補正相電圧指令のうち最小であるもの（ここでは最大相相電圧指令補償値Ｖmax2）を、いずれもキャリアＣ１の最小値Ｃminと等しく設定することができる。 Similarly, when Vmax0 = Cmin in FIG. 16, the smallest of the phase voltage commands (here, the maximum phase voltage command Vmax0), the minimum of the correction phase voltage commands in the correction section with further reference to FIG. (Here, the maximum phase phase voltage command correction value Vmax1) and the minimum of the correction phase voltage commands in the compensation section (here, the maximum phase phase voltage command compensation value Vmax2) are the minimum values of the carrier C1. It can be set equal to Cmin.

具体的には、図３２は最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0と、最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminとの関係を示すタイミングチャートである。そして最大相相電圧指令Ｖmax0が最小値Ｃminに等しく、最小相相電圧指令Ｖmin0、中間相相電圧指令Ｖmid0がキャリアＣ１の最大値Ｃmaxよりも最小値Ｃminに近い場合が例示されている。つまり図１６で示された場合と比較して、最大相相電圧指令Ｖmax0が大きくて電圧ベクトルＶ４，Ｖ６が採用される期間が短く、零電圧ベクトルＶ７が採用される期間が長い場合が、図３２に例示されている。 Specifically, FIG. 32 shows a maximum phase phase voltage command Vmax0, an intermediate phase phase voltage command Vmid0, a minimum phase phase voltage command Vmin0, a maximum phase phase voltage pulse Pmax, an intermediate phase phase voltage pulse Pmid, and a minimum phase phase voltage pulse Pmin. It is a timing chart which shows the relationship. The maximum phase phase voltage command Vmax0 is equal to the minimum value Cmin, and the minimum phase phase voltage command Vmin0 and the intermediate phase phase voltage command Vmid0 are closer to the minimum value Cmin than the maximum value Cmax of the carrier C1. That is, as compared with the case shown in FIG. 16, the maximum phase phase voltage command Vmax0 is large, the period in which the voltage vectors V4, V6 are employed is short, and the period in which the zero voltage vector V7 is employed is long. 32.

図３３は最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1（これらはキャリアＣ１の一周期中の前半の区間たる補正区間において有効）及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2（これらはキャリアＣ１の一周期中の後半の区間たる補償区間において有効）と、最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminとの関係を示すタイミングチャートである。 FIG. 33 shows the maximum phase phase voltage command correction value Vmax1, the intermediate phase phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1 (these are effective in the correction interval which is the first half of one cycle of the carrier C1) and the maximum. Phase phase voltage command compensation value Vmax2, intermediate phase phase voltage command compensation value Vmid2, minimum phase phase voltage command compensation value Vmin2 (these are valid in the compensation zone that is the latter half of one cycle of carrier C1), and maximum phase phase voltage It is a timing chart which shows the relationship between pulse Pmax, intermediate phase voltage pulse Pmid, and minimum phase phase voltage pulse Pmin.

最小相相電圧指令補正値Ｖmin1をキャリアＣ１の最大値Ｃmaxにまで大きくすることなく、最大相相電圧パルスＰmaxのみが活性化する期間（電圧ベクトルＶ４が採用される期間に相当）や、最大相相電圧パルスＰminのみが非活性となる期間（電圧ベクトルＶ６が採用される期間に相当）を最小幅制限値Ｔ＿lim（ここでは横軸の目盛二つ分）以上に拡げることができる。 Without increasing the minimum phase phase voltage command correction value Vmin1 to the maximum value Cmax of the carrier C1, only the maximum phase phase voltage pulse Pmax is activated (corresponding to the period during which the voltage vector V4 is employed), the maximum phase The period in which only the phase voltage pulse Pmin is inactive (corresponding to the period in which the voltage vector V6 is employed) can be extended to the minimum width limit value T_lim (here, two scales on the horizontal axis) or more.

そして中間相相電圧指令補償値Ｖmid2をキャリアＣ１の最小値Ｃminに等しく設定することができ、最大相相電圧指令補償値Ｖmax2をこれよりも大きく設定することができる。図３３では最大相相電圧指令補償値Ｖmax2は最小相相電圧指令補償値Ｖmin2と等しい場合が例示されている。 The intermediate phase voltage command compensation value Vmid2 can be set equal to the minimum value Cmin of the carrier C1, and the maximum phase phase voltage command compensation value Vmax2 can be set larger than this. FIG. 33 illustrates a case where the maximum phase phase voltage command compensation value Vmax2 is equal to the minimum phase phase voltage command compensation value Vmin2.

図３４は最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成を示すベクトル図である。図３５は最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成を示すベクトル図である。 FIG. 34 is a vector diagram showing the synthesis of voltage vectors when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted. 35 shows the maximum phase phase voltage command correction value Vmax1, the intermediate phase phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase. It is a vector diagram which shows the synthesis | combination of a voltage vector at the time of employ | adopting phase voltage command compensation value Vmin2.

図３４及び図３５のいずれにおいても、キャリアＣ１の一周期において区々に採用される電圧ベクトルを破線で、合成された電圧ベクトルを実線で、それぞれ示している。但し、上述のように、零電圧ベクトルＶ７はそれ自体の大きさが０であるので、これが採用される期間の長短に拘わらず黒丸で示されている。 In both FIG. 34 and FIG. 35, the voltage vector adopted in each period in one cycle of the carrier C1 is indicated by a broken line, and the synthesized voltage vector is indicated by a solid line. However, as described above, since the zero voltage vector V7 has a size of 0, it is indicated by a black circle regardless of the length of the period in which it is employed.

図３４及び図３５で示されるように、最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0、最小相相電圧指令Ｖmin0を採用した場合の電圧ベクトルの合成も、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1及び最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用した場合の電圧ベクトルの合成も等しくなり、キャリアＣ１一周期中の電圧ベクトルの合成値は両者で維持されていることがわかる。 As shown in FIG. 34 and FIG. 35, the composition of voltage vectors when the maximum phase phase voltage command Vmax0, the intermediate phase phase voltage command Vmid0, and the minimum phase phase voltage command Vmin0 are adopted is also the maximum phase phase voltage command correction value Vmax1. When the intermediate phase voltage command correction value Vmid1, the minimum phase phase voltage command correction value Vmin1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are adopted. The synthesis of the voltage vectors is also equal, and it can be seen that the synthesized value of the voltage vectors in one cycle of the carrier C1 is maintained in both.

なお、相電圧指令Ｖmax0，Ｖmid0，Ｖmin0，Ｖｕ＊，Ｖｖ＊，Ｖｗ＊が二相変調であるか、三相変調であるかを問わず、相電圧指令補正値Ｖmax１，Ｖmid1、Ｖmin1及び相電圧指令補償値Ｖmax2，Ｖmid2，Ｖmin2や補正相電圧指令Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊を二相変調としてもよい。 Regardless of whether the phase voltage commands Vmax0, Vmid0, Vmin0, Vu *, Vv *, Vw * are two-phase modulation or three-phase modulation, the phase voltage command correction values Vmax1, Vmid1, Vmin1, and the phase voltage The command compensation values Vmax2, Vmid2, Vmin2 and the correction phase voltage commands Vu **, Vv **, Vw ** may be two-phase modulation.

＜キャリア周期の採り方の例＞
上記の説明では、キャリアＣ１の一周期をキャリアＣ１が最小値を採る時点から一旦最大値を採ってから再び最小値を採る時点として把握した。そしてキャリアＣ１が上昇する前半の半周期を補正区間とし、最大相相電圧指令補正値Ｖmax1、中間相相電圧指令補正値Ｖmid1、最小相相電圧指令補正値Ｖmin1を任意に設定する。そしてこれらと線間電圧とに基づいて、キャリアＣ１が下降する後半の半周期を補償区間として、最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を設定する。しかしながら、キャリアＣ１の一周期をキャリアＣ１が最大値を採る時点から一旦最小値を採ってから再び最大値を採る時点として把握してもよい。 <Example of how to use the carrier cycle>
In the above description, one cycle of the carrier C1 is grasped as the time when the carrier C1 takes the maximum value once from the time when the carrier C1 takes the minimum value and then takes the minimum value again. The first half cycle in which the carrier C1 rises is set as a correction section, and the maximum phase phase voltage command correction value Vmax1, the intermediate phase voltage command correction value Vmid1, and the minimum phase phase voltage command correction value Vmin1 are arbitrarily set. Based on these and the line voltage, the half-phase of the latter half of the decrease of the carrier C1 is used as a compensation section, and the maximum phase phase voltage command compensation value Vmax2, the intermediate phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value. Set Vmin2. However, one cycle of the carrier C1 may be grasped as the time when the carrier C1 takes the minimum value once from the time when the carrier C1 takes the maximum value and then takes the maximum value again.

＜補正区間と補償区間の順序の例＞
キャリアＣ１の後半の半周期を補正区間とし、前半の半周期を補償区間としてもよい。このようにしても、補正区間、補償区間のそれぞれにおけるキャリアＣ１の変化率の符号（正／負）が異ならない限り、キャリア一周期における線間電圧の平均値を同一に保つことができ、キャリア周期における合成電圧ベクトルを維持できるからである。 <Example of order of correction interval and compensation interval>
The second half cycle of the carrier C1 may be used as the correction section and the first half cycle may be used as the compensation section. Even in this case, as long as the sign (positive / negative) of the change rate of the carrier C1 in each of the correction section and the compensation section is not different, the average value of the line voltage in one carrier cycle can be kept the same. This is because the synthesized voltage vector in the period can be maintained.

もちろん、後者の手法を採用する場合には、電圧指令補償値が採用される、前半区間の開始することに先だって、相電圧指令補正値、相電圧指令補償値を計算することが望ましい。そのためには、当該区間を含むキャリアＣ１の一周期に先だって、当該周期についての通常の相電圧指令を決定しておく必要がある。このような技術は例えば特許文献３に開示されるように、公知の技術であるので、ここでは詳細な説明を割愛する。 Of course, when the latter method is employed, it is desirable to calculate the phase voltage command correction value and the phase voltage command compensation value prior to the start of the first half section in which the voltage command compensation value is employed. For this purpose, it is necessary to determine a normal phase voltage command for the cycle prior to one cycle of the carrier C1 including the section. Since such a technique is a known technique as disclosed in, for example, Patent Document 3, detailed description thereof is omitted here.

図３６は点Ｄ（図３参照）における最大相相電圧パルスＰmax、中間相相電圧パルスＰmid、最小相相電圧パルスＰminについて示したタイミングチャートであり、図９のタイミングチャートと対応する。図３６でも図９と同様に、横軸一目盛が、最小幅制限値Ｔ＿limの半分に相当する。 36 is a timing chart showing the maximum phase phase voltage pulse Pmax, the intermediate phase phase voltage pulse Pmid, and the minimum phase phase voltage pulse Pmin at the point D (see FIG. 3), and corresponds to the timing chart of FIG. In FIG. 36, as in FIG. 9, one scale on the horizontal axis corresponds to half of the minimum width limit value T_lim.

キャリアＣ１の後半において中間相相電圧指令Ｖmid0（図８参照）よりも小さい中間相相電圧指令補正値Ｖmid1を採用し、最大相相電圧指令補正値Ｖmax1、最小相相電圧指令補正値Ｖmin1としてそれぞれ最大相相電圧指令Ｖmax0、中間相相電圧指令Ｖmid0を維持することにより、キャリアＣ１の後半の区間において中間相相電圧パルスＰmidが活性化する期間の長さを最小幅制限値Ｔ＿limにすることができる。 In the second half of the carrier C1, an intermediate phase voltage command correction value Vmid1 smaller than the intermediate phase voltage command Vmid0 (see FIG. 8) is adopted, and a maximum phase phase voltage command correction value Vmax1 and a minimum phase phase voltage command correction value Vmin1 are used. By maintaining the maximum phase phase voltage command Vmax0 and the intermediate phase phase voltage command Vmid0, the length of the period during which the intermediate phase phase voltage pulse Pmid is activated in the latter half of the carrier C1 can be set to the minimum width limit value T_lim. it can.

そしてキャリアＣ１の前半において最大相相電圧指令補償値Ｖmax2、中間相相電圧指令補償値Ｖmid2、最小相相電圧指令補償値Ｖmin2を採用する。ここでは図９と同様にしてＶmax1＝Ｖmax2＝Ｖmax0、Ｖmid2＝２Ｖmid0−Ｖmid1、Ｖmin2＝Cmaxとなる場合が例示されている。よってキャリアＣ１の前半においては最大相相電圧パルスＰmaxのみが活性化し、中間相相電圧パルスＰmid、最小相相電圧パルスＰminは活性化せず、電圧ベクトルＶ４のみが採用されることになる
図３７は図１１に対応するベクトル図であり、ここで示されるベクトルの合成ベクトルは、図１０，図１１のそれらと同じことが分かる。つまりキャリアＣ１一周期中における電圧ベクトルの合成値はこれらの三者間で維持されていることがわかる。 In the first half of the carrier C1, the maximum phase phase voltage command compensation value Vmax2, the intermediate phase phase voltage command compensation value Vmid2, and the minimum phase phase voltage command compensation value Vmin2 are employed. Here, the case where Vmax1 = Vmax2 = Vmax0, Vmid2 = 2Vmid0−Vmid1, and Vmin2 = Cmax is illustrated as in FIG. Therefore, in the first half of the carrier C1, only the maximum phase voltage pulse Pmax is activated, the intermediate phase voltage pulse Pmid and the minimum phase voltage pulse Pmin are not activated, and only the voltage vector V4 is employed. Is a vector diagram corresponding to FIG. 11, and it can be seen that the combined vectors of the vectors shown here are the same as those in FIGS. That is, it can be seen that the combined value of the voltage vector in one cycle of the carrier C1 is maintained among these three parties.

図３８は補正区間及びこれに先行する補償区間における線間電圧指令Ｅｓ＊を説明するタイミングチャートであって、図２４と同様に区間Ａ，区間Ｂは、それぞれ補正区間及び補償区間である。 FIG. 38 is a timing chart for explaining the correction section and the line voltage command Es * in the compensation section that precedes the correction section. Similarly to FIG. 24, sections A and B are a correction section and a compensation section, respectively.

ここではキャリアＣとして対称三角波を呈する波形を有するキャリアＣ１を採用しており、区間ＢはキャリアＣ１が上昇する半周期分として、区間ＡはキャリアＣ１が下降する半周期分として、それぞれ設定されている。説明の簡単のため、ここではいずれの相電圧も区間のそれぞれにおいて一定であるとして図示している。 Here, the carrier C1 having a waveform exhibiting a symmetrical triangular wave is adopted as the carrier C, the section B is set as a half cycle for the carrier C1 to rise, and the section A is set as a half cycle for the carrier C1 to fall. Yes. For the sake of simplicity of explanation, all phase voltages are illustrated as being constant in each section.

図２４と同様に相電圧指令の差（Ｖｖ＊−Ｖｕ＊）は破線で示されている。今、補正区間Ａにおいて、線間電圧指令Ｅｓ＊は元の相電圧指令の差（Ｖｖ＊−Ｖｕ＊）よりも電圧値ΔＶAだけ大きいとする。値（−ΔＶA）を補償区間において按分した電圧値ΔＶBを求める。ここではキャリアＣ１の波形は対称三角波を呈しており、区間Ｂは区間Ａの一倍であるので、ΔＶB＝（−ΔＶA）となる。もちろん、図２４に示された場合と同様にして、区間Ｂが区間Ａの二倍以上であってもよい。あるいは区間Ａがキャリアの一周期の半分であることに鑑みて、区間Ｂがキャリアの一周期の半分の整数倍であってもよい。例えば区間Ｂは区間Ａの１．５倍であってもよい。補償区間における線間電圧指令Ｅｓ＊には、補償区間における元の相電圧指令の差（Ｖｖ＊−Ｖｕ＊）と電圧値ΔＶBとの和が採用される。 As in FIG. 24, the phase voltage command difference (Vv * −Vu *) is indicated by a broken line. Now, in the correction section A, it is assumed that the line voltage command Es * is larger than the original phase voltage command difference (Vv * −Vu *) by the voltage value ΔVA. A voltage value ΔVB obtained by apportioning the value (−ΔVA) in the compensation interval is obtained. Here, since the waveform of the carrier C1 exhibits a symmetrical triangular wave and the section B is one time of the section A, ΔVB = (− ΔVA). Of course, similarly to the case shown in FIG. 24, the section B may be more than twice the section A. Alternatively, considering that section A is half of one period of the carrier, section B may be an integer multiple of half of one period of the carrier. For example, section B may be 1.5 times section A. For the line voltage command Es * in the compensation interval, the sum of the difference (Vv * −Vu *) of the original phase voltage command in the compensation interval and the voltage value ΔVB is employed.

３電力変換器（インバータ）
４up，４vp，４wp，４un，４vn，４wn スイッチ
６インバータ制御装置
６１相電流演算部
６２相電圧指令生成部
６３線間電圧指令生成部
６４補正相電圧指令生成部
６６ベクトルパターン決定部
Ｃ１、Ｃ２、Ｃキャリア
Ｃmin 最小値
Ｃmax 最大値
Ｅ直流電圧
Ｅｓ＊，Ｅｔ＊線間電圧指令
Ｇup，Ｇvp，Ｇwp，Ｇun，Ｇvn，Ｇwn スイッチング信号
Ｉｕ，Ｉｖ，Ｉｗ三相電流
Ｉ＊電流指令
ＬＨ、ＬＬ直流母線
Ｔ０区間
Ｔ＿lim 最小幅制限値
Ｖ＊スイッチングパターン
Ｖmax0 最大相相電圧指令
Ｖmid0 中間相相電圧指令
Ｖmin0 最小相相電圧指令
Ｖmax1 最大相相電圧指令補正値
Ｖmid1 中間相相電圧指令補正値
Ｖmin1 最小相相電圧指令補正値
Ｖmax2 最大相相電圧指令補償値
Ｖmid2 中間相相電圧指令補償値
Ｖmin2 最小相相電圧指令補償値
Ｖｓ，Ｖｔ線間電圧最大値
Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊補正相電圧指令
Ｖｕ＊，Ｖｖ＊，Ｖｗ＊（本来の）相電圧指令
ΔＶA，ΔＶB 電圧値 3 Power converter (inverter)
4up, 4vp, 4wp, 4un, 4vn, 4wn switch 6 Inverter control device 61 Phase current calculation unit 62 Phase voltage command generation unit 63 Line voltage command generation unit 64 Correction phase voltage command generation unit 66 Vector pattern determination unit C1, C2, C carrier Cmin Minimum value Cmax Maximum value E DC voltage Es *, Et * Line voltage command Gup, Gvp, Gwp, Gun, Gvn, Gwn Switching signal Iu, Iv, Iw Three-phase current I * Current command LH, LL DC bus T0 section T_lim Minimum width limit value V * Switching pattern Vmax0 Maximum phase voltage command Vmid0 Intermediate phase voltage command Vmin0 Minimum phase voltage command Vmax1 Maximum phase voltage command correction value Vmid1 Intermediate phase voltage command correction value Vmin1 Minimum phase voltage Command correction value Vmax2 Maximum phase phase voltage command compensation value Vmid2 Intermediate phase voltage command compensation value Vmin2 Minimum phase phase voltage command compensation value Vs, Vt lines Voltage maximum value Vu **, Vv **, Vw ** corrected phase voltage command Vu *, Vv *, Vw * (original) phase voltage command .DELTA.VA, .DELTA.VB voltage value

Claims

一対の直流母線（ＬＨ、ＬＬ）の間で相互に並列に接続される３つの電流経路を備え、前記電流経路の各々が接続点及び前記接続点を介して一対の直流母線の間で直列に接続される一対のスイッチ（４up，４vp，４wp，４un，４vn，４wn）を有する電力変換器（３）を、所定長（Ｔ０）の区間の複数に亘って最小値（Ｃmin）と最大値（Ｃmax）との間を遷移しつつ各々の前記区間では変化率（tanθ）の符号を異ならせることなく前記最小値及び前記最大値の間を線形に変化するキャリア（Ｃ）を用いて制御する装置（６）であって、
前記スイッチの前記開閉の状態を示すスイッチングパターン（Ｖ＊）に基づいて、前記スイッチの前記開閉を制御するスイッチング信号（Ｇup，Ｇvp，Ｇwp，Ｇun，Ｇvn，Ｇwn）を生成するスイッチング信号生成部（６７）と、
第１の相電圧指令（Ｖｕ＊；Ｖmax0）、前記第１の相電圧指令以上の第２の相電圧指令（Ｖｖ＊；Ｖmid0）、前記第２の相電圧指令以上の第３の相電圧指令（Ｖｗ＊；Ｖmin0）を生成する相電圧指令生成部（６２）と、
第１及び第２の線間電圧指令（Ｅｓ＊，Ｅｔ＊）を出力し、一の前記区間における前記第１の線間電圧指令（Ｅｓ＊）の絶対値は所定の電位差（Ｔ＿lim・｜tanθ｜）以上の第１値を採用し、少なくとも一つの他の前記区間における前記第１の線間電圧指令としては前記第１の相電圧指令（Ｖｕ＊）と前記第２の相電圧指令（Ｖｖ＊）との第１の差（Ｖｖ＊−Ｖｕ＊）の前記一の区間における値から前記第１値を差し引いた値（−ΔＶA）を前記他の区間において按分した値（ΔＶB）と当該他の区間における前記第１の差との和を採用し、前記一の区間における前記第２の線間電圧指令（Ｅｔ＊）の絶対値は前記所定の電位差以上の値をとる第２値を採用し、前記他の区間における前記第２の線間電圧指令としては前記第２の相電圧指令（Ｖｖ＊）と前記第３の相電圧指令（Ｖｗ＊）との第２の差（Ｖｗ＊−Ｖｖ＊）の前記一の区間における値から前記第２値を差し引いた値を按分した値と前記他の区間における前記第２の差との和を採用する線間電圧指令生成部（６３）と、
いずれも前記キャリアと比較される第１乃至第３の補正相電圧指令（Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊：Ｖmax1，Ｖmid1，Ｖmin1，Ｖmax2，Ｖmid2，Ｖmin2）を出力する補正相電圧指令生成部（６４）と、
前記第１乃至第３の補正相電圧指令と前記キャリアとの比較に基づいて、前記スイッチングパターンを決定するパターン決定部（６６）と、
前記一の区間において、前記直流母線に流れる電流（Ｉｄ）及び前記スイッチングパターン（Ｖ＊）に基づいて、前記三相電流を推定する相電流演算部（６１）と
を備え、
前記補正相電圧指令生成部において、
前記第１の線間電圧指令と前記第２の線間電圧指令の和を零から差し引いて第３の線間電圧指令を求め（Ｅｒ＊）、
前記第１の線間電圧指令の前記絶対値、前記第２の線間電圧指令の前記絶対値、及び前記第３の線間電圧指令の絶対値の中で最大となる値を最大線間電圧絶対値（＜Ｅ＞）として採用し、
前記第１乃至第３の補正相電圧指令の中で最も小さい補正相電圧指令最小値（ＶＧ）及び前記第１乃至第３の補正相電圧指令の中で最も大きい補正相電圧指令最大値（Ｖｇ）を、下記(i)又は(ii)によって求め：
(i)前記補正相電圧指令最小値（ＶＧ）は、前記最大値から前記最小値及び前記最大線間絶対値を差し引いた値（［（Ｃmax−Ｃmin）−＜Ｅ＞］）と０以上１以下のパラメタ（１−δ）との積を前記最小値に加算して求める；前記補正相電圧指令最大値（Ｖｇ）は、前記補正相電圧指令最小値（ＶＧ）と前記最大線間絶対値との和として求める；
(ii) 前記補正相電圧指令最大値（Ｖｇ）は、前記最大値から前記最小値及び前記最大線間絶対値を差し引いた値（［（Ｃmax−Ｃmin）−＜Ｅ＞］）と０以上１以下のパラメタ（δ）との積を前記最大値から差し引いて求める；前記補正相電圧指令最小値（ＶＧ）は、前記補正相電圧指令最大値（Ｖｇ）から前記最大線間絶対値を差し引いて求める、
前記第Ｋ（Ｋ＝１，２，３のいずれか一つ）の線間電圧指令の絶対値が前記最大線間電圧絶対値として採用され、(a)前記第Ｋの線間電圧指令が正であれば、前記第Ｋの補正相電圧指令は前記補正相電圧指令最小値（ＶＧ）を採り、前記第Ｊ（但しＫ＝１ではＪ＝２，Ｋ＝２ではＪ＝３，Ｋ＝３ではＪ＝１）の補正相電圧指令は前記補正相電圧指令最大値（Ｖｇ）を採り、(b) 前記第Ｋの線間電圧指令が負であれば、前記第Ｊの補正相電圧指令は前記補正相電圧指令最小値（ＶＧ）を採り、前記第Ｋの補正相電圧指令は前記補正相電圧指令最大値（Ｖｇ）を採り、
前記第Ｌ（但しＫ＝１ではＬ＝３，Ｋ＝２ではＬ＝１，Ｋ＝３ではＬ＝２）の補正相電圧指令は、(c)前記第Ｊの補正相電圧指令に前記第Ｊの線間電圧指令を加える、または(d) 前記第Ｋの補正相電圧指令から前記第Ｌの線間電圧指令を差し引くことで求められる、電力変換器制御装置。 Three current paths are connected in parallel between a pair of DC buses (LH, LL), and each of the current paths is connected in series between the pair of DC buses via the connection point and the connection point. A power converter (3) having a pair of connected switches (4up, 4vp, 4wp, 4un, 4vn, 4wn) is connected to a minimum value (Cmin) and a maximum value (over a plurality of sections of a predetermined length (T0). Cmax) is controlled using the carrier (C) that linearly changes between the minimum value and the maximum value without changing the sign of the rate of change (tan θ) in each section. (6)
A switching signal generator (Gup, Gvp, Gwp, Gun, Gvn, Gwn) for controlling the opening / closing of the switch based on a switching pattern (V *) indicating the opening / closing state of the switch ( 67)
First phase voltage command (Vu *; Vmax0), second phase voltage command (Vv *; Vmid0) greater than or equal to the first phase voltage command, and third phase voltage command greater than or equal to the second phase voltage command A phase voltage command generator (62) for generating (Vw *; Vmin0);
First and second line voltage commands (Es *, Et *) are output, and the absolute value of the first line voltage command (Es *) in one of the sections is a predetermined potential difference (T_lim · | tan θ |) The above first value is adopted, and the first phase voltage command (Vu *) and the second phase voltage command (Vv) are used as the first line voltage command in at least one other section. *) Of the first difference (Vv * −Vu *) from the value in the one section (−ΔVA) obtained by dividing the value in the other section (ΔVB) and the other The sum of the first difference in the first section and the second value of the second line voltage command (Et *) in the first section is a second value that is greater than or equal to the predetermined potential difference. As the second line voltage command in the other section, the second phase voltage command (Vv * Of the second difference (Vw * -Vv *) between the first phase voltage command (Vw *) and the value obtained by subtracting the value obtained by subtracting the second value from the value in the one section A line voltage command generator (63) that employs the sum of the second difference in
Any correction phase voltage command for outputting first to third correction phase voltage commands (Vu **, Vv **, Vw **: Vmax1, Vmid1, Vmin1, Vmax2, Vmid2, Vmin2) to be compared with the carrier. A generator (64);
A pattern determining unit (66) for determining the switching pattern based on a comparison between the first to third correction phase voltage commands and the carrier;
A phase current calculation unit (61) for estimating the three-phase current based on the current (Id) flowing through the DC bus and the switching pattern (V *) in the one section;
In the correction phase voltage command generation unit,
A third line voltage command is obtained by subtracting the sum of the first line voltage command and the second line voltage command from zero (Er *),
The maximum line voltage is the maximum value among the absolute value of the first line voltage command, the absolute value of the second line voltage command, and the absolute value of the third line voltage command. Adopted as absolute value (<E>),
The smallest correction phase voltage command minimum value (VG) among the first to third correction phase voltage commands and the largest correction phase voltage command maximum value (Vg) among the first to third correction phase voltage commands. ) Is determined by (i) or (ii) below:
(i) The correction phase voltage command minimum value (VG) is a value obtained by subtracting the minimum value and the maximum line-to-line absolute value from the maximum value ([(Cmax−Cmin) − <E>]) and 0 or more and 1 The product of the following parameter (1-δ) is added to the minimum value; the correction phase voltage command maximum value (Vg) is calculated as the correction phase voltage command minimum value (VG) and the maximum line-to-line absolute value. As the sum of
(ii) The correction phase voltage command maximum value (Vg) is a value obtained by subtracting the minimum value and the maximum line-to-line absolute value from the maximum value ([(Cmax−Cmin) − <E>]) and 0 or more and 1 The product of the following parameters (δ) is subtracted from the maximum value; the correction phase voltage command minimum value (VG) is calculated by subtracting the maximum line-to-line absolute value from the correction phase voltage command maximum value (Vg). Ask,
The absolute value of the Kth (K = 1, 2, 3) line voltage command is adopted as the maximum line voltage absolute value, and (a) the Kth line voltage command is positive. If so, the Kth correction phase voltage command takes the minimum value (VG) of the correction phase voltage command, and the Jth (where K = 1, J = 2, K = 2, J = 3, K = 3). Then, the correction phase voltage command of J = 1) takes the correction phase voltage command maximum value (Vg), and (b) if the K-th line voltage command is negative, the J-th correction phase voltage command is The correction phase voltage command minimum value (VG) is taken, the Kth correction phase voltage command takes the correction phase voltage command maximum value (Vg),
The correction phase voltage command of the L-th (where K = 1, L = 3, K = 2, L = 1, K = 3, L = 2) is (c) the J-th correction phase voltage command. A power converter control device obtained by adding a J line voltage command, or (d) subtracting the Lth line voltage command from the Kth correction phase voltage command.

前記線間電圧指令生成部（６３）は、
前記一の区間における前記第１の線間電圧指令（Ｅｓ＊）として、前記第１の相電圧指令（Ｖｕ＊）と前記第２の相電圧指令（Ｖｖ＊）との第１の差（Ｖｖ＊−Ｖｕ＊）の前記一の区間における値が前記所定の電位差（Ｔ＿lim・｜tanθ｜）未満であるか否かに対応して、それぞれ前記所定の電位差及び前記第１の差を採用し、
前記一の区間における前記第２の線間電圧指令（Ｅｔ＊）として、前記第２の相電圧指令と前記第３の相電圧指令（Ｖｗ＊）との第２の差（Ｖｗ＊−Ｖｖ＊）の前記一の区間における値が前記所定の電位差未満であるか否かに対応して、それぞれ前記所定の電位差及び前記第２の差を採用する、請求項１に記載の電力変換器制御装置。 The line voltage command generation unit (63)
As the first line voltage command (Es *) in the one section, a first difference (Vv) between the first phase voltage command (Vu *) and the second phase voltage command (Vv *). (* -Vu *) corresponding to whether the value in the one section is less than the predetermined potential difference (T_lim · | tanθ |), the predetermined potential difference and the first difference are respectively adopted.
As the second line voltage command (Et *) in the one section, a second difference (Vw * −Vv *) between the second phase voltage command and the third phase voltage command (Vw *). The power converter control device according to claim 1, wherein the predetermined potential difference and the second difference are respectively employed in accordance with whether or not a value in the one section is less than the predetermined potential difference. .

前記第１乃至第３の補正相電圧指令（Ｖｕ＊＊，Ｖｖ＊＊，Ｖｗ＊＊）の中で最小のものが前記キャリア（Ｃ）よりも大きい期間で第１の零電圧ベクトル（Ｖ０）が採用され、
前記第１乃至第３の補正相電圧指令の中で最大のものが前記キャリアよりも小さい期間で、前記第１の零電圧ベクトルとは異なる第２の零電圧ベクトル（Ｖ７）が採用され、
前記第１の零電圧ベクトルに基づく前記スイッチの前記開閉の状態によって、全ての前記接続点が前記一対の直流母線の一方（ＬＬ）に接続され、
前記第２の零電圧ベクトルに基づく前記スイッチの前記開閉の状態によって、全ての前記接続点が前記一対の直流母線の他方（ＬＨ）に接続され、
前記他の区間は前記一の区間の直後の前記区間の一つであって、
前記第１乃至第３の相電圧指令（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）のおのおのは、前記一の区間及び前記他の区間において一定であり、
前記一の区間における前記第１乃至第３の補正相電圧指令の中で最大のものと最小のものとは第１線間電圧最大値（Ｖｓ）で相違し、
前記他の区間における前記第１乃至第３の補正相電圧指令の中で最大のものと最小のものとは第２線間電圧最大値（Ｖｔ）で相違し、
前記他の区間における前記第１乃至第３の補正相電圧指令（Ｖmax2、Ｖmid2、Ｖmin2）の中で最小のもの（Ｖmax2）は、第１電位差から前記第２線間電圧最大値を差し引いた値に対して第１比βを乗じて得られた値と前記最小値との和に設定され、
第２電位差の第３電位差に対する第２比αと、前記第１比βとの間には、係数Ｄ及び第３比γを導入してβ＝［１−Ｄ（１−２α）・γ］／２の関係があり、
前記第３比γは、前記第３電位差の第４電位差に対する比であり、
前記第１電位差は前記最大値と前記最小値の差（Ｃmax−Ｃmin）であり、
前記第２電位差は前記一の区間における前記第１乃至第３の補正相電圧指令（Ｖmax1、Ｖmid1、Ｖmin1）の中で最小のもの（Ｖmax1）と前記最小値との差（Ｖmax1−Ｃmin）であり、
前記第３電位差は前記第１電位差と前記第１線間電圧最大値との差（Ｃmax−Ｃmin−Ｖｓ）であり、
前記第４電位差は前記第１電位差と前記第２線間電圧最大値との差（Ｃmax−Ｃmin−Ｖｔ）であり、
前記係数Ｄは前記一の区間における前記変化率と前記他の区間における前記変化率との極性が異なれば値（−１）を、異ならなければ値（＋１）を、それぞれ採る請求項１又は請求項２に記載の電力変換器制御装置。 The first zero voltage vector (V0) in a period in which the minimum of the first to third correction phase voltage commands (Vu **, Vv **, Vw **) is larger than the carrier (C). Is adopted,
A second zero voltage vector (V7) different from the first zero voltage vector is employed in a period in which the largest one of the first to third correction phase voltage commands is smaller than the carrier,
All the connection points are connected to one of the pair of DC buses (LL) by the open / closed state of the switch based on the first zero voltage vector,
According to the open / close state of the switch based on the second zero voltage vector, all the connection points are connected to the other (LH) of the pair of DC buses,
The other section is one of the sections immediately after the one section,
Each of the first to third phase voltage commands (Vu *, Vv *, Vw *) is constant in the one section and the other section,
The maximum and minimum ones of the first to third correction phase voltage commands in the one section are different in the first line voltage maximum value (Vs),
The maximum and minimum ones of the first to third correction phase voltage commands in the other sections are different in the second line voltage maximum value (Vt),
The minimum (Vmax2) of the first to third correction phase voltage commands (Vmax2, Vmid2, Vmin2) in the other section is a value obtained by subtracting the maximum value of the second line voltage from the first potential difference. Is set to the sum of the value obtained by multiplying the first ratio β by the minimum value,
A coefficient D and a third ratio γ are introduced between the second ratio α of the second potential difference to the third potential difference and the first ratio β, and β = [1−D (1-2α) · γ]. There is a / 2 relationship,
The third ratio γ is a ratio of the third potential difference to a fourth potential difference,
The first potential difference is a difference between the maximum value and the minimum value (Cmax−Cmin),
The second potential difference is a difference (Vmax1-Cmin) between the minimum value (Vmax1) and the minimum value among the first to third correction phase voltage commands (Vmax1, Vmid1, Vmin1) in the one section. Yes,
The third potential difference is a difference (Cmax−Cmin−Vs) between the first potential difference and the first line voltage maximum value,
The fourth potential difference is a difference (Cmax−Cmin−Vt) between the first potential difference and the second line voltage maximum value,
The coefficient D takes a value (-1) if the polarity of the change rate in the one section and the change rate in the other section are different, and takes a value (+1) if they are not different. Item 3. The power converter control device according to Item 2.

前記一の区間における前記第１乃至第３の補正相電圧指令（Ｖmax1、Ｖmid1、Ｖmin1）の中で最大のもの（Ｖmin1）、前記他の区間における前記第１乃至第３の補正相電圧指令（Ｖmax2、Ｖmid2、Ｖmin2）の中で最大のもの（Ｖmid2）は、いずれも前記最大値（Ｃmax）と等しく設定される、請求項１乃至請求項３のいずれか一つに記載の電力変換器制御装置。 Among the first to third correction phase voltage commands (Vmax1, Vmid1, Vmin1) in the one section, the maximum (Vmin1), and the first to third correction phase voltage commands (in the other section ( The power converter control according to any one of claims 1 to 3, wherein a maximum one (Vmid2, Vmax2, Vmid2, Vmin2) is set equal to the maximum value (Cmax). apparatus.

前記一の区間における前記第１乃至第３の補正相電圧指令（Ｖmax1、Ｖmid1、Ｖmin1）の中で最小のもの（Ｖmax1）、前記他の区間における前記第１乃至第３の補正相電圧指令（Ｖmax2、Ｖmid2、Ｖmin2）の中で最小のもの（Ｖmid2）は、いずれも前記最小値（Ｃmin）と等しく設定される、請求項１乃至請求項３のいずれか一つに記載の電力変換器制御装置。 Among the first to third correction phase voltage commands (Vmax1, Vmid1, Vmin1) in the one section, the minimum (Vmax1), and the first to third correction phase voltage commands (in the other section) ( The power converter control according to any one of claims 1 to 3, wherein a minimum one (Vmid2) of Vmax2, Vmid2, and Vmin2) is set equal to the minimum value (Cmin). apparatus.