JP2014011944A - Power conversion system and power conversion method - Google Patents
Power conversion system and power conversion method Download PDFInfo
- Publication number
- JP2014011944A JP2014011944A JP2012149468A JP2012149468A JP2014011944A JP 2014011944 A JP2014011944 A JP 2014011944A JP 2012149468 A JP2012149468 A JP 2012149468A JP 2012149468 A JP2012149468 A JP 2012149468A JP 2014011944 A JP2014011944 A JP 2014011944A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- duty command
- value
- command value
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は電力変換装置及び電力変換方法に関し、特に、電流検出用抵抗素子としてのシャント抵抗を備えた電力変換装置および電力変換方法に関する。 The present invention relates to a power conversion device and a power conversion method, and more particularly to a power conversion device and a power conversion method provided with a shunt resistor as a resistance element for current detection.
電力変換装置の電流検出器として、三相インバータの各相の下アーム素子と直流電源負極側との間に設けられるシャント抵抗の電圧降下に基づいて、各相の電流値を検出する下アームシャント電流検出方式が、構成が簡単で、低コストの方式として知られている。 A lower arm shunt that detects the current value of each phase based on the voltage drop of a shunt resistor provided between the lower arm element of each phase of the three-phase inverter and the DC power supply negative electrode side as a current detector of the power converter The current detection method is known as a low-cost method with a simple configuration.
下アームシャント電流検出方式は、三相の下アーム素子がオン状態となる期間には、三相のシャント抵抗の電圧降下に基づき、三相の電流を取得することができる。また、三相のうち、二相の下アーム素子がオン状態となる期間には、二相のシャント抵抗の電圧降下に基づき、キルヒホッフの法則を用いることで、三相の電流を取得することができる。ただし、これらいずれの期間も、三相の電圧指令値と搬送波との関係によっては短くなり得る。そして、これらの期間が短いときには、上記期間の開始に伴うリンギングによって、三相の電流として適切な値を取得することが困難となる。 The lower arm shunt current detection method can acquire a three-phase current based on a voltage drop of the three-phase shunt resistor during a period in which the three-phase lower arm element is in an ON state. In addition, during the period when the lower arm element of the two phases is in the ON state among the three phases, the current of the three phases can be acquired by using Kirchhoff's law based on the voltage drop of the two-phase shunt resistor. it can. However, any of these periods can be shortened depending on the relationship between the three-phase voltage command value and the carrier wave. When these periods are short, it is difficult to obtain an appropriate value as a three-phase current due to ringing accompanying the start of the period.
この課題に対し、特許文献１に記載された従来の３相回転機の制御装置では、インバータの下アーム素子の２相がオン状態となる期間及び３相がオン期間側となる期間のいずれかを選択的に拡大すべく、搬送波と比較対象となる電圧指令値を補正することで、搬送波の１周期に渡って、電圧指令値の相対的な大小関係を保持しつつ、インバータの上アーム素子または下アーム素子をオン状態に固定する固定手段と、選択的に拡大された期間内にシャント抵抗の出力を取り込むことで、３相回転機を流れる電流を取得している。
In response to this problem, in the conventional control device for a three-phase rotating machine described in
特許文献１に記載された従来の３相回転機の制御装置では、三相インバータの電圧変調率が高い場合に、三相の電圧指令値のうち、２番目に大きい電圧指令値に対応する相の下アーム素子の通電期間が、シャント抵抗にて電流を正しく取得するのに必要とする期間を確保できなくなるという問題点があった。
In the control device of the conventional three-phase rotating machine described in
本発明は、かかる問題点を解決するためになされたものであり、電圧変調率が高い場合においても、シャント抵抗にて取得する電流に基づいて電力変換することが可能な、電力変換装置及び電力変換方法を得ることを目的とする。 The present invention has been made to solve such problems, and a power conversion device and a power that can perform power conversion based on a current acquired by a shunt resistor even when the voltage modulation rate is high. The purpose is to obtain a conversion method.
本発明は、三相の電圧指令に対応する三相デューティ指令値と搬送波とを比較することによりＰＷＭ制御される三相インバータの各相の下アーム側にて下アームスイッチング素子と直列接続される電流検出用抵抗素子の電圧降下に基づいて各相の電流を検出する電力変換装置であって、上記三相のデューティ指令値を大きさの順に最大相、中間相、最小相とするとき、上記中間相の下アームスイッチング素子の通電時間が所定値未満となる場合に、上記中間相のデューティ指令値を負の方向にシフトする電流検出期間および上記中間相のデューティ指令値を正の方向にシフトする電圧調整期間を設け、上記各相の電流を上記電流検出期間にて検出する制御装置を備えたことを特徴とする電力変換装置である。 The present invention is connected in series with a lower arm switching element on the lower arm side of each phase of a three-phase inverter that is PWM controlled by comparing a carrier wave with a three-phase duty command value corresponding to a three-phase voltage command. A power conversion device that detects a current of each phase based on a voltage drop of a resistance element for current detection, wherein when the duty command value of the three phases is set to a maximum phase, an intermediate phase, and a minimum phase in order of magnitude, When the energization time of the lower arm switching element of the intermediate phase is less than a predetermined value, the current detection period for shifting the duty command value of the intermediate phase in the negative direction and the duty command value of the intermediate phase in the positive direction The power conversion device includes a control device that provides a voltage adjustment period for detecting the current of each phase during the current detection period.
本発明は、三相の電圧指令に対応する三相デューティ指令値と搬送波とを比較することによりＰＷＭ制御される三相インバータの各相の下アーム側にて下アームスイッチング素子と直列接続される電流検出用抵抗素子の電圧降下に基づいて各相の電流を検出する電力変換装置であって、上記三相のデューティ指令値を大きさの順に最大相、中間相、最小相とするとき、上記中間相の下アームスイッチング素子の通電時間が所定値未満となる場合に、上記中間相のデューティ指令値を負の方向にシフトする電流検出期間および上記中間相のデューティ指令値を正の方向にシフトする電圧調整期間を設け、上記各相の電流を上記電流検出期間にて検出する制御装置を備えたことを特徴とする電力変換装置であるので、シフトされる前の上記中間相においてはスイッチング素子の通電時間が所定値未満となる場合においても、上記電流検出期間において上記中間相を負の方向にシフトすることにより、上記中間相の下アーム素子の通電時間を確保した上で上記電流を検出し、上記電圧調整期間にて上記中間相を正の方向へシフトすることにより、上記中間相の電圧を調整することができるので、従来に比べ電圧変調率が高い場合においても、上記電流に基づいて電力変換することが可能となる。 The present invention is connected in series with a lower arm switching element on the lower arm side of each phase of a three-phase inverter that is PWM controlled by comparing a carrier wave with a three-phase duty command value corresponding to a three-phase voltage command. A power conversion device that detects a current of each phase based on a voltage drop of a resistance element for current detection, wherein when the duty command value of the three phases is set to a maximum phase, an intermediate phase, and a minimum phase in order of magnitude, When the energization time of the lower arm switching element of the intermediate phase is less than a predetermined value, the current detection period for shifting the duty command value of the intermediate phase in the negative direction and the duty command value of the intermediate phase in the positive direction Since the power conversion device is provided with a control device for providing a voltage adjustment period for detecting the current of each phase in the current detection period, the intermediate phase before being shifted Even when the energization time of the switching element is less than a predetermined value, the energization time of the lower arm element of the intermediate phase is secured by shifting the intermediate phase in the negative direction during the current detection period. In the voltage adjustment period, the voltage of the intermediate phase can be adjusted by detecting the current and shifting the intermediate phase in the positive direction during the voltage adjustment period. Thus, power conversion can be performed based on the current.
実施の形態１．
図１〜１５は、この発明の実施の形態１を示すものであり、図１は電力変換装置の構成図、図２はＰＷＭ制御部の構成図、図３はＰＷＭ制御部の各部の動作波形を示す波形図、図４は電流検出部の動作を示すフローチャート、図５は実施の形態１におけるデューティ指令演算部の動作を示すフローチャート、図６はオフセット電圧加算前後における三相電圧指令波形図、図７は三相電圧指令に対する三相デューティ指令波形図、図８は中間相の下アームスイッチング素子の通電時間が所定値未満となる場合の上記中間相に対するデューティ波形図、図９は電流検出部、モータ制御部、デューティ指令演算部、ＰＷＭ制御部の動作タイミングを示すタイミングチャート、図１０は実施の形態１の効果を説明する説明図、図１１は変調率９０％における特許文献１に記載の方式の波形説明図、図１２は変調率９５％における特許文献１に記載の方式の波形説明図、図１３は変調率９５％における特許文献１に記載の方式の波形説明図、図１４は特許文献１に記載の方式の波形説明図、図１５は変調率９５％における実施の形態１に記載の方式の波形説明図である。
1 to 15 show a first embodiment of the present invention. FIG. 1 is a configuration diagram of a power converter, FIG. 2 is a configuration diagram of a PWM control unit, and FIG. 3 is an operation waveform of each unit of the PWM control unit. 4 is a flowchart showing the operation of the current detection unit, FIG. 5 is a flowchart showing the operation of the duty command calculation unit in the first embodiment, and FIG. 6 is a three-phase voltage command waveform diagram before and after the offset voltage addition, 7 is a three-phase duty command waveform diagram for a three-phase voltage command, FIG. 8 is a duty waveform diagram for the intermediate phase when the energization time of the lower arm switching element of the intermediate phase is less than a predetermined value, and FIG. 9 is a current detector. FIG. 10 is an explanatory diagram for explaining the effect of the first embodiment, and FIG. 11 shows a modulation rate of 90%. FIG. 12 is a waveform explanatory diagram of the system described in
図１に示すように、直流電源１に電力変換装置１１を介してモータ３が接続されている。電力変換装置１１は、平滑コンデンサ２、電流検出用抵抗素子であるシャント抵抗４，５，６、モータ制御部７、デューティ指令演算部８、ＰＷＭ制御部９、電流検出部１０、上アームのスイッチング素子Ｑｕ、Ｑｖ、Ｑｗ、下アームのスイッチング素子Ｑｘ、Ｑｙ、Ｑｚを有する。上アームのスイッチング素子Ｑｕと下アームのスイッチング素子Ｑｘとが直列に接続され、上アームのスイッチング素子Ｑｖと下アームのスイッチング素子Ｑｙとが直列に接続され、上アームのスイッチング素子Ｑｗと下アームのスイッチング素子Ｑｚとが直列に接続され、本発明における３相分のアーム回路を構成している。スイッチング素子Ｑｕ、Ｑｖ、Ｑｗ、Ｑｘ、Ｑｙ、Ｑｚには、例えば電界効果トランジスタが用いられる。なお、モータ制御部７、デューティ指令演算部８、ＰＷＭ制御部９、および、電流検出部１０が、本発明における制御装置である。平滑コンデンサ２は直流電源１に接続され、直流電源１からの直流電力は、電力変換装置１１においてスイッチング素子Ｑｕ、Ｑｖ、Ｑｗ、Ｑｘ、Ｑｙ、Ｑｚをスイッチングすることにより交流電力に変換され、モータ３に供給される。
As shown in FIG. 1, a motor 3 is connected to a
モータ制御部７は、電流検出部１０より検出したモータ電流（Ｉｕ，Ｉｖ，Ｉｗ）と外部から与えられる速度指令ｆ＊とに基づき、Ｕ相の電圧指令値Ｖｕ、Ｖ相の電圧指令値Ｖｖ、Ｗ相の電圧指令値Ｖｗを出力する。
Based on the motor current (Iu, Iv, Iw) detected by the
デューティ指令演算部８では、モータ制御部７から出力された三相電圧指令値（Ｖｕ，Ｖｖ，Ｖｗ）から、後述する電流検出期間ＴｉにおけるＵ相のデューティ指令値Ｄｕ１、Ｖ相のデューティ指令値Ｄｖ１、Ｗ相のデューティ指令値Ｄｗ１、及び、電圧調整期間ＴｖにおけるＵ相のデューティ指令値Ｄｕ２、Ｖ相のデューティ指令値Ｄｖ２、Ｗ相のデューティ指令値Ｄｗ２を出力する。
In the duty command calculation unit 8, from the three-phase voltage command values (Vu, Vv, Vw) output from the
ＰＷＭ制御部９は、図２の構成図に示すように、搬送波発生部２１、電流検出期間設定部２２、Ｕ相デューティ選択器２３ａ、Ｖ相デューティ選択器２３ｂ、Ｗ相デューティ選択器２３ｃ、Ｕ相比較部２４ａ、Ｖ相比較部２４ｂ、Ｗ相比較部２４ｃ、および反転部２５ａ、２５ｂ、２５ｃを有する。
As shown in the block diagram of FIG. 2, the
搬送波発生部２１は、搬送波周波数指令に基づいて、周波数ｆｃの三角波である搬送波Ｃを出力する。図３に搬送波Ｃの波形を示す。搬送波Ｃは周期Ｔｃ（＝１／ｆｃ）、最高値１、最小値０の三角波である。
The carrier
電流検出期間設定部２２は、複数の三角波からなる搬送波Ｃの周期のうち、１周期を電流検出期間Ｔｉ、残りの周期を電圧調整期間Ｔｖとして振り分けるためのフラグｆｌａｇ＿ｉを出力する。フラグｆｌａｇ＿ｉは搬送波Ｃの１周期を電流検出期間Ｔｉに振り分けるときに１を出力し、搬送波Ｃの１周期を電圧調整期間Ｔｖに振り分けるときに０を出力する。図３にフラグｆｌａｇ＿ｉの波形例を示す。図３では、搬送波Ｃの３周期に等しい周期Ｔｓのうち、搬送波Ｃの始めの１周期を電流検出期間Ｔｉとし、フラグｆｌａｇ＿ｉとして１を出力する。そして、搬送波Ｃの残りの２周期を電圧調整期間Ｔｖとしフラグｆｌａｇ＿ｉとして０を出力する。なお、図３の例では、周期Ｔｓを搬送波Ｃの３周期に等しい周期としたが、Ｔｓは搬送波ＣのＮ（Ｎ：２以上の自然数）周期に設定し、その周期Ｔｓのうち搬送波Ｃの１周期分を電流検出期間Ｔｉに設定し、残りの搬送波ＣのＮ−１周期分を電圧調整期間Ｔｖに設定すればよい。このように、各周期Ｔｓにおいて、最初の搬送波Ｃの１周期分を電流検出期間Ｔｉに設定し、残りの搬送波ＣのＮ−１周期分を電圧調整期間Ｔｖに設定するため、電流検出期間Ｔｉと電圧調整期間Ｔｖとが交互に切り替わる構成となっている。
The current detection
Ｕ相デューティ選択器２３ａは、フラグｆｌａｇ＿ｉ、および、Ｕ相デューティ指令値Ｄｕ１，Ｄｕ２が入力され、フラグｆｌａｇ＿ｉに応じて、Ｕ相デューティ指令値Ｄｕ１，Ｄｕ２のいずれか一方を選択出力する。具体的には、フラグｆｌａｇ＿ｉが１のとき、Ｕ相デューティ指令値Ｄｕ１を出力し、フラグｆｌａｇ＿ｉが０のとき、Ｕ相デューティ指令値Ｄｕ２を出力する。同様に、Ｖ相デューティ選択器２３ｂは、フラグｆｌａｇ＿ｉに応じて、Ｖ相デューティ値Ｄｖ１，Ｄｖ２のいずれか一方を選択出力する。具体的には、フラグｆｌａｇ＿ｉが１のとき、Ｖ相デューティ値Ｄｖ１を出力し、フラグｆｌａｇ＿ｉが０のとき、Ｖ相デューティ値Ｄｖ２を出力する。さらに、Ｗ相デューティ選択器２３ｃは、フラグｆｌａｇ＿ｉに応じて、Ｗ相デューティ値Ｄｗ１，Ｄｗ２のいずれか一方を選択出力する。具体的には、フラグｆｌａｇ＿ｉが１のとき、Ｗ相デューティ値Ｄｗ１を出力し、フラグｆｌａｇ＿ｉが０のとき、Ｖ相デューティ値Ｄｗ２を出力する。
The
ゲート信号Ｇｕを出力するＵ相比較部２４ａは、Ｕ相デューティ選択器２３ａの出力と搬送波発生部２１から出力された搬送波Ｃとを比較して、図３に示すように、Ｕ相デューティ選択器２３ａの出力の方が大きいときはレベル１を出力し、一方、小さいまたは同じであるときはレベル０を出力する。また、ゲート信号Ｇｘを出力する反転部２５ａは、図３に示すように、Ｕ相比較部２４ａの出力の反転信号をゲート信号Ｇｘとして出力する。具体的には、ゲート信号Ｇｕがレベル１のとき、レベル０のゲート信号Ｇｘを出力し、ゲート信号Ｇｕがレベル０のとき、レベル１のゲート信号Ｇｘを出力する。同様に、ゲート信号Ｇｖを出力するＶ相比較部２４ｂは、Ｖ相デューティ選択器２３ｂの出力と搬送波Ｃとを比較して、図３に示すように、Ｖ相デューティ選択器２４ｂの出力の方が大きいときはレベル１を出力し、一方、小さいまたは同じであるときはレベル０を出力する。また、ゲート信号Ｇｙを出力する反転部２５ｂは、図３に示すように、ゲート信号Ｇｖの反転信号をゲート信号Ｇｙとして出力する。すなわち、ゲート信号Ｇｖがレベル１のとき、レベル０のゲート信号Ｇｙを出力し、ゲート信号Ｇｖがレベル０のとき、レベル１のゲート信号Ｇｙを出力する。さらに、ゲート信号Ｇｗを出力するＷ相比較部２４ｃは、Ｗ相デューティ選択器２３ｃの出力と搬送波Ｃとを比較して、図３に示すように、Ｗ相デューティ選択器２３ｃの出力の方が大きいときはレベル１を出力し、一方、小さいまたは同じであるときはレベル０を出力する。また、ゲート信号Ｇｚを出力する反転部２５ｃは、図３に示すように、ゲート信号Ｇｗの反転信号を、ゲート信号Ｇｚとして出力する。すなわち、ゲート信号Ｇｗがレベル１のとき、レベル０のゲート信号Ｇｚを出力し、ゲート信号Ｇｗがレベル０のとき、レベル１のゲート信号Ｇｚを出力する。
The
ＰＷＭ制御部９は以上のようなゲート信号Ｇｕ、Ｇｖ、Ｇｗ、Ｇｘ、Ｇｙ、及びＧｚを出力し、それらのゲート信号により、スイッチング素子Ｑｕ、Ｑｖ、Ｑｗ、Ｑｘ、Ｑｙ、及びＱｚをそれぞれ制御する。具体的には、ゲート信号が１のとき、スイッチング素子をオンし、ゲート信号が０のとき、スイッチング素子をオフにする。
The
電流検出部１０は、シャント抵抗４、５、６に生じる電圧ｖＲＵ、ｖＲＶ、ｖＲＷと、シャント抵抗値Ｒｕ、Ｒｖ、Ｒｗと、デューティ指令演算部８が出力するＵ〜Ｗ相のデューティ指令値Ｄｕ１、Ｄｖ１、Ｄｗ１と、ＰＷＭ制御部９が出力するフラグｆｌａｇ＿ｉ及び搬送波Ｃとに基づいて、Ｕ〜Ｗ相電流Ｉｕ、Ｉｖ、Ｉｗを検出する。
The
電流検出部１０の動作を、図４のフローチャートにより説明する。まずはじめに、ステップＳ４１で、搬送波Ｃが１であるかを判定し、１ならばステップＳ４２を実行し、１以外ならば再びステップＳ４１を実行する。ステップＳ４２では、フラグｆｌａｇ＿ｉが１であるかを判定し、１ならばステップＳ４３を実行し、１以外ならば再びステップＳ４１を実行する。
The operation of the
ステップＳ４３では、Ｕ相デューティ指令値Ｄｕ１と基準デューティＤｘとを比較する。ここで、基準デューティＤｘとは、シャント抵抗４の電圧降下より電流検出が可能な下アームスイッチング素子Ｑｘの通電時間の下限値ｔｘより決まるデューティ値である。従って、ａ相（ａ＝Ｕ，Ｖ，Ｗ）のデューティ指令値Ｄａが基準デューティＤｘ以下の場合、当該ａ相の下アームスイッチング素子の通電時間がｔｘ以上となるため、ａ相での電流検出は可能であり、一方、ａ相（ａ＝Ｕ，Ｖ，Ｗ）のデューティ指令値Ｄａが基準デューティ値Ｄｘ未満の場合、ａ相の下アームスイッチング素子の通電時間がｔｘ未満となるため、ａ相での電流検出は不可能である。ステップＳ４３では、Ｕ相デューティ指令値Ｄｕ１と基準デューティＤｘとを比較し、Ｕ相デューティ指令値Ｄｕ１が基準デューティ値Ｄｘ以下の場合、ステップＳ４４を実行し、Ｕ相デューティ指令値Ｄｕ１が基準デューティ値Ｄｘよりも大きい場合、ステップ４６ｄを実行してＵ〜Ｗ相電流Ｉｕ〜Ｉｗを求める。
In step S43, the U-phase duty command value Du1 is compared with the reference duty Dx. Here, the reference duty Dx is a duty value determined by the lower limit value tx of the energization time of the lower arm switching element Qx capable of detecting current from the voltage drop of the
ステップＳ４６ｄでは、Ｖ相電流Ｉｖはシャント抵抗５に生じる電圧ｖＲＶ及びシャント抵抗値Ｒｖに基づいて求められ（Ｉｖ＝ｖＲＶ／Ｒｖ）、同様に、Ｗ相電流Ｉｗはシャント抵抗６に生じる電圧ｖＲＷ及びシャント抵抗値Ｒｗに基づいて求められる（Ｉｗ＝ｖＲＷ／Ｒｗ）。一方、Ｕ相電流Ｉｕは、ステップＳ４３にてＵ相の下アームのスイッチング素子Ｑｘのオン時間が、電流検出が可能なオン時間より短いと判定されているため、シャント抵抗４の電圧降下ｖＲＵ及びシャント抵抗値Ｒｕに基づいて求めることは不可能である。よって、Ｕ相電流Ｉｕは、三相電流の和が零となることを利用し、キルヒホッフの法則を用いて、Ｖ相電流Ｉｖ及びＷ相電流Ｉｗに基づいて求められる（Ｉｕ＝−Ｉｖ−Ｉｗ）。
In step S46d, the V-phase current Iv is obtained based on the voltage vRV generated in the shunt resistor 5 and the shunt resistance value Rv (Iv = vRV / Rv). Similarly, the W-phase current Iw is determined by the voltage vRW generated in the
ステップＳ４４では、Ｖ相デューティ指令値Ｄｖ１と基準デューティＤｘとを比較する。Ｖ相デューティ指令値Ｄｖ１が基準デューティ値Ｄｘ以下の場合、ステップＳ４５を実行し、Ｖ相デューティ指令値Ｄｖ１が基準デューティ値Ｄｘよりも大きい場合、ステップＳ４６ｃを実行する。 In step S44, the V-phase duty command value Dv1 is compared with the reference duty Dx. When the V-phase duty command value Dv1 is less than or equal to the reference duty value Dx, step S45 is executed, and when the V-phase duty command value Dv1 is larger than the reference duty value Dx, step S46c is executed.
ステップＳ４６ｃでは、Ｕ相電流Ｉｕはシャント抵抗４に生じる電圧ｖＲＵ及びシャント抵抗値Ｒｕに基づいて求められ（Ｉｕ＝ｖＲＵ／Ｒｕ）、同様に、Ｗ相電流Ｉｗはシャント抵抗６に生じる電圧ｖＲＷ及びシャント抵抗値Ｒｗに基づいて求められ（Ｉｗ＝ｖＲＷ／Ｒｗ）、Ｖ相電流は、ステップＳ４４にてＶ相の下アームのスイッチング素子のオン時間が、電流検出が可能なオン時間より短いと判定されているため、シャント抵抗５の電圧降下ｖＲＶ及びシャント抵抗値Ｒｖに基づいて求めることは不可能であるである。よって、Ｖ相電流Ｉｖはキルヒホッフの法則を用いて三相電流の和が零となることを利用し、Ｕ相電流Ｉｕ及びＷ相電流Ｉｗに基づいて求められる（Ｉｖ＝−Ｉｕ−Ｉｗ）。
In step S46c, the U-phase current Iu is obtained based on the voltage vRU generated in the
ステップＳ４５では、Ｗ相デューティ指令値Ｄｗ１と基準デューティＤｘとを比較する。Ｗ相デューティ指令値Ｄｗ１が基準デューティ値Ｄｘ以下の場合、ステップＳ４６ａを実行し、Ｗ相デューティ指令値Ｄｗ１が基準デューティ値Ｄｗよりも大きい場合、ステップＳ４６ｂを実行する。 In step S45, the W-phase duty command value Dw1 is compared with the reference duty Dx. When the W-phase duty command value Dw1 is less than or equal to the reference duty value Dx, step S46a is executed, and when the W-phase duty command value Dw1 is larger than the reference duty value Dw, step S46b is executed.
ステップＳ４６ａでは、Ｕ相電流Ｉｕは、シャント抵抗４に生じる電圧ｖＲＵ及びシャント抵抗値Ｒｕに基づいて求められ（Ｉｕ＝ｖＲＵ／Ｒｕ）、同様に、Ｖ相電流Ｉｖはシャント抵抗５に生じる電圧ｖＲＶ及びシャント抵抗値Ｒｖに基づいて求められ（Ｉｖ＝ｖＲＶ／Ｒｖ）、さらに、Ｗ相電流Ｉｗは、シャント抵抗６に生じる電圧ｖＲＷ及びシャント抵抗値Ｒｗに基づいて求められる（Ｉｗ＝ｖＲＷ／Ｒｗ）。
In step S46a, the U-phase current Iu is obtained based on the voltage vRU generated in the
ステップＳ４６ｂでは、Ｕ相電流Ｉｕは、シャント抵抗４に生じる電圧ｖＲＵ及びシャント抵抗値Ｒｕに基づいて求められ（Ｉｕ＝ｖＲＵ／Ｒｕ）、同様に、Ｖ相電流Ｉｖは、シャント抵抗５に生じる電圧ｖＲＶ及びシャント抵抗値Ｒｖに基づいて求められ（Ｉｖ＝ｖＲＶ／Ｒｖ）、Ｗ相電流Ｉｗは、ステップＳ４５にてＷ相の下アームのスイッチング素子のオン時間が、電流検出が可能なオン時間より短いと判定されているため、シャント抵抗６の電圧降下ｖＲＷ及びシャント抵抗値Ｒｗに基づいて求めることは不可能である。よって、Ｗ相電流Ｉｗは、キルヒホッフの法則を用いて、三相電流の和が零となることを利用し、Ｕ相電流Ｉｕ及びＶ相電流Ｉｖに基づいて求められる（Ｉｗ＝−Ｉｕ−Ｉｖ）。
In step S46b, the U-phase current Iu is obtained based on the voltage vRU generated in the
次に、デューティ指令演算部８の動作を、図５のフローチャートにより説明する。ステップＳ５１では、オフセット電圧Ｖｏｆｆｓｅｔを演算する。オフセット電圧Ｖｏｆｆｓｅｔとは、電力変換装置１１より出力される電圧の、直流電源１の出力電圧Ｖｄｃに対する割合、即ち、電圧変調率を向上させる目的で、Ｕ〜Ｗ相電圧Ｖｕ、Ｖｖ、Ｖｗに加算する電圧である。なお、本発明において、電圧変調率とは、電力変換装置１１より出力される線間電圧振幅の、直流電源１の電圧Ｖｄｃに対する割合と定義する。図６に一例を示す。図６の例では、図６の１段目に示すＵ〜Ｗ相電圧Ｖｕ、Ｖｖ、Ｖｗに対し、図６の２段目に示すオフセット電圧Ｖｏｆｓｅｔは、Ｕ〜Ｗ相電圧Ｖｕ、Ｖｖ、Ｖｗの３倍の周波数成分の三角波とする。
Next, the operation of the duty command calculation unit 8 will be described with reference to the flowchart of FIG. In step S51, an offset voltage Voffset is calculated. The offset voltage Voffset is added to the U to W phase voltages Vu, Vv, and Vw for the purpose of improving the ratio of the voltage output from the
ステップＳ５２で、オフセット電圧ＶｏｆｆｓｅｔをＵ〜Ｗ相電圧Ｖｕ、Ｖｖ、Ｖｗに加算する。こうして、ステップＳ５２でオフセット電圧Ｖｏｆｆｓｅｔが加算されたＵ、Ｖ、Ｗ相電圧をそれぞれＶｕｈ、Ｖｖｈ、Ｖｗｈとする。Ｖｕｈ、Ｖｖｈ、Ｖｗｈを、図６の３段目に示す。 In step S52, the offset voltage Voffset is added to the U to W phase voltages Vu, Vv, and Vw. Thus, the U, V, and W phase voltages to which the offset voltage Voffset is added in step S52 are set to Vuh, Vvh, and Vwh, respectively. Vuh, Vvh, and Vwh are shown in the third row of FIG.
Ｖｕｈ＝Ｖｕ＋Ｖｏｆｆｓｅｔ
Ｖｖｈ＝Ｖｖ＋Ｖｏｆｆｓｅｔ
Ｖｗｈ＝Ｖｗ＋Ｖｏｆｆｓｅｔ
Vuh = Vu + Voffset
Vvh = Vv + Voffset
Vwh = Vw + Voffset
ステップＳ５３では、オフセット電圧Ｖｏｆｆｓｅｔが加算されたＵ〜Ｗ相電圧Ｖｕｈ〜Ｖｗｈを、下記の数式により、Ｕ〜Ｗ相デューティ指令値Ｄｕ〜Ｄｗに変換する。 In step S53, the U to W phase voltages Vuh to Vwh to which the offset voltage Voffset is added are converted into U to W phase duty command values Du to Dw by the following mathematical formula.
Ｄｕ＝Ｖｕｈ／Ｖｄｃ＋０．５
Ｄｖ＝Ｖｖｈ／Ｖｄｃ＋０．５
Ｄｗ＝Ｖｗｈ／Ｖｄｃ＋０．５
Du = Vuh / Vdc + 0.5
Dv = Vvh / Vdc + 0.5
Dw = Vwh / Vdc + 0.5
図７は、三相電圧指令に対する三相デューティ指令波形図である。図７の１段目は、Ｕ〜Ｗ相電圧Ｖｕｈ〜Ｖｗｈであり、図７の２段目は、図７の１段目のＵ〜Ｗ相電圧Ｖｕｈ〜Ｖｗｈのそれぞれに対するＵ〜Ｗ相デューティ指令値Ｄｕ〜Ｄｗである。 FIG. 7 is a three-phase duty command waveform diagram with respect to the three-phase voltage command. The first stage in FIG. 7 is the U to W phase voltage Vuh to Vwh, and the second stage in FIG. 7 is the U to W phase duty for each of the U to W phase voltages Vuh to Vwh in the first stage in FIG. The command values are Du to Dw.
ステップＳ５４では、Ｕ〜Ｗ相デューティ指令値Ｄｕ〜Ｄｗを互いに比較し、デューティ指令値を大きさの順に最大相、中間相、最小相とするとき、２番目に大きいものを中間相デューティ指令値Ｄｍｉｄとする。 In step S54, the U to W phase duty command values Du to Dw are compared with each other, and when the duty command value is set to the maximum phase, intermediate phase, and minimum phase in order of magnitude, the second largest value is the intermediate phase duty command value. Let Dmid.
Ｄｍｉｄ＝ｍｉｄ（Ｄｕ，Ｄｖ，Ｄｗ） Dmid = mid (Du, Dv, Dw)
ステップＳ５５では、ステップＳ５４で求めた中間相デューティ指令値Ｄｍｉｄと中間相デューティ基準値Ｄｍｉｄｔ１とを比較し、中間相デューティ指令値Ｄｍｉｄの方が大きい場合、ステップＳ５６ａを実行し、一方、中間相デューティ指令値Ｄｍｉｄが小さいかあるいは同じである場合、ステップＳ５６ｂを実行する。ここで、中間相デューティ基準値Ｄｍｉｄｔ１は、中間相の下アームのスイッチング素子の通電時間が、中間相のシャント抵抗による電圧降下に基づいて中間相の電流値を正しく検出するのに必要な時間以上の時間（所定値）を確保すべく設定されたものである。よって、中間相デューティ基準値Ｄｍｉｄｔ１は先に述べた基準デューティＤｘ以下の値となる。 In step S55, the intermediate phase duty command value Dmid obtained in step S54 is compared with the intermediate phase duty reference value Dmid1, and if the intermediate phase duty command value Dmid is larger, step S56a is executed. If the command value Dmid is small or the same, step S56b is executed. Here, the intermediate phase duty reference value Dmid1 is equal to or longer than the time required for correctly detecting the current value of the intermediate phase based on the voltage drop due to the shunt resistance of the intermediate phase, as the energization time of the switching element of the lower arm of the intermediate phase Is set to ensure the time (predetermined value). Therefore, the intermediate phase duty reference value Dmid1 is a value equal to or less than the reference duty Dx described above.
ステップＳ５６ａでは、ステップＳ５４にて求められた中間相デューティ指令値Ｄｍｉｄに対し、ΔＶ１だけ差し引いた中間相デューティ指令値Ｄｍｉｄ１及びΔＶ２だけ加算した中間相デューティ指令値Ｄｍｉｄ２を算出する。 In step S56a, an intermediate phase duty command value Dmid2 obtained by adding only the intermediate phase duty command value Dmid1 and ΔV2 subtracted by ΔV1 to the intermediate phase duty command value Dmid obtained in step S54 is calculated.
Ｄｍｉｄ１＝Ｄｍｉｄ−ΔＶ１
Ｄｍｉｄ２＝Ｄｍｉｄ＋ΔＶ２
Dmid1 = Dmid−ΔV1
Dmid2 = Dmid + ΔV2
ここで、ΔＶ１は、中間相デューティ指令値Ｄｍｉｄ１が中間相デューティ基準値Ｄｍｉｄｔ１以下となる値に設定する。ΔＶ２は、電流検出期間Ｔｉに、中間相デューティ指令値ＤｍｉｄよりもΔＶ１だけ低い中間層デューティ指令値Ｄｍｉｄ１を出力したことによる電力変換装置１１の中間相における出力電圧の誤差を補償する目的で、電圧調整期間Ｔｖにおいて中間相デューティ指令値Ｄｍｉｄに加算されるもので、式（１）により与えられる。
Here, ΔV1 is set to a value at which the intermediate phase duty command value Dmid1 is equal to or less than the intermediate phase duty reference value Dmid1. ΔV2 is a voltage for the purpose of compensating for an error in the output voltage in the intermediate phase of the
ΔＶ２ ＝ ΔＶ１／（Ｎ−１） （１） ΔV2 = ΔV1 / (N−1) (1)
ΔＶ２を（１）式で与えることにより、電流検出期間Ｔｉにて出力される中間相デューティ指令値Ｄｍｉｄ１と電圧調整期間Ｔｖにて出力される中間相デューティ指令値Ｄｍｉｄ２の平均値は、ステップＳ５４にて求められた中間相デューティ指令値Ｄｍｉｄに一致するため、電力変換装置１１から出力される中間相に対応する電圧は、電流検出期間Ｔｉと電圧調整期間Ｔｖとで構成される１期間Ｔｓにおいて、電圧誤差は発生しない。ただし、ΔＶ２の計算は（１）式に限られるものではなく、（１）式で与えられる値よりも小さい値に設定された場合においても、電流検出期間Ｔｉに中間相デューティ指令値ＤｍｉｄよりもΔＶ１だけ低い中間相デューティ指令値Ｄｍｉｄ１を出力したことによる電力変換装置１１の中間相における出力電圧の誤差を低下させることが可能である。
By giving ΔV2 by the expression (1), the average value of the intermediate phase duty command value Dmid1 output in the current detection period Ti and the intermediate phase duty command value Dmid2 output in the voltage adjustment period Tv is calculated in step S54. Therefore, the voltage corresponding to the intermediate phase output from the
ステップＳ５６ｂでは、ステップＳ５４にて求められた中間相デューティ指令値Ｄｍｉｄの値を、そのまま、Ｄｍｉｄ１及びＤｍｉｄ２として出力する。 In step S56b, the intermediate phase duty command value Dmid obtained in step S54 is output as it is as Dmid1 and Dmid2.
次に、ステップＳ５７では、中間相デューティ指令値ＤｍｉｄがＵ相デューティ指令値Ｄｕに一致するか否かを判定し、一致する場合、ステップＳ５９ａを実行し、一致しない場合、ステップＳ５８を実行する。 Next, in step S57, it is determined whether or not the intermediate phase duty command value Dmid matches the U phase duty command value Du. If they match, step S59a is executed, and if they do not match, step S58 is executed.
ステップＳ５８では、中間相デューティ指令値ＤｍｉｄがＶ相デューティ指令値Ｄｖに一致するか否かを判定し、一致する場合、ステップＳ５９ｂを実行し、一致しない場合、ステップＳ５９ｃを実行する。 In step S58, it is determined whether or not the intermediate phase duty command value Dmid matches the V phase duty command value Dv. If they match, step S59b is executed, and if they do not match, step S59c is executed.
ステップＳ５９ａでは、電流検出期間Ｔｉに出力するＵ、Ｖ、Ｗ相デューティ指令値Ｄｕ１、Ｄｖ１、Ｄｗ１、及び、電圧調整期間Ｔｖに出力するＵ、Ｖ、Ｗ相デューティ指令値Ｄｕ２、Ｄｖ２、Ｄｗ２を式（２）〜（５）の演算を実施することで求める。 In step S59a, the U, V, and W phase duty command values Du1, Dv1, and Dw1 output in the current detection period Ti and the U, V, and W phase duty command values Du2, Dv2, and Dw2 that are output in the voltage adjustment period Tv are obtained. It calculates | requires by implementing the calculation of Formula (2)-(5).
Ｄｖ１ ＝ Ｄｖ２ ＝ Ｄｖ （２）
Ｄｗ１ ＝ Ｄｗ２ ＝ Ｄｗ （３）
Ｄｕ１ ＝ Ｄｍｉｄ１ （４）
Ｄｕ２ ＝ Ｄｍｉｄ２ （５）
Dv1 = Dv2 = Dv (2)
Dw1 = Dw2 = Dw (3)
Du1 = Dmid1 (4)
Du2 = Dmid2 (5)
同様に、ステップＳ５９ｂでは、電流検出期間Ｔｉに出力するＵ、Ｖ、Ｗ相デューティ指令値Ｄｕ１、Ｄｖ１、Ｄｗ１、及び、電圧調整期間Ｔｖに出力するＵ、Ｖ、Ｗ相デューティ指令値Ｄｕ２、Ｄｖ２、Ｄｗ２を式（６）〜（９）の演算を実施することで求める。 Similarly, in step S59b, U, V, and W phase duty command values Du1, Dv1, and Dw1 that are output in the current detection period Ti, and U, V, and W phase duty command values Du2, and Dv2 that are output in the voltage adjustment period Tv. , Dw2 is obtained by performing the calculations of equations (6) to (9).
Ｄｕ１ ＝ Ｄｕ２ ＝ Ｄｕ （６）
Ｄｗ１ ＝ Ｄｗ２ ＝ Ｄｗ （７）
Ｄｖ１ ＝ Ｄｍｉｄ１ （８）
Ｄｖ２ ＝ Ｄｍｉｄ２ （９）
Du1 = Du2 = Du (6)
Dw1 = Dw2 = Dw (7)
Dv1 = Dmid1 (8)
Dv2 = Dmid2 (9)
同様に、ステップＳ５９ｃでは、電流検出期間Ｔｉに出力するＵ、Ｖ、Ｗ相デューティ指令値Ｄｕ１、Ｄｖ１、Ｄｗ１、及び、電圧調整期間Ｔｖに出力するＵ、Ｖ、Ｗ相デューティ指令値Ｄｕ２、Ｄｖ２、Ｄｗ２を式（１０）〜（１３）の演算を実施することで求める。 Similarly, in step S59c, the U, V, and W phase duty command values Du1, Dv1, and Dw1 that are output in the current detection period Ti, and the U, V, and W phase duty command values Du2, and Dv2 that are output in the voltage adjustment period Tv. , Dw2 is obtained by performing the calculations of equations (10) to (13).
Ｄｕ１ ＝ Ｄｕ２ ＝ Ｄｕ （１０）
Ｄｖ１ ＝ Ｄｖ２ ＝ Ｄｖ （１１）
Ｄｗ１ ＝ Ｄｍｉｄ１ （１２）
Ｄｗ２ ＝ Ｄｍｉｄ２ （１３）
Du1 = Du2 = Du (10)
Dv1 = Dv2 = Dv (11)
Dw1 = Dmid1 (12)
Dw2 = Dmid2 (13)
図８は、中間相デューティ指令値の波形例である。図８の１、２、３段目にそれぞれ中間相デューティ指令値Ｄｍｉｄ、Ｄｍｉｄ１、Ｄｍｉｄ２の波形例を示す。中間相デューティ基準値Ｄｍｉｄｔ１は０．９に設定している。中間相デューティ指令値Ｄｍｉｄが中間相デューティ基準値Ｄｍｉｄｔ１を超えるとき、ステップＳ５６ａの処理により、中間相デューティ指令値Ｄｍｉｄ１は、中間相デューティ指令値Ｄｍｉｄに対しΔＶ１が差し引かれ、中間相デューティ指令値Ｄｍｉｄ２は、中間相デューティ指令値Ｄｍｉｄに対しΔＶ２が加算される。一方、中間相デューティ指令値Ｄｍｉｄが中間相デューティ基準値Ｄｍｉｄｔ１以下の場合は、ステップＳ５６ｂの処理により、中間相の下アームのスイッチング素子のオン時間が、中間相のシャント抵抗の電圧降下に基づいて中間相の電流を検出するのに必要な時間（所定値）以上となるため、中間相デューティ指令値Ｄｍｉｄをそのまま中間相デューティ指令値Ｄｍｉｄ１、Ｄｍｉｄ２として出力する。 FIG. 8 is a waveform example of the intermediate phase duty command value. Waveform examples of intermediate phase duty command values Dmid, Dmid1, and Dmid2 are shown in the first, second, and third stages of FIG. The intermediate phase duty reference value Dmidt1 is set to 0.9. When the intermediate phase duty command value Dmid exceeds the intermediate phase duty reference value Dmid1, the intermediate phase duty command value Dmid1 is subtracted from the intermediate phase duty command value Dmid by the process of step S56a, and the intermediate phase duty command value Dmid2 ΔV2 is added to the intermediate phase duty command value Dmid. On the other hand, when the intermediate phase duty command value Dmid is equal to or smaller than the intermediate phase duty reference value Dmid1, the on-time of the switching element of the lower arm of the intermediate phase is determined based on the voltage drop of the shunt resistor of the intermediate phase by the process of step S56b. Since the time (predetermined value) required for detecting the current of the intermediate phase is exceeded, the intermediate phase duty command value Dmid is output as it is as the intermediate phase duty command values Dmid1, Dmid2.
このように、本実施の形態１では、中間相の下アームスイッチング素子の通電時間が所定値未満となる場合に、当該中間相を負の方向にΔＶ１だけシフトする電流検出期間Ｔｉおよび当該中間相を正の方向にΔＶ２だけシフトする電圧調整期間Ｔｖを設け、各相（Ｕ，Ｖ，Ｗ）の電流を当該電流検出期間Ｔｉにて検出する。 As described above, in the first embodiment, when the energization time of the lower arm switching element of the intermediate phase is less than the predetermined value, the current detection period Ti for shifting the intermediate phase in the negative direction by ΔV1 and the intermediate phase Is provided with a voltage adjustment period Tv that shifts in the positive direction by ΔV2, and the current of each phase (U, V, W) is detected in the current detection period Ti.
図９は、図７における、Ｕ〜Ｗ相デューティ指令値がＡのタイミングにおける、電流検出部１０、モータ制御部７、デューティ指令演算部８、ＰＷＭ制御部９の動作タイミングを示すタイミングチャートである。横軸ｔは時刻を示し、ｋは２以上の自然数である。周期Ｔｓ（ｋ−１）にてモータ制御部７およびデューティ指令演算部８にて演算されたデューティ指令値Ｄｕ１（ｋ−１）、Ｄｖ１（ｋ−１）、Ｄｗ１（ｋ−１）、Ｄｕ２（ｋ−１）、Ｄｖ２（ｋ−１）、及びＤｗ２（ｋ−１）を、時刻ｔ（ｋ）において、ＰＷＭ制御部９に反映する。なお、時刻ｔ（ｋ）は、周期Ｔｓ（ｋ−１）の終了時刻であるとともに、周期ｔｓ（ｋ）の開始時刻である。ＰＷＭ制御部９では、周期Ｔｓ（ｋ）において、電流検出期間Ｔｉ（ｋ）にてデューティ指令値Ｄｕ１（ｋ−１）、Ｄｖ１（ｋ−１）、及びＤｗ１（ｋ−１）を搬送波Ｃと比較し、電圧調整期間Ｔｖ（ｋ）にてデューティ指令値Ｄｕ２（ｋ−１）、Ｄｖ２（ｋ−１）、及びＤｗ２（ｋ−１）を搬送波Ｃと比較することでゲート信号Ｇｕ、Ｇｖ、Ｇｗ、Ｇｘ、Ｇｙ、及びＧｚが出力される（図９においてＧｘ、Ｇｙ、及びＧｚは省略）。周期Ｔｓ（ｋ）において、搬送波Ｃ及びフラグｆｌｇ＿ｉが共に１となる時刻ｔｃ（ｋ）にて、電流検出部１０がＵ〜Ｗ相電流ｉｕ（ｋ）、ｉｖ（ｋ）、ｉｗ（ｋ）を取得し、Ｕ〜Ｗ相電流ｉｕ（ｋ）、ｉｖ（ｋ）、ｉｗ（ｋ）に基づいて、モータ制御部７およびデューティ指令演算部８のＫ回目の演算を行なう。モータ制御部７およびデューティ指令演算部８のＫ回目の演算により求められたデューティ指令値Ｄｕ１（ｋ）、Ｄｖ１（ｋ）、Ｄｗ１（ｋ）、Ｄｕ２（ｋ）、Ｄｖ２（ｋ）及びＤｗ２（ｋ）を時刻ｔ（ｋ＋１）にてＰＷＭ制御部９へ反映する。なお、時刻ｔ（ｋ＋１）は、周期Ｔｓ（ｋ）の終了時刻であるとともに、周期ｔｓ（ｋ＋１）の開始時刻である。ＰＷＭ制御部９では、周期Ｔｓ（ｋ＋１）にて、デューティ指令値Ｄｕ１（ｋ）、Ｄｖ１（ｋ）、Ｄｗ１（ｋ）、Ｄｕ２（ｋ）、Ｄｖ２（ｋ）及びＤｗ２（ｋ）が反映されたゲート信号Ｇｕ、Ｇｖ、Ｇｗ、Ｇｘ、Ｇｙ、及びＧｚが出力される（図９においてＧｘ、Ｇｙ、及びＧｚは省略）。
FIG. 9 is a timing chart showing operation timings of the
図１０は、実施の形態１の効果を説明する説明図であり、図３に対し、図５に示したデューティ指令演算部８におけるステップＳ５３にて求められたデューティ指令値Ｄｖ、および、デューティ指令値Ｄｖを搬送波Ｃと比較することで求められる、Ｖ相上アームスイッチング素子ゲート信号Ｇ'ｖ及びＶ相下アームスイッチング素子ゲート信号Ｇ'ｙを追加している。ただし、デューティ指令値Ｄｖの最大相をＵ相、中間相をＶ相、最小相をＷ相とし、Ｖ（中間相）デューティ指令値Ｄｖは中間相デューティ基準値Ｄｍｉｔ１より大きいものとする。本発明の電力変換装置１１においては、電流検出期間ＴｉのＶ（中間）相のデューティ指令値Ｄｖ１を、図５のステップＳ５３にて求められたＶ（中間）相デューティ指令値Ｄｖより小さな値に設定することにより、Ｖ相の下アームスイッチング素子の通電時間をｔｙからｔｙ１に拡大している。さらに、電圧調整期間ＴｖのＶ（中間）相のデューティ指令値Ｄｖ２を図５のステップＳ５３にて求められたＶ（中間）相デューティ指令値Ｄｖより大きな値とすることにより、電流検出期間ＴｉにおけるＶ（中間）相のデューティ指令値Ｄｖ１とＶ（中間）相の図５のステップＳ５３にて求められたデューティ指令値Ｄｖの差分を補正している。
FIG. 10 is an explanatory diagram for explaining the effect of the first embodiment. Compared to FIG. 3, the duty command value Dv obtained in step S53 in the duty command calculation unit 8 shown in FIG. A V-phase upper arm switching element gate signal G′v and a V-phase lower arm switching element gate signal G′y, which are obtained by comparing the value Dv with the carrier wave C, are added. However, the maximum phase of the duty command value Dv is the U phase, the intermediate phase is the V phase, the minimum phase is the W phase, and the V (intermediate phase) duty command value Dv is greater than the intermediate phase duty reference value Dmit1. In the
よって、ゲート信号Ｇ'ｙの通電時間をｔｙ及びゲート信号Ｇｙの通電時間ｔｙ１とし、先に述べたシャント抵抗の電圧降下より電流検出が可能な下アームスイッチング素子の通電時間の下限値ｔｘとの関係が（１４）式となる場合、図５におけるステップＳ５６ａを実施し、電流検出期間ＴｉにおけるＶ相（中間相）デューティ指令をＤｖからＤｖ１にシフトとすることによって、本発明の電力変換装置ではＶ（中間）相のシャント抵抗の電圧降下ｖＲＶに基づく電流検出が可能となる。 Therefore, the energization time of the gate signal G′y is set to ty and the energization time ty1 of the gate signal Gy, and the lower limit value tx of the energization time of the lower arm switching element capable of detecting the current from the voltage drop of the shunt resistor described above. When the relationship is expressed by the equation (14), step S56a in FIG. 5 is performed, and the V-phase (intermediate phase) duty command in the current detection period Ti is shifted from Dv to Dv1, so that the power conversion device of the present invention The current can be detected based on the voltage drop vRV of the shunt resistance of the V (intermediate) phase.
ｔｙ ＜ ｔｘ ＜ ｔｙ１ （１４） ty <tx <ty1 (14)
次に、特許文献１に対する本発明の特徴について説明する。図１１、１２はそれぞれ電力変換装置の電圧変調率９０％、９５％において、特許文献１に記載されている、１相の下アームスイッチング素子をオン状態に固定する手法を用いた場合におけるＵ〜Ｗ相デューティ指令値（Ｄｕｈ〜Ｄｗｈ）、２番目に大きいデューティ指令値（中間相デューティ指令）Ｄｍｉｄ、及び、中間相検出可否フラグｆｌａｇ＿ｍｉｄを示す。中間相検出可否フラグｆｌａｇ＿ｍｉｄとは、Ｕ〜Ｗ相デューティ指令値（Ｄｕｈ〜Ｄｗｈ）のうち、中間相デューティ指令値Ｄｍｉｄが中間相デューティ基準値Ｄｍｉｄｔ１より大きい場合にレベル１を出力し、中間相デューティ指令値Ｄｍｉｄが中間相デューティ基準値Ｄｍｉｄｔ１以下の場合にレベル０を出力する。よって、中間相検出可否フラグｆｌａｇ＿ｍｉｄがレベル０の場合は中間相での電流検出が可能であり、レベル１の場合は中間相での電流検出が不可能であることを意味する。ただし、中間相デューティ基準値Ｄｍｉｄｔ１はデューティ基準Ｄｘに等しく設定するものとし、中間相デューティ基準値Ｄｍｉｄｔ１（＝Ｄｘ）として０．８とする。図１１より、変調率９０％に対しては、常に中間相検出可否フラグｆｌａｇ＿ｍｉｄがレベル０となっているため、中間相での電流検出が可能である。しかし、図１２より、変調率９５％に対しては、電圧位相θｖによって中間相検出可否フラグｆｌａｇ＿ｍｉｄがレベル１となる。図１２に対して、特許文献１に記載されている、１相の上アームスイッチング素子をオン状態に固定する手法を用い、変調率９５％とした場合の波形図を図１３に示す。図１３より、電圧位相によっては中間相検出可否フラグｆｌａｇ＿ｍｉｄがレベル１となる。さらに、図１４では、図１２の三段目に示した電流検出可否フラグｆｌａｇ＿ｏｕｔを一段目に示し、図１３の三段目に示した電流検出可否フラグｆｌａｇ＿ｏｕｔを二段目に示している。図１４より、一段目の電流検出可否フラグｆｌａｇ＿ｏｕｔと二段目の電流検出可否フラグｆｌａｇ＿ｏｕｔが共にレベル１となる場合（点線で囲まれた領域）がある。よって、特許文献１に記載されているように、搬送波の１周期にわたって上アームのスイッチング素子または下アームのスイッチング素子の１相のスイッチング素子をオン状態に固定した場合においても、それらの両者が共に中間相の電流を検出できない電圧位相θｖが存在するため、Ｕ〜Ｗ相のうち少なくとも２相の電流を該少なくとも２相のシャント抵抗の電圧降下に基づいて検出したうえで、変調率９５％の電圧を出力することは不可能である。
Next, features of the present invention with respect to
図１５は、電圧変調率９５％における、本発明の電力変換装置におけるＵ〜Ｗ相デューティ指令値（Ｄｕｈ〜Ｄｗｈ）およびＵ〜Ｗ相デューティ指令値（Ｄｕｈ〜Ｄｗｈ）のうち２番目に大きいデューティ指令値（中間相デューティ指令）Ｄｍｉｄ、電流検出期間Ｔｉに出力する中間相デューティ指令値Ｄｍｉｄ１、電圧調整期間Ｔｖに出力する中間相デューティ指令値Ｄｍｉｄ２、及び、中間相検出可否フラグｆｌａｇ＿ｍｉｄであり、特許文献１に記載の方式を用いた場合の図１２又は図１３に対応する図である。ただし、図１５では、図１１、図１２、及び、図１３と同様に、中間相デューティ基準値Ｄｍｉｄｔ１はデューティ基準Ｄｘに等しく設定するものとする。本発明の電力変換装置では、電流検出期間Ｔｉにおいて電流検出を行うため、中間相検出可否フラグｆｌａｇ＿ｍｉｄとして、電流検出期間Ｔｉに出力する中間相デューティ指令値Ｄｍｉｄ１と中間相デューティ基準値Ｄｍｉｄｔ１とを比較し、中間相デューティ指令値Ｄｍｉｄ１が中間相デューティ基準値Ｄｍｉｄｔ１（＝Ｄｘ）より大きい場合にレベル１、中間相デューティ指令値Ｄｍｉｄ１が中間相デューティ基準値Ｄｍｉｄｔ１（＝Ｄｘ）以下の場合にレベル０としている。
FIG. 15 shows the second largest duty among the U to W phase duty command values (Duh to Dwh) and the U to W phase duty command values (Duh to Dwh) in the power conversion device of the present invention at a voltage modulation rate of 95%. The command value (intermediate phase duty command) Dmid, the intermediate phase duty command value Dmid1 output during the current detection period Ti, the intermediate phase duty command value Dmid2 output during the voltage adjustment period Tv, and the intermediate phase detection enable / disable flag flag_mid. It is a figure corresponding to FIG. 12 or FIG. 13 at the time of using the system of the
図１５より、本発明の電力変換装置においては、全電圧位相θｖに対して電流検出可否フラグがレベル０となっており、Ｕ〜Ｗ相のうち少なくとも２相の電流を該少なくとも２相のシャント抵抗の電圧降下に基づいて検出した上で変調率９５％の電圧を出力することが可能である。なお、図１１、図１２、図１３、及び図１５においては、中間相デューティ基準値Ｄｍｉｄｔ１はデューティ基準Ｄｘに等しく設定するものとしたが、中間相デューティ基準値Ｄｍｉｄｔ１をデューティ基準Ｄｘ未満に設定した場合とした場合においても、図５に示したデューティ指令演算部の動作を示すフローチャートにおいて、ステップＳ５５において中間相デューティ指令値Ｄｍｉｄと比較される中間相デューティ基準値Ｄｍｉｄｔ１が小さくなるのみであるため、実施の形態１の効果が損なわれることはない。よって、中間相デューティ基準値Ｄｍｉｄｔ１は基準デューティＤｘ以下に設定すればよい。
From FIG. 15, in the power conversion device of the present invention, the current detection enable / disable flag is at
以上により、実施の形態１によれば、三相の電圧指令に対応する三相デューティ指令値と搬送波とを比較することによりＰＷＭ制御される三相インバータの各相の下アーム側にて下アームスイッチング素子と直列接続される電流検出用抵抗素子の電圧降下に基づいて各相の電流を検出する電力変換装置において、上記三相のデューティ指令値を大きさの順に最大相、中間相、最小相とするとき、中間相の下アームスイッチング素子の通電時間が所定値未満となる場合に、当該中間相を負の方向にシフトする電流検出期間Ｔｉおよび当該中間相を正の方向にシフトする電圧調整期間Ｔｖを設け、当該中間相の電流を電流検出期間Ｔｉにて検出する制御装置を備えるようにしたので、シフトされる前の上記中間相においてはスイッチング素子の通電時間が所定値未満となる場合においても、上記電流検出期間において上記中間相を負の方向にシフトすることにより、上記中間相の下アーム素子の通電時間を確保した上で上記電流を検出し、上記電圧調整期間にて上記中間相を正の方向へシフトすることにより、上記中間相の電圧を調整することができるので、従来に比べ電圧変調率が高い場合においても、上記電流に基づいて電力変換することが可能となる。このように、本実施の形態１においては、従来の電力変換装置に対して、Ｕ〜Ｗ相のうちの少なくとも２相の電流を、当該少なくとも２相のシャント抵抗の電圧降下に基づいて検出した上で、電力変換装置１１が出力可能な電圧変調率が向上するといった顕著な効果が得られる。これにより、電圧変調率が高い場合においても、検出された電流に基づいて電力変換装置を制御することが可能となる。
As described above, according to the first embodiment, the lower arm on the lower arm side of each phase of the three-phase inverter that is PWM controlled by comparing the three-phase duty command value corresponding to the three-phase voltage command and the carrier wave. In a power conversion device that detects a current of each phase based on a voltage drop of a current detection resistor element connected in series with a switching element, the three-phase duty command values are set to a maximum phase, an intermediate phase, and a minimum phase in order of magnitude. When the energization time of the lower arm switching element of the intermediate phase is less than a predetermined value, the current detection period Ti for shifting the intermediate phase in the negative direction and the voltage adjustment for shifting the intermediate phase in the positive direction Since the period Tv is provided and the controller for detecting the current of the intermediate phase in the current detection period Ti is provided, the switching element is not connected in the intermediate phase before the shift. Even when the time is less than a predetermined value, the current is detected after securing the energization time of the lower arm element of the intermediate phase by shifting the intermediate phase in the negative direction in the current detection period, By shifting the intermediate phase in the positive direction during the voltage adjustment period, the voltage of the intermediate phase can be adjusted. Therefore, even when the voltage modulation rate is higher than in the conventional case, the power is based on the current. It becomes possible to convert. As described above, in the present first embodiment, at least two-phase currents of the U to W phases are detected based on the voltage drop of the at least two-phase shunt resistors with respect to the conventional power conversion device. The remarkable effect that the voltage modulation rate which the
実施の形態２．
図１６及び図１７は、実施の形態２を示すものであり、図１６は実施の形態２におけるデューティ指令演算部８の動作を示すフローチャート、図１７は実施の形態２の効果を説明する説明図、図１８は下アームスイッチング素子のゲート信号オン時間とリンギングの関係に関する説明図である。なお、本実施の形態２に係る電力変換装置１１の構成は、上記の実施の形態１で説明した図１の構成と基本的に同じであるため、ここでは、図１およびその説明を参照し、以下では、実施の形態１と異なる部分について主に説明し、同一または相当する部分についての詳細な説明は省略する。
FIGS. 16 and 17 show the second embodiment, FIG. 16 is a flowchart showing the operation of the duty command calculation unit 8 in the second embodiment, and FIG. 17 is an explanatory diagram for explaining the effect of the second embodiment. FIG. 18 is an explanatory diagram regarding the relationship between the gate signal ON time and the ringing of the lower arm switching element. The configuration of
実施の形態２で、実施の形態１と異なるところは、実施の形態１で示したデューティ指令演算部８（図１参照）のフローチャート（図５）におけるステップＳ５６ａである。図１６に示す実施の形態２におけるデューティ指令演算部８の動作を示すフローチャートでは、図５におけるステップＳ５６ａの代わりに、ステップＳ５６ｃを実行する。以下、ステップ５６ｃについて説明する。ステップＳ５６ｃでは、ステップＳ５４にて求められた中間相デューティ指令値ＤｍｉｄからΔＶ３だけ差し引くことで、中間相デューティ指令値Ｄｍｉｄ１を求め、中間相デューティ指令値Ｄｍｉｄ２を１に設定する。ここで、ΔＶ３は、電圧調整期間Ｔｖの中間相デューティ指令値Ｄｍｉｄ２を１とすることによる電力変換装置１１の中間相における出力電圧の誤差を補償する目的で、電流検出期間Ｔｉにおいて中間相デューティ指令値Ｄｍｉｄから減算されるもので、式（１５）により与えられる。
The second embodiment differs from the first embodiment in step S56a in the flowchart (FIG. 5) of the duty command calculation unit 8 (see FIG. 1) shown in the first embodiment. In the flowchart showing the operation of duty command calculation unit 8 in the second embodiment shown in FIG. 16, step S56c is executed instead of step S56a in FIG. Hereinafter,
ΔＶ３＝ （Ｎ−１）×（１−Ｄｍｉｄ） （１５） ΔV3 = (N−1) × (1-Dmid) (15)
ΔＶ３を（１５）式で与えることにより、電流検出期間Ｔｉにて出力される中間相デューティ指令値Ｄｍｉｄ１と電圧調整期間Ｔｖにて出力される中間相デューティ指令値Ｄｍｉｄ２の平均値は、ステップＳ５４にて求められた中間相デューティ指令値Ｄｍｉｄに一致するため、電力変換装置１１から出力される中間相に対応する電圧は、周期Ｔｓにおいて、電圧誤差は発生しない。ただし、ΔＶ３の計算は（１５）式に限られるものではなく、（１５）式で与えられる値よりも小さい値に設定してもよい。
By giving ΔV3 by the equation (15), the average value of the intermediate phase duty command value Dmid1 output in the current detection period Ti and the intermediate phase duty command value Dmid2 output in the voltage adjustment period Tv is calculated in step S54. Therefore, the voltage corresponding to the intermediate phase output from the
図１６の他のステップについては、実施の形態１で説明した図５のステップとそれぞれ同じであるため、同一符号を付して示し、ここでは説明を省略する。 The other steps in FIG. 16 are the same as the steps in FIG. 5 described in the first embodiment, and thus are denoted by the same reference numerals and description thereof is omitted here.
ここで、図１７について各部の動作波形を説明する。図１７において、搬送波Ｃ、電流検出期間ＴｉにおけるＵ〜Ｗ相デューティ指令値Ｄｕ１〜Ｄｗ１、電圧調整期間ＴｖにおけるＵ〜Ｗ相デューティ指令値Ｄｕ２〜Ｄｗ２、ゲート信号Ｇｕ、Ｇｖ、Ｇｗ、Ｇｘ、Ｇｙ、及びＧｚ、フラグｆｌａｇ＿ｉ、図１６に示したデューティ指令演算部８におけるステップＳ５３にて求められたデューティ指令値Ｄｖ、デューティ指令値Ｄｖを搬送波Ｃと比較することで求められる、Ｖ相上アームスイッチング素子ゲート信号Ｇ'ｖ及びＶ相下アームスイッチング素子ゲート信号Ｇ'ｙを示す。ただし、デューティ指令値の最大相をＵ相、中間相をＶ相、最小相をＷ相とし、Ｖ相（中間相）デューティ指令値Ｄｖは中間相デューティ基準値Ｄｍｉｔ１より大きいものとする。電流検出期間ＴｉにおけるＶ相デューティ指令値Ｄｖ１が図１６におけるＤｍｉｄ１に対応し、電圧調整期間ＴｖにおけるＶ相デューティ指令値Ｄｖ２が図１６におけるＤｍｉｄ２に対応する。 Here, the operation waveform of each part will be described with reference to FIG. 17, U to W phase duty command values Du1 to Dw1 in the current detection period Ti, U to W phase duty command values Du2 to Dw2 in the voltage adjustment period Tv, and gate signals Gu, Gv, Gw, Gx, Gy. , Gz, flag flag_i, V-phase upper arm switching obtained by comparing duty command value Dv and duty command value Dv obtained in step S53 in duty command calculation unit 8 shown in FIG. An element gate signal G′v and a V-phase lower arm switching element gate signal G′y are shown. However, the maximum phase of the duty command value is the U phase, the intermediate phase is the V phase, the minimum phase is the W phase, and the V phase (intermediate phase) duty command value Dv is greater than the intermediate phase duty reference value Dmit1. The V-phase duty command value Dv1 in the current detection period Ti corresponds to Dmid1 in FIG. 16, and the V-phase duty command value Dv2 in the voltage adjustment period Tv corresponds to Dmid2 in FIG.
図１７に示すように、電圧調整期間ＴｖにおけるＶ相（中間相）のデューティ指令値Ｄｖ２が１にシフトされ、電圧調整期間ＴｖにおいてＧｖが１にて固定されることにより、Ｖ相（中間相）の上アームスイッチング素子がオン状態に固定される。したがって、周期ＴｓにおけるＶ相デューティ指令の平均値（電流検出期間ＴｉにおけるＶ相デューティ指令値Ｄｖ１と電圧調整期間ＴｖにおけるＶ相デューティ指令値Ｄｖ２の平均値）を図１６のステップＳ５３にて求められたＶ相デューティ指令値Ｄｖに一致させる場合、電流検出期間Ｔｉにおけるシフト量は、実施の形態１におけるシフト量ΔＶ１に比べ、実施の形態２におけるシフト量ΔＶ３の方が大きくなる。よって、電流検出期間ＴｉにおけるＶ相（中間相）デューティ指令値Ｄｖ１（Ｄｍｉｄ１）は、実施の形態１に比べ実施の形態２の方がより下へシフトされ、ゲート信号Ｇｙがレベル１を出力する時間がより増大することにより下アームスイッチング素子の通電時間がより増大する。実施の形態１に比べて電流検出期間における中間相の下アームスイッチング素子の通電時間が増大することによって、中間相におけるシャント抵抗の電圧降下に発生するリンギングが電流検出タイミングにおいてより減衰しているので電流検出精度が向上する。以上の理由について波形例を用いて更に説明する。
As shown in FIG. 17, the V-phase (intermediate phase) duty command value Dv2 in the voltage adjustment period Tv is shifted to 1, and Gv is fixed at 1 in the voltage adjustment period Tv. The upper arm switching element is fixed to the on state. Therefore, the average value of the V-phase duty command in the period Ts (the average value of the V-phase duty command value Dv1 in the current detection period Ti and the V-phase duty command value Dv2 in the voltage adjustment period Tv) is obtained in step S53 of FIG. When the V phase duty command value Dv is matched, the shift amount in the current detection period Ti is larger in the shift amount ΔV3 in the second embodiment than in the shift amount ΔV1 in the first embodiment. Therefore, the V-phase (intermediate phase) duty command value Dv1 (Dmid1) in the current detection period Ti is shifted downward in the second embodiment as compared with the first embodiment, and the gate signal Gy outputs
図１８は、Ｖ相下アームスイッチング素子のゲート信号ＧｖとＶ相のシャント抵抗の電圧降下ｖＲＶの波形であり、Ｖ相のシャント抵抗の電圧降下ｖＲＶにリンギングが発生している。図１８中のＴａは電流値検出タイミングとし、タイミングＴａにて電流検出部１０がＶ相のシャント抵抗５の電圧降下ｖＲＶを検出する。図１８（ａ）と図１８（ｂ）の差異は、Ｖ相下アームスイッチング素子のゲート信号Ｇｖのオン時間であり、図１８（ａ）に比べて、図１８（ｂ）の方が、レベル１の時間が長い。図１８（ａ）と図１８（ｂ）において、電流検出タイミングＴａにおける、定常値に対する誤差をそれぞれΔＶｒｕ１、ΔＶｒｕ２とすると、ΔＶｒｕ２はΔＶｒｕ１より小さい。よって、下アームスイッチング素子の通電時間が長い程、リンギングによる誤差の影響を小さくすることができる。
FIG. 18 shows waveforms of the gate signal Gv of the V-phase lower arm switching element and the voltage drop vRV of the V-phase shunt resistor, and ringing occurs in the voltage drop vRV of the V-phase shunt resistor. Ta in FIG. 18 is a current value detection timing, and at time Ta, the
そのため、本実施の形態２では、リンギングによる誤差の影響を小さくために、電圧調整期間Ｔｖにおける中間相の上アームスイッチング素子をオン状態に固定する。実施の形態２では、中間相の上アームスイッチング素子をオン状態に固定するために、３相のうち中間相のみを正の方向にシフトする。そのため、搬送波Ｃの１周期にわたって３相デューティ指令値の相対的な大小関係は保持されない。
Therefore, in the second embodiment, the upper arm switching element of the intermediate phase in the voltage adjustment period Tv is fixed to the on state in order to reduce the influence of the error due to ringing. In
以上により、実施の形態２によれば、上記の実施の形態１と同様の効果が得られ、さらに、本実施の形態２においては、上記の実施の形態１に比べ、電圧調整期間Ｔｖにおける中間相の上アームスイッチング素子をオン状態に固定することにより、電流検出期間Ｔｉにおける下アームスイッチング素子のオン時間が増大させることが可能となるため、正確に中間相のシャント抵抗の電圧降下に基づいて電流を検出することが可能となる。 As described above, according to the second embodiment, the same effects as those of the first embodiment can be obtained. Further, in the second embodiment, compared with the first embodiment, an intermediate period in the voltage adjustment period Tv is obtained. By fixing the upper arm switching element of the phase to the on state, it becomes possible to increase the on-time of the lower arm switching element in the current detection period Ti, and therefore accurately based on the voltage drop of the shunt resistance of the intermediate phase It becomes possible to detect the current.
実施の形態３．
図１９、図２０、及び図２１は、実施の形態３を示すものであり、図１９は実施の形態３におけるデューティ指令演算部８の動作を示すフローチャート、図２０は実施の形態３の効果を示す説明図、図２１は変調率９５％における実施の形態３に記載の方式の波形説明図である。なお、本実施の形態３に係る電力変換装置１１の構成は、上記の実施の形態１で説明した図１の構成と基本的に同じであるため、ここでは、図１およびその説明を参照し、以下では、実施の形態１、２と異なる部分について主に説明し、同一または相当する部分についての詳細な説明は省略する。
Embodiment 3 FIG.
19, 20, and 21 illustrate the third embodiment. FIG. 19 is a flowchart illustrating the operation of the duty command calculation unit 8 in the third embodiment. FIG. 20 illustrates the effect of the third embodiment. FIG. 21 is a waveform explanatory diagram of the method described in the third embodiment at a modulation rate of 95%. The configuration of
実施の形態３で、実施の形態１、２と異なるところは、デューティ指令演算部８のフローチャート（図５）におけるステップＳ５５、ステップＳ５６ａである。図１９に示す、実施の形態３におけるデューティ指令演算部８の動作を示すフローチャートでは、図５におけるステップＳ５５の代わりにステップＳ５５ａを実行し、さらに、ステップＳ５６ａの代わりにステップＳ５６ｅを実行する。 The third embodiment differs from the first and second embodiments in steps S55 and S56a in the flowchart (FIG. 5) of the duty command calculation unit 8. In the flowchart showing the operation of duty command calculation unit 8 in the third embodiment shown in FIG. 19, step S55a is executed instead of step S55 in FIG. 5, and step S56e is executed instead of step S56a.
以下、ステップＳ５５ａ及びＳ５６ｅについて説明する。ステップＳ５５ａでは、ステップＳ５４にて求められた中間相デューティ指令値Ｄｍｉｄと基準デューティＤｘとの比較を行い、中間相デューティ指令値Ｄｍｉｄが、基準デューティＤｘより大きい場合に、ステップＳ５６ｅを実行し、一方、中間相デューティ指令値Ｄｍｉｄが基準デューティＤｘ以下の場合ステップＳ５６ｂを実行する。次に、ステップＳ５６ｅでは、以下の（１６）式、（１７）式の演算を実施することにより、それぞれ、電流検出期間Ｔｉ、電圧調整期間Ｔｖに出力される中間相デューティ指令値Ｄｍｉｄ１、Ｄｍｉｄ２を求める。 Hereinafter, steps S55a and S56e will be described. In step S55a, the intermediate phase duty command value Dmid obtained in step S54 is compared with the reference duty Dx. If the intermediate phase duty command value Dmid is larger than the reference duty Dx, step S56e is executed. If the intermediate phase duty command value Dmid is less than or equal to the reference duty Dx, step S56b is executed. Next, in step S56e, the intermediate phase duty command values Dmid1 and Dmid2 output in the current detection period Ti and the voltage adjustment period Tv are obtained by performing the following expressions (16) and (17), respectively. Ask.
Ｄｍｉｄ１ ＝ Ｄｘ （１６）
Ｄｍｉｄ２ ＝ Ｄｍｉｄ ＋ （Ｄｍｉｄ −Ｄｘ）／（Ｎ−１） （１７）
Dmid1 = Dx (16)
Dmid2 = Dmid + (Dmid−Dx) / (N−1) (17)
電流検出期間Ｔｉおよび電圧調整期間Ｔｖに出力される中間相デューティ指令値Ｄｍｉｄ１、Ｄｍｉｄ２を、それぞれ（１６）式、（１７）式で与えることにより、電流検出期間Ｔｉにて出力される中間相デューティ指令値Ｄｍｉｄ１と電圧調整期間Ｔｖにて出力される中間相デューティ指令値Ｄｍｉｄ２の平均値は、ステップＳ５４にて求められた中間相デューティ指令値Ｄｍｉｄに一致するため、電力変換装置１１から出力される中間相に対応する電圧は、電流検出期間Ｔｉと電圧調整期間Ｔｖとで構成される１期間Ｔｓにおいて、電圧誤差は発生しない。
By giving the intermediate phase duty command values Dmid1 and Dmid2 output in the current detection period Ti and the voltage adjustment period Tv by the expressions (16) and (17), respectively, the intermediate phase duty output in the current detection period Ti Since the average value of the intermediate phase duty command value Dmid2 output in the command value Dmid1 and the voltage adjustment period Tv matches the intermediate phase duty command value Dmid obtained in step S54, the average value is output from the
次に、図２０について各部の動作波形を説明する。図２０において、搬送波Ｃ、電流検出期間ＴｉにおけるＵ〜Ｗ相デューティ指令値Ｄｕ１〜Ｄｗ１、電圧調整期間ＴｖにおけるＵ〜Ｗ相デューティ指令値Ｄｕ２〜Ｄｗ２、ゲート信号Ｇｕ、Ｇｖ、Ｇｗ、Ｇｘ、Ｇｙ、及びＧｚ、フラグｆｌａｇ＿ｉ、図１９に示したデューティ指令演算部８におけるステップＳ５３にて求められたデューティ指令値Ｄｖ、デューティ指令値Ｄｖを搬送波Ｃと比較することで求められる、Ｖ相上アームスイッチング素子ゲート信号Ｇ'ｖ及びＶ相下アームスイッチング素子ゲート信号Ｇ'ｙを示す。ただし、デューティ指令値の最大相をＵ相、中間相をＶ相、最小相をＷ相とし、Ｖ（中間相）デューティ指令値Ｄｖは基準デューティＤｘより大きいものとする。よって、電流検出期間ＴｉにおけるＶ相デューティ指令値Ｄｖ１が図１９におけるＤｍｉｄ１に対応し、電圧調整期間ＴｖにおけるＶ相デューティ指令値Ｄｖ２が図１９におけるＤｍｉｄ２に対応する。図２０に示すように、電流検出期間ＴｉにおけるＶ相（中間相）デューティ指令値Ｄｖ１は基準デューティＤｘに等しい。よって、電流検出期間ＴｉにおけるＶ相（中間相）の下アームスイッチング素子の通電時間は先に述べた電流検出が可能な下アームスイッチング素子の通電時間の下限値ｔｘに等しい。 Next, the operation waveform of each part will be described with reference to FIG. 20, U to W phase duty command values Du1 to Dw1 in the current detection period Ti, U to W phase duty command values Du2 to Dw2 in the voltage adjustment period Tv, gate signals Gu, Gv, Gw, Gx, Gy , Gz, flag flag_i, V-phase upper arm switching obtained by comparing duty command value Dv and duty command value Dv obtained in step S53 in duty command calculation unit 8 shown in FIG. An element gate signal G′v and a V-phase lower arm switching element gate signal G′y are shown. However, the maximum phase of the duty command value is the U phase, the intermediate phase is the V phase, the minimum phase is the W phase, and the V (intermediate phase) duty command value Dv is greater than the reference duty Dx. Therefore, the V-phase duty command value Dv1 in the current detection period Ti corresponds to Dmid1 in FIG. 19, and the V-phase duty command value Dv2 in the voltage adjustment period Tv corresponds to Dmid2 in FIG. As shown in FIG. 20, the V-phase (intermediate phase) duty command value Dv1 in the current detection period Ti is equal to the reference duty Dx. Therefore, the energization time of the lower arm switching element of the V phase (intermediate phase) in the current detection period Ti is equal to the lower limit value tx of the energization time of the lower arm switching element capable of current detection described above.
図２１は、実施の形態３において、電圧変調率９５％でのＵ〜Ｗ相デューティ指令値Ｄｕｈ〜Ｄｗｈ、Ｕ〜Ｗ相デューティ指令値Ｄｕｈ〜Ｄｗｈのうち２番目に大きいデューティ指令値（中間相デューティ指令値）Ｄｍｉｄ、電流検出期間Ｔｉに出力する中間相デューティ指令値Ｄｍｉｄ１、電圧調整期間Ｔｖに出力する中間相デューティ指令値Ｄｍｉｄ２、及び中間相検出可否フラグｆｌａｇ＿ｍｉｄであり、実施の形態１における方式を用いた場合の図１５に対応する図である。図２１は、図１５に対し、中間相デューティ指令値Ｄｍｉｄに対する、電流検出期間Ｔｉに出力する中間相デューティ指令値Ｄｍｉｄ１の差分及び電圧調整期間Ｔｖに出力する中間相デューティ指令値Ｄｍｉｄ２の差分が小さい。 FIG. 21 shows the second largest duty command value (intermediate phase) among U to W phase duty command values Duh to Dwh and U to W phase duty command values Duh to Dwh at the voltage modulation factor of 95% in the third embodiment. Duty command value) Dmid, intermediate phase duty command value Dmid1 output in current detection period Ti, intermediate phase duty command value Dmid2 output in voltage adjustment period Tv, and intermediate phase detection enable / disable flag flag_mid. It is a figure corresponding to FIG. 15 at the time of using. FIG. 21 is smaller than FIG. 15 in that the difference between the intermediate phase duty command value Dmid1 output during the current detection period Ti and the difference between the intermediate phase duty command value Dmid2 output during the voltage adjustment period Tv with respect to the intermediate phase duty command value Dmid. .
以下、この差分が小さい理由について説明する。中間相のシャント抵抗の電圧降下に基づいて電流検出を行うためには、中間相のデューティ指令値Ｄｍｉｄ１は、基準デューティＤｘ以下でなければならない。逆に考えると、電流検出期間Ｔｉにおける中間相のデューティ指令値Ｄｍｉｄ１を基準デューティＤｘに一致させるようにシフトさせると、電流検出期間Ｔｉにおいて中間相のシャント抵抗の電圧降下に基づいて電流検出が行えるシフト値としては最小値となる。そこで、図１９ではステップＳ５６ｅを実行し、中間相デューティ指令値Ｄｍｉｄを電流検出期間ＴｉにおいてはＤｘに一致させる。こうすることにより、電流検出期間Ｔｉにおける中間相デューティ指令値Ｄｍｉｄ１と中間相デューティ指令値Ｄｍｉｄとの差分を最小値とする。この場合、当然ながら電流検出期間Ｔｉにおけるシフト値が最小値となるので、電圧調整期間Ｔｖのシフト値も最小値とすることができる。 Hereinafter, the reason why this difference is small will be described. In order to perform current detection based on the voltage drop across the intermediate phase shunt resistor, the intermediate phase duty command value Dmid1 must be equal to or less than the reference duty Dx. Conversely, if the intermediate phase duty command value Dmid1 in the current detection period Ti is shifted so as to coincide with the reference duty Dx, current detection can be performed based on the voltage drop of the intermediate phase shunt resistor in the current detection period Ti. The shift value is the minimum value. Therefore, in FIG. 19, step S56e is executed to make the intermediate phase duty command value Dmid coincide with Dx in the current detection period Ti. Thus, the difference between the intermediate phase duty command value Dmid1 and the intermediate phase duty command value Dmid in the current detection period Ti is set to the minimum value. In this case, naturally, the shift value in the current detection period Ti becomes the minimum value, and therefore, the shift value in the voltage adjustment period Tv can also be set to the minimum value.
以上により、本実施の形態３によれば、上記の実施の形態１、２と同様の効果が得られるとともに、さらに、本実施の形態３においては、実施の形態１、２に比べ、電流検出期間Ｔｉにおける中間相デューティ指令値を、シャント抵抗の電圧降下に基づいて電流検出が可能な下アームスイッチング素子のオン時間の下限値ｔｘより決まるデューティ値（制限値）に一致させることにより、中間相デューティ指令値の電流検出期間Ｔｉにおけるシフト値および電圧調整期間Ｔｖにおけるシフト値を最小にできる。これにより、キャリア周期Ｔｃの１周期内で発生する電力変換装置１１から出力される中間相電圧の、電流検出期間における負のシフト値及び電圧調整期間の正のシフト値をそれぞれ最小とすることが可能となる。
As described above, according to the third embodiment, the same effects as those of the first and second embodiments can be obtained. Further, in the third embodiment, the current detection is performed as compared with the first and second embodiments. By matching the intermediate phase duty command value in the period Ti with the duty value (limit value) determined by the lower limit value tx of the on-time of the lower arm switching element capable of detecting the current based on the voltage drop of the shunt resistor, The shift value of the duty command value in the current detection period Ti and the shift value in the voltage adjustment period Tv can be minimized. Thereby, the negative shift value in the current detection period and the positive shift value in the voltage adjustment period of the intermediate phase voltage output from the
本発明における実施の形態１〜３では、中間相の下アームスイッチング素子の通電時間が所定値未満となる場合において、中間相のみを、電流調整期間において負の方向にシフトし、電圧調整期間において正の方向にシフトするものであり、最大相や最小相はシフトしない。この理由は、電圧変調率が高い場合、最大相は、搬送波Ｃの山の値に近くなるためシフトさせると搬送波Ｃの山の値を上回る場合が発生し、それにより電圧飽和が起こり最大相の電圧に誤差が発生する。同様に、電圧変調率が高い場合、最小相は搬送波Ｃの谷の値に近いため、シフトさせると搬送波Ｃの谷の値を下回るため電圧飽和が起こり最小相の電圧に誤差が発生する。更に、最小相は変調率に係らず下アームのスイッチング素子のオン時間が長いためシフトする必要性がない。これら最大相、最小相に対し、中間相のデューティ指令値は、電圧変調率が高い場合においても、搬送波Ｃの山の値および谷の値から余裕があるため、シフトを行なっても電圧飽和は生じない。よって、中間相のデューティ指令のみをシフトする構成とすることにより、電圧変調率が高い場合においても、電力変換装置より出力される電圧に電圧飽和が発生しないため、電圧誤差が生じない利点がある。 In the first to third embodiments of the present invention, when the energization time of the lower arm switching element of the intermediate phase is less than a predetermined value, only the intermediate phase is shifted in the negative direction in the current adjustment period, and in the voltage adjustment period The shift is in the positive direction, and the maximum and minimum phases do not shift. The reason for this is that when the voltage modulation rate is high, the maximum phase is close to the peak value of the carrier C. Therefore, shifting may cause the peak value of the carrier C to exceed the peak value of the carrier C. An error occurs in the voltage. Similarly, when the voltage modulation rate is high, the minimum phase is close to the valley value of the carrier C. Therefore, when the voltage is modulated, voltage saturation occurs and an error occurs in the voltage of the minimum phase. Furthermore, the minimum phase does not need to be shifted because the on-time of the lower arm switching element is long regardless of the modulation rate. With respect to these maximum and minimum phases, the duty command value for the intermediate phase has a margin from the peak value and the valley value of the carrier wave C even when the voltage modulation rate is high. Does not occur. Therefore, by adopting a configuration that shifts only the duty command of the intermediate phase, there is an advantage that no voltage error occurs because voltage saturation does not occur in the voltage output from the power converter even when the voltage modulation rate is high. .
１ 直流電源、２ 平滑コンデンサ、３ モータ、４，５，６ シャント抵抗、７ モータ制御部、８ デューティ指令演算部、９ ＰＷＭ制御部、１０ 電流検出部、２１ 搬送波発生部、２２ 電流検出期間設定部、２３ａ Ｕ相デューティ選択器、２３ｖ Ｖ相デューティ選択器、２３ｃ Ｗ相デューティ選択器、２４ａ Ｕ相比較部、２４ｂ Ｖ相比較部、２４ｃ Ｗ相比較部、２５ａ，２５ｂ，２５ｃ 反転部。 1 DC power supply, 2 smoothing capacitor, 3 motor, 4, 5, 6 shunt resistor, 7 motor control unit, 8 duty command calculation unit, 9 PWM control unit, 10 current detection unit, 21 carrier wave generation unit, 22 current detection period setting Unit, 23a U phase duty selector, 23v V phase duty selector, 23c W phase duty selector, 24a U phase comparison unit, 24b V phase comparison unit, 24c W phase comparison unit, 25a, 25b, 25c inversion unit.
Claims (6)
上記三相のデューティ指令値を大きさの順に最大相、中間相、最小相とするとき、上記中間相の下アームスイッチング素子の通電時間が所定値未満となる場合に、上記中間相のデューティ指令値を負の方向にシフトする電流検出期間および上記中間相のデューティ指令値を正の方向にシフトする電圧調整期間を設け、上記各相の電流を上記電流検出期間にて検出する制御装置を
備えたことを特徴とする電力変換装置。 A current detection resistor connected in series with the lower arm switching element on the lower arm side of each phase of the three-phase inverter controlled by PWM by comparing the carrier wave with the three-phase duty command value corresponding to the three-phase voltage command A power conversion device that detects a current of each phase based on a voltage drop of an element,
When the three-phase duty command value is set to the maximum phase, intermediate phase, and minimum phase in order of magnitude, and the energization time of the lower arm switching element of the intermediate phase is less than a predetermined value, the duty command of the intermediate phase Provided with a control device for providing a current detection period for shifting the value in the negative direction and a voltage adjustment period for shifting the duty command value for the intermediate phase in the positive direction, and detecting the current of each phase in the current detection period A power converter characterized by the above.
ことを特徴とする請求項１に記載の電力変換装置。 The predetermined value is a lower limit value of an energization time of the lower arm switching element of the intermediate phase that can detect the current by the current detecting resistance element of the intermediate phase. Power conversion device.
上記制限値は上記所定値から決定される
ことを特徴とする請求項２に記載の電力変換装置。 The control device shifts the intermediate-phase duty command value in the current detection period in a negative direction so that the shifted intermediate-phase duty command value in the current detection period becomes a predetermined limit value. Because
The power conversion device according to claim 2, wherein the limit value is determined from the predetermined value.
ことを特徴とする請求項１に記載の電力変換装置。 The control device fixes the upper arm switching element of the intermediate phase to an on state in the voltage adjustment period by shifting the duty command value of the intermediate phase in the voltage adjustment period in a positive direction. The power conversion device according to claim 1.
ことを特徴とする請求項１ないし４のいずれか１項に記載の電力変換装置。 The control device has an average value of the duty command value of the intermediate phase shifted in the negative direction during the current detection period and the duty command value of the intermediate phase shifted in the positive direction during the voltage adjustment period, 5. The amount of shift in the negative direction or the positive direction is determined so as to coincide with the duty command value of the intermediate phase before being shifted. 5. The power converter device described in 1.
上記三相のデューティ指令値を大きさの順に最大相、中間相、最小相とするとき、上記中間相の下アームスイッチング素子の通電時間が所定値未満となる場合に、上記中間相のデューティ指令値を負の方向にシフトする電流検出期間および上記中間相のデューティ指令値を正の方向にシフトする電圧調整期間を設け、上記各相の電流を上記電流検出期間にて検出する
ことを特徴とする電力変換方法。 A current detection resistor connected in series with the lower arm switching element on the lower arm side of each phase of the three-phase inverter controlled by PWM by comparing the carrier wave with the three-phase duty command value corresponding to the three-phase voltage command A power conversion method for detecting a current of each phase based on a voltage drop of an element,
When the three-phase duty command value is set to the maximum phase, intermediate phase, and minimum phase in order of magnitude, and the energization time of the lower arm switching element of the intermediate phase is less than a predetermined value, the duty command of the intermediate phase A current detection period for shifting the value in the negative direction and a voltage adjustment period for shifting the duty command value for the intermediate phase in the positive direction are provided, and the current of each phase is detected in the current detection period. Power conversion method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012149468A JP2014011944A (en) | 2012-07-03 | 2012-07-03 | Power conversion system and power conversion method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012149468A JP2014011944A (en) | 2012-07-03 | 2012-07-03 | Power conversion system and power conversion method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014011944A true JP2014011944A (en) | 2014-01-20 |
Family
ID=50108163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012149468A Pending JP2014011944A (en) | 2012-07-03 | 2012-07-03 | Power conversion system and power conversion method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014011944A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105024614A (en) * | 2015-06-30 | 2015-11-04 | 深圳市富晶科技有限公司 | Method for sampling current of motor stator |
| JP2016201885A (en) * | 2015-04-09 | 2016-12-01 | 三菱電機株式会社 | Inverter device, and motor controller with inverter device |
| WO2017064756A1 (en) * | 2015-10-13 | 2017-04-20 | 三菱電機株式会社 | Ac rotating machine control device and electric power steering device equipped with same |
| JP2017204907A (en) * | 2016-05-09 | 2017-11-16 | 株式会社デンソー | Power conversion device |
| CN107438943A (en) * | 2015-03-12 | 2017-12-05 | 三菱电机株式会社 | The control device of AC rotary motor and the control device of electric boosting steering system |
| KR20190063258A (en) * | 2017-11-29 | 2019-06-07 | 엘지전자 주식회사 | Motor driving apparatus and home appliance including the same |
| EP3477842A4 (en) * | 2016-06-22 | 2019-06-19 | Mitsubishi Electric Corporation | Power conversion device |
| JP2020089091A (en) * | 2018-11-27 | 2020-06-04 | ニチコン株式会社 | Inverter device, control method thereof, and control program |
| CN116581961A (en) * | 2023-06-14 | 2023-08-11 | 深圳丹青新技术有限公司 | Three-phase inverter current sampling method and motor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070152676A1 (en) * | 2005-12-30 | 2007-07-05 | Ls Industrial Systems Co., Ltd. | Apparatus and method for detecting phase currents of inverter |
| JP2008048504A (en) * | 2006-08-11 | 2008-02-28 | Denso Corp | Controller for three-phase rotary machines |
| JP2010213407A (en) * | 2009-03-09 | 2010-09-24 | Hitachi Industrial Equipment Systems Co Ltd | Power conversion device and control method thereof |
-
2012
- 2012-07-03 JP JP2012149468A patent/JP2014011944A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070152676A1 (en) * | 2005-12-30 | 2007-07-05 | Ls Industrial Systems Co., Ltd. | Apparatus and method for detecting phase currents of inverter |
| JP2008048504A (en) * | 2006-08-11 | 2008-02-28 | Denso Corp | Controller for three-phase rotary machines |
| JP2010213407A (en) * | 2009-03-09 | 2010-09-24 | Hitachi Industrial Equipment Systems Co Ltd | Power conversion device and control method thereof |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10666169B2 (en) | 2015-03-12 | 2020-05-26 | Mitsubishi Electric Corporation | Control device for AC rotary machine and control device for electric power steering |
| CN107438943B (en) * | 2015-03-12 | 2020-09-04 | 三菱电机株式会社 | Control device for AC rotating machine and control device for electric power steering system |
| CN107438943A (en) * | 2015-03-12 | 2017-12-05 | 三菱电机株式会社 | The control device of AC rotary motor and the control device of electric boosting steering system |
| EP3270502A4 (en) * | 2015-03-12 | 2018-11-21 | Mitsubishi Electric Corporation | Ac rotating electric machine control device and electric power steering control device |
| JP2016201885A (en) * | 2015-04-09 | 2016-12-01 | 三菱電機株式会社 | Inverter device, and motor controller with inverter device |
| CN105024614A (en) * | 2015-06-30 | 2015-11-04 | 深圳市富晶科技有限公司 | Method for sampling current of motor stator |
| WO2017064756A1 (en) * | 2015-10-13 | 2017-04-20 | 三菱電機株式会社 | Ac rotating machine control device and electric power steering device equipped with same |
| JPWO2017064756A1 (en) * | 2015-10-13 | 2017-11-30 | 三菱電機株式会社 | AC rotating machine control device and electric power steering device including the same |
| CN108156837A (en) * | 2015-10-13 | 2018-06-12 | 三菱电机株式会社 | The control device of AC rotary motor and the electric power-assisted steering apparatus including the control device |
| CN108156837B (en) * | 2015-10-13 | 2020-12-11 | 三菱电机株式会社 | Control device for AC rotating machine and electric power steering device |
| US10432129B2 (en) | 2015-10-13 | 2019-10-01 | Mitsubishi Electric Corporation | AC rotary machine control device and electric power steering device |
| JP2017204907A (en) * | 2016-05-09 | 2017-11-16 | 株式会社デンソー | Power conversion device |
| EP3477842A4 (en) * | 2016-06-22 | 2019-06-19 | Mitsubishi Electric Corporation | Power conversion device |
| KR20190063258A (en) * | 2017-11-29 | 2019-06-07 | 엘지전자 주식회사 | Motor driving apparatus and home appliance including the same |
| KR102457531B1 (en) * | 2017-11-29 | 2022-10-21 | 엘지전자 주식회사 | Motor driving apparatus and home appliance including the same |
| JP2020089091A (en) * | 2018-11-27 | 2020-06-04 | ニチコン株式会社 | Inverter device, control method thereof, and control program |
| JP7154972B2 (en) | 2018-11-27 | 2022-10-18 | ニチコン株式会社 | INVERTER DEVICE, CONTROL METHOD AND CONTROL PROGRAM THEREOF |
| CN116581961A (en) * | 2023-06-14 | 2023-08-11 | 深圳丹青新技术有限公司 | Three-phase inverter current sampling method and motor device |
| CN116581961B (en) * | 2023-06-14 | 2023-11-21 | 深圳丹青新技术有限公司 | Three-phase inverter current sampling method and motor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014011944A (en) | Power conversion system and power conversion method | |
| JP5122505B2 (en) | Power conversion apparatus and control method thereof | |
| JP3844060B2 (en) | PWM pulse control method | |
| JP6086085B2 (en) | Power conversion device, power generation system, control device for power conversion device, and control method for power conversion device | |
| US9362840B2 (en) | Power conversion device | |
| JP4715677B2 (en) | Control device for three-phase rotating machine | |
| US7728538B2 (en) | Method and related device for estimating the currents flowing in windings of a poly-phase electrical load at a certain instant | |
| JP5263150B2 (en) | Power converter | |
| US7920395B2 (en) | Pulse width modulation method for a power converter | |
| JP4942569B2 (en) | Power converter | |
| US9130481B2 (en) | Power converting appartatus | |
| JP6178433B2 (en) | Power converter | |
| US9843273B2 (en) | Power conversion apparatus, phase current detection apparatus, and phase current detection method | |
| JP2015201996A (en) | Power conversion device, control device for power conversion device, and control method for power conversion device | |
| JPWO2011108169A1 (en) | Inverter device and control method thereof | |
| JP6131360B1 (en) | Power converter | |
| JP5104083B2 (en) | Power conversion device and power conversion method | |
| JP2014082839A (en) | Three-level power conversion device | |
| JP6500748B2 (en) | Control device of inverter | |
| JP2007097394A (en) | Electric power transformer | |
| JP3297184B2 (en) | Power converter | |
| JP2009089555A (en) | Ac-dc converter | |
| JP5894031B2 (en) | Power converter | |
| US20160065089A1 (en) | Three-phase current converter with varied inductances and three-phase d-sigma control method thereof | |
| JP2007006700A (en) | Power conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151027 |