JP5771550B2 - 液晶表示装置 - Google Patents

Description

本発明の実施形態は、液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極と共通電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。

液晶表示装置は、一対の基板の基板面と略直交する方向の縦電界を液晶層に印加して液晶の配向状態を制御する方式と、一対の基板の基板面と略平行な方向の横電界（フリンジ電界も含む）を液晶層に印加して液晶の配向状態を制御する方式とが知られている。

横電界を利用した液晶表示装置は、広視野角化の観点から特に注目されている。In-Plane Switching（ＩＰＳ）モードや、Fringe Field Switching（ＦＦＳ）モードなどの横電界方式の液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングするように構成されている。

また、表示部にユーザの指やペン先が接触したことを検出する接触センサを有する液晶表示装置が提案されている。接触センサは液晶表示装置の表示部にさらにセンサ電極を有するセンサ基板を重ねて形成される場合や、液晶表示装置の一対の基板の一方にセンサ電極が一体に形成される場合がある。

特開２０１０−２３１７７３号公報

複数の導電層を積み重ねて電極や配線を形成する際に、積層した導電層をウェットエッチングによりパターニングすると、各層が偏って除去されるために電極や配線の端がテーパ形状とならないことがあった。

例えば最も下に配置された導電層が他の導電層よりも除去されると、配線や電極上に絶縁層を介して導電層を配置した際に、導電層のカバレジ性が悪くなり、ショート不良を引き起こし、製造歩留まりが低下することがあった。

本発明の実施形態によれば、製造歩留まりを改善する液晶表示装置を提供することを目的とする。

実施形態によれば、酸化物導電膜と、前記酸化物導電膜上に配置された第１導電層と、前記第１導電層上に配置された第２導電層と、前記第２導電層上に配置された第３導電層と、を備えたセンサ電極と、前記酸化物導電膜及びセンサ電極上に配置された絶縁膜と、前記絶縁膜上に配置されスリットを備え前記センサ電極の上層において前記酸化物導電膜と対向してマトリクス状に配置された複数の画素電極と、を備えたアレイ基板と、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、前記第１導電層の厚さは前記第２導電層の厚さ及び前記第３導電層の厚さのそれぞれより薄く、前記センサ電極の端部はテーパ形状である液晶表示装置が提供される。

図１は、実施形態の液晶表示装置の一例を概略的に示す図である。 図２は、図１に示す液晶表示パネルの線ＩＩ−ＩＩにおける断面の一例を示す図である。 図３は、実施形態の液晶表示装置の表示領域の一構成例を概略的に示す図である。 図４は、実施形態の液晶表示装置のセンサ電極の一構成を概略的に示す図である。 図５は、比較例の液晶表示装置のセンサ電極の一構成例を概略的に示す図である。

以下、実施形態の液晶表示装置について、図面を参照して説明する。
図１は、本実施形態の液晶表示装置の一例を概略的に示す図である。液晶表示装置は、液晶表示パネルとバックライトユニット１３０とを有している。

液晶表示パネルは、アレイ基板１１０とアレイ基板１１０と所定の間隙をおいて対向配置された対向基板１２０と、アレイ基板１１０と対向基板１２０との間に挟持された液晶層７０と、マトリクス状に配置された表示画素ＰＸを含む表示領域２５と、を備える。

バックライトユニット１３０は、例えば光源としてＬＥＤ（light-emitting diode）を有し、液晶表示パネルを背面側から照明する。

アレイ基板１１０は、ガラス等の透明絶縁性基板１０（図２に示す）と、複数の走査線１１と、複数の走査線１１と交差する複数の信号線１２と、走査線１１と信号線１２とが交差する位置近傍に配置されたスイッチング素子１４と、絶縁膜Ｌ１、５０（図２に示す）と、平坦化膜２０（図２に示す）と、表示画素ＰＸのそれぞれに配置された画素電極６０と、複数の画素電極６０と対向する共通電極３０と、共通電極３０上に配置されたセンサ電極４０（図２に示す）と、図示しない配向膜と、表示領域２５を囲む額縁領域に配置された駆動回路と、を備える。

走査線１１は、表示領域２５においてマトリクス状に配置された表示画素ＰＸの行に沿って延びている。信号線１２は、表示領域２５においてマトリクス状に配置された表示画素ＰＸの列に沿って延びている。

カラー表示タイプの液晶表示装置である場合、複数の表示画素ＰＸは複数種類の色画素を含んでいる。本実施形態では、複数の表示画素ＰＸは、例えば、赤色を表示する赤色表示画素と、緑色を表示する緑色表示画素と、青色を表示する青色表示画素と、含む場合、赤色表示画素と緑色表示画素と青色表示画素との３種類の色画素により、１絵素が構成される。

表示領域２５には第１色画素と、第２色画素と、第３色画素とが走査線１１の延びる方向に周期的に並んで配置され、信号線１２が延びる方向には同種類の色画素が並んで配置されている。

駆動回路は、複数の走査線１１を駆動する走査線駆動回路ＹＤと、複数の信号線１２を駆動する信号線駆動回路ＸＤと、を備えている。走査線駆動回路ＹＤは、例えば、走査線１１が延びる方向における表示領域２５の両脇に配置され、走査線駆動回路ＹＤには表示領域２５から延びる複数の走査線１１が電気的に接続されている。信号線駆動回路ＸＤには表示領域２５から延びる複数の信号線１２が電気的に接続されている。

アレイ基板１１０の端部には図示しないフレキシブル基板が接続され、走査線駆動回路ＹＤおよび信号線駆動回路ＸＤには、フレキシブル基板を介して図示しない信号源から制御信号および映像信号が供給される。

図２は、図１に示す液晶表示パネルの線ＩＩ−ＩＩにおける断面の一例を示す図である。本実施形態の液晶表示装置は、横電界を利用して液晶層の配向状態を制御するＦＦＳモードの液晶表示装置である。

スイッチング素子１４は、走査線１１と信号線１２とが交差する位置近傍に配置されている。スイッチング素子１４は、透明絶縁性基板１０上に配置された図示しないアンダーコート層上に配置され、アモルファスシリコンあるいはポリシリコンの半導体層ＳＣと、ゲート電極１４ｂと、ソース電極１４ａと、ドレイン電極１４ｃと、を含む薄膜トランジスタを備えている。

スイッチング素子１４の半導体層ＳＣの上層にはゲート絶縁膜が配置され、ゲート絶縁膜上にスイッチング素子１４のゲート電極１４ｂが配置されている。スイッチング素子１４のソース電極１４ａとドレイン電極１４ｃとは絶縁膜Ｌ１に設けられたコンタクトホールにおいて半導体層ＳＣと接続されている。

スイッチング素子１４のゲート電極１４ｂは、対応する走査線１１と電気的に接続されている（あるいは一体に形成されている）。スイッチング素子１４のソース電極１４ａは、対応する信号線１２と電気的に接続されている（あるいは一体に形成されている）。スイッチング素子のドレイン電極１４ｃは、後述するコンタクトホール２１、５１において対応する画素電極６０と電気的に接続されている。

走査線駆動回路ＹＤにより走査線１１が駆動されてスイッチング素子１４のゲート電極１４ｂに電圧が印加されると、ソース電極１４ａとドレイン電極１４ｃとの間が導通し、スイッチング素子１４がオン状態となる。スイッチング素子１４がオン状態である期間に、信号線１２からスイッチング素子１４を介して画素電極６０へ映像信号が供給される。

スイッチング素子１４上には平坦化膜２０が配置されている。本実施形態では、平坦化膜２０は透明有機絶縁膜であって、平坦化膜２０の膜厚は略３μｍである。平坦化膜２０は、コンタクトホール２１を除いて表示領域２５の全体に渡って配置されている。スイッチング素子１４のドレイン電極１４ｃ上の平坦化膜２０には、後述する画素電極６０と電気的接続を取るためのコンタクトホール２１が設けられている。

共通電極３０は、平坦化膜２０上に配置されている。共通電極３０は例えばＩＴＯ（indium tin oxide）やＩＺＯ（indium zinc oxide）等の透明電極材料により形成されている酸化物導電膜である。表示領域２５の端部に配置された共通電極３０は額縁領域へ延びて配置され、例えば外部の信号源からフレキシブル基板を介して共通電圧が印加されている。共通電極３０は後述のセンサ電極４０との重ね合せ精度を考慮した同じパターンも盛り込み形成する。

コンタクトホール２１には共通電極３０と同じ材料で形成された接続電極３１が配置されている。スイッチング素子１４のドレイン電極１４ｃと接続電極３１とはコンタクトホール２１において電気的に接続している。

センサ電極４０は、共通電極３０上に配置され共通電極３０と電気的に接続されている。センサ電極４０は、例えばアルミニウムとモリブデンとの多層電極である。なお、センサ電極４０の材料として、モリブデンに代えてチタン（Ｔｉ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の導電性材料を用いることが可能である。

センサ電極４０上には絶縁膜５０が配置されている。絶縁膜５０は、接続電極３１上に設けられ、画素電極６０と接続電極３１とを電気的に接続するためのコンタクトホール５１を備えている。

絶縁膜５０上には画素電極６０が配置され、コンタクトホール５１において接続電極３１と電気的に接続している。画素電極６０は、例えばＩＴＯやＩＺＯ等の透明電極材料により形成されている。画素電極６０の上層には図示しない配向膜が配置されている。

対向基板１２０は、ガラス等の透明絶縁性基板２８と、透明樹脂平坦化膜２９と、複数の着色層と、図示しない配向膜とを備えている。

複数の着色層は、有機絶縁膜である例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のうちのいずれかのレジストによって着色された第１着色層２４ａ、第２着色層２４ｂ、第３着色層２４ｃと、黒色の第４着色層２７ａ、第５着色層２７ｂと、を備えている。

第１着色層２４ａは第１色画素に配置され、第２着色層２４ｂは第２色画素に配置され、第３着色層２４ｃは第３色画素に配置されている。第４着色層２７ａは表示領域２５を囲むように配置され、額縁領域における光抜けを防止する遮光層である。第５着色層２７ｂは、アレイ基板１１０の走査線１１および信号線１２と対向する位置に格子状に配置され、表示画素ＰＸ間における光抜けを防止する遮光層である。

アレイ基板１１０と対向基板１２０とは、互いの配向膜が対向するように配置されシール剤２６により固定される。アレイ基板１１０と対向基板１２０との間には、柱状スペーサ２２が配置されている。柱状スペーサ２２によりアレイ基板１１０と対向基板１２０との距離は一定に保持される。本実施形態では、柱状スペーサ２２の高さは２μｍ以上６μｍ以下で任意に制御している。

液晶層７０は、アレイ基板１１０、対向基板１２０、およびシール剤２６により囲まれた領域に配置されている。

アレイ基板１１０および対向基板１２０の液晶層７０側と反対に位置する面には図示しない偏光板が夫々配設されている。

図３は、アレイ基板１１０の表示領域２５の構成の一例を示す図である。なお、図３では、画素電極６０を一部省略して下層の一構成例を概略的に示している。
共通電極３０は、略矩形状のブロックを複数有している。共通電極３０の複数のブロックは、例えば表示領域２５外に引き出されて、あるいは、表示領域２５内において互いに電気的に接続されている。共通電極３０の各ブロックは１又は複数の画素電極６０と対向するようにマトリクス状に配置されてもよく、１絵素に配置された３つの画素電極６０と対向するように配置されてもよい。

センサ電極４０は、格子状であって、信号線１２と略平行に延びたセンサ用第１電極である第１センサ４１と、走査線１１と略平行に延びたセンサ用第２電極である第２センサ４２とを備えている。

第１センサ４１は、本実施形態では１絵素を構成する第１色画素と第２色画素と第３色画素との、少なくとも所定の２つの色画素間において、信号線１２の上層に配置されている。なお、図３では、第１センサ４１が信号線１２上に配置されて重なった状態を示している。

第２センサ４２は、その一部が後述する画素電極６０の下層に配置され、行方向に隣り合う第１センサ４１を電気的に接続している。第２センサ４２は、複数の表示画素ＰＸの行それぞれに配置され、走査線１１が延びる方向に延びて配置されている。

センサ電極４０は額縁領域へ延びて配置され、例えば外部に設けられた図示しない感知回路と電気的に接続されている。本実施形態の液晶表示装置で接触位置を検出する場合、感知回路はセンサ電極４０へ所定波形の信号を供給する。ユーザの指先やペン先とセンサ電極４０と距離に応じて、指先等とセンサ電極４０との間に生じる容量の大きさが変化する。感知回路は、指先等とセンサ電極４０との間の容量の変化によるセンサ電極４０の電位の変化を、センサ電極４０から出力された信号の出力波形から検出して、ユーザの指先やペン先等が接触した位置に対応するセンサ電極４０の座標位置を検出する。

画素電極６０は、互いに略平行に延びたスリット６０Ｓを備えている。本実施形態では、複数のスリット６０Ｓは信号線１２が延びる方向と略平行に延びている。

画素電極６０と共通電極３０との間に生じる電界により液晶層７０の配向状態が制御される。画素電極６０にスリット６０Ｓを設けることにより、表示画素ＰＸの中央部分においても画素電極６０と共通電極３０との間に電界が生じて、液晶層７０の配向状態を制御することが可能となる。

図４は、実施形態の液晶表示装置のセンサ電極の一構成を概略的に示す図である。
センサ電極４０は、少なくとも２つの導電層が積層された多層電極である。センサ電極４０は、共通電極３０上に配置された第１導電層４０Ａと、第１導電層４０Ａ上に配置された第２導電層４０Ｂと、第２導電層４０Ｂ上に配置された第３導電層４０Ｃとを備えている。なお、センサ電極４０は、少なくとも第１導電層４０Ａと第２導電層４０Ｂとを有していればよく、第３導電層４０Ｃは省略することができる。

第１導電層４０Ａの厚さＨ１は、第２導電層４０Ｂの厚さＨ２の１０％以下である。第１導電層４０Ａの厚さは、第２導電層４０Ｂの厚さＨ２に係らず、２０ｎｍ以下であることが望ましい。

例えば、第１導電層４０Ａは、モリブデンにより形成されている。第１導電層４０Ａの厚さＨ１は、略１０ｎｍである。第２導電層４０Ｂは、アルミニウムにより形成されている。第２導電層４０Ｂの厚さＨ２は、略２００ｎｍである。第３導電層４０Ｃは、モリブデンにより形成されている。第３導電層４０Ｃの厚さＨ３は、略２０ｎｍである。

上記のように、複数の導電層を積み重ねてセンサ電極４０の、第１導電層４０Ａの厚さＨ１と第２導電層４０Ｂの厚さＨ２との比を規定することにより、積層した導電層をウェットエッチングによりパターニングしたときに、各層が偏って除去されることを抑制することができる。このことにより、センサ電極４０の端がテーパ形状となり、絶縁層５０によるセンサ電極４０のカバレジ性が悪くなることなく、製造歩留まりが低下を回避することができる。

続いて、本実施形態の液晶表示装置の製造方法の一例について説明する。
まず、アレイ基板１１０を形成する方法について説明する。複数のアレイ基板１１０を切り出す第１透明絶縁性基板１０上に成膜とパターンニングとを繰り返してスイッチング素子１４、走査線１１、信号線１２、絶縁膜Ｌ１、および、アレイ基板１１０上の他のスイッチング素子や各種配線を形成する。

続いて、露光レジストを塗布、露光、現像して透明有機絶縁膜からなる平坦化膜２０を形成する。このとき、露光レジストは表示領域２５および額縁領域の全面に塗布される。本実施形態では露光レジストは光硬化性のものを採用し、露光マスクを介して感光レジストを露光し、現像してコンタクトホール２１を有する所定パターンの平坦化膜２０となるように形成する。

平坦化膜２０の上にＩＴＯ等の透明電極材料を成膜し、透明電極材料上にさらに露光レジストを塗布する。露光レジストを露光および現像して接続電極３１および共通電極３０の所定のパターンにパターンニングする。続いて、エッチングにより透明電極材料をパターンニングして、露光レジストを剥離して所定パターンの接続電極３１および共通電極３０を形成する。

続いて、共通電極３０の上層に、順次モリブデンの成膜、アルミニウムの成膜、モリブデンの成膜を行い、その後、露光レジストの成膜・露光・現像を行い、モリブデン／アルミニウム／モリブデンの順に積層された金属層をウェットエッチング処理によりパターンニングを行う。これにより、共通電極３０の複数のブロック電極上に配置されたアルミニウムとモリブデンからなる積層構造の電極パターンであるセンサ電極４０が形成される。

ここで、ウェットエッチング処理を用いる理由は、有機絶縁膜からなる平坦化膜２０の表面を荒らさないためである。すなわち、ドライエッチング処理を行うと平坦化膜２０の表面が傷ついてしまう。このため、このセンサ電極４０を形成する工程ではウェットエッチング処理が選択される。なお、本実施形態では、ウェットエッチングに用いるエッチング溶液は、リン酸、硝酸、および、酢酸の混合液である。

続いて、センサ電極４０上に露光レジストを塗布、露光、現像してコンタクトホール５１を有する絶縁膜５０を形成する。続いて、絶縁膜５０上にＩＴＯ等の透明電極材料を成膜し、スリット６０Ｓを備える所定のパターンにパターンニングして画素電極６０を形成する。その後、画素電極６０の表面には所定方向にラビング処理を施した配向膜を形成する。

図５は、比較例の液晶表示装置のセンサ電極の一構成を概略的に示す図である。
比較例では、センサ電極４０の第１導電層４０Ａの厚さＨ１が略５０ｎｍであって、第２導電層４０Ｂの厚さＨ２が略２００ｎｍである。この点以外は図４に示す場合と同様であって、図５に示す比較例について、以下に図４の対応する構成と同じ符号を付して説明する。

比較例の液晶表示装置において、センサ電極４０を形成する際にウェットエッチングを行うと、第１導電層４０Ａが多く除去されて、センサ電極４０の端がテーパ形状とならないことがある。図５に示す例では、第１導電層４０Ａの端が逆テーパ形状となっている。これは、下層に配置された第１導電層４０Ａ側に多くのエッチング溶液がまわるため、第１導電層４０Ａは第２導電層４０Ｂよりも除去されやすく、さらに、第１導電層４０Ａの厚さＨ１の第２導電層の厚さＨ２に対する割合が大きいために第１導電層４０Ａの底部が顕著に除去されたためである。

この場合、センサ電極４０の端はセンサ電極３０と接触した部分が除去されるため、第１導電層４０Ａと第２導電層４０Ｂとの境界部分が突出し、突出した部分の下に空間が生じる。

このセンサ電極４０上に絶縁膜５０となる絶縁材料を塗布すると、センサ電極４０の突出した端で絶縁材料が途切れて、センサ電極４０の端上に塗布された絶縁材料が繋がらずに隙間が生じることがある。

さらに絶縁材料上に露光レジスト（図示せず）を塗布すると、同様に、絶縁材料が途切れた部分で露光レジストが途切れて、露光レジストに隙間が生じることがある。

この状態で露光を行うと、露光レジストの隙間から絶縁材料に光が照射されて、センサ電極４０の端上の絶縁材料の一部が除去された絶縁膜５０が形成される。

続いて、絶縁膜５０上にＩＴＯ等の透明電極材料を成膜し、スリット６０Ｓを備える所定のパターンにパターンニングして画素電極６０を形成する。このとき、センサ電極４０の端上で絶縁膜５０が除去されて電極の一部が露出しているため、画素電極６０がセンサ電極４０上に形成され、ショート不良となる。ショート不良が発生すると、表示品位が低下するとともにタッチセンサの精度が低下する。

これに対し、本実施形態では、第１導電層４０Ａの厚さＨ１は、第２導電層４０Ｂの厚さＨ２の１０％以下であるため、第１導電層４０Ａの端が逆テーパ形状となることがなく、センサ電極４０の端がテーパ形状となる。また、本実施形態では、第１導電層４０Ａの厚さＨ１は２０ｎｍ以下である。したがって、センサ電極４０の端上の絶縁層５０は途切れることなくセンサ電極４０を覆うため、ショート不良の発生を回避することができる。

次に、対向基板１２０を形成する方法について説明する。複数の対向基板１２０を切り出す第２透明絶縁性基板上に、着色された露光レジストの塗布、露光、現像を繰り返して、第１着色層２４ａ、第２着色層２４ｂ、第３着色層２４ｃ、第４着色層２７ａ、および、第５着色層２７ｂを形成する。さらに、複数の着色層上に透明樹脂平坦化膜２９となる透明樹脂材料を塗布し、所定パターンにパターンニングして透明樹脂平坦化膜２９を形成する。その後、透明樹脂平坦化膜２９の表面に所定方向にラビング処理を施した配向膜を形成する。

柱状スペーサ２２は、第１透明絶縁性基板あるいは第２透明絶縁性基板の上層に、例えば樹脂材料を塗布し、所定パターンにパターンニングすることにより形成される。

続いて、表示領域２５を囲むように第１透明絶縁性基板上あるいは第２透明絶縁性基板上に例えば紫外線硬化樹脂からなるシール剤２６を塗布し、複数のアレイ基板１１０となる透明絶縁性基板と複数の対向基板１２０となる透明絶縁性基板とを互いの配向膜が向かい合うように対向させて位置あわせし、シール剤２６に紫外線を照射して硬化させて固定する。

液晶材料は、シール剤２６が開口した注入口から表示領域２５に注入されてもよく、第１透明絶縁性基板と第２透明絶縁性基板とを貼り合わせる前に、シール剤２６に囲まれた領域に滴下されてもよい。注入口から液晶材料を注入する場合は、注入後に注入口を封止剤により封止して液晶層７０が形成される。液晶材料を滴下する場合には、滴下した後に第１透明絶縁性基板と第２透明絶縁性基板とを貼り合わせて液晶層７０が形成される。

第１透明絶縁性基板と第２透明絶縁性基板とが貼り合わされた状態で、複数のアレイ基板１１０と、アレイ基板１１０と対向する第２透明絶縁性基板の部分とを切り出し、さらに第２透明絶縁性基板を割断して対向基板１２０を切り出す。

続いて、アレイ基板１１０および対向基板１２０の液晶層７０側と反対に位置する面に偏光板を配設して、液晶表示装置を形成する。

上述したように本実施形態によれば、センサ電極４０の第１導電層４０Ａの端が逆テーパ状となることを回避し、センサ電極４０の端上の絶縁層５０が途切れることがなく、センサ電極４０と画素電極６０とのショート不良の発生を回避して製造歩留まりを改善する液晶表示装置を提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］酸化物導電膜と、前記酸化物導電膜上に配置された第１導電層と、前記第１導電層上に配置された第２導電層と、を備えたセンサ電極と、スリットを備え前記センサ電極の上層において前記酸化物導電膜と対向してマトリクス状に配置された複数の画素電極と、を備えたアレイ基板と、
前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、
前記第１導電層の厚さは前記第２導電層の厚さの１０％以下である液晶表示装置。
［２］酸化物導電膜と、前記酸化物導電膜上に配置され厚さが２０ｎｍ以下である第１導電層と、前記第１導電層上に配置された第２導電層と、を備えたセンサ電極と、スリットを備え前記センサ電極の上層において前記酸化物導電膜と対向してマトリクス状に配置された複数の画素電極と、を備えたアレイ基板と、
前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶層と、を備えた液晶表示装置。
［３］前記第１導電層は、モリブデン、チタン、ニッケル、クロムのいずれかにより形成され、
前記第２導電層は、アルミニウムにより形成される［１］または［２］記載の液晶表示装置。
［４］前記アレイ基板は、前記第１方向に延びた信号線と、前記第２方向に延びた走査線と、前記信号線と前記走査線とが交差する位置近傍に配置され前記信号線と前記画素電極との電気的接続を切替えるスイッチング素子と、を備え、
前記センサ電極は、前記信号線と略平行に延びた第１センサと、前記走査線と略平行に延びた第２センサとを備えている［１］乃至［３］のいずれか１記載の液晶表示装置。
［５］前記センサ電極は、前記第２導電層上に配置され、モリブデン、チタン、ニッケル、クロムのいずれかにより形成された第３導電層を更に備える［１］乃至［４］のいずれか１記載の液晶表示装置。

ＰＸ…表示画素、１１…走査線、１２…信号線、１４…スイッチング素子、２５…表示領域、３０…共通電極（酸化物導電膜）、４０…センサ電極、４１…第１センサ、４２…第２センサ、６０…画素電極、６０Ｓ…スリット、７０…液晶層、１１０…アレイ基板、１２０…対向基板。

Claims (5)

1. 酸化物導電膜と、前記酸化物導電膜上に配置された第１導電層と、前記第１導電層上に配置された第２導電層と、前記第２導電層上に配置された第３導電層と、を備えたセンサ電極と、前記酸化物導電膜及びセンサ電極上に配置された絶縁膜と、前記絶縁膜上に配置されスリットを備え前記センサ電極の上層において前記酸化物導電膜と対向してマトリクス状に配置された複数の画素電極と、を備えたアレイ基板と、
   前記アレイ基板と対向して配置された対向基板と、
   前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、
   前記第１導電層の厚さは前記第２導電層の厚さ及び前記第３導電層の厚さのそれぞれより薄く、
   前記センサ電極の端部はテーパ形状である液晶表示装置。
2. 酸化物導電膜と、前記酸化物導電膜上に配置され厚さが２０ｎｍ以下である第１導電層と、前記第１導電層上に配置され前記第１導電層より厚い第２導電層と、前記第２導電層上に配置され前記第１導電層より厚く前記第２導電層より薄い第３導電層と、を備えたセンサ電極と、前記酸化物導電膜及びセンサ電極上に配置された絶縁膜と、前記絶縁膜上に配置されスリットを備え前記センサ電極の上層において前記酸化物導電膜と対向してマトリクス状に配置された複数の画素電極と、を備えたアレイ基板と、
   前記アレイ基板と対向して配置された対向基板と、
   前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、
   前記センサ電極の端部はテーパ形状である液晶表示装置。
3. 前記第１導電層は、モリブデン、チタン、ニッケル、クロムのいずれかにより形成され、
   前記第２導電層は、アルミニウムにより形成される請求項１または請求項２記載の液晶表示装置。
4. 前記アレイ基板は、第１方向に延びた信号線と、第２方向に延びた走査線と、前記信号線と前記走査線とが交差する位置近傍に配置され前記信号線と前記画素電極との電気的接続を切替えるスイッチング素子と、を備え、
   前記センサ電極は、前記信号線と略平行に延びた第１センサと、前記走査線と略平行に延びた第２センサとを備えている請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
5. 前記第３導電層は、モリブデン、チタン、ニッケル、クロムのいずれかにより形成される請求項１乃至請求項４のいずれか１項記載の液晶表示装置。

Images