JP5771163B2 - Nonvolatile memory device - Google Patents
Nonvolatile memory device Download PDFInfo
- Publication number
- JP5771163B2 JP5771163B2 JP2012053257A JP2012053257A JP5771163B2 JP 5771163 B2 JP5771163 B2 JP 5771163B2 JP 2012053257 A JP2012053257 A JP 2012053257A JP 2012053257 A JP2012053257 A JP 2012053257A JP 5771163 B2 JP5771163 B2 JP 5771163B2
- Authority
- JP
- Japan
- Prior art keywords
- molecule
- conductive layer
- unit
- molecules
- supply unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明の実施形態は、不揮発性記憶装置に関する。 Embodiments described herein relate generally to a nonvolatile memory device.
微細化の進展に伴って不揮発性記憶素子の加工寸法が縮小し、リソグラフィが困難になる。微細なリソグラフィ加工を用いずに、記憶容量が大きく、記憶した情報を長時間保持する素子を形成することが望まれる。 As the miniaturization progresses, the processing size of the nonvolatile memory element is reduced, and lithography becomes difficult. It is desired to form an element that has a large storage capacity and retains stored information for a long time without using fine lithography.
本発明の実施形態は、大記憶容量の不揮発性記憶装置を提供する。 Embodiments of the present invention provide a nonvolatile storage device having a large storage capacity.
本発明の実施形態によれば、メモリ部と、検出部と、を備えた不揮発性記憶装置が提供される。メモリ部は、導電層と、複数の供給部と、温度制御部と、を含む。複数の供給部は、供給される書き込み信号に応じて前記導電層上に分子を供給して、前記導電層上における前記分子の、前記書き込み信号に応じた配列パターンを形成させる。検出部は、前記導電層に印加される磁場を変化させたときの、前記配列パターンに応じた前記導電層の電気的特性の変化を検出する。前記温度制御部は、前記導電層の温度を前記供給部の温度とは異なる温度に制御する。
本発明の別の実施形態によれば、メモリ部と、検出部と、温度制御部と、を含む不揮発性記憶装置が提供される。前記メモリ部は、導電層と、前記導電層の上に設けられ複数の分子を含む分子層と、供給される書き込み信号に応じて前記分子層に電圧を印加して、前記導電層上における前記分子の、前記書き込み信号に応じた、分子の配向状態の配列パターン及び分子内の電荷の分布状態の配列パターンの少なくともいずれかを形成させる電圧印加部と、を含む。前記検出部は、前記導電層に印加される磁場を変化させたときの、前記配列パターンに応じた前記導電層の電気的特性の変化を検出する。前記温度制御部は、前記導電層の温度を制御する。
本発明の別の実施形態によれば、磁性細線と、積層体と、電極と、供給部と、検出部と、を含む不揮発性記憶装置が提供される。前記磁性細線は、第１部分と前記第１部分から離間した第２部分と前記第１部分と前記第２部分との間の第３部分とを有し磁化方向が可変である。前記積層体は、前記第３部分に対向する。前記積層体は、磁化方向が固定された磁化固定層と前記第３部分と前記磁化固定層との間に設けられた非磁性の中間層とを含む。前記電極は、前記磁性細線に電気的に接続される。前記供給部は、前記第１部分上に複数の種類の分子を供給する。前記供給部は、記憶情報を記憶する動作において、書き込み信号に応じて前記複数の種類の分子のうちで少なくとも２種類以上の分子を前記第１部分上に供給し、前記第１部分から前記第２部分に向けて前記少なくとも２種類以上の分子を順次移動させて前記少なくとも２種類以上の分子の配列パターンを前記記憶情報として形成する。前記供給部は、前記記憶情報を読み出す動作において、前記複数の種類の分子のうちで少なくとも１種類以上の分子を前記第１部分に供給することで前記配列パターンを前記第３部分上を通過させる。前記検出部は、前記電極及び前記積層体に電気的に接続され、前記読み出す動作において、前記第３部分上を通過する前記配列パターンにより生じる、前記電極、前記磁性細線及び前記積層体を流れる電流の変化を検出する。前記磁性細線の幅は、１．０ｎｍ以下である。
According to the embodiment of the present invention, a non-volatile storage device including a memory unit and a detection unit is provided. The memory unit includes a conductive layer, a plurality of supply units, and a temperature control unit . A plurality of supply portions supplies a molecule before Kishirube conductive layer in response to the write signal supplied, the molecules in the conductive layer to form an array pattern corresponding to the write signal. A detection part detects the change of the electrical property of the said conductive layer according to the said arrangement pattern when changing the magnetic field applied to the said conductive layer. The temperature control unit controls the temperature of the conductive layer to a temperature different from the temperature of the supply unit.
According to another embodiment of the present invention, a nonvolatile memory device including a memory unit, a detection unit, and a temperature control unit is provided. The memory unit is configured to apply a voltage to the molecular layer according to a conductive layer, a molecular layer including a plurality of molecules provided on the conductive layer, and a supplied write signal, and A voltage application unit that forms at least one of an alignment pattern of molecules in an orientation state and an array pattern of a charge distribution state in the molecule according to the write signal. The detection unit detects a change in electrical characteristics of the conductive layer according to the arrangement pattern when a magnetic field applied to the conductive layer is changed. The temperature control unit controls the temperature of the conductive layer.
According to another embodiment of the present invention, a nonvolatile memory device including a magnetic wire, a stacked body, an electrode, a supply unit, and a detection unit is provided. The magnetic wire has a first portion, a second portion spaced from the first portion, and a third portion between the first portion and the second portion, and the magnetization direction is variable. The stacked body faces the third portion. The stacked body includes a magnetization fixed layer whose magnetization direction is fixed, and a nonmagnetic intermediate layer provided between the third portion and the magnetization fixed layer. The electrode is electrically connected to the magnetic wire. The supply unit supplies a plurality of types of molecules on the first portion. In the operation of storing stored information, the supply unit supplies at least two kinds of molecules among the plurality of kinds of molecules on the first part according to a write signal, and the first part includes the first part. The at least two or more types of molecules are sequentially moved toward two parts to form an array pattern of the at least two or more types of molecules as the stored information. In the operation of reading the stored information, the supply unit supplies the first part with at least one kind of the plurality of kinds of molecules to pass the arrangement pattern over the third part. . The detection unit is electrically connected to the electrode and the stacked body, and the current flowing through the electrode, the magnetic wire, and the stacked body is generated by the arrangement pattern passing over the third portion in the reading operation. Detect changes. The magnetic fine wire has a width of 1.0 nm or less.
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Each embodiment will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.
（第１の実施形態）
図１は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図１に表したように、本実施形態に係る不揮発性記憶素子１１０は、メモリ部２５と、検出部３０と、を備える。また、実施形態に係る不揮発性記憶装置２１０は、実施形態に係る不揮発性記憶素子１１０と、制御部４０と、を備える。
(First embodiment)
FIG. 1 is a schematic view illustrating the configuration of the nonvolatile memory device according to the first embodiment.
As shown in FIG. 1, the
例えば、不揮発性記憶素子１１０は、基板５をさらに備える。基板５の上にメモリ部２５が設けられる。検出部３０は、例えば、基板５の上に、または、基板５とは別に設けられる。制御部４０は、例えば、基板５の上に、または、基板５とは別に設けられる。この例では、検出部３０に接続されたバッファ部３２がさらに設けられている。バッファ部３２は、検出部３０で検出するデータ（情報）を記憶する。
For example, the
不揮発性記憶素子１１０は、複数のメモリ部２５（例えば、第１メモリ部２５ａ及び第２メモリ部２５ｂなど）を含むことができる。メモリ部２５の数は、任意である。以下では、第１メモリ部２５ａを例にしてメモリ部２５の構成について説明する。第２メモリ部２５ｂなどの他のメモリ部の構成も、第１メモリ部２５ａの構成と同様とすることができる。
The
メモリ部２５（第１メモリ部２５ａ）は、導電層２０と、複数の供給部１０と、を含む。この例では、複数の供給部１０は、例えば、第１〜第３供給部１０ａ〜１０ｃを含む。供給部１０の数は、任意である。以下では、供給部１０の数が３である例（第１〜第３供給部１０ａ〜１０ｃ）について説明する。１つのメモリ部２５が、例えば、１つのメモリセルに対応する。
The memory unit 25 (
供給部１０には、書き込み信号Ｓｗが供給される。例えば、第１〜第３供給部１０ａ〜１０ｃのそれぞれに、第１〜第３書き込み信号Ｓｗａ〜Ｓｗｃが供給される。書き込み信号Ｓｗ（第１〜第３書き込み信号Ｓｗａ〜Ｓｗｃ）は、例えば制御部４０から供給される。
The supply signal Sw is supplied to the
供給部１０は、供給される書き込み信号Ｓｗに応じて、導電層２０上に分子１５を供給する。書き込み信号Ｓｗは、記憶させたい情報を含む信号である。導電層２０上において、供給された分子１５の、書き込み信号Ｓｗに応じた配列パターンが形成される。例えば、配列パターンは、導電層２０上における分子１５のセルオートマトン機構により形成される。すなわち、供給部１０は、導電層２０上における分子１５の、書き込み信号に応じた配列パターンを形成させる。配列パターンは、例えば第１記憶状態ＳＴ１、第２記憶状態ＳＴ２等の多値の記憶情報に、一対一で対応した配列パターン状態である。配列パターンの詳細な例については、後述する。
The
導電層２０は、不揮発性記憶素子１１０の記憶本体部分となる。導電層２０の例については後述する。以下では、導電層２０として、Ｃｕ（銅）を用いる例について説明する。
The
分子１５の例については後述する。以下では、分子１５としてＣＯ（一酸化炭素）を用いる例について説明する。
An example of the
導電層２０には、磁場Ｈｅｘを印加することが可能である。導電層２０に印加された磁場Ｈｅｘを変化させたときの、導電層２０の電気的特性（例えば導電率や抵抗など）の変化は、配列パターンに依存する。
A magnetic field Hex can be applied to the
検出部３０は、導電層２０に印加される磁場Ｈｅｘを変化させたときに生じる、配列パターンに応じた、導電層２０に流れる電流の変化を検出する。検出部３０による電流の変化の検出結果である読み出し信号Ｓｒは、制御部４０に供給される。すなわち、記憶させた情報を含む書き込み信号Ｓｗに応じて分子１５の配列パターンが形成される。分子１５の配列パターンは、第１記憶状態ＳＴ１、第２記憶状態ＳＴ２等の多値記憶情報に一対一で対応した配列パターン状態である。その配列パターンに応じた電流の変化（電気的特性の変化）が検出される。この電気的特性の変化は、例えば、導電層２０に分子１５が接触していることによるユニバーサルコンダクタンスフラクチュエーションに基づく。電気的特性の例については、後述する。
The
この例では、検出部３０により検出されたデータがバッファ部３２に格納され、バッファ部３２に格納されたデータが制御部４０に供給される。
In this example, the data detected by the
制御部４０は、検出部３０により検出した電気的特性の変化を、予め記憶されたデータと比較することにより、書き込み信号Ｓｗにより書き込まれた情報を読み出す。例えば、予め記憶されたデータは、データ格納部４５に格納される。データ格納部４５は、不揮発性記憶装置２１０内に設けても良く、不揮発性記憶装置２１０とは別に設けても良い。制御部４０は、有線または無線の任意の方法により、データ格納部４５から、データを受け取る。
The
これにより、超多値の記憶が可能で、微細なリソグラフィ加工を用いない不揮発性記憶素子及び不揮発性記憶装置が提供できる。すなわち、大記憶容量の不揮発性記憶素子及び不揮発性記憶装置が提供できる。また、隣接セル間が互いに近接することによる干渉を抑制し、高密度の記憶が可能になる。 Accordingly, it is possible to provide a nonvolatile memory element and a nonvolatile memory device that can store super multi-values and do not use fine lithography. That is, a nonvolatile memory element and a nonvolatile memory device having a large storage capacity can be provided. Further, interference due to the proximity of adjacent cells to each other is suppressed, and high-density storage is possible.
以下、不揮発性記憶素子１１０及び不揮発性記憶装置２１０の動作の例について説明する。
図２（ａ）及び図２（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を例示する模式図である。
これらの図は、書き込み動作を例示している。図２（ａ）及び図２（ｂ）は、それぞれ第１及び第２記憶状態ＳＴ１及びＳＴ２における導電層２０上の分子１５の配列パターンを例示している。
例えば、図２（ａ）及び図２（ｂ）に示した例では、導電層２０上の分子がトラップされるサイトにおける、分子の有無によって情報を記憶する。したがって、１つのメモリ部２５で、縦方向トラップサイト×横方向トラップサイト＝１０×１０＝１００ビットの多値情報を記憶することが可能である。現時点での多値ＮＡＮＤの１つの素子の８値すなわち３ビットなどといった多値記憶量の例と比較して、大幅に多値化された情報を記憶することが可能である。
Hereinafter, examples of operations of the
2A and 2B are schematic views illustrating the operation of the nonvolatile memory device according to the first embodiment.
These figures illustrate a write operation. FIGS. 2A and 2B illustrate the arrangement pattern of the
For example, in the example shown in FIGS. 2A and 2B, information is stored depending on the presence or absence of molecules at a site where molecules on the
図２（ａ）に表したように、第１記憶状態ＳＴ１用の第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１が、供給部１０（第１〜第３供給部１０ａ〜１０ｃ）にそれぞれ供給される。第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１は、記憶させたい第１の記憶情報に基づく信号である。これにより、第１〜第３供給部１０ａ〜１０ｃから、分子１５（この例ではＣＯ分子）が導電層２０上に供給される。
As shown in FIG. 2A, the first to third write signals Swa1 to Swc1 for the first storage state ST1 are supplied to the supply unit 10 (first to
導電層２０（この例ではＣｕ層）の表面には、Ｃｕの格子２０ｌが存在している。供給された分子１５は、例えば、格子２０ｌのサイトに吸着される。第１〜第３供給部１０ａ〜１０ｃのそれぞれから、第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１に基づいて分子１５が供給されることにより、導電層２０の上において、分子１５は、第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１に特有の配列パターンで吸着する。すなわち、セルオートマトン機構により、分子１５の配列パターンが形成される。この配列パターンは、第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１に特有のパターンである。
On the surface of the conductive layer 20 (Cu layer in this example), a Cu lattice 20l is present. The supplied
図２（ｂ）に表したように、第２記憶状態ＳＴ２用の第１〜第３書き込み信号Ｓｗａ２〜Ｓｗｃ２が、供給部１０（第１〜第３供給部１０ａ〜１０ｃ）にそれぞれ供給される。第１〜第３書き込み信号Ｓｗａ２〜Ｓｗｃ２は、記憶させたい第２の記憶情報に基づく信号である。第１〜第３書き込み信号Ｓｗａ２〜Ｓｗｃ２は、第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１とは異なる信号である。第１〜第３書き込み信号Ｓｗａ２〜Ｓｗｃ２に基づいて分子１５が供給されることにより、導電層２０の上において、分子１５は、第１〜第３書き込み信号Ｓｗａ２〜Ｓｗｃ２に特有の配列パターンで吸着する。セルオートマトン機構により形成された分子１５の配列パターンは、第１〜第３書き込み信号Ｓｗａ２〜Ｓｗｃ２に特有のものである。すなわち、第２記憶状態ＳＴ２における分子１５の配列パターンは、第１記憶状態ＳＴ１における分子１５の配列パターンとは異なる。
As shown in FIG. 2B, the first to third write signals Swa2 to Swc2 for the second storage state ST2 are supplied to the supply unit 10 (first to
分子１５の配列パターンの種類の数は、導電層２０の表面積に依存する。導電層２０の表面積を大きくすることで、分子１５の配列パターンの種類の数は大きくなる。本実施形態においては、１つのメモリセルに、超多値を記憶することが可能である。また、形成された、分子１５の配列パターンは、例えば導電層２０に新たに分子１５が供給されるまで保持される。すなわち、記憶した情報を長時間保持することができる。
The number of types of arrangement patterns of the
例えば、第１の記憶情報を３７Ｆ０３０５１ＣＣ９ＡＤＣ２９６３７１Ｂ４Ａ９５（１６進数表記）なる１００ビットの情報とする。例えば、第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１は、それぞれパルスおよびウェイトを時系列方向に組み合わせたものとする。なお、書き込み信号は、パルスおよびウェイト以外の信号を含んでも良い。パルスおよびウェイトは、それぞれ複数でも良い。パルスによって分子が供給部１０ａ〜１０ｃを搬送されてメモリ部２５に供給され、ウェイトによってメモリ部２５のセルオートマトン動作が完了する。
For example, the first storage information is 100-bit information of 37F03051CC9ADC296371B4A95 (hexadecimal notation). For example, it is assumed that the first to third write signals Swa1 to Swc1 are obtained by combining pulses and weights in the time series direction, respectively. Note that the write signal may include signals other than pulses and waits. There may be a plurality of pulses and weights. The molecules are transported through the
時刻ｔ＝ｔ１において供給部１０ａのみに書き込み信号を与える場合、ｔ１においてＳｗａ（ｔ１）としてパルスおよびウェイトを与える。ｔ１において供給部１０ｂ、１０ｃには書き込み信号を与えない場合、Ｓｗｂ（ｔ１）、Ｓｗｃ（ｔ１）としてウェイトのみを与えればよい。この場合を（Ｓｗａ（ｔ１）、Ｓｗｂ（ｔ１）、Ｓｗｃ（ｔ１））＝（１，０，０）と書くことにする。ｔ＝ｔ１、ｔ２、・・・、ｔｎ（ただし１００ビットの例の場合、ｎは１００以上）において、（Ｓｗａ（ｔ）、Ｓｗｂ（ｔ）、Ｓｗｃ（ｔ））＝（１，０，０）、（０、０、１）、（１、１、１）、（１、０、１）、（０、０、０）、・・・（１、０、１）などの時系列の書き込み信号を与える。この第１の記憶情報に対応する書き込み信号において、供給部１０ａの時系列信号をＳｗａ１とし、供給部１０ｂの時系列信号をＳｗｂ１とし、供給部１０ｃの時系列信号をＳｗｃ１とする。上記第１の記憶情報と、上記第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１との対応関係は、任意の単純な規則で割り当てても良い。それらに対応して生じる第１の配列パターンとの対応関係は、セルオートマトンルールによるため複雑である。本記憶装置において、上記第１の配列パターンにおいて、実際に分子がどのサイトに置かれているかを知る必要は無い。その理由は後述する。
When a write signal is given only to the
図３（ａ）及び図３（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を例示するグラフ図である。
図３（ａ）及び図３（ｂ）は、それぞれ第１及び第２記憶状態ＳＴ１及びＳＴ２における読み出し信号Ｓｒの特性を例示している。これらの図は、導電層２０に印加する磁場Ｈｅｘの強度（磁場Ｂｅｘ）を変化させたときの導電率の変化δＧ（例えば導電率の微分）の例を示している。導電率の変化δＧは、電気的特性の変化を示す指標の１つである。これらの図の横軸は、磁場Ｂｅｘ（テスラ：Ｔ）である。縦軸は、導電率の変化δＧ（任意目盛）である。磁場Ｈｅｘを時系列でスキャンする場合、磁場Ｈｅｘに対する導電率の微分は、時間に対する導電率の微分に磁場スキャン速度の逆数を乗じることで得ることができる。上記δＧの値に対して、Ａ／Ｄ変換を実施した上で読み出し信号Ｓｒとしても良いし、Ａ／Ｄ変換をしなくても良い。
FIG. 3A and FIG. 3B are graphs illustrating the operation of the nonvolatile memory device according to the first embodiment.
FIGS. 3A and 3B illustrate characteristics of the read signal Sr in the first and second storage states ST1 and ST2, respectively. These drawings show examples of the change in conductivity δG (for example, the differentiation of conductivity) when the intensity of the magnetic field Hex applied to the conductive layer 20 (magnetic field Bex) is changed. The change in electrical conductivity δG is one of the indexes indicating the change in electrical characteristics. The horizontal axis of these drawings is the magnetic field Bex (Tesla: T). The vertical axis represents the change in conductivity δG (arbitrary scale). When scanning the magnetic field Hex in time series, the derivative of the conductivity with respect to the magnetic field Hex can be obtained by multiplying the derivative of the conductivity with respect to time by the reciprocal of the magnetic field scanning speed. The read signal Sr may be used after the A / D conversion is performed on the value of δG, or the A / D conversion may not be performed.
図３（ａ）及び図３（ｂ）に表したように、第１記憶状態ＳＴ１における読み出し信号Ｓｒ１は、第２記憶状態ＳＴ２における読み出し信号Ｓｒ２とは異なる。読み出し信号Ｓｒ（例えば導電率の変化δＧ）は、例えば、導電層２０のユニバーサルコンダクタンスフラクチュエーションに基づいており、読み出し信号Ｓｒは、分子１５のそれぞれの位置の状態（情報）に対応する。
As shown in FIG. 3A and FIG. 3B, the read signal Sr1 in the first storage state ST1 is different from the read signal Sr2 in the second storage state ST2. The read signal Sr (for example, the change in conductivity δG) is based on, for example, the universal conductance fractionation of the
記憶した情報に対応する分子１５の配列パターンに基づく読み出し信号Ｓｒが、検出部３０により検出される。記憶する情報（多値情報）に対応する電気的特性（読み出し信号Ｓｒ）のパターンが、例えばデータ格納部４５に格納されている。
A read signal Sr based on the arrangement pattern of the
検出部３０で検出した読み出し信号Ｓｒが制御部４０に供給され、制御部４０において、検出部３０で検出した読み出し信号Ｓｒが、データ格納部４５に格納した電気的特性のパターンと比較される。そして、検出部３０で検出した読み出し信号Ｓｒと一致する電気的特性を有する情報が、読み出された（書き込まれた）情報として認識される。
The read signal Sr detected by the
このような復号方式を採用することによって、実際の分子が導電層２０におけるどのサイトに存在しているかの記憶状態ＳＴとは無関係に、上記記憶情報と上記読み出し信号Ｓｒとの対応を得ることができ、記憶された情報を復元することが可能となる。
By adopting such a decoding method, it is possible to obtain a correspondence between the stored information and the read signal Sr irrespective of the storage state ST indicating at which site in the
上記データ格納部４５に含まれる情報は、記憶させたい情報と読み出し信号Ｓｒとの関係を対応づける変換テーブルとすることもできる。この変換テーブルが収められているデータ格納部４５の記憶容量は、上記個々のメモリ部２５の記憶容量と同じかそれよりも大きい。上記データ格納部４５には、例えば半導体記憶装置や、磁気記憶装置などの記憶装置を用いることができる。上記データ格納部４５に含まれる情報は、上記導電層２０における電子波動関数を計算するロジックでもよい。この場合、データ格納部４５の容量は、上記個々のメモリ部２５よりも小さくすることが可能である。前者の構成の場合、変換時間が短く、高速読み出しが可能になる。後者の構成の場合、データ格納部４５の容量が小さくて済む。
The information included in the
例えば、第１の記憶情報を記憶させる場合、第１の記憶情報を、上記のように任意に設計した簡単な変換テーブルまたは関数などのアルゴリズムにより、第１〜第３の書き込み信号Ｓｗａ１〜Ｓｗｃ１へ変換する。上記第１〜第３の書き込み信号Ｓｗａ１〜Ｓｗｃ１によって、注入部１０ａ〜注入部１０ｃからメモリ部２５へ分子が注入されることにより、メモリ部２５では第１の分子配列パターンすなわち第１の記憶状態が成立する。第１の記憶情報を復元させる場合は、外部磁場Ｈｅｘをタイムスキャンさせながら導電層２０における導電率δＧをＡ／Ｄ変換することで得た第１の読み出し信号Ｓｒ１を逐次データ格納部４５に転送する。上記データ格納部４５では、第１の読み出し信号Ｓｒ１と、変換テーブルまたは電子波動関数計算ロジックの出力と、を対応させることで第１の記憶情報を復元することができる。
For example, when storing the first storage information, the first storage information is transferred to the first to third write signals Swa1 to Swc1 by an algorithm such as a simple conversion table or function arbitrarily designed as described above. Convert. By injecting molecules from the
例えば、第２の記憶情報を記憶させる場合、第２の記憶情報を、上記のように任意に設計した簡単な変換テーブルまたは関数などのアルゴリズムにより、第１〜第３の書き込み信号Ｓｗａ２〜Ｓｗｃ２へ変換する。上記第１〜第３の書き込み信号Ｓｗａ２〜Ｓｗｃ２によって、注入部１０ａ〜注入部１０ｃからメモリ部２５へ分子が注入されることにより、メモリ部２５では第２の分子配列パターンすなわち第２の記憶状態が成立する。第２の記憶情報を復元させる場合、外部磁場Ｈｅｘをタイムスキャンさせながら導電層２０における導電率δＧをＡ／Ｄ変換することで得た第２の読み出し信号Ｓｒ２を逐次データ格納部４５に転送する。上記データ格納部４５では、第２の読み出し信号Ｓｒ２と、変換テーブルまたは電子波動関数計算ロジックの出力と、を対応させることで第２の記憶情報を復元することができる。
第３の記憶情報、第４の記憶情報、・・・等でも同様である。
For example, when storing the second storage information, the second storage information is converted into the first to third write signals Swa2 to Swc2 by an algorithm such as a simple conversion table or function arbitrarily designed as described above. Convert. By injecting molecules from the
The same applies to the third storage information, the fourth storage information, and so on.
なお、不揮発性記憶素子１１０においては、複数のメモリ部２５に対して１つのデータ格納部４５を設けることができる。すなわち、１つのデータ格納部４５を複数のメモリ部２５の読み出し動作において共有することができる。変換テーブル方式にて高速に復号する場合、データ格納部４５はメモリ部２５と同じかそれよりも大きい記憶容量を必要とする。このため、メモリ部２５が１個のシステムの場合では、本実施形態に係る装置の特長は十分に発揮されない。しかしながら、１個のデータ格納部４５に対して複数のメモリ部２５が設けられるシステムにおいては、メモリ部２５の大容量が大変有意義となる。
In the
なお、書き込み動作において、第１記憶状態ＳＴ１に対応する第１の記憶情報から、第１記憶状態ＳＴ１用の第１〜第３書き込み信号Ｓｗａ１〜Ｓｗｃ１を生成する動作、及び、第２記憶状態ＳＴ２に対応する第２の記憶情報から、第２記憶状態ＳＴ２用の第１〜第３書き込み信号Ｓｗａ２〜Ｓｗｃ２を生成する動作は、例えば、制御部４０で行われる。例えば、データ格納部４５に、記憶させたい情報と書き込み信号Ｓｗとの関係に関する情報（例えば変換テーブル、または、関数などのアルゴリズム）が記憶される。上記記憶させたい情報と書き込み信号Ｓｗとを対応付ける変換テーブルを用いる場合、この変換テーブルを極めて小さくすることができる。記憶されたその変換テーブルや関数などの情報に基づいて、制御部４０で書き込み信号Ｓｗを生成し、供給部１０に供給する。ただし、実施形態はこれに限らず、制御部４０とは別の部分で書き込み信号Ｓｗが生成されても良い。
In the write operation, an operation for generating the first to third write signals Swa1 to Swc1 for the first storage state ST1 from the first storage information corresponding to the first storage state ST1, and the second storage state ST2 The operation of generating the first to third write signals Swa2 to Swc2 for the second storage state ST2 from the second storage information corresponding to is performed by the
不揮発性記憶素子１１０においては、微細なリソグラフィ加工などのトップダウン手法を不要とすることができる。例えば、比較的微細な供給部１０の形成には、例えばカーボンナノチューブ（ＣＮＴCarbone Nano Tube）などの、自己形成またはボトムアップ手法による構造を用いることができる。メモリ部２５も、旧世代のリソグラフィによる大サイズの加工で十分である。このため、コストの高いトップダウン手法である微細なリソグラフィ加工を多用せずに、不揮発性記憶素子１１０が形成できる。
In the
図４（ａ）〜図４（ｃ）は、第１の実施形態に係る不揮発性記憶装置の動作を例示する模式的平面図である。
導電層２０は、例えば、金属的表面を有する。金属的表面としてＣｕ膜の（１１１）面を用いる。この場合、Ｃｕ膜の最表面では、Ｃｕ原子が六方最密充填状態に規則正しく並んでいる。Ｃｕ原子の位置が格子２０ｌとなる。分子１５として、ＣＯ分子を用いる。ＣＯ分子は、Ｃｕ膜の表面に吸着する。具体的には、ＣＯ分子は、Ｃｕ膜上の、Ｃｕ原子が存在する位置（格子２０ｌ）に吸着される。この際、ＣＯ分子は電気双極子を持つため、ＣＯ分子は、Ｃ原子側をＣｕ原子側に向けるように吸着される。
FIG. 4A to FIG. 4C are schematic plan views illustrating the operation of the nonvolatile memory device according to the first embodiment.
The
図４（ａ）に表したように、この例では、Ｃｕ膜上に２つのＣＯ分子（第１ＣＯ分子１５Ａ及び第２ＣＯ分子１５Ｂ）が吸着されている。これらのＣＯ分子は、互いに隣接する吸着サイトに吸着されている。この状態において、新たなＣＯ分子（第３ＣＯ分子１５Ｃ）を導入する。第３ＣＯ分子１５Ｃと第１ＣＯ分子１５Ａとを結ぶベクトルＡＣと、第２ＣＯ分子１５Ｂと第１ＣＯ分子１５Ａとを結ぶベクトルＡＢと、の角度は、１２０度である。
As shown in FIG. 4A, in this example, two CO molecules (
図４（ｂ）に表したように、第３ＣＯ分子１５Ｃは、第１ＣＯ分子１５Ａの隣接位置に吸着される。この隣接位置は、ベクトルＡＣとベクトルＡＢとの角度が１２０度となる位置である。
As shown in FIG. 4B, the
図４（ｃ）に表したように、既に吸着されていた第１ＣＯ分子１５Ａは、ベクトルＡＢ及びベクトルＡＣに対して１２０°の角度をなすような方向へ移動する。
このような規則に基づいて、複数のＣＯ分子の位置が定まる。
As shown in FIG. 4C, the
Based on such rules, the positions of a plurality of CO molecules are determined.
この規則においては、隣接するサイトの情報によって分子の動きが定まる。例えば、第２近接サイト以遠の情報は特定のケースを除いて遮蔽される。この規則においては、分子１５の移動規則は、単純である。少数のサイトにおける分子の制御により導電層２０上のサイト上の個々の分子の動きを制御することが、容易に可能となる。このため、分子１５の供給パターン（書き込み信号Ｓｗのパターンに対応する）に対して、導電層２０上における分子１５の配列パターンが定まる。吸着される分子１５の移動方式により、数学的なセルオートマトンが実現される。本実施形態においては、書き込み信号Ｓｗに応じて分子１５が導入される状態により形成される、分子１５の配列パターンが定まる。
In this rule, the movement of molecules is determined by information on adjacent sites. For example, information beyond the second proximity site is blocked except in specific cases. In this rule, the movement rule of the
セルオートマトンにおいては、少数のサイトにおける分子の入力タイミングの変化によって複雑なパターンを形成できる。実際に複雑なパターンを形成するためには、書き込み時間が長くなる。本実施形態においては、複数の供給部１０を設ける。これにより、書き込み手段を多様化することで、書き込み時間が短縮できる。１つの導電層２０に対する供給機構の数を増やすことで、書き込み時間を短縮できる。
In cellular automata, complex patterns can be formed by changing the input timing of molecules at a small number of sites. In order to actually form a complicated pattern, the writing time becomes long. In the present embodiment, a plurality of
図５（ａ）〜図５（ｎ）は、第１の実施形態に係る不揮発性記憶装置の動作を例示する模式的平面図である。
これらの図は、導電層２０における分子１５の配列パターンを例示している。導電層２０の格子２０ｌ上に、分子１５が吸着される。分子１５は、種々の配列パターンにより、導電層２０の上に吸着される。これらの配列パターンは、分子１５の導入の状態により定まる。
FIG. 5A to FIG. 5N are schematic plan views illustrating the operation of the nonvolatile memory device according to the first embodiment.
These drawings illustrate the arrangement pattern of the
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
これらの図は、本実施形態に係る不揮発性記憶装置の具体例の構成を示す。図６（ａ）は平面図である。図６（ｂ）は、図６（ａ）のＡ１−Ａ２線断面図である。これらの図は、メモリ部２５の構成を例示している。
FIG. 6A and FIG. 6B are schematic views illustrating the configuration of the nonvolatile memory device according to the first embodiment.
These drawings show the configuration of specific examples of the nonvolatile memory device according to this embodiment. FIG. 6A is a plan view. FIG. 6B is a cross-sectional view taken along line A1-A2 of FIG. These drawings illustrate the configuration of the
図６（ａ）及び図６（ｂ）に表したように、本実施形態に係る不揮発性記憶素子１１１及び不揮発性記憶装置２１１においては、基板５が設けられる。また、不揮発性記憶装置２１１においては、磁場印加部５０がさらに設けられる。磁場印加部５０は、磁場Ｈｅｘを導電層２０に印加する。磁場印加部５０には、例えば、電磁石を用いることができる。電磁石には、例えば、超伝導コイルを用いることができる。また、磁場印加部５０には、強磁性体を用いても良い。
As shown in FIG. 6A and FIG. 6B, the
この例では、基板５は、冷却部４の上に設けられる。冷却部４は、不揮発性記憶素子１３０の少なくとも一部を冷却する。冷却部４は、不揮発性記憶素子１３０の全体を格納する筐体でも良い。
In this example, the
基板５には、例えば、Ｓｉ（シリコン）基板が用いられる。基板５の下に、例えば絶縁膜５ａが設けられる。絶縁膜５ａには、例えば、ＳｉＯ２などが用いられる。
For the
絶縁膜５ａの下に、温度制御部６が設けられる。温度制御部６は、基板５の主面に対して平行な面内で熱勾配を形成する。温度制御部６は、導電層２０の温度を、供給部１０の温度とは異なる温度に制御する。温度制御部６には、例えば、微小流路を用いる微小ヒートポンプが用いられる。また、温度制御部６には、例えば、ペルチエ素子を用いても良い。
A
基板５の一部の上に絶縁層７が設けられる。絶縁層７には例えば、ＳｉＯ２層などが用いられる。基板５の別の一部の上に、吸着層８が設けられる。吸着層８には例えば、ＳｉＯ２層などが用いられる。絶縁層７と吸着層８とは、互いに同じ組成の膜でも良く、互いに連続する一体の膜でも良い。吸着層８は、例えば、コールドトラップとして用いられる。吸着層８は、例えば、受動的に熱伝導を調整する機能を有しても良い。または、吸着層８には、能動的に熱伝導を調整するペルチエ素子が用いられる。ただし、この場合において、ペルチエ素子のみでは電気的な絶縁が得られないため、基板５と導電層２０との間に、電気的な絶縁を得られるように図面には描かれていない絶縁膜などを設ける。導電層２０から基板５まで、書き込み７ｅが接続される。書き込み電極７ｅは、例えば、吸着層８を貫通して基板５に接続されるような電極（例えばプラグやビアなど）でも良い。吸着層８がペルチエ素子である場合、ビアホール壁面は他の部材と絶縁される。
An insulating
吸着層８の上に、導電層２０が設けられる。導電層２０の電気的特性を検出するための検出電極２０ｅ（第１電極２１及び第２電極２２）が設けられる。検出電極２２ｅは、例えば、絶縁層７を貫通して基板５に接続されるような電極（例えばプラグやビアなど）でも良い。
A
一方、温度制御部６の上に、複数の供給部１０（例えば、第１〜第３供給部１０ａ〜１０ｃ）が設けられる。供給部１０は、例えば、細線部１１（例えば第１〜第３細線部１１ａ〜１１ｃ）と、供給源１２（第１〜第３供給源１２ａ〜１２ｃ）と、を含む。例えば、供給源１２は、温度制御部６の上に設けられる。細線部１１は、例えば、供給源１２から導電層２０に向けて延びる。供給部１０の細線部１１は、供給源１２と導電層２０との間に延在する。
On the other hand, a plurality of supply units 10 (for example, first to
例えば、供給源１２（第１〜第３供給源１２ａ〜１２ｃ）に接続された書き込み電極１３（第１〜第３書き込み電極１３ａ〜１３ｃ）が設けられる。書き込み動作において、書き込み電極１３に書き込み信号Ｓｗを供給し、例えば、書き込み信号Ｓｗに応じた電流によるマイグレーションにより、細線部１１から分子１５が導電層２０に供給される。細線部１１は、情報書き込み機構の少なくとも一部となる。
For example, a write electrode 13 (first to
この例では、封止部５ｈが設けられる。封止部５ｈは、例えば、基板５と接続される。封止部５ｈと基板５とで形成される空間５ｓの内部に、導電層２０及び供給部１０が配置される。分子１５は、空間５ｓ内に封止される。複数のメモリ部２５が設けられる場合において、複数のメモリ部２５のそれぞれが、独立した空間５ｓ内に密閉されても良い。また、複数のメモリ部２５が、１つの空間５ｓ内に密閉されても良い。
In this example, a sealing
以下、不揮発性記憶素子１１１及び不揮発性記憶装置２１１の動作の例について説明する。
書き込み動作においては、制御部４０（図６（ａ）及び図６（ｂ）では図示しない）に書き込みデータ及び書き込み命令を与える。制御部４０は、温度制御部６に、導電層２０を低温に設定させ、供給部１０を高温に設定させる。導電層２０に吸着された分子１５の移動が容易になる。このとき、複数の供給部１０のうちでデータ書き込みに使用するものだけを高温にしても良い。
Hereinafter, examples of operations of the
In the write operation, write data and a write command are given to the control unit 40 (not shown in FIGS. 6A and 6B). The
導電層２０と供給部１０との間に書き込みパルス（書き込み信号Ｓｗ）を加えることで、供給部１０から分子１５を導電層２０上に供給する。供給する分子１５の数は、１または複数である。この供給においては、例えば、電流マイグレーション、電界マイグレーション、熱拡散、凹断面弾性表面波、中空断面弾性表面波、カンチレバー、または、フォノンによる射出機構などが用いられる。供給のタイミング、及び、複数の供給部１０から供給する供給部１０の選び方などは、上記書き込みデータに応じて、制御部４０が定める。分子１５の供給において、電流や電界によるマイグレーションを利用する場合、例えば、導電層２０の電位に対して、供給部１０の電位を低くする。例えば、導電層２０の電位をプラスまたは接地電位に設定し、供給部１０の電位をマイナス電位に設定する。
A
供給部１０から供給された分子１５は、導電層２０の金属的表面に吸着される。分子１５は、導電層２０の原子配置によって定まる特定の位置に吸着される。
The
吸着されている分子１５と隣接する部位に、新たな分子１５が吸着された場合、物理的な要因によって定まる特定の規則によって、吸着されていた分子１５が元の位置から隣接する別の位置などへ移動する。新たな分子１５の導入状態と、先に吸着されていた分子１５の配置と、により、吸着されていた分子１５の移動後の状態が定まる。新たな分子１５の供給パターンに対して、導電層２０上における分子１５の吸着パターンが定まる。
When a
読み出し動作においては、制御部４０に読み出し命令を与える。制御部４０は、磁場印加部５０に、磁場Ｈｅｘを発生させる。例えば、制御部４０が読み出し開始トリガを磁場印加部５０に加えると、磁場印加部５０は、磁場Ｈｅｘの強さを時間的に変動させる。磁場Ｈｅｘの方向は、記憶本体部分（導電層２０）の金属的な表面に対して実質的に垂直である。磁場Ｈｅｘの極性は、任意である。磁場Ｈｅｘの方向は、導電層２０の主面に対して垂直な成分を有する。例えば、磁場Ｈｅｘの方向は、導電層２０の主面に対して実質的に垂直である。
In the read operation, a read command is given to the
磁場Ｈｅｘの強さを変化させている状態で、検出部３０で、導電層２０の電気的特性の変化（時間変動）を検出する。電気的特性の変化は、抵抗値、電流値、電圧値、抵抗値の微分値、電流値の微分値、及び、電圧値の微分値の少なくともいずれかの変動を含む。電気的特性の変化は、時間的な変動を含む。
In a state where the strength of the magnetic field Hex is changed, the
検出された電気的特性の変化を、例えば、ＡＤ変換回路により逐次ＡＤ変換して、バッファ部３２に逐次送る。
The detected change in the electrical characteristics is sequentially AD converted by, for example, an AD conversion circuit, and sequentially sent to the
導電層２０の電気的特性の変化は、例えば、ゼロ磁場時から正方向の磁場、及び、ゼロ磁場から負方向の磁場への、一方または両方において取得される。または、正方向の磁場からゼロ磁場、及び、負方向の磁場からゼロ磁場への、一方または両方において取得される。または、正方向の磁場からゼロ磁場を経由して負方向の磁場への変化において、取得される。
The change in the electrical characteristics of the
例えば、正方向と負方向のデータにおける磁場Ｈｅｘの絶対値が等しくなるような２つの時間に対して得られた値を、平均しても良い。平均することで、読み出しエラーを低減することができる。 For example, the values obtained for two times such that the absolute values of the magnetic field Hex in the positive and negative data are equal may be averaged. By averaging, read errors can be reduced.
上記データを、読み出しデータと書き込みパターンとを互いに対応させる回路を通すことによって、書き込まれた情報を復元することでき、読み出し動作が実施できる。 By passing the data through a circuit that causes read data and a write pattern to correspond to each other, written information can be restored and a read operation can be performed.
以下、実施形態に係る不揮発性記憶素子及び不揮発性記憶装置における書き込み動作及び読み出し動作の具体例について説明する。 Hereinafter, specific examples of the write operation and the read operation in the nonvolatile memory element and the nonvolatile memory device according to the embodiment will be described.
例えば、書き込み動作、すなわち、導電層２０の上における分子１５の配列は以下のようにして行われる。
例えば、導電層２０として、Ｃｕを用いる。例えば、Ｃｕの（１１１）表面に対して、［１／２ −１／２ ０］方向の最近接原子間距離を単位長さとする単位ベクトルをｕとおく。［０ １／２ −１／２］方向の最近接原子間距離を単位長さとする単位ベクトルをｖとおく。単位ベクトルｕとｖとの角度は、１２０度である。単位ベクトルｕ及びｖを用いて、各格子点の座標（ｕ，ｖ）が、ｕの整数ｍ倍、及び、ｖの整数ｎ倍によって（ｍ，ｎ）と表されるような斜交座標を設定する。
For example, the writing operation, that is, the arrangement of the
For example, Cu is used as the
本実施形態において、例えば二進法で「１０１１０１００」の情報を書き込む場合、以下の書き込みプロトコルを実施する。 In this embodiment, for example, when writing the information “10110100” in binary, the following writing protocol is implemented.
例えば（ｕ，ｖ）が（０，０）、（１，１）、（２，１）に対応する書き込み電極１３に、分子１５（例えばＣＯ分子）を供給するパルスを印加する。
For example, a pulse for supplying molecules 15 (for example, CO molecules) is applied to the
１単位時間の時間の経過をさせる。これにより、分子セルオートマトンの動作が実行される。単位時間は、例えば、導電層２０の種類、分子１５の種類、及び、温度などの条件に基づいて適切な値が用いられる。
Allow 1 unit time to elapse. Thereby, the operation of the molecular cellular automaton is executed. As the unit time, an appropriate value is used based on conditions such as the type of the
次のステップにおいて、（１，０）、（３，１）に、分子１５を供給するパルスを加える。
この後、再び１単位時間の時間を経過させる。これにより、分子セルオートマトンの動作が実施される。
In the next step, a pulse for supplying the
Thereafter, the time of one unit time is again passed. Thereby, the operation of the molecular cellular automaton is performed.
次のステップにおいて、導電層２０の上の（１，０）、（０，１）には既に分子１５が存在しているため、これら分子１５を導電層２０からプローブ１５または供給源１０へ移動させるパルスを加える。このようなパルスは、例えばマイグレーションの向きが逆になるような、前述の供給パルスとは逆向きの電流パルスや、逆向きの電圧パルスによって実現される。
In the next step, since
次のステップにおいて（−１，０）、（０，１）、（１，１）、（４，１）に、分子１５を供給するパルスを加える。
この後のステップにおいて、２単位時間の時間の経過をさせる。これにより分子セルオートマトンの動作が実行される。
In the next step, a pulse for supplying the
In the subsequent steps, a time of 2 unit times is allowed to elapse. Thereby, the operation of the molecular cellular automaton is executed.
次のステップにおいて、（０，１）に分子１５を供給するパルスを加える。
この後のステップにおいて、２単位時間の時間の経過をさせる。分子セルオートマトンの動作が実施される。
In the next step, a pulse supplying the
In the subsequent steps, a time of 2 unit times is allowed to elapse. A molecular cellular automaton operation is performed.
以降、適切なプロトコルに従い、書き込み動作を実施する。書き込み情報が異なれば、上記プロトコルの手順を変更する。 Thereafter, the write operation is performed according to an appropriate protocol. If the write information is different, the protocol procedure is changed.
一方、読み出し動作においては、例えば、Ａ／Ｄ変換読み出し回路を用いる。例えば、読み出し動作において、磁場Ｈｅｘのスキャンのトリガを加える。ここで、磁場Ｈｅｘのスキャンが完了する時間をスキャン時間Ｔｓとする。不揮発性記憶素子の、書き込まれる情報の量を、情報量Ｓとする。情報量Ｓは、不揮発性記憶素子の仕様に基づいて定められる。ＮをＴｓ／Ｓとすると、Ａ／Ｄ変換読み出し回路の時間分解能は、Ｎ以上である。Ａ／Ｄ変換読み出し回路は、２Ｎ以上の時間分解能を持つことがより好ましい。このようなＡ／Ｄ変換読み出し回路を用い、磁場Ｈｅｘの正負方向を両方の特性を読み出して両者を平均することで、読み出しエラーリカバーをおこなう。 On the other hand, in the read operation, for example, an A / D conversion read circuit is used. For example, in the reading operation, a trigger for scanning the magnetic field Hex is added. Here, the time when the scan of the magnetic field Hex is completed is defined as a scan time Ts. An amount of information written in the nonvolatile memory element is an information amount S. The information amount S is determined based on the specification of the nonvolatile memory element. When N is Ts / S, the time resolution of the A / D conversion readout circuit is N or more. More preferably, the A / D conversion readout circuit has a time resolution of 2N or more. Using such an A / D conversion readout circuit, readout error recovery is performed by reading out both characteristics in the positive and negative directions of the magnetic field Hex and averaging them.
例えば、スキャン開始時間ｔをｔ０とし（ｔ＝ｔ０）、ｔ１、ｔ２、・・・ｔ２Ｎまでの時間において、導電層２０の電気的特性を検出する。この検出においては、例えば、抵抗値の磁場微分値∂Ｒ／∂Ｂｅｘ、または、Ｄ＝Ｃ∂Ｒ／∂ｔ（ただしＣ＝Ｔｓ／Ｂｅｘ）などの値を読み出す。この値をＡ／Ｄ変換する。これにより、ｔ＝ｔ０のときＤの値Ｄ０、ｔ＝ｔ１のときの値Ｄ１、・・・、ｔ＝ｔ２Ｎのときの値Ｄ２Ｎが得られ、これらの値をバッファ部３２に格納する。このとき、０≦ｎ≦２Ｎであるｎに対して、Ｄｎ ｍ ＝（Ｄｎ＋Ｄ２Ｎ−ｎ）／２の平均化を、ｎ＝Ｎの場合を除いて行う。これにより、エラーリカバリーが実施できる。
For example, the scan start time t is t 0 (t = t 0 ), and the electrical characteristics of the
上記のＤｎ ｍ の値を変換テーブルによって変換することで、例えば、「１０１１０１００」である元の情報に復元することができる。これにより、読み出し動作が実施できる。 By converting by the conversion table the value of the above D n m, for example, can be restored to the original information is "10110100". Thereby, a read operation can be performed.
導電層２０に、上記の書き込み動作と同様の動作によって追加書き込みすることもできる。また、導電層２０に形成された分子１５の配列パターンを一度除去し、すなわち、記記憶本体部に書かれた情報を全て消去した後、再度書き込み動作を実施しても良い。
Additional writing can also be performed on the
消去動作においては、例えば、制御部４０に消去命令を与える。制御部４０は、例えば、温度制御部６に、導電層２０を高温に設定させ、供給部１０を低温に設定させる。すなわち、書き込み動作時の温度勾配とは逆の温度勾配を生成させる。
In the erase operation, for example, an erase command is given to the
この温度勾配により、導電層２０及びその周囲に吸着されていた分子１５が脱離し、低温である供給部１０に再吸着される。その後温度勾配を解消することで、消去動作が完了する。消去動作を完了すると、書き込み動作の実施の前の状態に戻る。
Due to this temperature gradient, the
また、消去動作において、書き込み動作において印加した電圧とは極性が異なる電圧を導電層２０と供給部１０との間に印加してもよい。これにより、導電層２０に吸着された分子１５が導電層２０から、供給部１０に向けて移動する。
In the erase operation, a voltage having a polarity different from that applied in the write operation may be applied between the
このように、不揮発性記憶素子１１１及び不揮発性記憶装置２１１において、書き込み動作、読み出し動作、及び、消去動作が実施可能である。
As described above, in the
書き込み動作及び読み出し動作において、導電層２０の温度は低く維持される。一方、供給部１０の温度は、導電層２０の温度よりも高く設定される。この温度の設定は、温度制御部６により実施される。例えば、温度制御部６のうちの供給部１０に対向する第１部分６ａの温度は、温度制御部６のうちの導電層２０に対向する第２部分６ｂの温度よりも高い。第１部分６ａの温度と第２部分６ｂの温度との差の絶対値は、例えば１０度以上である。例えば、分子１５としてＣＯを用いる場合は、導電層２０の温度は７７Ｋ（ケルビン）以下に設定される。一方、供給部１０の温度は、例えば、２１０Ｋ以上に設定される。導電層２０としてバルクのＣｕ板を用いた場合には、導電層２０の温度は、例えば、４０Ｋ以下とする。例えば、導電層２０として、Ｐｔ層の上に設けられたＣｕ層を用いる場合には、導電層２０の温度は、６０Ｋ以下とする。
In the write operation and the read operation, the temperature of the
実施形態に係る不揮発性記憶装置２１１においては、電気伝導性層（導電層２０）と、電気伝導性層上に分子または原子を供給する部分（供給部１０）と、を含むメモリ部２５が設けられる。不揮発性記憶装置２１１においては、電気伝導性層に電流を流すための複数の電極がさらに設けられる。この電極は、例えば、書き込み電極１３（例えば、第１〜第３書き込み電極１３ａ〜１３ｃ）、及び、検出電極２０ｅ（第１電極２１及び第２電極２２）を含む。不揮発性記憶装置２１１においては、電気伝導性層に磁場を加える部分（磁場印加部５０）がさらに設けられる。不揮発性記憶装置２１１は、２ビット以上の情報を記憶することができる。
In the
例えば、書き込み動作において、電流によるマイグレーションにより分子１５を供給する。また、書き込み動作において、電界によるマイグレーション、または、熱拡散などにより分子１５を供給する。書き込み電極は、導電層２０と供給源１２の少なくともいずれかに設けられる。ただし、実施形態はこれに限らず、書き込み電極１３は必要に応じて設けられ、省略しても良い。
For example, in the write operation, the
以下、不揮発性記憶素子１１１及び不揮発性記憶装置２１１に含まれる要素の例について説明する。
基板５には、例えば、Ｓｉなどの半導体基板が用いられる。基板５に用いられる半導体基板は、例えば、Ｓｉ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、化合物半導体、または、有機機半導体などを含む。基板５として、例えばＳＯＩ（Silicon On Insulator)などの半導体層を含む基板を用いることができる。基板５には、例えば、各種素子や配線や回路などが設けられても良い、基板５には、例えばガラス基板を用いても良い。ガラス基板などの基板５の上に、例えば、多結晶Ｓｉや有機半導体などを成膜することで薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などが形成されても良い。
Hereinafter, examples of elements included in the
As the
基板５には、絶縁体基板を用いることができる。絶縁体基板として、ガラス基板、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、無機アモルファス体、無機結晶体、または、有機絶縁体などを用いることができる。
As the
基板５として、金属基板を用いることができる。この金属基板としては、例えば、Ｃｕ、Ａｇ、Ｆｅ、ＦｅＢ、または、ＮｄＦｅＢなどを用いることができる。
A metal substrate can be used as the
基板５の最上層に絶縁膜５ａを設けることができる。絶縁膜５ａには、例えば、ＳｉＯ２などが用いられる。絶縁膜５ａは、例えば、熱酸化法により形成される。または、絶縁膜５ａは、ＣＶＤ（Chemical Vapor Deposition）などの堆積法により形成される。絶縁膜５ａには、例えば、Ａｌ２Ｏ３のような無機絶縁膜、または、有機絶縁膜などを用いても良い。
An insulating
温度制御部６として用いられる微小流路として、ＳｉＯ２、ＺｒＯ２、無機材料、または、有機材料などを用いることができる。
As the micro flow path used as the
温度制御部６として用いられるペルチエ素子は、例えば、Ｂｉ２Ｔｅ３系（Ｓｂ、Ｓｅ、Ｉｎ、Ｔｌ等が添加されていても良い）を含む。ペルチエ素子には、１００℃以下でＺＴ（無次元性能指数Ｚと絶対温度Ｔとの積）の極大を有する材料を用いることが好ましい。例えば、熱電材料として、１００℃以下においてＺＴが１に近い、または、１よりも大きくなる材料を用いることもできる。
The Peltier element used as the
温度制御部６としてヒータを用いることができる。ヒータの電気抵抗は、周辺絶縁体よりは低く、接続配線よりは高い。
A heater can be used as the
導電層２０の少なくとも表面は、単結晶であることが好ましい。導電層２０には、例えば、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｐｔ、Ｎｄ、Ｓｍ、３ｄ金属、４ｆ金属、４ｄ金属、５ｄ金属、または、典型元素金属などの、金属を用いることができる。導電層２０には、例えば、ＴｉＮ、ＺｒＮ、ＣｕＡｕ、ＦｅＢ、ＮｄＦｅＢ、ＲｕＯ、ＲｅＯ、または、ＳｒＲｕＯなどの、複数の元素を含む材料を用いることができる。導電層２０には、有機金属を用いることができる。例えば、導電層２０には、ＴＴＦ−ＴＣＮＱ（テトラチアフルバレン−テトラシアノキノジメタン）を用いることができる。
At least the surface of the
供給部１０の細線部１１には、導電層２０と同じ材料を用いることができる。例えば、導電層２０としてＣｕを用い、細線部１１にＣｕを用いることができる。また、細線部１１には、導電層２０とは異なる材料を用いても良い。細線部１１には、例えば、導電体（例えば金属）、半導体、または、絶縁体を用いることができる。
The same material as the
細線部１１には、ナノワイヤを用いることができる。ナノワイヤとして、例えば、ＣＮＴ、Ｓｉ、ＺｎＯ、Ｚｎ、ＧａＡｓ、ＧａＮ、ＷＯ、ＭｏＯ、または、ＭｏＳを用いることができる。また、細線部１１には、ウィスカ等を用いることができる。細線部１１には、例えば、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴｅ、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、または、ＣｕＧｅＳｅを用いることができる。
A nanowire can be used for the
分子１５の導入機構としては、電流マイグレーション、電界マイグレーション、熱拡散、凹断面弾性表面波、中空断面弾性表面波、カンチレバー、または、フォノンなどを用いることができる。
As the introduction mechanism of the
分子１５には、ＣＯ、ＮＯ、ＳＯ２、ＮＦ３、ＣＦ２Ｃｌ２、２，３−ジクロロ−５，６−ジシアノ−１，４−ベンゾキノン（ＤＤＱ）などを用いることができる。これらは、極性分子である。
The molecule 15, CO, NO, SO 2 ,
分子１５には、電気双極子モーメントを持つ分子を用いることが好ましい。分子１５には、水素の含有量が少ない分子を用いることが好ましい。これにより、安定性が向上する。
The
分子１５には、例えば、電気四重極子を持つ分子を用いることができる。なお、電気四重極子を持つ分子は、電気双極子を持たない。分子１５には、電気双極子または電気四重極子のどちらも持たない分子を用いることもできる。例えば、希ガスは、電気双極子または電気四重極子のどちらも持たないが、電気双極子や電気四重極子による力に匹敵するような分散効果（ロンドン力）を持つ。
As the
分子１５として、例えば希ガスの分子を用いることができる。分子１５として、Ａｒ、Ｋｒ、または、Ｘｅを用いることができる。このように、分子１５には、単原子の分子を用いることもできる。分子１５として、ＣＯ２またはＮ２を用いることができる。これらは、非極性分子である。
As the
分子１５には、例えば、Ｈ２、Ｄ２、Ｏ２、ＨＣｌ、ＨＢｒ、ＣＯ２、ＣＳ２、Ｈ２Ｏ、Ｎ２Ｏ、Ｈ２Ｓ、ＳＯ２、ＣＨ４、ＣＣｌ４、Ｃ２Ｈ４、Ｃ２Ｈ６、ｎ−Ｃ４Ｈ１０、ｉ−Ｃ４Ｈ１０、Ｃ６Ｈ６、ＮＨ３、Ｈ２ＣＯ、ＣＨ３ＯＨ及び（ＣＨ３）２ＣＯの少なくともいずれかを用いることができる。また、実施形態はこれに限らず、分子１５には、任意の物質を用いることができる。
The
例えば、供給された分子１５が導電層２０外に出る場合がある。温度制御部６により温度勾配を調節することで、導電層２０における分子１５の吸着力が強くなり、そのような分子１５が導電層２０に戻らないようにすることができる。また、導電層２０を、分子１５の吸着力が強い材料で取り囲んでも良い。この機構として、例えば絶縁層７（コールドトラップ）を用いることができる。これにより、そのような分子１５が導電層２０に戻らないようにすることができる。
For example, the supplied
温度制御部６の構成及びその形成方法の例について説明する。
例えば、微小流路を用いるヒートポンプを形成する場合には、例えば、基板５の上に絶縁膜５ａとなるＳｉ酸化膜を形成した後、微小流路を作製する部分にリソグラフィなどにより溝を形成する。溝の内部に犠牲Ｓｉを埋め込む。犠牲Ｓｉと溝の周囲のＳｉ酸化膜の上に、Ｓｉ酸化膜を形成する。上記Ｓｉ酸化膜を形成後、例えば、犠牲Ｓｉへ貫通する貫通孔を形成する。貫通孔は、外部のポンプと接続する部分に設けることが効率的である。ただし、貫通孔は、必ずしも外部ポンプと接続する部分に設けなくても良い。貫通孔を形成後、ドライエッチングまたはウェットエッチングなどにより上記犠牲Ｓｉを除去する。このような工程により、ヒートポンプに接続される微小流路が形成される。上記微小流路の上に、金属薄膜を成膜する。金属薄膜として、例えばＣｕ薄膜を成膜する。
An example of the configuration of the
For example, in the case of forming a heat pump using a microchannel, for example, after forming a Si oxide film serving as the insulating
温度制御部６としてペルチエ素子を形成する場合には、絶縁膜５ａの上に、例えば、Ｂｉ２Ｔｅ３系の熱電材料を含む膜を形成する。熱電材料は、例えば、Ｓｂ、Ｓｅ、Ｉｎ、Ｐｂ及びＴｌなどを含有しても良い。実施形態において、ｐ形またはｎ形の熱電材料を用いることができる。例えば、第１導電形（例えばｎ形）の熱電材料を形成後、リソグラフィ及びエッチングによりこの熱電材料を加工する。加工された熱電材料及び表面が露呈した絶縁膜５ａの上に、第２導電形（例えばｐ形）の熱電材料を形成する。この後、ＣＭＰ（Chemical Mechanical Polishing）により、平坦化する。ＣＭＰ後、リソグラフィ及びエッチングにより、熱電材料の不要部分を除去する。上記の熱電材料のパターン上に、Ｓｉ酸化膜などの絶縁膜を成膜する。この絶縁膜の上に、金属薄膜（例えばＣｕ薄膜）を成膜する。
When a Peltier element is formed as the
温度制御部６の形成におけるリソグラフィのパターンサイズは、シリコン半導体メモリにおけるリソグラフィのパターンのサイズよりも大きい。このため、パターン合わせに係る工程が簡略化できる。特に、熱的構成に関する部分については、パターンずれの許容度は広い。このため、実施形態においては、コストは低くできる。
The lithography pattern size in forming the
例えば、温度制御部６の上のＣｕ薄膜にリソグラフィとエッチング処理を施すことで、Ｃｕ薄膜の導電層２０と、Ｃｕ薄膜の供給源１２と、を形成する。供給源１２（供給部１０）の数が多いと、不揮発性記憶素子１１１における書き込み速度が向上する。製造時の歩留まりと、書き込み速度などの特性と、を考慮して、供給源１２（供給部１０）の数が適切に定められる。
For example, the Cu thin film on the
導電層２０の電気的特性を検出するための検出電極２０ｅ（第１電極２１及び第２電極２２）の形成は、以下のように実施する。例えば、基板５に予め配線パターンを形成しておき、その配線に接触するように導電層２０に電気的に接続されている部分から縦穴を形成した後に、金属またはＣＮＴなどを埋め込むことで、配線へのコンタクトが得られる。または、導電層２０の外周に設けられた配線と、導電層２０と、を例えば金属線で接続する。第１電極２１及び第２電極２２の構成及び形成方法は任意である。
The formation of the
細線部１１の形成方法の例について説明する。
細線部１１を導電層２０と同じ材料で形成する場合は、例えば、導電層２０及び供給源１２の形成のためのリソグラフィにより、導電層２０と供給源１２とを結ぶような、幅の狭いブリッジ構造を作製する。その後このブリッジ構造をエッチングすることにより、ブリッジ構造の幅を狭めることで細線部１１が得られる。例えば、導電層２０と供給源１２との間に電流を流しつつエッチングし、量子コンダクタンスが観測されるタイミングでエッチングを終了することで、高い精度の加工を行うことができる。なお、細線部１１は、一原子によるナノワイヤでも良く、複数の原子の幅を有していても良い。細線部１１は、分子１５を個別に輸送できるように作製される。細線部１１に関する上記の形成方法は、導電層２０としてＣｕを用いる場合の他、Ａｕ、Ａｇ、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｎｄ及びＳｍなどの単体金属、ＦｅＢ、ＮｄＦｅＢ、ＴｉＮ、ＺｒＮ、ＲｕＯ、ＳｒＲｕＯ、ＲｅＯなどの複数元素による金属、並びに、ＢＥＤＴ−ＴＴＦ及び導電性ポリアセチレンなどの有機金属などにおいても適用できる。
The example of the formation method of the thin wire |
When the
例えば、細線部１１の形成において、細線部１１となる上記のブリッジ構造を形成した後に、ブリッジ構造に電流を流すことによるエレクトロマイグレーションによってブリッジ構造をスリミングする方法を用いることもできる。この方法も、上記と同様の各種金属の場合に採用できる。
For example, in the formation of the
導電層２０として、ＡｕやＡｇなどの比較的融点が低い材料（例えば１２００℃以下の材料）を用いる場合、電流を流して融点近くまでナノワイヤを昇温することにより、誘導磁場によるピンチ効果によってナノワイヤが細くなる現象を利用して、細線部１１を形成することができる。細線部１１は、任意の方法で形成できる。
When a material having a relatively low melting point such as Au or Ag (for example, a material having a temperature of 1200 ° C. or less) is used as the
細線部１１に導電層２０とは異なる材料を用いる場合、導電層２０と供給源１２との間に、ナノワイヤ発生源を形成することで、細線部１１を形成することができる。例えば、導電層２０としてＣｕを用いる場合、細線部１１となる位置にＳ（硫黄）膜を堆積後、アニールなどによりＣｕＳを形成する方法を用いることができる。または、例えば、Ｓをイオンインプランテーション法により注入することでＣｕＳを形成する方法が用いられる。ＣｕＳにおいては、電界により微小フィラメントを伸張させる。導電層２０と供給源１２との間に電界を加えることで、ＣｕＳの微小フィラメントを導電層２０と供給源１２との間に架橋させる手法により細線部１１が形成できる。この手法は、導電層２０としてＣｕ金属膜を用いる場合の他に、導電層２０として任意のイオン伝導体材料を用いることができる。例えば、ＡｇＳ、ＡｕＳ、ＡｇＩ、ＣｕＩ、ＡｇＣｕＳｅなどのフィラメントを形成することができる。
When a material different from the
細線部１１を形成する方法として、導電層２０からナノワイヤを成長させる手法を用いても良い。例えば、導電層２０上に、成長核または触媒の、微粒子１７を形成する。なお、微粒子１７は、供給源１２の上に形成しても良い。以下では、微粒子１７を導電層２０の上に形成する例について説明する。
As a method of forming the
例えば、細線部１１としてＣＮＴを用いる場合、導電層２０の上に、Ｆｅなどの微粒子（微粒子１７）を形成する。例えば、細線部１１としてＳｉナノワイヤを用いる場合は、Ａｕなどの微粒子（微粒子１７）を形成する。細線部１１として、α−Ｆｅ２Ｏ３のナノワイヤを用いる場合は、ＧａやＳｎの微粒子（微粒子１７）を形成する。ナノワイヤは、金属でも絶縁体でも半導体でも良い。ナノワイヤの幅は狭い。例えば、ナノワイヤの延在方向に直交する方向（幅方向）において、ナノワイヤ上に複数の分子１５が存在しないことが好ましい。また、ナノワイヤの幅方向に２つ以上の分子１５が近接して存在しないことが好ましい。
For example, when CNT is used as the
１つの細線部１１（供給源１２）に対して設けられる微粒子１７の数は１以上であることが好ましい。ただし、微粒子１７の数は任意である。微粒子１７の数は、供給源１２の数と同じであることがより好ましい。成長核または触媒の、微粒子１７は、例えば、リソグラフィによって形成できる。また、ＦＩＢ（Focused Ion Beam）による蒸着により形成できる。
It is preferable that the number of
例えば、成長核（微粒子１７）を基点として、例えばＣＶＤ法などによりナノワイヤを配向成長させる。ナノワイヤの配向成長条件は、それぞれの材料ごとに適切な条件が用いられる。ナノワイヤの配向成長において、成長核または触媒の、微粒子１７が置かれた面（導電層２０の主面）に対して垂直な方向にナノワイヤが成長する。この状態から、導電層２０の主面に対して垂直方向にナノワイヤをさらに成長させる。これにより、導電層２０と供給源１２との間に、ナノワイヤからなるブリッジが形成される。この後、例えば、適切な液体に浸すことでナノワイヤを倒伏させ、その後乾燥させる。これにより、細線部１１が形成できる。
For example, the nanowire is oriented and grown by using, for example, a CVD method with the growth nucleus (fine particles 17) as a base point. As the orientation growth condition of the nanowire, an appropriate condition is used for each material. In oriented growth of nanowires, nanowires grow in a direction perpendicular to the surface of the growth nucleus or catalyst on which
倒伏法を用いる場合、導電層２０と供給源１２との間のギャップ部分に、熱伝導度が低くかつ化学的に活性な表面を持つ材料をあらかじめ埋め込んだ後に、成長核または触媒の、微粒子１７を形成し、ナノワイヤを成長させた後に倒伏させても良い。この方法においては、先に挙げた方法と比べ、ナノワイヤ倒伏時にワイヤがたわむような不良を生じにくい液浸条件を得やすい。
When the lodging method is used, a material having a low thermal conductivity and a chemically active surface is embedded in a gap portion between the
導電層２０からナノワイヤを成長させる方法として、導電層２０から直接的にナノワイヤを成長させる方法がある。例えば、導電層２０及び供給源１２をリソグラフィにて作製する際に、リソグラフィ用のマスクとして、特定の条件下で容易に分解されるマスク材を用いる。その後、エッチングによる加工によって導電層２０及び供給源１２を形成する際に、マスク材によって保護されていない側面から除去されるようなエッチングを行う。すなわち、導電層２０上のマスク材と、供給源１２上のマスク材と、が、ひさしのように突出して残っているような状態にする。その後、導電層２０の側面上、及び、供給源１２の側面上に、成長核または触媒の、微粒子１７を付着させる。その後、ナノワイヤの生成密度が低いような成長条件にてナノワイヤを成長させる。これにより、導電層２０と供給源１２とをつなぐ単一のナノワイヤのブリッジを形成することができる。この後、例えば、熱処理を行うことで、マスク材を除去する。例えば、例えばＣＮＴやＳｉのナノワイヤは、８００℃以下の温度では安定である。このとき、８００℃未満の温度で分解して昇華するマスク材を用いる。そして、ナノワイヤを形成した後に、例えば、８００℃に昇温することで、マスク材を除去する。
As a method for growing nanowires from the
細線部１１は、細線部１１の断面が凸の形状でも良いし、断面が凹である部分が存在しても良いし、内部に中空部分が存在しても良い。細線部１１として、例えばＣＮＴなどを用いる場合、細線部１１の断面に凹となる部分、または、内部に中空部分が存在する状態となる。このような場合において、弾性表面波、音響フォノン、光学フォノン、及び、それらのソリトンによって書き込み動作を実施しても良い。細線部１１の断面が凸の場合、または、内部に中空部分が存在する場合において、電流や電界によるマイグレーションによる書き込み動作、または、熱拡散による書き込み動作を用いることができる。
The
細線部１１の形状は、例えば、エアギャップをブリッジするような形状を有する。但し、実施形態において、細線部１１の形状は任意である。細線部１１として、例えば、導電層２０と供給源１２との間に、導電層２０及び供給源１２とは化学反応性の異なる材料を充填し、その化学反応性の異なる材料の表面部を通過する微小な線部を用いることができる。このような線部は、例えば、導電層２０と供給源１２との間に高い電圧を加えることで絶縁破壊を生じさせ、金属的なフィラメントを形成するような手法により形成できる。上記のフィラメントの材質は、導電層２０及び供給源１２と同じでも良い。フィラメントは、導電層２０及び供給源１２に含まれる元素を含有しても良い。フィラメントは、導電層２０及び供給源１２に含まれない元素を含有しても良い。
The shape of the thin wire |
細線部１１は、例えば、固定的であり、細線部１１の形状及び配置が実質的に変化しない。また、実施形態において、細線部１１は動的であり、細線部１１の形状及び配置の少なくともいずれかが変化可能でも良い。例えば、細線部１１には、圧電体などにより駆動可能な微小なカンチレバーを用いても良い。例えば、圧電体に加える電圧により、カンチレバーの先端部と、導電層２０と、の間の距離が変化可能でも良い。カンチレバーの先端部と、供給源１２と、の間の距離が変化可能でも良い。
For example, the
また、実施形態において、細線部１１は必要に応じて設けられ、省略可能である。例えば、供給部１０において、分子１５を射出可能な機構が設けられる。導電層２０に、分子１５を捕獲可能な機構を設けても良い。供給部１０に、分子１５を射出可能な機構が設けられ場合において、導電層２０に分子１５を捕獲可能な機構を設けなくても良い。
Moreover, in embodiment, the thin wire |
図７は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図７に表したように、本実施形態に係る不揮発性記憶素子１１２及び不揮発性記憶装置２１２においては、検出部３０に、切り替え部３１と、バッファ部３２と、が設けられる。バッファ部３２には、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、及び、ＨＤＤ（Hard Disk Drive）の少なくともいずれかを用いることができる。バッファ部３２は、情報を一時的または不揮発に記憶する機能を有する。バッファ部３２の記憶方式及び構成は任意である。切り替え部３１は、複数のメモリ部２５（例えば第１〜第４メモリ部２５ａ〜２５ｄなど）と、バッファ部３２と、の間の接続を切り替える。バッファ部３２は、検出部３０とは別に設けても良い。
FIG. 7 is a schematic view illustrating the configuration of the nonvolatile memory device according to the first embodiment.
As illustrated in FIG. 7, in the
例えば、メモリ部２５の電気的特性の変化に関するデータが、バッファ部３２に記憶される。バッファ部３２に記憶されたデータが、制御部４０に供給される。例えば、切り替え部３１により、複数のメモリ部２５のうちの１つが選択され、その１つが、バッファ部３２に接続される。選択されたメモリ部２５の電気的特性（例えば導電率の変化δＧ）が、バッファ部３２に格納される。メモリ部２５を順次切り替えて、電気的特性（例えば導電率の変化δＧ）が時系列的に、バッファ部３２に格納される。バッファ部３２に格納された電気的特性（例えば導電率の変化δＧ）が、制御部４０により、データ格納部４５に格納されたデータと比較される。例えば、データの変換のテーブルが用いられる。これにより、記憶されたデータ（情報）が再生される。データの変換のテーブルは、複数のメモリ部２５において共通して用いることができる。
For example, data relating to changes in the electrical characteristics of the
このように、実施形態において、不揮発性の超多値のメモリ部２５に加えて、メモリ部２５に接続されたバッファ部３２を用いても良い。切り替え部３１及びバッファ部３２の少なくともいずれかは、基板５の上に設けることができる。または、切り替え部３１及びバッファ部３２の少なくともいずれかは、基板５とは別に作製されても良い。
As described above, in the embodiment, the
なお、例えば、電子機器におけるサンプリング速度（レート）は、例えば、２ＧＳ／ｓ（ギガサンプリング／秒）である。このとき、メモリ部２５からバッファ部３２への格納は、例えば、０．５ｎｓ／ｂｉｔで実施される。一方、例えば、バッファ部３２に格納したデータを変換テーブルにしたがって実メモリデータに変換する処理の速度は、例えば、ビットあたり約１００ｎｓとすることができる。
For example, the sampling rate (rate) in the electronic device is, for example, 2 GS / s (giga sampling / second). At this time, storage from the
バッファ部３２は、不揮発性記憶素子の超多値記憶部（導電層２０）の１個の記憶容量と同程度以上の容量を有することが好ましい。不良に対するリカバリ機構を付与することができる。この場合には、バッファ部３２の容量は、１つの超多値記憶部の容量よりも若干大きくするのが適正である。リカバリ機構を付与しない場合は、バッファ部３２の容量は超多値記憶部の容量と同じ容量であることが適正である。
The
バッファ部３２は、複数のメモリ部２５で共用できる。１つのバッファ部３２に対するメモリ部２５の数が多いとコストが低減できる。１つのバッファ部３２の数に対するメモリ部２５の数が少ないと、読み出し速度が向上する。
The
制御部４０には、例えば、超多値記憶部から読み出される抵抗値または電流値または電圧値の微分値または差分値を得るような回路を設けることができる。制御部４０は、例えば、超多値記憶部から読み出される抵抗値または電流値または電圧値の微分値または差分値を、ＡＤ変換するような回路を有することができる。制御部４０は、例えば、超多値記憶部から読み出される抵抗値または電流値または電圧値の微分値または差分値からＡＤ変換された値を、バッファ部３２に記憶させる回路を有することができる。
For example, the
制御部４０には、例えば、要求されたデータが実際に書き込まれている超多値記憶部を選択し、バッファ部３２に接続するような、切り替え回路を設けることができる。切り替えを頻繁に行うことで読み出し速度が低下する。このため、シーケンシャルな読み出しの速度と比べて、ランダムアクセスによる読み出し速度が低下する。実施形態に係る不揮発性記憶装置を、例えば、情報量が大きい、例えばアーカイブデータなどを記憶する用途に応用する場合には、読み出し速度の低下は問題にならない。
For example, the
制御部４０には、書き込み電圧パターンまたは電流パターンに対する、バッファ部３２に記憶されている読み出しパターンを対応させる回路を設けることができる。このような回路として、超多値記憶部における動作に基づく変換関数の専用計算回路を用いることができる。または、一部または全部のパターンマッチによるテーブル式の変換回路を用いることができる。
The
実施形態に係る不揮発性記憶装置においては、書き込まれたパターンに対して読み出しパターンを得る関数が複雑である。このため、書き込まれた情報に対する不正アクセスへのセキュリティに優れる。 In the nonvolatile memory device according to the embodiment, a function for obtaining a read pattern with respect to a written pattern is complicated. For this reason, it is excellent in security against unauthorized access to written information.
制御部４０には、書き込み情報に対して書き込み電圧パターンまたは電流パターンを対応させる回路を設けることができる。書き込み情報のそのままの書き込み電圧パターンを採用することも可能である。書き込み情報に対して書き込み電圧パターンまたは電流パターンを対応させる回路を設けることにより、書き込みを適正化することで書き込み速度を向上できる。
The
制御部４０には、複数のメモリ部２５のうちで、書き込み情報を記憶するに適切なメモリ部２５を選択するような回路を設けることができる。
The
本実施形態に係る不揮発性記憶素子及び不揮発性記憶装置においては、例えば、電気伝導性基板（導電層２０）が設けられる。その電気伝導性基板（例えば金属層）の上に分子１５（原子を含む）が吸着し、吸着された分子１５（原子を含む）同士の相互作用により、互いの吸着位置を変動させる機構（セルオートマトン機構）が設けられる。この機構の少なくとも一部として供給部１０が用いられる。さらに、磁場発生機構（磁場印加部５０）が設けられる。磁場発生機構の発生する磁場Ｈｅｘに対する、電気伝導性基板の電気抵抗変化を一時記憶する機構（例えばバッファ部３２）がさらに設けられる。所期パターンと照合することで記憶されたデータ値に変換する機構（例えば制御部４０）がさらに設けられる。
In the nonvolatile memory element and the nonvolatile memory device according to the present embodiment, for example, an electrically conductive substrate (conductive layer 20) is provided. A mechanism (cell) in which molecules 15 (including atoms) are adsorbed on the electrically conductive substrate (for example, a metal layer), and the adsorption positions of the molecules 15 (including atoms) are changed by the interaction between the adsorbed molecules 15 (including atoms). Automaton mechanism). The
本実施形態においては、導電層２０上における分子１５の配置（配列パターン）により、情報を記憶する。１つのメモリセルにおいて、多値の情報が記憶可能である。本実施形態においては、大規模な記憶容量を高精細なリソグラフィを用いないで実現する。例えば、セルオートマトン機構により書き込み動作を実施し、例えば、ユニバーサルコンダクタンスフラクチュエーションに基づいて記憶した情報を読み出す。実施形態においては、例えば、２０ｐｂｉｔ／ｉｎｃｈ２（ペタビット／平方インチ）の記憶密度が得られる。
In the present embodiment, information is stored according to the arrangement (array pattern) of the
本実施形態に係る不揮発性記憶素子及び不揮発性記憶装置は、例えば、クラウド向け超大規模アーカイブメモリに用いることができる。この用途においては、書き込まれた（記憶された）データの多くは書き換えないため、本実施形態の適用が適している。なお、高速書き換えが必要な部分に、キャッシュを用いることで対応できる。 The nonvolatile memory element and the nonvolatile memory device according to the present embodiment can be used for, for example, an ultra large-scale archive memory for cloud. In this application, since most of the written (stored) data is not rewritten, the application of this embodiment is suitable. Note that a cache can be used for a portion that requires high-speed rewriting.
図８（ａ）〜図８（ｄ）は、第１の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
図８（ａ）に表したように、基板５の上に、温度制御部６（例えばペルチエ素子）を形成し、その上に、絶縁層７及び吸着層８を形成し、その上に、導電層２０を形成する。一方、温度制御部６の上に、供給源１２を形成する。このとき、各種の電極も形成する。導電層２０及び供給源１２におけるパターン加工は、粗いリソグラフィが用いられる。
FIG. 8A to FIG. 8D are schematic cross-sectional views illustrating the method for manufacturing the nonvolatile memory device according to the first embodiment.
As shown in FIG. 8A, a temperature control unit 6 (for example, a Peltier element) is formed on a
図８（ｂ）に表したように、導電層２０の上に、成長核または触媒の、微粒子１７を形成する。微粒子１７は、例えば、鉄触媒ドットパターンである。
As shown in FIG. 8B,
図８（ｃ）に表したように、微粒子１７から、細線部１１となるナノワイヤを成長させる。
As shown in FIG. 8C, nanowires that become the
図８（ｄ）に表したように、導電層２０、供給源１２及び細線部１１を覆うように、封止部５ｈを設ける。封止部５ｈには、例えば、封止部５ｈと同じ材料が用いられる。ただし、封止部５ｈの材料は任意である。封止部５ｈで囲まれた空間５ｓに、分子１５を導入する。封入後、配線を作製しても良い。または、予め配線が形成された基板５を用いても良い。
As illustrated in FIG. 8D, the sealing
これにより、実施形態に係る不揮発性記憶素子が作製される。この不揮発性記憶素子を磁場印加部５０の磁場印加領域に配置する。これにより、実施形態に係る不揮発性記憶装置が作製される。
Thereby, the nonvolatile memory element according to the embodiment is manufactured. This nonvolatile memory element is arranged in the magnetic field application region of the magnetic
（第２の実施形態）
図９は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図９に表したように、本実施形態に係る不揮発性記憶素子１２０は、メモリ部２５と、検出部３０と、を備える。また、実施形態に係る不揮発性記憶装置２２０は、実施形態に係る不揮発性記憶素子１２０と、制御部４０と、を備える。
(Second Embodiment)
FIG. 9 is a schematic view illustrating the configuration of the nonvolatile memory device according to the second embodiment.
As illustrated in FIG. 9, the
不揮発性記憶素子１２０は、メモリ部２５と、検出部３０と、を含む。この例では、複数のメモリ部２５（例えば、第１メモリ部２５ａ及び第２メモリ部２５ｂなど）が設けられている。
The
メモリ部２５は、導電層２０と、分子層２６と、電圧印加部１８と、を含む。分子層２６は、導電層２０の上に設けられ、少なくとも複数の分子２７を含む。電圧印加部１８は、供給される書き込み信号Ｓｗに応じて、分子層２６に電圧を印加する。分子２７は、印加された電圧により、複数の電気的状態をとり得る。電気的状態は、例えば分子内の電荷の分布状態である。分子内の電荷の分布状態は、例えば、分子内の電荷の偏りの状態に相当する。印加された電圧によって、導電層２０上の分子２７の電気的状態（分子内の電荷の分布状態）の面内方向への配列パターンが形成される。すなわち、電圧印加部１８は、導電層２０上における分子２７の、書き込み信号Ｓｗに応じた、分子内の電荷の分布状態の面内方向への配列パターンを形成させる。
The
図１０は、第２の実施形態に係る不揮発性記憶装置の動作を例示する模式図である。
図１０は、分子２７としてＤＤＱが用いられる例を示している。図１０に表したように、第１状態”ＳＴ０１”では、上下の酸素サイトにおいて電子が不足している。第２状態”ＳＴ０２”においては、上側の酸素サイトにおいて電子が飽和しており、下側の酸素サイトにおいて電子が充足している。第３状態”ＳＴ０３”においては、上下の酸素サイトにおいて電子が充足しており、ベンゼン環において電子が不足している。第４状態”ＳＴ０４”においては、上下の酸素サイトにおいて電子が飽和している。このように、分子２７は、例えば４つの電荷の分布を有することができる。
FIG. 10 is a schematic view illustrating the operation of the nonvolatile memory device according to the second embodiment.
FIG. 10 shows an example in which DDQ is used as the
分子においては複数の原子と複数の原子間結合を有するため、分子内の電荷の偏り方によって分子は複数の電気的状態（電荷の分布状態）、例えば上記の第１〜第４状態”ＳＴ０１”〜”ＳＴ０４”を取りうる。このような複数の状態の面内配列を、分子内の電荷の分布状態（電気的状態）の面内方向への配列と呼ぶ。上記分子外から加えられた書き込み電圧により、例えば、分子内の電荷の分布状態の面内方向への配列パターンが形成される。 Since a molecule has a plurality of atoms and a plurality of interatomic bonds, the molecule has a plurality of electrical states (charge distribution states), for example, the above-described first to fourth states “ST01” depending on how the charges in the molecule are biased. ~ "ST04" can be taken. Such an in-plane arrangement of a plurality of states is referred to as an arrangement in the in-plane direction of the distribution state (electrical state) of charge in the molecule. By the writing voltage applied from outside the molecule, for example, an arrangement pattern in the in-plane direction of the distribution state of charges in the molecule is formed.
または、例えば、書き込み信号Ｓｗに応じた、分子の配向状態の面内方向への配列パターンが形成される。この配列パターンは、分子層２６における分子２７を単位セルとするセルオートマトン機構により形成される。
Alternatively, for example, an arrangement pattern in the in-plane direction of the molecular orientation state is formed according to the write signal Sw. This arrangement pattern is formed by a cellular automaton mechanism using the
例えば、書き込み前において全ての分子を例えば上記の第１状態”ＳＴ０１”としておく。書き込み電圧によって、例えば、第２状態”ＳＴ０２”の分子を生成する。第２状態”ＳＴ０２”の分子の隣の分子が第３状態”ＳＴ０３”となるように、書き込み電圧を加える。すると、第２状態”ＳＴ０２”の分子に隣接している第３状態”ＳＴ０３”の分子とは反対側の、第１状態”ＳＴ０１”であった分子が第２状態”ＳＴ０２”へと遷移し、元の第２状態”ＳＴ０２”の分子は第３状態”ＳＴ０３”へと遷移する。このようにして隣接分子へ次々に電気的配列状態が伝播し、その伝播はセルオートマトン機構により制御できる。 For example, before writing, all molecules are set to the first state “ST01”, for example. For example, a molecule in the second state “ST02” is generated by the write voltage. The write voltage is applied so that the molecule adjacent to the molecule in the second state “ST02” is in the third state “ST03”. Then, the molecule in the first state “ST01” on the side opposite to the molecule in the third state “ST03” adjacent to the molecule in the second state “ST02” transits to the second state “ST02”. The molecule in the original second state “ST02” transitions to the third state “ST03”. In this way, the electrical arrangement state propagates to adjacent molecules one after another, and the propagation can be controlled by the cellular automaton mechanism.
この例では、複数の電圧印加部１８（第１〜第３電圧印加部１８ａ〜１８ｃ）が設けられる。電圧印加部１８には、第１の実施形態に関して説明した細線部１１のいずれかを用いることができる。
In this example, a plurality of voltage application units 18 (first to third
検出部３０は、導電層２０に印加される磁場Ｈｅｘを変化させたときの、上記の配列パターン（例えば電荷の状態の配列パターン）に応じた導電層２０の電気的特性の変化を検出する。
The
この場合も、制御部４０は、検出部３０により検出した上記の変化を、予め記憶されたデータと比較することにより、書き込み信号Ｓｗにより書き込まれた情報を読み出す。本実施形態においては、基板５、バッファ部３２及びデータ格納部４５などが設けられる。これらの構成及びその機能については、第１の実施形態と同様なので説明を省略する。
Also in this case, the
図１１（ａ）及び図１１（ｂ）は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的図である。
図１１（ａ）は平面図である。図１１（ｂ）は、図１１（ａ）のＡ１−Ａ２線断面図である。
図１１（ａ）及び図１１（ｂ）に表したように、第２の実施形態に係る不揮発性記憶素子１２１及び不揮発性記憶装置２２１においても、例えば、冷却部４、基板５、絶縁膜５ａ、温度制御部６、絶縁膜７ｈ、書き込み電極７ｅ、導電層２０及び検出電極２０ｅが設けられる。この例では、メモリ部２５の導電層２０として、例えば、Ａｕ薄膜が用いられる。
FIG. 11A and FIG. 11B are schematic views illustrating the configuration of the nonvolatile memory device according to the second embodiment.
FIG. 11A is a plan view. FIG. 11B is a cross-sectional view taken along line A1-A2 of FIG.
As shown in FIGS. 11A and 11B, in the
導電層２０の上に分子層２６が設けられる。この例では、分子層２６の分子２７として、例えば、ＤＤＱの分子が用いられる。分子層２６（例えばＤＤＱの２分子層）の形成には、例えば、塗布法、熱蒸着やＣＶＤなどの任意の方法を用いることができる。
A
一方、温度制御部６の上に、複数の書き込み電極１３（第１〜第３書き込み電極１３ａ〜１３ｃ）が設けられる。第１〜第３書き込み電極１３ａ〜１３ｃのそれぞれの上に、第１〜第３電圧印加部１８ａ〜１８ｃ（電圧印加部１８）が設けられる。電圧印加部１８は、書き込み電極１３と分子層２６との間に延在する。
On the other hand, a plurality of write electrodes 13 (first to
例えば、書き込み電極１３の上に、成長核または触媒の、微粒子１７が設けられる。電圧印加部１８は、微粒子１７から分子層２６に向けて延びる。但し実施形態はこれに限らず、電圧印加部１８は、第１の実施形態に関して説明した細線部１１と同様の任意の構成を有することができる。
For example,
例えば、書き込み動作において、書き込み電極１３に書き込み信号Ｓｗが供給され、電圧印加部１８により、書き込み信号に応じた電圧が分子層２６に印加される。電圧印加部１８は、情報書き込み機構となる。
For example, in a write operation, a write signal Sw is supplied to the
導電層２０、分子層２６及び電圧印加部１８は、基板５と封止部５ｈとで形成される空間５ｓ内に格納される。封止部５ｈは、分子層２６の形成前に形成しても良い。封止部５ｈは、分子層２６の形成後に形成しても良い。空間５ｓ内に、分子２７となるＤＤＱ分子を注入後、分子２７を空間５ｓ内に封止する。
The
図１２は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的平面図である。
図１２は、分子層２６の上面図である。分子層２６は、例えば、ＤＤＱの２分子層であり、図１２は、分子層２６の最表面の部分を例示している。
FIG. 12 is a schematic plan view illustrating the configuration of the nonvolatile memory device according to the second embodiment.
FIG. 12 is a top view of the
図１２に表したように、分子層２６において、上層のＤＤＱ分子は４つの状態、すなわち、第１状態ＳＴ”１”、第２状態ＳＴ”２”、第３状態ＳＴ”３”、及び、第４状態ＳＴ”０”を取り得る。図１２は、４つの状態の配置の例を模式的に示すものである。図１２における４つの状態は、図１０に関して説明した第１状態ＳＴ０１〜第４状態ＳＴ０４のそれぞれと一致しても良く、一致しなくても良い。図１２に例示した４つの状態においては、電荷の分布状態が互いに異なる。書き込み動作においては、分子２７の電荷の状態が異なる配列パターンを形成する。
As shown in FIG. 12, in the
以下、書き込み動作の例として、例えば、二進法で「００１０１０１１」の値を書き込む場合の１つの例について説明する。
時間単位を「ｔ」とする。１本の書き込み電極１３に、例えば１Ｖの電圧を時間１０×ｔの間印加する。時間１０ｔは、比較的長い時間である。分子２７（ＤＤＱ）の１つの状態として、上層のＤＤＱの比較的大きな塊を形成する。その後、他の書き込み電極１３に、例えば１Ｖまたは１．６Ｖの電圧を、例えば、時間単位ｔ（最小の時間）の間印加する。これにより、上層のＤＤＱの別の状態の塊を形成する。上記電圧は、例えば情報「０」に対して１Ｖ、情報「１」に対して１．６Ｖといった単純な対応でも良い。その後、−１．６Ｖの状態を、例えば単位時間ｔの間印加し、また次の書き込み情報にしたがって、１Ｖまたは１．６Ｖを単位時間ｔの間印加する。書き込みが終了したら、少なくとも１×１０４×ｔの時間の間、その状態を保持する。
Hereinafter, as an example of the writing operation, for example, one example in the case where the value “00101011” is written in binary will be described.
The time unit is “t”. For example, a voltage of 1 V is applied to one
読み出し動作においては、第１の実施形態に関して説明した動作を実施する。例えば、ユニバーサルコンダクタンスフラクチュエーションに基づく動作を実施する。消去動作においては、例えば、分子層２６を加熱することで、分子２７の電荷の状態を均一化する。
In the read operation, the operation described with respect to the first embodiment is performed. For example, an operation based on universal conductance fractionation is performed. In the erasing operation, for example, the
本実施形態においても、超多値の記憶が可能で、微細なリソグラフィ加工を用いない不揮発性記憶素子及び不揮発性記憶装置が提供できる。すなわち、大記憶容量の不揮発性記憶素子及び不揮発性記憶装置が提供できる。 Also in this embodiment, it is possible to provide a nonvolatile memory element and a nonvolatile memory device that can store super multi-values and do not use fine lithography. That is, a nonvolatile memory element and a nonvolatile memory device having a large storage capacity can be provided.
（第３の実施形態）
図１３は、第３の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図１４は、第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１４は、図１３のＡ１−Ａ２線断面図である。
図１３に表したように、本実施形態に係る不揮発性記憶素子１３０は、磁性細線７０と、積層体８０と、電極９０と、供給部７５と、検出部３０と、を備える。本実施形態に係る不揮発性記憶装置２３０は、不揮発性記憶素子１３０と、制御部４０と、を、備える。
(Third embodiment)
FIG. 13 is a schematic view illustrating the configuration of the nonvolatile memory device according to the third embodiment.
FIG. 14 is a schematic cross-sectional view illustrating the configuration of the nonvolatile memory device according to the third embodiment.
14 is a cross-sectional view taken along line A1-A2 of FIG.
As shown in FIG. 13, the
例えば、不揮発性記憶素子１３０において、基板５が設けられる。基板５の上に、バッファ層８３が設けられ、バッファ層８３の上に、積層体８０が設けられる。基板５の上に、電極９０が設けられる。積層体８０及び電極９０の上に、磁性細線７０が設けられる。磁性細線７０には、例えば、強磁性または反強磁性またはフェリ磁性などの磁性を示す材料が用いられる。磁性細線７０は、導電性である。
For example, the
上記基板５を覆い、電極９０、バッファ層８３及び積層体９０を覆うように、保護膜９２が形成される。図１３においては、電極９０、バッファ層８３及び積層体９０などの構造が分かり易いように、保護膜９２は透明にしている。実際には、電極９０、バッファ層８３及び積層体９０は、保護膜９２に埋め込まれている。また、磁性細線７０は、空中に張られた梁のように描かれているが、実際には保護膜９２に支持されている。磁性細線７０は、保護膜９２に形成された溝内に設置しても良い。また、磁性細線７０の上面の少なくとも一部が、保護膜９２の上面よりも上に配置されても良い。磁性細線７０は、保護膜９２の支えによって、力学的に強化されている。
A
基板５は、例えば冷却部４の上に設けられる。冷却部４は、少なくとも磁性細線７０を冷却する。磁性細線７０の温度は、例えば、７７Ｋ以下に設定されることが可能である。
The
この例では、封止部５ｈがさらに設けられる。封止部５ｈは、基板５と接続される。封止部５ｈと基板５とで形成される空間５ｓの内部に、磁性細線７０、積層体８０、電極９０及び供給部７５が配置され、空間５ｓ内に封止される。封止部５ｈの内部は、例えば減圧される。
In this example, a sealing
磁性細線７０の磁化方向は可変である。磁性細線７０は、第１部分７０ａと、第２部分７０ｂと、第３部分７０ｃと、を有する第２部分７０ｂは、第１部分７０ａと離間している。第３部分７０ｃは、磁性細線７０の延在方向に沿って、第１部分７０ａと第２部分７０ｂとの間に設けられる。第１部分７０ａは、例えば、磁性細線７０の一方の端の部分を含む。第２部分７０ｂは、例えば、磁性細線７０の他方の端の部分を含む。磁性細線７０は、少なくとも第１部分７０ａと第２部分７０ｂとの間で、１本の線状であり、枝分かれしていない。第１部分７０ａと第２部分７０ａとを繋ぐ形状は、直線状、曲線状、折れ曲がり状など、任意である。
The magnetization direction of the
磁性細線７０の長さは任意である。後述するように、磁性細線７０の上に分子が供給される。磁性細線７０において、分子が供給される上面と、上面とは反対側の下面と、の距離が、磁性細線７０の厚さである。磁性細線７０の延在方向に対して垂直で、厚さ方向に対して垂直な方向が幅方向である。
The length of the
磁性細線７０の厚さは、磁性細線７０の材料の４原子層（３原子層以上５原子層以下）の厚さである。磁性細線７０の幅は、磁性細線７０の材料の３原子層（２原子層以上４原子層以下）の厚さである。磁性細線７０の幅は、３原子層以下である。磁性細線７０には、例えばＦｅが用いられる。
The thickness of the
磁性細線７０の厚さは、０．４ナノメートル（ｎｍ）以上０．６ｎｍ以下である。磁性細線７０の幅は、０．３ｎｍ以上１．０ｎｍ以下である。磁性細線７０の厚さ及び幅に関する情報は、例えば透過型電子顕微鏡などにより得られる。
The thickness of the
図１３及び図１４に表したように、積層体８０は、磁性細線７０の第３部分７０ｃに対向する。なお、本願明細書において、対向する状態が、直接向かい合う状態に加え、間に別の要素が挿入されている状態で向かい合う状態も含む。積層体８０は、磁化固定層８１と、中間層８２と、を含む。中間層８２は、磁性細線７０と磁化固定層８１との間に設けられる。中間層８２は、例えば、磁化固定層８１と磁性細線７０とに接する。
As illustrated in FIGS. 13 and 14, the
磁化固定層８１の磁化方向は、固定されている。磁化固定層８１には、例えば、ＦｅＣｏＢが用いられる。中間層８２は、非磁性である。中間層８２には、例えば、ＭｇＯが用いられる。
The magnetization direction of the magnetization fixed
磁性細線７０、中間層８２及び磁化固定層８１により、磁気抵抗（ＭＲ：MgnetoResistance）変化素子が形成される。磁性細線７０は、例えば、フリー層として機能し、磁化固定層８１は、例えば、ピン層または参照層として機能する。
The
電極９０は、磁性細線７０に電気的に接続される。電極９０は、例えば、積層体８０の近傍において、磁性細線７０に接続される。
The
図１３に表したように、供給部７５は、第１分子供給部７１ｓと、第２分子供給部７２ｓと、を含む。記憶情報を記憶する動作（書き込み動作）において、第１分子供給部７１ｓには、第１書き込み信号Ｓｗａ（書き込み信号Ｓｗの一部）が供給される。第２分子供給部７２ｓには、第２書き込み信号Ｓｗａ（書き込み信号Ｓｗの一部）が供給される。供給部７５には、第１の実施形態に関して説明した細線部１１のいずれかを用いることができる。
As illustrated in FIG. 13, the
制御部４０は、上記の書き込み信号Ｓｗを供給部７５に供給する。具体的には、制御部４０は、第１書き込み信号Ｓｗａを第１分子供給部７１ｓに供給し、第２書き込み信号Ｓｗｂを第２分子供給部７２ｓに供給する。
The
第１分子供給部７１ｓは、書き込み信号Ｓｗ（第１書き込み信号Ｓｗａ）に応じて、磁性細線７０の第１部分７０ａの上に第１分子７１を供給する。第２分子供給部７２ｓは、書き込み信号Ｓｗ（第２書き込み信号Ｓｗｂ）に応じて、磁性細線７０の第１部分７０ａの上に第２分子７２を供給する。
The first
供給部７５は、磁性細線７０の第１部分７０ａから、磁性細線７０の第２部分７０ｂに向けて、第１分子７１及び第２分子７２を順次移動させる。これにより、供給部７５は、第１分子７１及び第２分子７２の配列パターンを記憶情報として形成する。
The
第２分子７２は、第１分子７１とは種類が異なる分子である。例えば、第１分子７１はＣＯであり、第２分子７２はＮＯである。第１分子７１がＮＯであり、第２分子７２がＣＯでも良い。
The
書き込み信号Ｓｗに応じて、磁性細線７０に供給される第１分子７１及び第２分子７２の順番及び数は異なる。先に供給された分子は、後から供給される分子に押されるような状態で、第１部分７０ａから第２部分７０ｂに向けて、順次跳び跳びに移動する。このとき、磁性細線７０の幅が、例えば実質的に３原子層に制限されているため、第１分子７１と第２分子７２との互いの順序が変わることなく、順序を維持したまま、移動する。磁性細線７０の幅は３原子層に限らず、４原子層以上７原子層以下でも良い。例えば７原子層幅の場合、保護層として反発力の大きい材料とすることで、第１分子７１、第２分子７２などを磁性細線７０の中心に寄せる効果が働く。
Depending on the write signal Sw, the order and number of the
この例では、回収部７０ｅがさらに設けられる。回収部７０ｅは、磁性細線７０の第２部分７０ｂの側の端に設けられる。回収部７０ｅは、磁性細線７０の上を順次移動した第１分子７１及び第２分子７２を受け入れる。
In this example, a
記憶情報を読み出す動作においては、供給部７５は、第１部分７０ａ上に分子を供給することで、記憶した記憶情報に対応する分子の配列パターンを第３部分７０ｃ上を通過させる。この読み出し動作において供給する分子は、第１分子７１でも良く第２分子７２でも良い。例えば、読み出し動作における配列パターンの移動は、第１分子供給部７１ｓ及び第２分子供給部７２ｓの少なくともいずれかにより行うことができる。読み出し動作における配列パターンの移動の際に、新たな記憶情報に対応する分子の配列パターンを形成しても良い。また、読み出し動作における配列パターンの移動は、第１分子７１及び第２分子７２とは種類が異なる第３分子を供給することで行っても良い。このとき、第１分子供給部７１ｓ及び第２分子供給部７２ｓとは異なる分子供給部（例えば図１３に例示した第３分子供給部）をさらに設けても良い。
In the operation of reading the stored information, the
検出部３０は、電極９０及び積層体８０に電気的に接続される。検出部３０は、読み出し動作において、電極９０、磁性細線７０及び積層体８０を流れる電流の変化を検出する。電流の変化は、第３部分７０ｃ上を通過する、第１分子７１及び第２分子７２の配列パターンにより生ずる変化である。
The
例えば、制御部４０は、検出部３０に電流の変化を検出させる。検出部３０で検出した電流の変化は、例えば、制御部４０に供給される。
For example, the
供給部７５、回収部７０ｅ、検出部３０及び制御部４０の少なくともいずれかは、基板５の上に形成される。実施形態はこれに限らず、これらの少なくとも一部は、基板５とは別に設けられても良い。
At least one of the
なお、供給部７５は、３つ以上の分子供給部を含むことができる。
例えば、図１３に例示したように、供給部７５は、第３分子供給部７３ｓをさらに含んでも良い。例えば、書き込み動作において、第１分子供給部７１ｓ及び第２分子供給部７２ｓに加えて、第３分子供給部７３ｓを用いて第３分子を第１部分７０ａに供給して配列パターンを形成しても良い。分子供給部の数が多いと、より多い情報量の供給パターンが得られる。
The
For example, as illustrated in FIG. 13, the
このとき、例えば、第１分子供給部７１ｓと第２分子供給部７２ｓを用いて上記のような書き込み動作を行い、読み出し動作においては、第３分子供給部７３ｓを用いて、第３分子を第１部分７０ａに供給して、記憶した記憶情報に対応する分子の配列パターンを第３部分７０ｃ上を通過させても良い。
以下では、分子供給部が２つである場合について説明する。
At this time, for example, the write operation as described above is performed using the first
Below, the case where there are two molecule | numerator supply parts is demonstrated.
不揮発性記憶素子１３０及び不揮発性記憶装置２３０における書き込み動作の例について説明する。
書き込み動作において、制御部４０に書き込みデータを与える。制御部４０は、第１分子供給部７１ｓに接続された書き込み電極に、書き込みデータに対応する電流（第１書き込み信号Ｓｗａ）を供給する。制御部４０は、第２分子供給部７２ｓに接続された書き込み電極に、書き込みデータに対応する電流（第２書き込み信号Ｓｗｂ）を供給する。この電流に応じて、供給部７５から分子が供給される。分子の供給は、例えば、電流マイグレーションに基づく。
An example of a writing operation in the
In the write operation, write data is given to the
書き込みデータに応じた分子の供給パターンに従い、磁性細線７０上に、複数の種類の分子が供給パターンに応じた配置で一列に並ぶ。書き込みデータをシーケンシャルに与えることで、この分子配列パターンは、回収部７０ｅに届く位置まで並べることが可能である。
According to the supply pattern of molecules corresponding to the write data, a plurality of types of molecules are arranged in a line on the
このように、書き込み動作においては、供給部７５から、書き込み信号Ｓｗに応じた第１分子７１及び第２分子７２を磁性細線７０の上に供給する。磁性細線７０上における第１分子７１及び第２分子７２の配列は、記憶状態（記憶データ）に対応している。
Thus, in the write operation, the
第１分子７１及び第２分子７２は、磁性細線７０上を順次移動し、磁性細線７０のうちの積層体８０に対向する部分７０ｐの上に位置する状態になる。このときの磁性細線７０及び積層体８０を流れる電流の変化を検出することで、記憶状態（第１分子７１及び第２分子７２の配列）を検出することができる。この検出が読み出し動作に対応する。
The
以下、読み出し動作の例について説明する。
図１５（ａ）及び図１５（ｂ）は、第３の実施形態に係る不揮発性記憶装置の動作を例示する模式図である。
図１５（ａ）及び図１５（ｂ）は、読み出し動作の例を示している。図１５（ａ）は、磁性細線７０のうちの積層体８０に対向する部分７０ｐの上を第１分子７１（例えばＣＯ分子）が通過する状態（第１状態ＳＴａ１）を例示している。図１５（ｂ）は、その部分７０ｐの上を第２分子７２（例えばＮＯ分子）が通過する状態（第２状態ＳＴａ２）を例示している。
Hereinafter, an example of the read operation will be described.
FIG. 15A and FIG. 15B are schematic views illustrating the operation of the nonvolatile memory device according to the third embodiment.
FIG. 15A and FIG. 15B show examples of the read operation. FIG. 15A illustrates a state (first state STa1) in which the first molecule 71 (for example, CO molecule) passes over the
図１５（ａ）及び図１５（ｂ）に表したように、第１分子７１（ＣＯ分子）のＯ元素と磁性細線７０との間にＣ元素が配置される状態で、第１分子７１は磁性細線７０上を移動する。第２分子７１（ＮＯ分子）のＯ元素と磁性細線７０との間にＮ元素が配置される状態で、第２分子７２は磁性細線７０上を移動する。
As shown in FIGS. 15A and 15B, the
図１５（ａ）に表したように、部分７０ｐの上を第１分子７１（ＣＯ分子）が通過する第１状態ＳＴａ１においては、第１分子７１直下の磁性細線７０（Ｆｅ）の２原子層において、スピンが消滅する。
As shown in FIG. 15A, in the first state STa1 in which the first molecule 71 (CO molecule) passes over the
図１５（ｂ）に表したように、部分７０ｐの上を第２分子７２（ＮＯ分子）が通過する第２状態ＳＴａ２においては、第２分子７２直下の磁性細線７０（Ｆｅ）の２原子層において、反強磁性秩序が生じる。
As shown in FIG. 15B, in the second state STa2 where the second molecule 72 (NO molecule) passes over the
このように、磁性細線７０のうちの積層体８０に対向する部分７０ｐの上に存在している分子（第１分子７１または第２分子７２）の種類によって、磁性細線７０のその部分７０ｐの磁気的な状態が変化する。
Thus, depending on the type of the molecule (
この状態の変化により、磁性細線７０及び積層体８０（磁化固定層８１及び中間層８２）で形成される磁気抵抗変化素子の抵抗が変化する。この抵抗の変化は、ＭＲ効果に基づく。この抵抗の変化は、電極９０、磁性細線７０、積層体８０（磁化固定層８１及び中間層８２）を流れる電流を検出することで検出可能である。これにより、分子配列パターンとして記憶した情報を読み出すことができる。
With this change in state, the resistance of the magnetoresistive change element formed by the
読み出し動作において、例えば、制御部４０に読み出し命令を与える。これにより、制御部４０は検出部３０に電流を検出させる。検出部３０は、電極９０、磁性細線７０、積層体８０（磁化固定層８１及び中間層８２）を流れる電流を供給する。制御部４０は、第１部分７０ａから分子（第１分子７１及び第２分子７２のいずれか）を供給させ、分子配列パターンが、磁性細線７０のうちの積層体８０に対向する部分７０ｐの上を通過するようにする。このとき、上記のように、通過する分子の種類の違いにより磁性細線７０に誘起されるスピンが変わるため、磁性細線７０及び積層体８０（磁化固定層８１及び中間層８２）で形成される磁気抵抗変化素子の抵抗を電流の変化として読み出すことができる。
In the read operation, for example, a read command is given to the
実施形態においては、供給部７５は、記憶情報を記憶する動作及び記憶情報を読み出す動作において、第１部分７０ａ上に複数の種類の分子を供給する。供給部７０ａは、記憶する動作においては、書き込み信号に応じて複数の種類の分子のうちで少なくとも２種類以上の分子を第１部分７０ａ上に供給し、第１部分７０ａから第２部分７０ｂに向けて、前記少なくとも２種類以上の分子を順次移動させて、前記少なくとも２種類以上の分子の配列パターンを記憶情報として形成する。供給部７５は、読み出す動作においては、複数の種類の分子のうちで少なくとも１種類以上の分子を第１部分７０ａに供給することで配列パターンを第３部分７０ｃ上を通過させる。
In the embodiment, the
例えば、供給部７５は、記憶動作において、書き込み信号Ｓｗに応じて第１部分７０ａ上に複数の分子として第１分子７１と第２分子７２とを供給して第１部分７０ａから第２部分７０ｂに向けて第１分子７１及び第２分子７２を順次移動させて第１分子７１及び第２分子７２の配列パターンを記憶情報として形成する。
For example, in the storage operation, the
例えば、供給部７５は、読み出す動作において、第１部分７０ａ上に、第１分子７１及び第２分子７２の少なくともいずれかを供給することで配列パターンを第３部分上を通過させる。または、供給部７５は、読み出す動作において、第１部分上７０ａに、第１分子７１とは異なり第２分子７２とも異なる分子を供給することで配列パターンを第３部分７３ｃ上を通過させる。そして、第３部分８３ｃを通過した配列パターンを検出部３０が検出する。
For example, in the read operation, the
消去動作においては、記憶データに依存しない分子配列を形成する。例えば、第１分子７１または第２分子７２だけを供給する。または、消去動作において、磁性細線７０を加熱しても良い。これにより、一括消去が可能である。
In the erasing operation, a molecular arrangement independent of stored data is formed. For example, only the
電極９０は、積層体８０と近接していることが好ましい。これにより、磁気抵抗変化の検出の精度が高まる。ＭＲ電極９０と積層体８０との間の距離は、例えば１００ｎｍ以下である。あまり近接しすぎると積層体の各層との電気的カップリングなどが問題になるため、ＭＲ電極９０と積層体８０との間の距離は、例えば１ｎｍ以上であることが好ましい。
The
積層体８０は、供給部７５から遠く、回収部７０ｅに近いことが好ましい。これにより、１つの磁性細線７０に記憶できる記憶容量が増大する。積層体８０と第１部分７０ａとの間の距離は、積層体８０と第２部分７０ｂとの間の距離よりも長い。
The
なお、磁性細線７０の一方の端部を分岐させても良い。そして分岐した端部に、複数の供給部と、１個以上の回収部と、を設けても良い。磁性細線７０の両方の端部を分岐させ、分岐した両方の端部に、複数の供給部と、１個以上の回収部と、を設けても良い。
Note that one end of the
なお、磁壁が移動するレーストラック素子がある。これに対して、本実施形態においては、分子が移動するため、書き込み及び読み出し動作の安定性が高い。例えば磁壁移動の場合は、先行する磁壁に後追いする磁壁が追いついてしまうことでビットの消滅が生じたり、磁壁を適切な場所に留めることが困難だったりするような問題が知られている。本実施形態では、そのようなビットの消滅は、原理的に発生しない。 There is a racetrack element in which the domain wall moves. On the other hand, in this embodiment, since the molecules move, the stability of the writing and reading operations is high. For example, in the case of domain wall movement, there are known problems such as the disappearance of bits due to catching up of the domain wall that follows the preceding domain wall and the difficulty of retaining the domain wall in an appropriate place. In this embodiment, such bit disappearance does not occur in principle.
また、スピン軌道相互作用によりスピンの磁気異方性が発現する常磁性体を用いるスピン記録方法がある。この場合には、ＳＰＭ（Scanning Probe Microscope）などで読み出す。これに対して、本実施形態においては、例えば、磁性体におけるＭＲ効果が用いられる。このため、例えば、検出の信頼性を高くすることが容易である。 In addition, there is a spin recording method using a paramagnetic material that exhibits magnetic anisotropy of spin by spin-orbit interaction. In this case, reading is performed using an SPM (Scanning Probe Microscope) or the like. On the other hand, in this embodiment, for example, the MR effect in the magnetic material is used. For this reason, for example, it is easy to increase the reliability of detection.
以下、不揮発性記憶素子１３０及び不揮発性記憶装置２３０の製造方法の例について説明する。
基板５の上に、保護膜９２を形成する。保護膜９２は、磁性体ではないことが好ましく、また金属的な伝導を示す膜ではないことが好ましい。基板５には、第１の実施形態に関して説明した基板５を用いることができる。基板５には、Ｓｉなどの半導体基板を用いることができる。基板５には、あらかじめ配線や、各種回路を形成しておくことができる。
Hereinafter, an example of a method for manufacturing the
A
保護膜９２に、微小な貫通孔を形成する。貫通孔の形成には、例えばリソグラフィやＦＩＢを用いることができる。貫通孔は、例えば、基板５の配線や回路と繋がる。
A minute through hole is formed in the
貫通孔の内部に、バッファ層８３、磁化固定層８１及び中間層８２となる膜をこの順で形成する。その後、例えばＣＭＰなどによって平坦化する。バッファ層８３として、例えばＴｉＮを用いる。磁化固定層８１として、例えばＦｅＣｏＢなどを用いる。中間層８２として、例えばＭｇＯなどを用いることができる。これにより、積層体８０が形成される。
A film to be the
バッファ層８３、磁化固定層８１及び中間層８２で埋め込まれた貫通孔の上を通る溝を形成する。この溝は、連続した細長い線状構造を有する。溝の形成には、例えばリソグラフィを用いる。溝の本体部分は枝分かれせず、連続している。溝の内部に磁性材料を埋め込み、上部を平坦化することで磁性細線７０が形成される。溝に埋め込む磁性材料として、例えば、Ｆｅを用いる。溝の深さは、例えば、Ｆｅの４原子層の深さである。溝の幅は、例えば、Ｆｅの３原子層の幅である。これにより、積層体８０と、磁性細線７０と、を含む、ＭＲ素子部が作製される。
A groove is formed that passes over the through hole embedded in the
上記の貫通孔の形成の際に、別の孔を設けておき、その内部に導電材料を埋め込むことで、電極９０を形成することができる。または、上記の磁性細線７０の形成の後に、電極９０を形成しても良い。
When forming the above-described through hole, another electrode is provided, and the
磁性細線７０の一方の端に、供給部７５（第１分子供給部７１ｓ及び第２分子供給部７２ｓなど）を形成する。供給部７５の形成には、例えば、第１の実施形態に関して説明した細線部１１の形成方法のいずれかを用いることができる。磁性細線７０の他方の端に回収部を形成する。
A supply unit 75 (a first
この後、封止部５ｈを形成し、供給部７５に異なる種類の分子を導入する。その後、基板５と封止部５ｈで形成される空間５ｓを封止する。
Thereafter, the sealing
不揮発性記憶素子１３０及び不揮発性記憶装置２３０においては、基板５の上にＭＲ素子構造が形成される。ＭＲ素子は、磁性細線７０を有し、磁性細線７０の上部は、Ｆｅの４原子層からなる。磁性細線７０は、３原子幅で４原子厚の一次元の線状構造を有する。磁性細線７０の上において、ＣＯ分子及びＮＯ分子を、磁性細線７０の一方向にシフトさせる。磁性細線７０のうちの、積層体８０に対向する部分７０ｐの上を順次通過することにより、磁性細線７０におけるＦｅのスピンの向きの変化が電気抵抗により検出する機構が設けられる。
In the
以下、本実施形態に係る不揮発性記憶素子１３０及び不揮発性記憶装置２３０に含まれる要素の構成及び材料の例について説明する。
Hereinafter, the configuration of elements and materials included in the
基板５には、ＳｉまたはＳｉＧｅの半導体基板を用いることができる。基板５には、ガラス基板またはＡｌ２Ｏ３の絶縁性基板を用いても良い。基板５は、金属基板と、その上に設けられた絶縁膜と、を有していても良い。金属基板には、例えば、ＣｕまたはＡｇを用いることができる。
As the
バッファ層８３には、例えば、ＴｉＮまたはＳｒＲｕＯを用いることができる。バッファ層８３は、例えば、基板５に設けられる回路または配線を磁化固定層８１と電気的に接続する。バッファ層８３が薄く、リーク電流により導電性が得られる場合には、バッファ層８３には、絶縁性の材料を用いても良い。
For the
磁化固定層８１には、例えば、ＦｅＣｏＢの他に、ＦｅＢ、ＮｄＦｅＢまたはＳｍＣｏを用いても良い。この他、磁化固定層８１には、任意のハード磁性体を用いることができる。中間層８２には、例えば、ＭｇＯまたは酸化アルミニウムなどを用いることができる。
For the magnetization fixed
磁性細線７０には、例えば、Ｆｅ、Ｃｏ、Ｎｉ、Ｓｍ、Ｄｙ、Ｔｂ、Ｐｄ及びＰｔよりなる群から選択された少なくとも１つを用いることができる。磁性細線７０には、３ｄ元素、４ｄ元素、５ｄ元素または４ｆ元素のいずれかを含むことができる。磁性細線７０には、例えば、フリーラジカルを誘起可能な材料を用いることができる。
For example, at least one selected from the group consisting of Fe, Co, Ni, Sm, Dy, Tb, Pd, and Pt can be used for the
供給部７５（例えば第１分子供給部７１ｓ及び第２分子供給部７２ｓ）には、種々のナノワイヤを用いることができる。供給部７５には、例えば、ＣＮＴまたはＳｉを用いることができる。また、供給部７５には、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴｅ、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅまたはＣｕＧｅＳを用いることができる。供給部７５には、電気絶縁性のフィラメントを用いても良い。
Various nanowires can be used for the supply unit 75 (for example, the first
供給部７５のナノワイヤの成長方法には、例えば、エッチングスリミング法、マイグレーションスリミング法、または、直接成長フォーミング法などの種々の方法を用いることができる。ナノワイヤの成長において、成長核を用いることができる。例えば、ナノワイヤの形成において、リソグラフィ法またはＦＩＢ法を用いることができる。ＣＮＴを形成する際の成長核には、例えば、ＦｅまたはＮｉを用いることができる。Ｓｉのナノワイヤを形成する際の成長核には、例えば、ＳｎまたはＡｕを用いることができる。ＺｎＯのナノワイヤを用いる際の成長核には、例えば、ＺｎまたはＺｎＯを用いることができる。Ｚｎのナノワイヤを形成する際の成長核には、例えば、Ｚｎを用いることができる。αＦｅ２Ｏ３のナノワイヤを形成する際の成長核には、例えば、ＧａまたはＳｎを用いることができる。ＧａＡｓのナノワイヤを形成する際の成長核には、例えば、Ａｕを用いることができる。供給部７５には、ナノワイヤまたはウィスカ等を形成し得る種々の材料を用いることができる。
Various methods such as an etching slimming method, a migration slimming method, or a direct growth forming method can be used as the nanowire growth method of the
基板５と磁性細線７０との間には、例えば絶縁体（例えば保護膜９２）が設けられる。この絶縁体の分子（第１分子７１及び第２分子７２）に対する吸着力は、磁性細線７０の分子に対する吸着力とは異なる。
For example, an insulator (for example, a protective film 92) is provided between the
基板５と磁性細線７０との間には、間隙を設けても良い。間隙にはＳＦ６などの絶縁性ガスで充満されていても良い。
A gap may be provided between the
分子（第１分子７１及び第２分子７２）には、ＣＯ、ＮＯ、ＳＯ２、ＮＦ３、ＣＦ２Ｃｌ２、ＤＤＱなどの極性分子を用いることができる。分子には、Ａｒ、Ｋｒ、Ｘｅ、ＣＯ２、または、Ｎ２などの非極性分子を用いることができる。分子には、例えば、水素原子が少ない、または、水素原子を含まない分子を用いることができる。水素原子が少ない、または、水素原子を含まない分子を用いることで、例えば、分子から放出されやすいプロトンすなわちＨ＋が無いことにより、分子がイオン化などせずにより安定に存在できるようになる。
Polar molecules such as CO, NO, SO 2 , NF 3 , CF 2 Cl 2 , and DDQ can be used for the molecules (the
本実施形態においては、磁性細線７０に沿って分子が順次移動し、分子の配列パターンが維持される。このため、比較的高い温度で動作することができる。
In the present embodiment, the molecules sequentially move along the
第１〜第３の実施形態によれば、１つの不揮発性記憶素子に多値の情報を記憶することができ、かつ蓄積した電荷を長時間保持することができる。 According to the first to third embodiments, multi-value information can be stored in one nonvolatile memory element, and accumulated charges can be held for a long time.
実施形態によれば、大記憶容量の不揮発性記憶装置が提供できる。 According to the embodiment, a nonvolatile memory device having a large storage capacity can be provided.
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。 In the present specification, “vertical” and “parallel” include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. It ’s fine.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、不揮発性記憶素子または不揮発性記憶装置に含まれる、メモリ部、検出部、導電層、供給部、冷却部、基板、絶縁膜、封止部、温度制御部、ベース層、電極、細線部、供給源、微粒子、電圧印加部、分子層、切り替え部、バッファ部、制御部、磁場印加部、磁性細線、分子供給部、磁化固定層、中間層、バッファ層及び保護膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。 The embodiments of the present invention have been described above with reference to specific examples. However, embodiments of the present invention are not limited to these specific examples. For example, a memory unit, a detection unit, a conductive layer, a supply unit, a cooling unit, a substrate, an insulating film, a sealing unit, a temperature control unit, a base layer, an electrode, and a thin line unit included in a nonvolatile memory element or a nonvolatile memory device , Supply source, fine particles, voltage application unit, molecular layer, switching unit, buffer unit, control unit, magnetic field application unit, magnetic wire, molecular supply unit, magnetization fixed layer, intermediate layer, buffer layer, protective film, etc. The specific configuration is included in the scope of the present invention as long as a person skilled in the art can appropriately perform the present invention by selecting appropriately from the known ranges and obtain the same effect.
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。 Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, all nonvolatile memory devices that can be implemented by those skilled in the art based on the nonvolatile memory device described above as an embodiment of the present invention are also included in the present invention as long as they include the gist of the present invention. Belongs to the range.
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
４…冷却部、 ５…基板、 ５ａ…絶縁膜、 ５ｈ…封止部、 ５ｓ…空間、 ６…温度制御部、 ６ａ…第１部分、 ６ｂ…第２部分、 ７…絶縁層、 ７ｅ…書き込み層電極、 ７ｈ…絶縁層、 ８…吸着層、 １０…供給部、 １０ａ〜１０ｃ…第１〜第３供給部、 １１…細線部、 １１ａ〜１１ｃ…第１〜第３細線部、 １２…供給源、 １２ａ〜１２ｃ…第１〜第３供給源、 １３…書き込み電極、 １３ａ〜１３ｃ…第１〜第３書き込み電極、 １５…分子、 １５Ａ〜１５Ｃ…第１〜第３ＣＯ分子、 １７…微粒子、 １８…電圧印加部、 １８ａ〜１８ｃ…第１〜第３電圧印加部、 ２０…導電層、 ２０ｅ…検出電極、 ２０ｌ…格子、 ２１…第１電極、 ２２…第２電極、 ２５…メモリ部、 ２５ａ、２５ｂ…第１、第２メモリ部、 ２６…分子層、 ２７…分子、 ３０…検出部、 ３１…切り替え部、 ３２…バッファ部、 ４０…制御部、 ４５…データ格納部、 ５０…磁場印加部、 ７０…磁性細線、 ７０ａ、７０ｂ、７０ｃ…第１、第２、第３部分、 ７０ｅ…回収部、 ７０ｐ…部分、 ７１…第１分子、 ７１ｓ…第１分子供給部、 ７２…第２分子、 ７２ｓ…第２分供給部、７３ｓ…第３分子供給部、 ７５…供給部、 ８０…積層体、 ８１…磁化固定層、 ８２…中間層、 ８３…バッファ層、 ９０…電極、 ９２…保護膜、 １１０、１１１、１１２、１２０、１２１、１３０…不揮発性記憶素子、 ２１０、２１１、２１２、２２０、２２１、２３０…不揮発性記憶装置、 Ｂｅｘ…磁場、 Ｈｅｘ…磁場、 ＳＴ１、ＳＴ２…第１、第２記憶状態、 ＳＴａ１、ＳＴａ２…第１、第２状態、 Ｓｒ…読み出し信号、 Ｓｒ１、Ｓｒ２…第１、第２読み出し信号、 Ｓｗ…書き込み信号、 Ｓｗａ〜Ｓｗｃ…第１〜第３書き込み信号、 Ｓｗａ１〜Ｓｗｃ１…第１〜第３書き込み信号、 Ｓｗａ２〜Ｓｗｃ２…第１〜第３書き込み信号
4 ... Cooling part, 5 ... Substrate, 5a ... Insulating film, 5h ... Sealing part, 5s ... Space, 6 ... Temperature control part, 6a ... First part, 6b ... Second part, 7 ... Insulating layer, 7e ... Writing Layer electrode, 7h ... Insulating layer, 8 ... Adsorption layer, 10 ... Supply part, 10a-10c ... First to third supply part, 11 ... Fine wire part, 11a-11c ... First to third fine wire part, 12 ...
Claims (11)
供給される書き込み信号に応じて前記導電層上に分子を供給して、前記導電層上における前記分子の、前記書き込み信号に応じた配列パターンを形成させる複数の供給部と、
を含むメモリ部と、
前記導電層に印加される磁場を変化させたときの、前記配列パターンに応じた前記導電層の電気的特性の変化を検出する検出部と、
前記導電層の温度を前記供給部の温度とは異なる温度に制御する温度制御部と、
を備えた不揮発性記憶装置。 A conductive layer;
By supplying molecules prior Kishirube conductive layer in accordance with write signals supplied, and a plurality of supply units for the formation of the molecule in the conductive layer, the arrangement pattern corresponding to the write signal,
A memory unit including
A detection unit that detects a change in electrical characteristics of the conductive layer according to the arrangement pattern when a magnetic field applied to the conductive layer is changed;
A temperature control unit for controlling the temperature of the conductive layer to a temperature different from the temperature of the supply unit;
A non-volatile storage device.
前記導電層の上に設けられ複数の分子を含む分子層と、
供給される書き込み信号に応じて前記分子層に電圧を印加して、前記導電層上における前記分子の、前記書き込み信号に応じた、分子の配向状態の配列パターン及び分子内の電荷の分布状態の配列パターンの少なくともいずれかを形成させる電圧印加部と、
を含むメモリ部と、
前記導電層に印加される磁場を変化させたときの、前記配列パターンに応じた前記導電層の電気的特性の変化を検出する検出部と、
前記導電層の温度を制御する温度制御部と、
を備えた不揮発性記憶装置。 A conductive layer;
A molecular layer including a plurality of molecules provided on the conductive layer;
A voltage is applied to the molecular layer in accordance with the supplied write signal, and the alignment pattern of the molecules on the conductive layer and the distribution pattern of charge in the molecule in accordance with the write signal are determined. A voltage application unit for forming at least one of the arrangement patterns;
A memory unit including
A detection unit that detects a change in electrical characteristics of the conductive layer according to the arrangement pattern when a magnetic field applied to the conductive layer is changed;
A temperature control unit for controlling the temperature of the conductive layer;
A non-volatile storage device.
前記第３部分に対向する積層体であって、磁化方向が固定された磁化固定層と前記第３部分と前記磁化固定層との間に設けられた非磁性の中間層とを含む積層体と、
前記磁性細線に電気的に接続された電極と、
前記第１部分上に複数の種類の分子を供給する供給部であって、前記供給部は、記憶情報を記憶する動作において、書き込み信号に応じて前記複数の種類の分子のうちで少なくとも２種類以上の分子を前記第１部分上に供給し、前記第１部分から前記第２部分に向けて前記少なくとも２種類以上の分子を順次移動させて前記少なくとも２種類以上の分子の配列パターンを前記記憶情報として形成し、前記供給部は、前記記憶情報を読み出す動作において、前記複数の種類の分子のうちで少なくとも１種類以上の分子を前記第１部分に供給することで前記配列パターンを前記第３部分上を通過させる供給部と、
前記電極及び前記積層体に電気的に接続され、前記読み出す動作において、前記第３部分上を通過する前記配列パターンにより生じる、前記電極、前記磁性細線及び前記積層体を流れる電流の変化を検出する検出部と、
を備え、
前記磁性細線の幅は、１．０ｎｍ以下である不揮発性記憶装置。 A magnetic thin wire having a variable magnetization direction having a first portion, a second portion spaced apart from the first portion, and a third portion between the first portion and the second portion;
A stacked body facing the third portion, the stacked body including a magnetization fixed layer having a fixed magnetization direction, and a nonmagnetic intermediate layer provided between the third portion and the magnetization fixed layer; ,
An electrode electrically connected to the magnetic wire;
A supply unit configured to supply a plurality of types of molecules on the first portion, wherein the supply unit stores at least two types of the plurality of types of molecules according to a write signal in an operation of storing stored information; The above molecules are supplied onto the first part, the at least two kinds of molecules are sequentially moved from the first part toward the second part, and the arrangement pattern of the at least two kinds of molecules is stored in the memory. The information is formed as information, and in the operation of reading the stored information, the supply unit supplies the first part with at least one kind of molecules among the plurality of kinds of molecules. A supply section that passes over the part;
Detects a change in current flowing through the electrode, the magnetic wire, and the laminate, which is caused by the arrangement pattern that is electrically connected to the electrode and the laminate and that passes over the third portion in the reading operation. A detection unit;
Equipped with a,
The nonvolatile magnetic memory device has a width of the magnetic fine wire of 1.0 nm or less .
前記記憶する動作において、前記第１分子供給部は、前記書き込み信号に応じて前記第１部分上に第１分子を供給し、前記第２分子供給部は、前記書き込み信号に応じて前記第１部分上に前記第１分子とは異なる種類の第２分子を供給し、前記第１分子供給部及び前記第２分子供給部は、前記第１部分から前記第２部分に向けて前記第１分子及び前記第２分子を順次移動させて前記第１分子及び前記第２分子の配列パターンを前記記憶情報として形成し、
前記読み出す動作において、前記第１分子供給部及び前記第２分子供給部の少なくともいずれかは、前記第１部分上に前記第１分子及び前記第２分子の少なくともいずれかを供給することで前記配列パターンを前記第３部分上を通過させる請求項７〜９いずれか１つに記載の不揮発性記憶装置。 The supply unit includes a first molecule supply unit and a second molecule supply unit,
In the storing operation, the first molecule supply unit supplies the first molecule on the first portion according to the write signal, and the second molecule supply unit receives the first molecule according to the write signal. A second molecule of a type different from the first molecule is supplied onto the part, and the first molecule supply unit and the second molecule supply unit are configured to supply the first molecule from the first part toward the second part. And sequentially moving the second molecule to form an array pattern of the first molecule and the second molecule as the memory information,
In the reading operation, at least one of the first molecule supply unit and the second molecule supply unit supplies at least one of the first molecule and the second molecule onto the first portion, thereby arranging the array. nonvolatile memory device according to any one of claims 7-9 for the pattern passing said third portion above.
前記記憶する動作において、前記第１分子供給部は、前記書き込み信号に応じて前記第１部分上に第１分子を供給し、前記第２分子供給部は、前記書き込み信号に応じて前記第１部分上に前記第１分子とは異なる種類の第２分子を供給し、前記第１分子供給部及び前記第２分子供給部は、前記第１部分から前記第２部分に向けて前記第１分子及び前記第２分子を順次移動させて前記第１分子及び前記第２分子の配列パターンを前記記憶情報として形成し、
前記読み出す動作において、前記第３分子供給部は、前記第１分子及び前記第２分子とは種類が異なる第３分子を前記第１部分上に供給することで前記配列パターンを前記第３部分上を通過させる請求項７〜９のいずれか１つに記載の不揮発性記憶装置。 The supply unit includes a first molecule supply unit, a second molecule supply unit, and a third molecule supply unit,
In the storing operation, the first molecule supply unit supplies the first molecule on the first portion according to the write signal, and the second molecule supply unit receives the first molecule according to the write signal. A second molecule of a type different from the first molecule is supplied onto the part, and the first molecule supply unit and the second molecule supply unit are configured to supply the first molecule from the first part toward the second part. And sequentially moving the second molecule to form an array pattern of the first molecule and the second molecule as the memory information,
In the reading operation, the third molecule supply unit supplies the third molecule, which is different in kind from the first molecule and the second molecule, onto the first portion, thereby providing the arrangement pattern on the third portion. nonvolatile memory device according to any one of claims 7-9 for passing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012053257A JP5771163B2 (en) | 2012-03-09 | 2012-03-09 | Nonvolatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012053257A JP5771163B2 (en) | 2012-03-09 | 2012-03-09 | Nonvolatile memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013187474A JP2013187474A (en) | 2013-09-19 |
| JP5771163B2 true JP5771163B2 (en) | 2015-08-26 |
Family
ID=49388632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012053257A Expired - Fee Related JP5771163B2 (en) | 2012-03-09 | 2012-03-09 | Nonvolatile memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5771163B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3880869B2 (en) * | 2002-02-20 | 2007-02-14 | 独立行政法人科学技術振興機構 | Ultra high density information storage device based on single molecule switching |
| EP2092528B1 (en) * | 2006-11-29 | 2012-10-10 | International Business Machines Corporation | Memory device and method for fabricating a memory device |
-
2012
- 2012-03-09 JP JP2012053257A patent/JP5771163B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013187474A (en) | 2013-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515339B2 (en) | Method of horizontally growing carbon nanotubes and field effect transistor using the carbon nanotubes grown by the method | |
| JP4533837B2 (en) | Voltage controlled magnetization reversal recording type MRAM element and information recording and reading method using the same | |
| Jang et al. | Organic Spin‐Valves and Beyond: Spin Injection and Transport in Organic Semiconductors and the Effect of Interfacial Engineering | |
| JP5119436B2 (en) | Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method | |
| US20100109712A1 (en) | Nanodevices for Spintronics and Methods of Using Same | |
| KR101894828B1 (en) | Information recording device, information recording method and information reproducing method | |
| De Boeck et al. | Magnetoelectronics | |
| KR20100089860A (en) | High speed low power magnetic devices based on current induced spin-momentum transfer | |
| JP2004119511A (en) | Magnetic memory device and method of manufacturing same | |
| US10763430B2 (en) | Method for stabilizing spin element and method for manufacturing spin element | |
| JP2009510754A (en) | Nanowire magnetic random access memory | |
| US9917247B2 (en) | Structure for thermally assisted MRAM | |
| US7615771B2 (en) | Memory array having memory cells formed from metallic material | |
| CN112863566B (en) | Memory array, memory, preparation method and writing method | |
| Schneider et al. | Towards molecular spintronics: magnetotransport and magnetism in carbon nanotube-based systems | |
| US9355698B2 (en) | Memory and logic device and methods for performing thereof | |
| JP3566148B2 (en) | Spin-dependent switching element | |
| JP2000504503A (en) | Horizontal magnetoelectric device using quasi-two-dimensional electron gas | |
| JP5771163B2 (en) | Nonvolatile memory device | |
| GB2382718A (en) | Field effect transistor using horizontally grown carbon nanotubes | |
| JP2005123628A (en) | Magnetic memory device | |
| Tomoda et al. | Magnetoresistance properties of planar-type tunnel junctions with ferromagnetic nanogap system fabricated by electromigration method | |
| CN112736195B (en) | Ferroelectric controlled artificial antiferromagnetic free layer spin transfer torque magnetic random access memory | |
| CN109243511B (en) | Method for controlling free layer domain structure to realize ten-state data storage in magnetic tunnel junction | |
| CN112993151A (en) | Semiconductor structure and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150626 |
|
| LAPS | Cancellation because of no payment of annual fees |