JP5390932B2 - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
JP5390932B2
JP5390932B2 JP2009117707A JP2009117707A JP5390932B2 JP 5390932 B2 JP5390932 B2 JP 5390932B2 JP 2009117707 A JP2009117707 A JP 2009117707A JP 2009117707 A JP2009117707 A JP 2009117707A JP 5390932 B2 JP5390932 B2 JP 5390932B2
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
terminal
deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009117707A
Other languages
Japanese (ja)
Other versions
JP2010267068A (en
Inventor
竜司 山本
裕一 稲川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2009117707A priority Critical patent/JP5390932B2/en
Priority to TW099114024A priority patent/TWI407288B/en
Priority to US12/778,626 priority patent/US8508200B2/en
Priority to KR1020100044965A priority patent/KR101046464B1/en
Priority to CN2010101751584A priority patent/CN101887283B/en
Publication of JP2010267068A publication Critical patent/JP2010267068A/en
Application granted granted Critical
Publication of JP5390932B2 publication Critical patent/JP5390932B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、電源回路に係り、特に、反転増幅器を有する電源回路に関する。   The present invention relates to a power supply circuit, and more particularly to a power supply circuit having an inverting amplifier.

現在、種々の電気機器に電源回路が用いられている。電源回路において、反転増幅器等の帰還型増幅回路を用いて帰還を行っていると、位相がずれることで発振が生じ、正しい出力波形が得られなくなることがある。これを防止するために、電源回路において、位相のずれを一定の限度範囲内に抑える位相補償を行う必要がある。   Currently, power supply circuits are used in various electrical devices. In a power supply circuit, when feedback is performed using a feedback amplifier circuit such as an inverting amplifier, oscillation may occur due to a phase shift, and a correct output waveform may not be obtained. In order to prevent this, it is necessary to perform phase compensation in the power supply circuit to suppress the phase shift within a certain limit range.

例えば、特許文献１には、あらかじめ設定された基準電圧を基に所定の定電圧を生成して出力端子から出力するボルテージレギュレータとして、出力端子から出力された電圧の検出を行い、その検出した出力電圧に応じた電圧を生成して出力する検出回路部と、検出回路部から出力された電圧と基準電圧との電圧比較を行い、比較結果を示す電圧を出力する差動増幅器部を備える構成が開示されている。そして、検出回路部から出力された電圧の位相を進ませて帰還電圧として差動増幅器部に出力し、位相補償を行う位相補償回路部と、差動増幅器部から出力された電圧に応じた電流を出力するドライバトランジスタを有し、出力端子を介して所定の定電圧を出力する出力回路部と、出力回路部から出力された電流に応じて、位相補償回路部が位相補償を行う周波数の制御を行う位相補償制御回路部を備える構成が開示されている。   For example, in Patent Document 1, as a voltage regulator that generates a predetermined constant voltage based on a preset reference voltage and outputs it from the output terminal, the voltage output from the output terminal is detected, and the detected output A configuration including a detection circuit unit that generates and outputs a voltage according to a voltage, and a differential amplifier unit that compares the voltage output from the detection circuit unit with a reference voltage and outputs a voltage indicating a comparison result. It is disclosed. Then, the phase of the voltage output from the detection circuit unit is advanced and output as a feedback voltage to the differential amplifier unit, and a phase compensation circuit unit for performing phase compensation, and a current corresponding to the voltage output from the differential amplifier unit An output circuit unit that outputs a predetermined constant voltage via an output terminal, and a frequency control that the phase compensation circuit unit performs phase compensation according to the current output from the output circuit unit A configuration including a phase compensation control circuit unit for performing the above is disclosed.

特開２００７−１８８５３３号公報JP 2007-188533 A

ところで、反転増幅器等の帰還型増幅回路を用いてフィードバック電圧の帰還を行う電源回路において、位相補償用コンデンサを用いて位相補償を行うことができる。しかし、その電源回路が、基準電圧とフィードバック電圧とを比較する差動増幅器を有している場合には、この位相補償用コンデンサの容量値を調整すると入力電源電圧の変動分に対する差動増幅器の差動バランスのずれが顕著となり、特定の周波数の領域において、リップル除去率が悪化してしまう可能性がある。   Incidentally, in a power supply circuit that performs feedback of feedback voltage using a feedback amplifier circuit such as an inverting amplifier, phase compensation can be performed using a phase compensation capacitor. However, if the power supply circuit has a differential amplifier that compares the reference voltage and the feedback voltage, adjusting the capacitance value of the phase compensation capacitor will cause the differential amplifier to vary with respect to the fluctuation of the input power supply voltage. The difference in differential balance becomes significant, and the ripple removal rate may deteriorate in a specific frequency region.

本発明の目的は、位相補償を行うとともに、リップル除去率の改善を可能とする電源回路を提供することである。   An object of the present invention is to provide a power supply circuit capable of performing phase compensation and improving the ripple rejection rate.

本発明に係る電源回路は、入力電源と出力端子との間に配置されるパワートランジスタと、出力端子の電圧である出力電圧を分圧したフィードバック電圧と、基準電圧との差を電流偏差で出力する差動増幅器と、電流偏差を電圧偏差として変換するＩ／Ｖ変換回路と、電圧偏差を増幅し、パワートランジスタのオン抵抗を制御する信号としてパワートランジスタの制御端子に供給する増幅器と、を備える電源回路であって、差動増幅器は、入力電源に接続され第１抵抗素子を介して予め定めたカレントミラー電流が流れる第１カレントミラートランジスタと、基準電圧が入力される第１制御トランジスタとが直列に接続される第１電流パスと、入力電源に接続され第２抵抗素子を介して予め定めたカレントミラー電流が流れる第２カレントミラートランジスタと、フィードバック電圧が入力される第２制御トランジスタとが直列に接続される第２電流パスと、第１電流パスに流れる電流と第２電流パスに流れる電流の和が予め定めた定電流となるようにする定電流源部と、を含み、増幅器に並列に接続される第１の容量素子と、第１抵抗素子と第１カレントミラートランジスタの間の接続点と、接地との間、あるいは、第２抵抗素子と第２カレントミラートランジスタの間の接続点と、接地との間に接続される第２の容量素子と、を備えることを特徴とする。   A power supply circuit according to the present invention outputs a difference between a power transistor arranged between an input power supply and an output terminal, a feedback voltage obtained by dividing an output voltage which is a voltage of the output terminal, and a reference voltage as a current deviation. A differential amplifier that converts the current deviation into a voltage deviation, and an amplifier that amplifies the voltage deviation and supplies the signal to the control terminal of the power transistor as a signal for controlling the on-resistance of the power transistor. The differential amplifier includes a first current mirror transistor that is connected to an input power source and through which a predetermined current mirror current flows via a first resistance element, and a first control transistor that receives a reference voltage. A first current path connected in series and a second current mirror through which a predetermined current mirror current flows through the second resistance element connected to the input power supply. A second current path in which a transistor and a second control transistor to which a feedback voltage is input are connected in series, a constant current in which a sum of a current flowing in the first current path and a current flowing in the second current path is predetermined A first current element connected in parallel to the amplifier, a connection point between the first resistance element and the first current mirror transistor, and ground, Alternatively, a connection point between the second resistor element and the second current mirror transistor and a second capacitor element connected between the ground and the second resistor element are provided.

上記構成により、差動増幅器の片側の端子にだけリップル除去率改善用容量素子を設けているため、リップル除去率改善用容量素子の容量値を調整することで入力電源電圧の変動分に対する差動バランスのずれを調整することができる。これにより、位相補償用容量素子を挿入したことによって顕著となった差動増幅器の差動バランスのずれがなくなるように補正することができる。したがって、位相補償を行うとともに、リップル除去率を改善することができる。   With the above configuration, since the capacitor for improving the ripple rejection ratio is provided only on one terminal of the differential amplifier, the differential value corresponding to the fluctuation of the input power supply voltage can be adjusted by adjusting the capacitance of the capacitor for improving the ripple rejection ratio. The balance deviation can be adjusted. As a result, it is possible to correct the deviation of the differential balance of the differential amplifier, which becomes noticeable due to the insertion of the phase compensation capacitive element. Therefore, the phase compensation can be performed and the ripple removal rate can be improved.

本発明に係る実施の形態において、電源回路を示す図である。In an embodiment concerning the present invention, it is a figure showing a power circuit. 本発明に係る実施の形態において、各周波数に対応するリップル除去率の特性曲線を示す図である。In embodiment which concerns on this invention, it is a figure which shows the characteristic curve of the ripple removal rate corresponding to each frequency. 本発明に係る実施の形態において、電源回路の変形例を示す図である。In embodiment which concerns on this invention, it is a figure which shows the modification of a power supply circuit.

以下に、本発明に係る実施の形態について添付図面を参照しながら詳細に説明する。なお、以下ではパワートランジスタはＭＯＳトランジスタを用いて説明するが、バイポーラトランジスタを用いてもよい。   Embodiments according to the present invention will be described below in detail with reference to the accompanying drawings. In the following description, the power transistor is described using a MOS transistor, but a bipolar transistor may be used.

以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。   Below, the same code | symbol is attached | subjected to the same element in all the drawings, and the overlapping description is abbreviate | omitted. In the description in the text, the symbols described before are used as necessary.

図１は、電源回路１０を示す図である。電源回路１０は、基準電源１１と、差動増幅器２０と、Ｉ／Ｖ変換回路３０と、反転増幅器４０と、パワートランジスタ６０と、第１抵抗素子７０と、第２抵抗素子８０と、位相補償用容量素子５０と、リップル除去率改善用容量素子１２と、出力端子９０とを含んで構成される。電源回路１０の出力端子９０には、外付けのコンデンサ１００が接続されている。   FIG. 1 is a diagram illustrating a power supply circuit 10. The power supply circuit 10 includes a reference power supply 11, a differential amplifier 20, an I / V conversion circuit 30, an inverting amplifier 40, a power transistor 60, a first resistance element 70, a second resistance element 80, and phase compensation. Capacitive element 50, ripple removal rate improving capacitive element 12, and output terminal 90. An external capacitor 100 is connected to the output terminal 90 of the power supply circuit 10.

差動増幅器２０は、出力端子９０の電圧である出力電圧を分圧したフィードバック電圧と、基準電源１１によって出力される基準電圧との差を電流偏差で出力する機能を有する。差動増幅器２０は、抵抗素子２０２，２０８，２１４と、定電流源部２０６，２２０と、トランジスタ２０４，２１０，２１２，２１６，２１８とを含んで構成される。   The differential amplifier 20 has a function of outputting a difference between a feedback voltage obtained by dividing the output voltage, which is a voltage at the output terminal 90, and a reference voltage output from the reference power supply 11 as a current deviation. The differential amplifier 20 includes resistance elements 202, 208, and 214, constant current source portions 206 and 220, and transistors 204, 210, 212, 216, and 218.

抵抗素子２０２は、一方端が入力電源２と接続され、他方端がトランジスタ２０４のエミッタ端子と接続される回路素子である。トランジスタ２０４は、エミッタ端子が抵抗素子２０２の他方端と接続され、ベース端子がトランジスタ２１０，２１６のベース端子とそれぞれ接続されるとともにトランジスタ２０４のコレクタ端子とも接続され、コレクタ端子が定電流源部２０６の一方端とトランジスタ２０４のベース端子に接続されるｐｎｐバイポーラトランジスタである。定電流源部２０６は、一方端がトランジスタ２０４のコレクタ端子とトランジスタ２０４のベース端子に接続され、他方端がグランド１に接続されて接地され、予め定められた電流値の電流を流す定電流源である。   The resistance element 202 is a circuit element having one end connected to the input power supply 2 and the other end connected to the emitter terminal of the transistor 204. The transistor 204 has an emitter terminal connected to the other end of the resistance element 202, a base terminal connected to each of the base terminals of the transistors 210 and 216 and the collector terminal of the transistor 204, and a collector terminal connected to the constant current source unit 206. Pnp bipolar transistor connected to one end of the transistor and the base terminal of the transistor 204. The constant current source unit 206 has one end connected to the collector terminal of the transistor 204 and the base terminal of the transistor 204, the other end connected to the ground 1 and grounded, and supplies a current of a predetermined current value. It is.

抵抗素子２０８は、一方端が入力電源２と接続され、他方端がトランジスタ２１０のエミッタ端子に接続される回路素子である。トランジスタ２１０は、エミッタ端子が抵抗素子２０８の他方端に接続され、ベース端子がトランジスタ２０４，２１６のベース端子とそれぞれ接続されるとともにトランジスタ２０４のコレクタ端子にも接続され、コレクタ端子がトランジスタ２１２のコレクタ端子とＩ／Ｖ変換回路３０の第１側接続端子と接続されるｐｎｐバイポーラトランジスタである。トランジスタ２１２は、コレクタ端子がトランジスタ２１０のコレクタ端子とＩ／Ｖ変換回路３０の第１側接続端子と接続され、ベース端子が基準電源１１と接続され、エミッタ端子が定電流源部２２０の一方端とトランジスタ２１８のエミッタ端子と接続されているｎｐｎバイポーラトランジスタである。定電流源部２２０は、一方端がトランジスタ２１２，２１８のエミッタ端子と接続され、他方端がグランド１に接続されて接地される。また、定電流源部２２０は、トランジスタ２１２に流れる電流とトランジスタ２１８に流れる電流の和となる電流が予め定めた定電流となるように電流を流す定電流源である。   The resistance element 208 is a circuit element having one end connected to the input power supply 2 and the other end connected to the emitter terminal of the transistor 210. Transistor 210 has an emitter terminal connected to the other end of resistance element 208, a base terminal connected to the base terminals of transistors 204 and 216, and also connected to the collector terminal of transistor 204, and a collector terminal connected to the collector of transistor 212. The pnp bipolar transistor is connected to the terminal and the first side connection terminal of the I / V conversion circuit 30. The transistor 212 has a collector terminal connected to the collector terminal of the transistor 210 and the first side connection terminal of the I / V conversion circuit 30, a base terminal connected to the reference power supply 11, and an emitter terminal connected to one end of the constant current source unit 220. And an npn bipolar transistor connected to the emitter terminal of the transistor 218. The constant current source unit 220 has one end connected to the emitter terminals of the transistors 212 and 218 and the other end connected to the ground 1 to be grounded. The constant current source unit 220 is a constant current source that supplies a current so that a current that is the sum of a current flowing through the transistor 212 and a current flowing through the transistor 218 becomes a predetermined constant current.

抵抗素子２１４は、一方端が入力電源２と接続され、他方端がトランジスタ２１６のエミッタ端子とリップル除去率改善用容量素子１２の正極端子と接続される回路素子である。トランジスタ２１６は、エミッタ端子が抵抗素子２１４の他方端とリップル除去率改善用容量素子１２の正極端子と接続され、ベース端子がトランジスタ２０４，２１０のベース端子とトランジスタ２０４のコレクタ端子と接続され、コレクタ端子がトランジスタ２１８のコレクタ端子とＩ／Ｖ変換回路３０の第２側接続端子と接続されているｐｎｐバイポーラトランジスタである。トランジスタ２１８は、コレクタ端子がトランジスタ２１６のコレクタ端子とＩ／Ｖ変換回路３０の第２側接続端子と接続され、ベース端子が第１抵抗素子７０と第２抵抗素子８０との接続点と接続され、エミッタ端子がトランジスタ２１２のエミッタ端子と定電流源部２２０の一方端と接続されるｎｐｎバイポーラトランジスタである。   The resistance element 214 is a circuit element having one end connected to the input power supply 2 and the other end connected to the emitter terminal of the transistor 216 and the positive terminal of the ripple removal rate improving capacitance element 12. The transistor 216 has an emitter terminal connected to the other end of the resistance element 214 and the positive terminal of the ripple removal rate improving capacitive element 12, and a base terminal connected to the base terminals of the transistors 204 and 210 and the collector terminal of the transistor 204. The pnp bipolar transistor has a terminal connected to the collector terminal of the transistor 218 and the second side connection terminal of the I / V conversion circuit 30. The transistor 218 has a collector terminal connected to the collector terminal of the transistor 216 and the second side connection terminal of the I / V conversion circuit 30, and a base terminal connected to a connection point between the first resistance element 70 and the second resistance element 80. The npn bipolar transistor has an emitter terminal connected to the emitter terminal of the transistor 212 and one end of the constant current source unit 220.

基準電源１１は、一方端がトランジスタ２１２のベース端子に接続され、他方端がグランド１に接続されて接地されている。基準電源１１は、差動増幅器２０で比較を行うための基準電圧値をトランジスタ２１２のベース端子に入力している。   The reference power supply 11 is grounded with one end connected to the base terminal of the transistor 212 and the other end connected to the ground 1. The reference power supply 11 inputs a reference voltage value for comparison by the differential amplifier 20 to the base terminal of the transistor 212.

Ｉ／Ｖ変換回路３０は、基準電源１１から入力される基準電圧よりも後述するフィードバック電圧が高いときの電流偏差をマイナス側の電圧偏差として変換し、基準電圧よりもフィードバック電圧が低いときの電流偏差をプラス側の電流偏差として変換する機能を有する。Ｉ／Ｖ変換回路３０は、第１側接続端子がトランジスタ２１０のコレクタ端子とトランジスタ２１２のコレクタ端子との接続点に接続され、第２側接続端子がトランジスタ２１６のコレクタ端子とトランジスタ２１８のコレクタ端子との接続点に接続され、出力端子は、反転増幅器４０の入力端子と位相補償用容量素子５０の正極側端子と接続される。   The I / V conversion circuit 30 converts a current deviation when a feedback voltage described later is higher than a reference voltage input from the reference power supply 11 as a negative voltage deviation, and a current when the feedback voltage is lower than the reference voltage. It has a function of converting the deviation as a positive current deviation. In the I / V conversion circuit 30, the first side connection terminal is connected to the connection point between the collector terminal of the transistor 210 and the collector terminal of the transistor 212, and the second side connection terminal is the collector terminal of the transistor 216 and the collector terminal of the transistor 218. The output terminal is connected to the input terminal of the inverting amplifier 40 and the positive terminal of the phase compensation capacitive element 50.

反転増幅器４０は、入力端子に入力される電圧を増幅し、その極性を反転して出力する回路である。反転増幅器４０は、入力端子がＩ／Ｖ変換回路３０の出力端子と位相補償用容量素子５０の正極側端子と接続され、出力端子が位相補償用容量素子５０の負極側端子とパワートランジスタ６０のゲート端子（制御端子）とに接続される。   The inverting amplifier 40 is a circuit that amplifies the voltage input to the input terminal, inverts the polarity, and outputs the inverted voltage. The inverting amplifier 40 has an input terminal connected to the output terminal of the I / V conversion circuit 30 and the positive terminal of the phase compensation capacitive element 50, and an output terminal connected to the negative terminal of the phase compensation capacitive element 50 and the power transistor 60. Connected to the gate terminal (control terminal).

位相補償用容量素子５０は、電源回路１０においてフィードバック電圧を帰還させるときにずれてしまう位相を補正するための容量素子である。位相補償用容量素子５０は、反転増幅器４０に並列に接続される。具体的には、位相補償用容量素子５０は、正極側端子が反転増幅器４０の入力端子とＩ／Ｖ変換回路３０の出力端子とに接続され、負極側端子が反転増幅器４０の出力端子とパワートランジスタ６０のゲート端子とに接続されている。   The phase compensation capacitive element 50 is a capacitive element for correcting a phase that shifts when the feedback voltage is fed back in the power supply circuit 10. The phase compensation capacitive element 50 is connected to the inverting amplifier 40 in parallel. Specifically, the phase compensation capacitive element 50 has a positive terminal connected to the input terminal of the inverting amplifier 40 and an output terminal of the I / V conversion circuit 30, and a negative terminal connected to the output terminal of the inverting amplifier 40 and the power. The transistor 60 is connected to the gate terminal.

パワートランジスタ６０は、反転増幅器４０により出力された電圧に基づいて安定した出力電圧を出力端子９０に対して出力するｐチャネルＭＯＳトランジスタである。パワートランジスタ６０は、ソース端子が入力電源２と接続され、ゲート端子（制御端子）が位相補償用容量素子５０の負極側端子と反転増幅器４０の出力端子とに接続され、ドレイン端子が第１抵抗素子７０の一方端と出力端子９０に接続される。   The power transistor 60 is a p-channel MOS transistor that outputs a stable output voltage to the output terminal 90 based on the voltage output by the inverting amplifier 40. The power transistor 60 has a source terminal connected to the input power supply 2, a gate terminal (control terminal) connected to the negative terminal of the phase compensation capacitive element 50 and the output terminal of the inverting amplifier 40, and a drain terminal connected to the first resistor. The one end of the element 70 is connected to the output terminal 90.

第１抵抗素子７０と第２抵抗素子８０は、直列に接続され、出力端子９０の電圧である出力電圧を分圧してフィードバック電圧とする機能を有する。第１抵抗素子７０は、一方端がパワートランジスタ６０のドレイン端子と出力端子９０に接続され、他方端が第２抵抗素子８０の一方端とトランジスタ２１８のベース端子に接続される。第２抵抗素子８０は、一方端が第１抵抗素子７０の他方端とトランジスタ２１８のベース端子に接続され、他方端がグランド１に接続されて接地される。これにより、第１抵抗素子７０と第２抵抗素子８０によって分圧されたフィードバック電圧がトランジスタ２１８のベース端子に入力される。なお、図１においては、第１抵抗素子７０及び第２抵抗素子８０は、電源回路１０を構成する素子の一部として設けられているが、電源回路１０の外付部品として設けられてもよい。   The first resistance element 70 and the second resistance element 80 are connected in series, and have a function of dividing the output voltage, which is the voltage of the output terminal 90, into a feedback voltage. The first resistance element 70 has one end connected to the drain terminal of the power transistor 60 and the output terminal 90, and the other end connected to one end of the second resistance element 80 and the base terminal of the transistor 218. The second resistance element 80 has one end connected to the other end of the first resistance element 70 and the base terminal of the transistor 218, and the other end connected to the ground 1 and grounded. As a result, the feedback voltage divided by the first resistance element 70 and the second resistance element 80 is input to the base terminal of the transistor 218. In FIG. 1, the first resistance element 70 and the second resistance element 80 are provided as part of elements constituting the power supply circuit 10, but may be provided as external components of the power supply circuit 10. .

リップル除去率改善用容量素子１２は、電源回路１０のリップル除去率を改善するための容量素子である。リップル除去率改善用容量素子１２は、一方端が抵抗素子２１４とトランジスタ２１６との接続点と接続され、他方端がグランド１に接続されて接地される。   The ripple removal rate improving capacitive element 12 is a capacitive element for improving the ripple removal rate of the power supply circuit 10. The ripple removal rate improving capacitive element 12 has one end connected to a connection point between the resistance element 214 and the transistor 216 and the other end connected to the ground 1 and grounded.

続いて、上記構成の電源回路１０の動作について、図１を参照して説明する。電源回路１０は、安定した出力電圧を出力端子９０に出力するための回路である。具体的には、出力端子９０の電圧である出力電圧を第１抵抗素子７０と第２抵抗素子８０とによって分圧されたフィードバック電圧をトランジスタ２１８のベース端子に入力する。一方、基準電源１１によって出力された基準電圧をトランジスタ２１２のベース端子に入力する。   Next, the operation of the power supply circuit 10 having the above configuration will be described with reference to FIG. The power supply circuit 10 is a circuit for outputting a stable output voltage to the output terminal 90. Specifically, a feedback voltage obtained by dividing the output voltage, which is the voltage at the output terminal 90, by the first resistance element 70 and the second resistance element 80 is input to the base terminal of the transistor 218. On the other hand, the reference voltage output from the reference power supply 11 is input to the base terminal of the transistor 212.

ここで、差動増幅器２０において、トランジスタ２０４とトランジスタ２１０とは上述したようにベース端子同士が接続され、トランジスタ２０４のベース端子とコレクタ端子とが接続されており、第１のカレントミラー回路を構成している。したがって、トランジスタ２０４に流れる電流値と同じ電流値の電流（換言すれば、カレントミラー電流）が第１のカレントミラー回路を構成するトランジスタ２１０に流れる。なお、直列に接続される抵抗素子２０８とトランジスタ２１０とトランジスタ２１２とで上記の電流が流れる第１電流パスを構成している。   Here, in the differential amplifier 20, the base terminals of the transistor 204 and the transistor 210 are connected to each other as described above, and the base terminal and the collector terminal of the transistor 204 are connected to form a first current mirror circuit. doing. Therefore, a current having the same current value as the current flowing in the transistor 204 (in other words, a current mirror current) flows in the transistor 210 constituting the first current mirror circuit. Note that the resistor element 208, the transistor 210, and the transistor 212 connected in series constitute a first current path through which the current flows.

また、差動増幅器２０において、トランジスタ２０４とトランジスタ２１６とは上述したようにベース端子同士が接続され、トランジスタ２０４のベース端子とコレクタ端子とが接続されており、第２のカレントミラー回路を構成している。したがって、トランジスタ２０４に流れる電流値と同じ電流値の電流（換言すれば、カレントミラー電流）が第２のカレントミラー回路を構成するトランジスタ２１６に流れる。したがって、第１のカレントミラー回路を構成するトランジスタ２１０に流れる電流と、第２カレントミラー回路を構成するトランジスタ２１６に流れる電流とは同じ電流値の電流が流れる。なお、直列に接続される抵抗素子２１４とトランジスタ２１６とトランジスタ２１８とで上記の電流が流れる第２電流パスを構成している。   In the differential amplifier 20, the transistor 204 and the transistor 216 have the base terminals connected to each other as described above, and the base terminal and the collector terminal of the transistor 204 are connected to form a second current mirror circuit. ing. Therefore, a current having the same current value as the current flowing through the transistor 204 (in other words, a current mirror current) flows through the transistor 216 constituting the second current mirror circuit. Therefore, a current having the same current value flows between the current flowing through the transistor 210 forming the first current mirror circuit and the current flowing through the transistor 216 forming the second current mirror circuit. Note that the resistor element 214, the transistor 216, and the transistor 218 connected in series constitute a second current path through which the current flows.

そして、例えば、基準電圧よりもフィードバック電圧が大きい場合（換言すれば、出力電圧が所望の電圧よりも大きい場合）には、トランジスタ２１２に流れる電流値より、トランジスタ２１８に流れる電流値の方が大きくなるため、その電流値の差分、換言すれば電流偏差としての電流がトランジスタ２１０のコレクタ端子からＩ／Ｖ変換回路３０の第１側接続端子に流れ、第２側接続端子からトランジスタ２１６のコレクタ端子に供給される。このとき、Ｉ／Ｖ変換回路３０の出力は、その電流偏差に対応する電圧偏差がマイナス側の極性で出力される。次に、そのマイナス側の電圧偏差が反転増幅器４０によって増幅され、その極性が反転したプラス側の電圧として出力され、この電圧がゲート端子に入力されるパワートランジスタ６０に流れる電流は小さくなる。これにより、出力端子９０の電圧が小さくなることで安定した所望の出力電圧となる。   For example, when the feedback voltage is larger than the reference voltage (in other words, when the output voltage is larger than the desired voltage), the current value flowing through the transistor 218 is larger than the current value flowing through the transistor 212. Therefore, the difference between the current values, in other words, current as current deviation flows from the collector terminal of the transistor 210 to the first side connection terminal of the I / V conversion circuit 30, and from the second side connection terminal to the collector terminal of the transistor 216. To be supplied. At this time, the output of the I / V conversion circuit 30 is output with a negative voltage polarity corresponding to the current deviation. Next, the voltage deviation on the negative side is amplified by the inverting amplifier 40 and output as a voltage on the positive side whose polarity is inverted, and the current flowing through the power transistor 60 input to the gate terminal is reduced. As a result, the voltage at the output terminal 90 becomes small, and a stable desired output voltage is obtained.

続いて、例えば、基準電圧よりもフィードバック電圧が小さい場合（換言すれば、出力電圧が所望の電圧よりも小さい場合）には、トランジスタ２１８に流れる電流値より、トランジスタ２１２に流れる電流値の方が大きくなるため、その電流値の差分、換言すれば電流偏差としての電流がトランジスタ２１６のコレクタ端子からＩ／Ｖ変換回路３０の第２側接続端子に流れ、第１側接続端子からトランジスタ２１０のコレクタ端子に供給される。このとき、Ｉ／Ｖ変換回路３０の出力は、その電流偏差に対応する電圧偏差がプラス側の極性で出力される。次に、そのプラス側の電圧偏差が反転増幅器４０によって増幅され、その極性が反転したマイナス側の電圧として出力され、この電圧がゲート端子に入力されるパワートランジスタ６０に流れる電流は大きくなる。これにより、出力端子９０の電圧が大きくなることで安定した所望の出力電圧となる。   Subsequently, for example, when the feedback voltage is smaller than the reference voltage (in other words, when the output voltage is smaller than the desired voltage), the current value flowing through the transistor 212 is greater than the current value flowing through the transistor 218. Therefore, the difference between the current values, in other words, current as current deviation flows from the collector terminal of the transistor 216 to the second side connection terminal of the I / V conversion circuit 30, and from the first side connection terminal to the collector of the transistor 210. Supplied to the terminal. At this time, the output of the I / V conversion circuit 30 is output with a voltage deviation corresponding to the current deviation having a positive polarity. Next, the positive side voltage deviation is amplified by the inverting amplifier 40 and is output as a negative side voltage whose polarity is inverted. The current flowing through the power transistor 60 input to the gate terminal is increased. As a result, a stable desired output voltage is obtained by increasing the voltage at the output terminal 90.

ところで、上述したように電源回路１０では、位相補償用容量素子５０を反転増幅器４０に並列に設けることで位相のずれを補償している。ここで、入力電源２側からＩ／Ｖ変換回路３０の出力側を見たときのＡＣ利得について述べる。抵抗素子２０８とトランジスタ２１０とＩ／Ｖ変換回路３０の第１側接続端子のパスを通ったＡＣ利得をＡ１とし、抵抗素子２１４とトランジスタ２１６とＩ／Ｖ変換回路３０の第２側接続端子のパスを通ったＡＣ利得をＡ２とする。そして、抵抗素子２０８，２１４の抵抗値のバラツキ等の原因でＡ１＜Ａ２の関係になっている場合には、位相補償用容量素子５０を設けたことで、例えば周波数領域が１００ＫＨｚ周辺などの高周波数領域では、ＡＣ利得のバラツキが顕著となる。しかし、電源回路１０によれば、ＡＣ利得が大きいＡ２のパスにおいて、つまり、抵抗素子２１４の他方端とトランジスタ２１６のエミッタ端子との接続点と、グランド１との間にリップル除去率改善用容量素子１２を配置しているため、２つのＡＣ利得のうちのＡ２が減衰される。これにより、Ａ１とＡ２との差を小さくすることができるため（換言すれば差動バランスのずれを解消するため）、リップル除去率を改善することができる。なお、リップル除去率改善用容量素子１２の容量値を調整することでＡ１とＡ２との差をほぼ０とすることも可能である。   By the way, in the power supply circuit 10 as described above, the phase shift is compensated by providing the phase compensation capacitive element 50 in parallel with the inverting amplifier 40. Here, the AC gain when the output side of the I / V conversion circuit 30 is viewed from the input power source 2 side will be described. The AC gain passing through the path of the resistance element 208, the transistor 210, and the first side connection terminal of the I / V conversion circuit 30 is A1, and the resistance element 214, the transistor 216, and the second side connection terminal of the I / V conversion circuit 30 are connected. Let AC2 be the AC gain through the path. When the relationship of A1 <A2 is satisfied due to variations in the resistance values of the resistance elements 208 and 214, the phase compensation capacitive element 50 is provided, so that, for example, the frequency region is a high frequency such as around 100 KHz. In the frequency domain, variations in AC gain become significant. However, according to the power supply circuit 10, the ripple removal rate improving capacitor is connected to the ground 1 in the path of A 2 where the AC gain is large, that is, between the connection point between the other end of the resistance element 214 and the emitter terminal of the transistor 216. Since the element 12 is disposed, A2 of the two AC gains is attenuated. Thereby, since the difference between A1 and A2 can be reduced (in other words, to eliminate the deviation of the differential balance), the ripple removal rate can be improved. The difference between A1 and A2 can be made substantially zero by adjusting the capacitance value of the ripple removal rate improving capacitive element 12.

図２は、電源回路１０において、各周波数に対応するリップル除去率の特性曲線を示す図である。リップル除去率改善用容量素子１２の容量値を０ｐＦ，２．４ｐＦ，４．８ｐＦ，７．２ｐＦ，９．６ｐＦ，１２ｐＦと異なる値へと変化させると、図２に示されるように、リップル除去率改善用容量素子１２の容量値を４．８ｐＦと設定した場合に最もよいリップル除去率の特性を得ることができる。ここで、出力端子９０の電圧である出力電圧に対するリップル除去率改善用容量素子１２の正極側端子の電圧（換言すれば、抵抗素子２１４とトランジスタ２１６との接続点における電圧）がほとんど変化することがないため、リップル除去率改善用容量素子１２を設けても位相特性にはほとんど影響することがない。したがって、電源回路１０では、位相補償を行うとともに、リップル除去率の改善を行うことができる。なお、上記の容量値は、単なる例示に過ぎず、もちろん、その他の容量値で最適なリップル除去率を得ることも可能である。   FIG. 2 is a diagram illustrating a characteristic curve of a ripple removal rate corresponding to each frequency in the power supply circuit 10. When the capacitance value of the ripple removal rate improving capacitive element 12 is changed to a value different from 0 pF, 2.4 pF, 4.8 pF, 7.2 pF, 9.6 pF, and 12 pF, as shown in FIG. When the capacitance value of the rate improving capacitive element 12 is set to 4.8 pF, the best ripple removal characteristic can be obtained. Here, the voltage at the positive terminal of the ripple removal rate improving capacitive element 12 with respect to the output voltage that is the voltage at the output terminal 90 (in other words, the voltage at the connection point between the resistance element 214 and the transistor 216) is almost changed. Therefore, even if the ripple removal rate improving capacitive element 12 is provided, the phase characteristics are hardly affected. Therefore, the power supply circuit 10 can perform phase compensation and improve the ripple removal rate. Note that the above capacitance values are merely examples, and it is of course possible to obtain an optimum ripple removal rate with other capacitance values.

続いて、電源回路１０の変形例について図３を用いて説明する。図３は、電源回路１０の変形例である電源回路１５を示す図である。電源回路１５と電源回路１０との相違は、リップル除去率改善用容量素子１３のみであるため、その点について詳細に説明する。   Next, a modification of the power supply circuit 10 will be described with reference to FIG. FIG. 3 is a diagram showing a power supply circuit 15 which is a modification of the power supply circuit 10. Since the difference between the power supply circuit 15 and the power supply circuit 10 is only the ripple removal rate improving capacitive element 13, this point will be described in detail.

リップル除去率改善用容量素子１３は、正極側端子が抵抗素子２０８の他方端とトランジスタ２１０のエミッタ端子との接続点に接続され、負極側端子がグランド１に接続されて接地される。したがって、電源回路１５において、抵抗素子２０８，２１４の抵抗値のバラツキ等の原因でＡ１＞Ａ２の関係になっている場合には、ＡＣ利得が大きいＡ１のパスにおいて、つまり、抵抗素子２０８の他方端とトランジスタ２１０のエミッタ端子との接続点と、グランド１との間にリップル除去率改善用容量素子１３を配置しているため、２つのＡＣ利得のうちのＡ１が減衰される。これにより、Ａ１とＡ２との差を小さくすることができるため（換言すれば差動バランスのずれを解消するため）、リップル除去率を改善することができる。なお、リップル除去率改善用容量素子１３の容量値を調整することでＡ１とＡ２との差をほぼ０とすることも可能である。したがって電源回路１５においても、位相補償を行うとともに、リップル除去率の改善を行うことができる。   The capacitor 13 for improving the ripple removal rate has a positive terminal connected to the connection point between the other end of the resistor 208 and the emitter terminal of the transistor 210, and a negative terminal connected to the ground 1 and grounded. Therefore, in the power supply circuit 15, when the relationship of A1> A2 is caused due to variations in the resistance values of the resistance elements 208 and 214, in the path of A1 where the AC gain is large, that is, the other side of the resistance element 208 Since the ripple removal rate improving capacitive element 13 is arranged between the connection point between the end and the emitter terminal of the transistor 210 and the ground 1, A1 of the two AC gains is attenuated. Thereby, since the difference between A1 and A2 can be reduced (in other words, to eliminate the deviation of the differential balance), the ripple removal rate can be improved. It should be noted that the difference between A1 and A2 can be made substantially zero by adjusting the capacitance value of the ripple removal rate improving capacitive element 13. Therefore, the power supply circuit 15 can also perform phase compensation and improve the ripple removal rate.

１ グランド、２ 入力電源、１０ 電源回路、１１ 基準電源、１２，１３ リップル除去率改善用容量素子、１５ 電源回路、２０ 差動増幅器、３０ Ｉ／Ｖ変換回路、４０ 反転増幅器、５０ 位相補償用容量素子、６０ パワートランジスタ、７０ 第１抵抗素子、８０ 第２抵抗素子、９０ 出力端子、１００ コンデンサ、２０２，２０８，２１４ 抵抗素子、２０４，２１０，２１２，２１６，２１８ トランジスタ、２０６，２２０ 定電流源部。   1 ground, 2 input power supply, 10 power supply circuit, 11 reference power supply, 12, 13 capacitance element for improving ripple rejection ratio, 15 power supply circuit, 20 differential amplifier, 30 I / V conversion circuit, 40 inverting amplifier, 50 for phase compensation Capacitance element, 60 power transistor, 70 first resistance element, 80 second resistance element, 90 output terminal, 100 capacitor, 202, 208, 214 resistance element, 204, 210, 212, 216, 218 transistor, 206, 220 constant current Source.

Claims (2)

入力電源と出力端子との間に配置されるパワートランジスタと、
出力端子の電圧である出力電圧を分圧したフィードバック電圧と、基準電圧との差を電流偏差で出力する差動増幅器と、
電流偏差を電圧偏差として変換するＩ／Ｖ変換回路と、
電圧偏差を増幅し、パワートランジスタのオン抵抗を制御する信号としてパワートランジスタの制御端子に供給する増幅器と、
を備える電源回路であって、
差動増幅器は、
入力電源に接続され第１抵抗素子を介して予め定めたカレントミラー電流が流れる第１カレントミラートランジスタと、基準電圧が入力される第１制御トランジスタとが直列に接続される第１電流パスと、
入力電源に接続され第２抵抗素子を介して予め定めたカレントミラー電流が流れる第２カレントミラートランジスタと、フィードバック電圧が入力される第２制御トランジスタとが直列に接続される第２電流パスと、
第１電流パスに流れる電流と第２電流パスに流れる電流の和が予め定めた定電流となるようにする定電流源部と、
を含み、
増幅器に並列に接続される第１の容量素子と、
第１抵抗素子と第１カレントミラートランジスタの間の接続点と、接地との間、あるいは、第２抵抗素子と第２カレントミラートランジスタの間の接続点と、接地との間に接続される第２の容量素子と、
を備えることを特徴とする電源回路。 A power transistor disposed between the input power source and the output terminal;
A differential amplifier that outputs the difference between the feedback voltage obtained by dividing the output voltage, which is the voltage at the output terminal, and the reference voltage as a current deviation;
An I / V conversion circuit for converting a current deviation as a voltage deviation;
An amplifier that amplifies the voltage deviation and supplies it to the control terminal of the power transistor as a signal for controlling the on-resistance of the power transistor;
A power circuit comprising:
The differential amplifier
A first current path in which a first current mirror transistor, which is connected to an input power supply and through which a predetermined current mirror current flows through a first resistance element, and a first control transistor to which a reference voltage is input is connected in series;
A second current path in which a second current mirror transistor, which is connected to the input power source and through which a predetermined current mirror current flows through a second resistance element, and a second control transistor to which a feedback voltage is input is connected in series;
A constant current source unit that makes the sum of the current flowing through the first current path and the current flowing through the second current path become a predetermined constant current;
Including
A first capacitive element connected in parallel to the amplifier;
A first node connected between the connection point between the first resistance element and the first current mirror transistor and the ground, or between a connection point between the second resistance element and the second current mirror transistor and the ground. Two capacitive elements;
A power supply circuit comprising: 請求項１に記載の電源回路において、
増幅器は、電圧偏差を反転して増幅し、
Ｉ／Ｖ変換回路は、基準電圧よりもフィードバック電圧が高いときの電流偏差をマイナス側の電圧偏差として変換し、基準電圧よりもフィードバック電圧が低いときの電流偏差をプラス側の電圧偏差として変換すること、
を特徴とする電源回路。 The power supply circuit according to claim 1,
The amplifier inverts and amplifies the voltage deviation,
The I / V conversion circuit converts a current deviation when the feedback voltage is higher than the reference voltage as a negative voltage deviation, and converts a current deviation when the feedback voltage is lower than the reference voltage as a positive voltage deviation. about,
A power circuit characterized by.
JP2009117707A 2009-05-14 2009-05-14 Power circuit Active JP5390932B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009117707A JP5390932B2 (en) 2009-05-14 2009-05-14 Power circuit
TW099114024A TWI407288B (en) 2009-05-14 2010-05-03 Power source circuit
US12/778,626 US8508200B2 (en) 2009-05-14 2010-05-12 Power supply circuit using amplifiers and current voltage converter for improving ripple removal rate and differential balance
KR1020100044965A KR101046464B1 (en) 2009-05-14 2010-05-13 Power circuit
CN2010101751584A CN101887283B (en) 2009-05-14 2010-05-14 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117707A JP5390932B2 (en) 2009-05-14 2009-05-14 Power circuit

Publications (2)

Publication Number Publication Date
JP2010267068A JP2010267068A (en) 2010-11-25
JP5390932B2 true JP5390932B2 (en) 2014-01-15

Family

ID=43067972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117707A Active JP5390932B2 (en) 2009-05-14 2009-05-14 Power circuit

Country Status (5)

Country Link
US (1) US8508200B2 (en)
JP (1) JP5390932B2 (en)
KR (1) KR101046464B1 (en)
CN (1) CN101887283B (en)
TW (1) TWI407288B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008472B2 (en) * 2007-06-21 2012-08-22 セイコーインスツル株式会社 Voltage regulator
JP5160317B2 (en) * 2008-06-09 2013-03-13 セイコーインスツル株式会社 Voltage regulator
JP5957987B2 (en) * 2012-03-14 2016-07-27 ミツミ電機株式会社 Bandgap reference circuit
US9312824B2 (en) * 2014-01-14 2016-04-12 Intel Deutschland Gmbh Low noise low-dropout regulator
JP6564691B2 (en) * 2015-11-12 2019-08-21 新日本無線株式会社 Stabilized power circuit
US9964975B1 (en) * 2017-09-29 2018-05-08 Nxp Usa, Inc. Semiconductor devices for sensing voltages
CN110658883A (en) * 2018-06-29 2020-01-07 深圳市天合顺微电子有限公司 Multi-path equal-power parallel circuit system and application thereof
US11402860B2 (en) 2020-02-18 2022-08-02 Silicon Laboratories Inc. Voltage regulator having minimal fluctuation in multiple operating modes
US11029716B1 (en) * 2020-02-18 2021-06-08 Silicon Laboratories Inc. Providing low power charge pump for integrated circuit
US11075602B1 (en) * 2020-03-17 2021-07-27 Silicon Laboratories Inc. Oscillator compensation using bias current

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713626A (en) * 1986-12-29 1987-12-15 Motorola Inc. Operational amplifier utilizing JFET followers
JP3479404B2 (en) * 1996-03-29 2003-12-15 アルプス電気株式会社 Multi-stage variable gain amplifier circuit
US5994959A (en) * 1998-12-18 1999-11-30 Maxim Integrated Products, Inc. Linearized amplifier core
JP2000284843A (en) * 1999-03-31 2000-10-13 Fuji Electric Co Ltd Series regulator power source circuit
JP2002314355A (en) * 2001-04-16 2002-10-25 Niigata Seimitsu Kk Multistage amplifier circuit
US6600299B2 (en) * 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
JP2004062374A (en) * 2002-07-26 2004-02-26 Seiko Instruments Inc Voltage regulator
JP4169605B2 (en) * 2003-02-07 2008-10-22 ナノパワーソリューション株式会社 Reverse adaptive control circuit
JP2005196233A (en) * 2003-12-26 2005-07-21 Sanken Electric Co Ltd Stabilizing power circuit
FR2881537B1 (en) * 2005-01-28 2007-05-11 Atmel Corp STANDARD CMOS REGULATOR WITH LOW FLOW, HIGH PSRR, LOW NOISE WITH NEW DYNAMIC COMPENSATION
TWI275919B (en) * 2005-03-30 2007-03-11 Sitronix Technology Corp Quick-recovery low dropout linear regulator
US7495422B2 (en) * 2005-07-22 2009-02-24 Hong Kong University Of Science And Technology Area-efficient capacitor-free low-dropout regulator
JP2007219856A (en) * 2006-02-16 2007-08-30 Toshiba Corp Constant voltage power source circuit
JP2007109267A (en) 2007-01-31 2007-04-26 Ricoh Co Ltd Voltage regulator
JP2007188533A (en) 2007-04-16 2007-07-26 Ricoh Co Ltd Voltage regulator and phase compensation method of voltage regulator
TW200845546A (en) * 2007-05-01 2008-11-16 Sitronix Technology Corp Low dropout (LDO) linear voltage regulator
JP4965375B2 (en) * 2007-07-31 2012-07-04 株式会社リコー Operational amplifier circuit, constant voltage circuit using the operational amplifier circuit, and equipment using the constant voltage circuit
US8174251B2 (en) * 2007-09-13 2012-05-08 Freescale Semiconductor, Inc. Series regulator with over current protection circuit
JP5081612B2 (en) * 2007-12-26 2012-11-28 株式会社日立国際電気 Power supply circuit and power amplifier and base station apparatus using the same

Also Published As

Publication number Publication date
JP2010267068A (en) 2010-11-25
TWI407288B (en) 2013-09-01
KR101046464B1 (en) 2011-07-04
CN101887283A (en) 2010-11-17
KR20100123634A (en) 2010-11-24
TW201107923A (en) 2011-03-01
US8508200B2 (en) 2013-08-13
CN101887283B (en) 2012-08-29
US20100289464A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
JP5390932B2 (en) Power circuit
JP5331508B2 (en) Voltage regulator
JP6038516B2 (en) Voltage regulator
US8648639B2 (en) Duty adjustment circuits and signal generation devices using the same
US20080191673A1 (en) Series regulator circuit
JP2012164078A (en) Voltage regulator
JP2019036021A (en) Voltage regulator
JP6253481B2 (en) Voltage regulator and manufacturing method thereof
JP2007233657A (en) Amplifier, step-down regulator using it, and operational amplifier
JP2011013726A (en) Constant-voltage circuit
JP2006319388A (en) Automatic gain control circuit and sine wave oscillation circuit employing the same
JP7174152B2 (en) Constant voltage circuit and electronic equipment
JP2012032940A (en) Power supply control circuit
JP2010277192A (en) Voltage regulator
JP5697382B2 (en) Constant voltage circuit
US10700647B2 (en) Source follower
JP2014164702A (en) Voltage regulator
JP6266333B2 (en) Voltage regulator
JP5198971B2 (en) Oscillator circuit
JP2010217964A (en) Constant voltage circuit
JP2011130067A (en) Voltage adder circuit and d/a converter circuit
JP2010231498A (en) Constant voltage power supply
US20150171808A1 (en) Small signal amplifier circuit
US9735762B2 (en) Amplifier
TW200945769A (en) Class AB output stage and method thereof with variable bias point

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120507

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131011

R150 Certificate of patent or registration of utility model

Ref document number: 5390932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250