JP5765131B2 - Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate - Google Patents

Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate Download PDF

Info

Publication number
JP5765131B2
JP5765131B2 JP2011176712A JP2011176712A JP5765131B2 JP 5765131 B2 JP5765131 B2 JP 5765131B2 JP 2011176712 A JP2011176712 A JP 2011176712A JP 2011176712 A JP2011176712 A JP 2011176712A JP 5765131 B2 JP5765131 B2 JP 5765131B2
Authority
JP
Japan
Prior art keywords
molppm
power module
copper plate
substrate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011176712A
Other languages
Japanese (ja)
Other versions
JP2013041913A (en
Inventor
黒光　祥郎
祥郎 黒光
長友　義幸
義幸 長友
伸幸 寺▲崎▼
伸幸 寺▲崎▼
敏夫 坂本
敏夫 坂本
牧　一誠
一誠 牧
広行 森
広行 森
公 荒井
公 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47890069&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5765131(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2011176712A priority Critical patent/JP5765131B2/en
Priority to TW101128958A priority patent/TWI575680B/en
Priority to CN201280037162.1A priority patent/CN103733329B/en
Priority to US14/238,097 priority patent/US9066433B2/en
Priority to EP12823914.2A priority patent/EP2743978B1/en
Priority to KR1020147002677A priority patent/KR101586157B1/en
Priority to PCT/JP2012/070484 priority patent/WO2013024813A1/en
Publication of JP2013041913A publication Critical patent/JP2013041913A/en
Publication of JP5765131B2 publication Critical patent/JP5765131B2/en
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法に関するものである。   The present invention relates to a power module substrate, a power module substrate with a heat sink, a power module, and a method for manufacturing the power module substrate used in a semiconductor device that controls a large current and a high voltage.

半導体素子の中でも電力供給のためのパワーモジュールは、発熱量が比較的高いため、これを搭載する基板としては、例えば、ＡｌＮ（窒化アルミ）、Ａｌ２Ｏ３（アルミナ）、Ｓｉ３Ｎ４（窒化ケイ素）などからなる絶縁基板と、この絶縁基板の一方の面側に第一の金属板が接合されて構成された回路層と、絶縁基板の他方の面側に第二の金属板が接合されて構成された金属層と、を備えたパワーモジュール用基板が用いられる。
このようなパワーモジュール基板では、回路層の上に、はんだ材を介してパワー素子等の半導体素子が搭載される。 Among semiconductor elements, a power module for supplying power has a relatively high calorific value, and for example, AlN (aluminum nitride), Al 2 O 3 (alumina), Si 3 N 4 ( An insulating substrate made of silicon nitride), a circuit layer formed by bonding a first metal plate to one surface of the insulating substrate, and a second metal plate bonding to the other surface of the insulating substrate. A power module substrate including a metal layer configured as described above is used.
In such a power module substrate, a semiconductor element such as a power element is mounted on a circuit layer via a solder material.

例えば、特許文献１には、第一の金属板（回路層）及び第二の金属板（金属層）としてアルミニウム板を用いてなるパワーモジュール用基板が提案されている。
また、特許文献２、３には、第一の金属板（回路層）及び第二の金属板（金属層）を銅板とし、この銅板をＤＢＣ法によって絶縁基板に直接接合してなるパワーモジュール用基板が提案されている。 For example, Patent Document 1 proposes a power module substrate using an aluminum plate as a first metal plate (circuit layer) and a second metal plate (metal layer).
In Patent Documents 2 and 3, the first metal plate (circuit layer) and the second metal plate (metal layer) are copper plates, and this copper plate is directly bonded to an insulating substrate by the DBC method. A substrate has been proposed.

特許第３１７１２３４号公報Japanese Patent No. 3171234 特開平０４−１６２７５６号公報Japanese Patent Laid-Open No. 04-162756 特許第３２１１８５６号公報Japanese Patent No. 3211856

ところで、特許文献１に記載されたパワーモジュール用基板においては、回路層を構成する第一の金属板としてアルミニウム板が用いられている。ここで、銅とアルミニウムとを比較すると、アルミニウムの熱伝導率が低いことから、回路層としてアルミニウム板を用いた場合には、銅板を用いた場合に比べて回路層上に搭載された電気部品等の発熱体からの熱を拡げて放散することができない。このため、電子部品の小型化や高出力化により、パワー密度が上昇した場合には、熱を十分に放散することができなくなるおそれがあった。   By the way, in the board | substrate for power modules described in patent document 1, the aluminum plate is used as a 1st metal plate which comprises a circuit layer. Here, when copper and aluminum are compared, the thermal conductivity of aluminum is low. Therefore, when an aluminum plate is used as the circuit layer, an electrical component mounted on the circuit layer compared to the case where a copper plate is used. It is not possible to spread and dissipate heat from the heating element. For this reason, when the power density increases due to downsizing and high output of the electronic component, there is a possibility that heat cannot be sufficiently dissipated.

ここで、特許文献２，３においては、回路層を銅板で構成していることから、回路層上に搭載された電気部品等の発熱体からの熱を効率的に放散することが可能となる。
しかしながら、上述のパワーモジュール用基板においては、その使用環境において冷熱サイクルが負荷されることになるが、特許文献２，３に記載されているように回路層及び金属層を銅板で構成した場合には、上述の冷熱サイクルによって絶縁基板と銅板との熱膨張係数の差に起因するせん断応力が銅板に作用し、銅板が加工硬化してしまい、絶縁基板に割れ等が発生するといった問題があった。 Here, in Patent Documents 2 and 3, since the circuit layer is made of a copper plate, it is possible to efficiently dissipate heat from a heating element such as an electrical component mounted on the circuit layer. .
However, in the above-mentioned power module substrate, a cooling cycle is loaded in the usage environment. However, as described in Patent Documents 2 and 3, when the circuit layer and the metal layer are made of a copper plate, Has a problem that shear stress caused by the difference in thermal expansion coefficient between the insulating substrate and the copper plate acts on the copper plate due to the above-described cooling cycle, and the copper plate is work-hardened, and the insulating substrate is cracked. .

この発明は、前述した事情に鑑みてなされたものであって、回路層上に搭載された電子部品等からの熱を効率よく放散できるとともに、冷熱サイクル負荷時における絶縁基板の割れの発生を抑制できるパワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and can efficiently dissipate heat from electronic components and the like mounted on a circuit layer, and suppress the generation of cracks in an insulating substrate during a thermal cycle load. An object of the present invention is to provide a power module substrate, a power module substrate with a heat sink, a power module, and a method for manufacturing the power module substrate.

このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板は、絶縁基板と、この絶縁基板の一方の面に形成された回路層と、を備えたパワーモジュール用基板であって、前記回路層は、前記絶縁基板の一方の面に銅板が接合されて構成されており、前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされていることを特徴としている。   In order to solve such problems and achieve the above object, a power module substrate according to the present invention includes an insulating substrate and a circuit layer formed on one surface of the insulating substrate. The circuit layer is configured by bonding a copper plate to one surface of the insulating substrate, and the copper plate is at least an alkaline earth element, a transition metal element, It is characterized in that one or more of rare earth elements in total contain 1 molppm or more and 100 molppm or less, or boron contains 100 molppm or more and 1000 molppm or less, and the balance is copper and inevitable impurities. Yes.

この構成のパワーモジュール用基板においては、電子部品等が搭載される回路層が銅板で構成されているので、電子部品等から発生する熱を十分に拡げることができ、熱の放散を促進することができる。
また、回路層を構成する銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされているので、アルカリ土類元素、遷移金属元素、希土類元素又はボロンのうち少なくとも１種以上の元素が、不可避不純物のひとつとして銅中に存在するＳ（硫黄）と反応して硫化物を生成し、Ｓの影響を抑制することが可能となる。よって、冷熱サイクル時の特に高温域で、回路層において回復・再結晶化が進み、絶縁基板と回路層との熱膨張率の差に起因するせん断応力によって加工硬化された回路層の歪みが減少されることになり、冷熱サイクル時において絶縁基板に負荷される応力が低減される。これにより、冷熱サイクル負荷時における絶縁基板の割れの発生を抑制することが可能となる。 In the power module substrate with this configuration, the circuit layer on which the electronic components and the like are mounted is made of a copper plate, so that the heat generated from the electronic components and the like can be sufficiently expanded, and the heat dissipation is promoted. Can do.
In addition, the copper plate constituting the circuit layer has at least one of alkaline earth elements, transition metal elements, and rare earth elements in a total of 1 molppm to 100 molppm, or boron to 100 molppm to 1000 molppm before being joined. Since the composition contains any one of the following and the balance is copper and inevitable impurities, at least one element of alkaline earth elements, transition metal elements, rare earth elements or boron is inevitable impurities As one of these, it reacts with S (sulfur) present in copper to produce sulfide, and the influence of S can be suppressed. Therefore, recovery and recrystallization proceed in the circuit layer, especially in the high temperature range during the thermal cycle, and the distortion of the work layer hardened by the shear stress due to the difference in thermal expansion coefficient between the insulating substrate and the circuit layer is reduced. As a result, the stress applied to the insulating substrate during the thermal cycle is reduced. Thereby, it becomes possible to suppress generation | occurrence | production of the crack of an insulated substrate at the time of a thermal cycle load.

なお、アルカリ土類元素、遷移金属元素、希土類元素の含有量の合計が１ｍｏｌｐｐｍ未満である場合、又は、ボロンの含有量が１００ｍｏｌｐｐｍ未満である場合には、銅中に存在するＳの影響を十分に抑制することができなくなるおそれがある。また、アルカリ土類元素、遷移金属元素、希土類元素の含有量の合計が１００ｍｏｌｐｐｍ超える場合、又は、ボロンの含有量が１０００ｍｏｌｐｐｍ超える場合には、これらの元素によって回路層（銅板）が硬化したり、熱伝導度が低下してしまうおそれがある。
よって、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下の範囲に設定している。 In addition, when the total content of alkaline earth elements, transition metal elements, and rare earth elements is less than 1 molppm, or when the boron content is less than 100 molppm, the effect of S present in copper is sufficiently affected. There is a risk that it will not be able to be suppressed. Further, when the total content of alkaline earth elements, transition metal elements, rare earth elements exceeds 100 molppm, or when the boron content exceeds 1000 molppm, the circuit layer (copper plate) is cured by these elements, There is a possibility that the thermal conductivity is lowered.
Therefore, the total of one or more of alkaline earth elements, transition metal elements, and rare earth elements is set in the range of 1 molppm to 100 molppm, or boron in the range of 100 molppm to 1000 molppm.

ここで、前記絶縁基板の他方の面に金属層が形成されており、この金属層は、前記絶縁基板の他方の面に銅板が接合されて構成されており、前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされていることが好ましい。   Here, a metal layer is formed on the other surface of the insulating substrate, and the metal layer is formed by bonding a copper plate to the other surface of the insulating substrate. In addition, at least one of an alkaline earth element, a transition metal element, and a rare earth element contains 1 molppm or more and 100 molppm or less in total, or boron contains 100 molppm or more and 1000 molppm or less, with the balance being copper and inevitable It is preferable that the composition is an impurity.

この場合、絶縁基板の他方の面に銅板からなる金属層が形成されているので、金属層において熱を拡げることができ、熱の放散をさらに促進することができる。また、絶縁基板の両面にそれぞれ銅板が接合されることから、絶縁基板の反りを抑制することができる。 さらに、金属層を構成する銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされているので、アルカリ土類元素、遷移金属元素、希土類元素又はボロンのうち少なくとも１種以上の元素が、不可避不純物のひとつとして銅中に存在するＳ（硫黄）と反応して硫化物を生成し、Ｓの影響を抑制することが可能となる。よって、冷熱サイクル時の特に高温域で、金属層において回復・再結晶化が進み、絶縁基板と回路層との熱膨張率の差に起因するせん断応力によって加工硬化された回路層の歪みが減少されることになり、冷熱サイクル時において絶縁基板に負荷される応力が低減される。これにより、冷熱サイクル負荷時における絶縁基板の割れの発生を抑制することが可能となる。   In this case, since the metal layer made of a copper plate is formed on the other surface of the insulating substrate, heat can be spread in the metal layer, and heat dissipation can be further promoted. Moreover, since a copper plate is joined to both surfaces of an insulating substrate, the curvature of an insulating substrate can be suppressed. Furthermore, the copper plate constituting the metal layer has at least one of alkaline earth elements, transition metal elements, and rare earth elements in a total of 1 molppm to 100 molppm, or boron at least 100 molppm to 1000 molppm before being bonded. Since the composition contains any one of the following and the balance is copper and inevitable impurities, at least one element of alkaline earth elements, transition metal elements, rare earth elements or boron is inevitable impurities As one of these, it reacts with S (sulfur) present in copper to produce sulfide, and the influence of S can be suppressed. Therefore, recovery and recrystallization progresses in the metal layer, especially in the high temperature range during the thermal cycle, and the distortion of the work layer hardened by the shear stress due to the difference in thermal expansion coefficient between the insulating substrate and the circuit layer is reduced. As a result, the stress applied to the insulating substrate during the thermal cycle is reduced. Thereby, it becomes possible to suppress generation | occurrence | production of the crack of an insulated substrate at the time of a thermal cycle load.

ここで、前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で３ｍｏｌｐｐｍ以上５０ｍｏｌｐｐｍ以下、又は、ボロンを３００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされていることが好ましい。
この場合、アルカリ土類元素、遷移金属元素、希土類元素の含有量の合計が３ｍｏｌｐｐｍ以上、又は、ボロンの含有量が３００ｍｏｌｐｐｍ以上とされているので、銅中のＳの影響を抑制することができ、再結晶温度が低くなり、加工硬化を確実に抑制することが可能となる。また、アルカリ土類元素、遷移金属元素、希土類元素の含有量の合計が５０ｍｏｌｐｐｍ以下、又は、ボロンの含有量が１０００ｍｏｌｐｐｍ以下とされているので、銅板の硬化や熱伝導度の低下を抑制することができる。 Here, before the copper plate is bonded, at least one of an alkaline earth element, a transition metal element, and a rare earth element is added in a total of 3 molppm to 50 molppm, or boron is any of 300 molppm to 1000 molppm. It is preferable that one of these is contained, and the balance is copper and inevitable impurities.
In this case, since the total content of alkaline earth elements, transition metal elements, and rare earth elements is 3 molppm or more, or the boron content is 300 molppm or more, the influence of S in copper can be suppressed. The recrystallization temperature is lowered, and work hardening can be reliably suppressed. Moreover, since the total content of alkaline earth elements, transition metal elements, and rare earth elements is 50 molppm or less, or the boron content is 1000 molppm or less, it is possible to suppress the hardening of the copper plate and the decrease in thermal conductivity. Can do.

また、前記銅板は、酸素含有量が１質量ｐｐｍ以下とされていることが好ましい。
この場合、アルカリ土類元素、遷移金属元素、希土類元素又はボロンのうち少なくとも１種以上の元素が、酸素と反応して酸化物となることが抑制され、確実にＳと反応し、硫化物を生成することができる。よって、アルカリ土類元素、遷移金属元素、希土類元素又はボロンのうち少なくとも１種以上の元素の含有量が少なくても、Ｓの影響を十分に抑制することが可能となる。 The copper plate preferably has an oxygen content of 1 mass ppm or less.
In this case, at least one element of alkaline earth element, transition metal element, rare earth element, or boron is suppressed from reacting with oxygen to form an oxide, and reliably reacts with S to form sulfide. Can be generated. Therefore, even if the content of at least one element among alkaline earth elements, transition metal elements, rare earth elements or boron is small, the influence of S can be sufficiently suppressed.

本発明のヒートシンク付パワーモジュール用基板は、前述のパワーモジュール用基板と、ヒートシンクと、備えたことを特徴としている。
この構成のヒートシンク付パワーモジュール用基板によれば、ヒートシンクによって、パワーモジュール用基板からの熱を効率良く放散することができる。 A power module substrate with a heat sink according to the present invention includes the above-described power module substrate and a heat sink.
According to the power module substrate with a heat sink having this configuration, heat from the power module substrate can be efficiently dissipated by the heat sink.

本発明のパワーモジュールは、前述のヒートシンク付パワーモジュール用基板と、前記回路層上に搭載された電子部品と、を備えたことを特徴としている。
また、本発明のパワーモジュールは、前述のパワーモジュール用基板と、前記回路層上に搭載された電子部品と、を備えたことを特徴としている。
これらの構成のパワーモジュールによれば、回路層上に搭載された電子部品からの熱を効率的に放散することができ、電子部品のパワー密度（発熱量）が向上した場合であっても、十分に対応することができる。 A power module according to the present invention includes the above-described power module substrate with a heat sink and an electronic component mounted on the circuit layer.
The power module of the present invention includes the power module substrate described above and an electronic component mounted on the circuit layer.
According to the power module of these configurations, heat from the electronic component mounted on the circuit layer can be efficiently dissipated, and even when the power density (heat generation amount) of the electronic component is improved, It can respond sufficiently.

本発明のパワーモジュール用基板の製造方法は、絶縁基板と、この絶縁基板の一方の面に形成された回路層と、を備えたパワーモジュール用基板の製造方法であって、前記回路層は、前記絶縁基板の一方の面に銅板が接合されて構成されており、前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされており、前記絶縁基板の接合面にＡｌ２Ｏ３層を形成するアルミナ層形成工程と、前記絶縁基板の一方の面に銅板を接合して前記回路層を形成する回路層形成工程と、を備えており、前記回路層形成工程においては、前記銅板と前記絶縁基板とを、銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）の共晶域での液相を利用したＤＢＣ法によって接合することを特徴としている。 The method for manufacturing a power module substrate of the present invention is a method for manufacturing a power module substrate comprising an insulating substrate and a circuit layer formed on one surface of the insulating substrate, wherein the circuit layer includes: A copper plate is bonded to one surface of the insulating substrate, and the copper plate is combined with at least one of an alkaline earth element, a transition metal element, and a rare earth element before being bonded. 1 molppm or more and 100 molppm or less, or containing boron in a range of 100 molppm or more and 1000 molppm or less, with the balance being copper and inevitable impurities, and forming an Al 2 O 3 layer on the bonding surface of the insulating substrate An alumina layer forming step, and a circuit layer forming step of bonding the copper plate to one surface of the insulating substrate to form the circuit layer, In serial circuit layer forming step, the said copper plate and the insulating substrate, it is characterized in that joining by DBC method using a liquid phase in the eutectic range of copper (Cu) and cuprous oxide (Cu 2 O) Yes.

この構成のパワーモジュール用基板の製造方法によれば、前述したパワーモジュール用基板を製造することができる。また、前記銅板と前記絶縁基板とを銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）の共晶域での液相を利用したＤＢＣ法（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）によって接合しているので、銅板と絶縁基板とを強固に接合することができる。よって、回路層と絶縁基板の接合信頼性に優れたパワーモジュール用基板を製造することができる。さらに、絶縁基板の接合面にＡｌ２Ｏ３層を形成するアルミナ形成工程を備えているので、銅板と絶縁基板とをＤＢＣ法を用いて接合することが可能となる。なお、形成するＡｌ２Ｏ３層の厚さは、１μｍ以上とすることが好ましい。Ａｌ２Ｏ３層の厚さが１μｍ未満の場合、銅板と絶縁基板とを良好に接合できなくなるおそれがあるためである。 According to the method for manufacturing a power module substrate having this configuration, the power module substrate described above can be manufactured. Moreover, since the said copper plate and the said insulated substrate are joined by DBC method (Direct Bonding Copper) using the liquid phase in the eutectic region of copper (Cu) and cuprous oxide (Cu 2 O), The insulating substrate can be firmly bonded. Therefore, a power module substrate having excellent bonding reliability between the circuit layer and the insulating substrate can be manufactured. Furthermore, since the alumina forming step of forming the Al 2 O 3 layer on the bonding surface of the insulating substrate is provided, the copper plate and the insulating substrate can be bonded using the DBC method. Note that the thickness of the Al 2 O 3 layer to be formed is preferably 1 μm or more. This is because when the thickness of the Al 2 O 3 layer is less than 1 μm, the copper plate and the insulating substrate may not be satisfactorily bonded.

また、前記パワーモジュール用基板は、前記絶縁基板の他方の面に形成された金属層を備え、前記金属層は、前記絶縁基板の他方の面に銅板が接合されて構成されており、前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされており、前記絶縁基板の接合面にＡｌ２Ｏ３層を形成するアルミナ層形成工程と、前記絶縁基板の他方の面に銅板を接合して前記金属層を形成する金属層形成工程と、を備えており、前記金属層形成工程においては、前記銅板と前記絶縁基板とを、銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）の共晶域での液相を利用したＤＢＣ法によって接合する構成としてもよい。
この場合、前記銅板と前記絶縁基板とを銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）の共晶域での液相を利用したＤＢＣ法（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）によって接合しているので、銅板と絶縁基板とを強固に接合することができる。よって、金属層と絶縁基板の接合信頼性に優れたパワーモジュール用基板を製造することができる。 The power module substrate includes a metal layer formed on the other surface of the insulating substrate, and the metal layer is configured by bonding a copper plate to the other surface of the insulating substrate. Before joining, at least one of alkaline earth elements, transition metal elements, rare earth elements in total contains 1 molppm or more and 100 molppm or less, or boron contains 100 molppm or more and 1000 molppm or less. The remainder is made of copper and inevitable impurities, an alumina layer forming step of forming an Al 2 O 3 layer on the bonding surface of the insulating substrate, and a copper plate bonded to the other surface of the insulating substrate A metal layer forming step for forming the metal layer, and in the metal layer forming step, the copper plate and the insulating substrate are made of copper (Cu If it may be configured to be joined by cuprous oxide (Cu 2 O) DBC method using a liquid phase in the eutectic zone.
In this case, the copper plate and the insulating substrate are joined by a DBC method (Direct Bonding Copper) using a liquid phase in a eutectic region of copper (Cu) and cuprous oxide (Cu 2 O). And the insulating substrate can be firmly bonded. Therefore, a power module substrate having excellent bonding reliability between the metal layer and the insulating substrate can be manufactured.

さらに、前記回路層形成工程と前記金属層形成工程とを同時に実施することが好ましい。
この場合、絶縁基板の両面に同時に銅板を接合することから、接合時における絶縁基板の反りを抑制することができる。 Furthermore, it is preferable that the circuit layer forming step and the metal layer forming step are performed simultaneously.
In this case, since the copper plate is bonded to both surfaces of the insulating substrate at the same time, warpage of the insulating substrate during bonding can be suppressed.

本発明によれば、回路層上に搭載された電子部品等からの熱を効率よく放散できるとともに、冷熱サイクル負荷時における絶縁基板の割れの発生を抑制できるパワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, while being able to dissipate the heat from the electronic components etc. which were mounted on the circuit layer efficiently, the generation | occurrence | production of the crack of an insulated substrate at the time of a thermal cycle load can be suppressed, The board | substrate for power modules with a heat sink A substrate, a power module, and a method for manufacturing a power module substrate can be provided.

本発明の第１の実施形態であるパワーモジュール用基板及びパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the board | substrate for power modules which is the 1st Embodiment of this invention, and a power module. 本発明の第１の実施形態であるパワーモジュール用基板の製造方法のフロー図である。It is a flowchart of the manufacturing method of the board | substrate for power modules which is the 1st Embodiment of this invention. 本発明の第１の実施形態であるパワーモジュール用基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the board | substrate for power modules which is the 1st Embodiment of this invention. 本発明の第２の実施形態であるパワーモジュール用基板の概略説明図である。It is a schematic explanatory drawing of the board | substrate for power modules which is the 2nd Embodiment of this invention. 本発明の第２の実施形態であるパワーモジュール用基板の製造方法の製造方法のフロー図である。It is a flowchart of the manufacturing method of the manufacturing method of the board | substrate for power modules which is the 2nd Embodiment of this invention. 本発明の第２の実施形態であるパワーモジュール用基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the board | substrate for power modules which is the 2nd Embodiment of this invention. 本発明の第３の実施形態であるパワーモジュール用基板の概略説明図である。It is a schematic explanatory drawing of the board | substrate for power modules which is the 3rd Embodiment of this invention. 本発明の第３の実施形態であるパワーモジュール用基板の製造方法のフロー図である。It is a flowchart of the manufacturing method of the board | substrate for power modules which is the 3rd Embodiment of this invention. 本発明の第３の実施形態であるパワーモジュール用基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the board | substrate for power modules which is the 3rd Embodiment of this invention.

以下に、本発明の実施形態について添付した図面を参照して説明する。
図１に、本発明の第１の実施形態であるパワーモジュール用基板１０、ヒートシンク付パワーモジュール用基板４０及びパワーモジュール１を示す。
このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の搭載面１２Ａにはんだ層２を介して接合された半導体素子３と、ヒートシンク４１とを備えている。ここで、はんだ層２は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材（いわゆる無鉛はんだ材）とされている。なお、本実施形態では、回路層１２の搭載面１２Ａとはんだ層２との間に、Ｎｉめっき膜（図示なし）が設けられていてもよい。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 shows a power module substrate 10, a power module substrate 40 with a heat sink, and a power module 1 according to the first embodiment of the present invention.
The power module 1 includes a power module substrate 10 on which a circuit layer 12 is disposed, a semiconductor element 3 joined to a mounting surface 12A of the circuit layer 12 via a solder layer 2, and a heat sink 41. . Here, the solder layer 2 is, for example, a Sn—Ag, Sn—In, or Sn—Ag—Cu solder material (so-called lead-free solder material). In the present embodiment, a Ni plating film (not shown) may be provided between the mounting surface 12 </ b> A of the circuit layer 12 and the solder layer 2.

パワーモジュール用基板１０は、図１に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に形成された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に形成された金属層１３と、を備えている。   As shown in FIG. 1, the power module substrate 10 includes a ceramic substrate 11, a circuit layer 12 formed on one surface of the ceramic substrate 11 (upper surface in FIG. 1), and the other surface of the ceramic substrate 11 ( And a metal layer 13 formed on the lower surface in FIG.

セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌ２Ｏ３（アルミナ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and is made of highly insulating Al 2 O 3 (alumina). In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層１２は、図３に示すように、セラミックス基板１１の一方の面（図３において上面）に、銅板２２が接合されることにより形成されている。回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。また、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が搭載される搭載面１２Ａとされている。   As shown in FIG. 3, the circuit layer 12 is formed by bonding a copper plate 22 to one surface (upper surface in FIG. 3) of the ceramic substrate 11. The thickness of the circuit layer 12 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment. Further, a circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a mounting surface 12A on which the semiconductor element 3 is mounted.

金属層１３は、図３に示すように、セラミックス基板１１の他方の面（図３において下面）に、銅板２３が接合されることにより形成されている。金属層１３の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。   As shown in FIG. 3, the metal layer 13 is formed by bonding a copper plate 23 to the other surface (the lower surface in FIG. 3) of the ceramic substrate 11. The thickness of the metal layer 13 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment.

そして、この銅板２２（回路層１２）及び銅板２３（金属層１３）は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされており、さらに好ましくは、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で３ｍｏｌｐｐｍ以上５０ｍｏｌｐｐｍ以下、又は、ボロンを３００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有しており、酸素含有量が１質量ｐｐｍ以下とされている。
本実施形態においては、銅板２２（回路層１２）及び銅板２３（金属層１３）は、純度９９．９９質量％以上の無酸素銅（ＯＦＣ）にＭｇを１５ｍｏｌｐｐｍ添加したＭｇ−Ｄｏｐｅｄ銅とされている。 And before this copper plate 22 (circuit layer 12) and copper plate 23 (metal layer 13) are joined, at least one of at least one of an alkaline earth element, a transition metal element, and a rare earth element is added in total to 1 molppm or more. 100 molppm or less, or containing either 100 molppm or more and 1000 molppm or less of boron, the balance being copper and inevitable impurities, more preferably at least alkaline earth element, transition metal element, rare earth One or more of the elements in total contain 3 molppm or more and 50 molppm or less, or boron contains 300 molppm or more and 1000 molppm or less, and the oxygen content is 1 mass ppm or less.
In the present embodiment, the copper plate 22 (circuit layer 12) and the copper plate 23 (metal layer 13) are Mg-doped copper obtained by adding 15 molppm of Mg to oxygen-free copper (OFC) having a purity of 99.99 mass% or more. Yes.

ヒートシンク４１は、前述のパワーモジュール用基板１０を冷却するためのものである。本実施形態におけるヒートシンク４１は、図１に示すように、パワーモジュール用基板１０の金属層１３の他方の面側に接合された放熱板４２を備えている。なお、本実施形態では、放熱板４２は、Ａ６０６３合金（アルミニウム合金）で構成されたものとされている。   The heat sink 41 is for cooling the power module substrate 10 described above. As shown in FIG. 1, the heat sink 41 in this embodiment includes a heat radiating plate 42 bonded to the other surface side of the metal layer 13 of the power module substrate 10. In the present embodiment, the heat sink 42 is made of an A6063 alloy (aluminum alloy).

なお、パワーモジュール用基板１０の金属層１３とヒートシンク４１の天板部４２とは、はんだ層５を介して接合されている。ここで、はんだ層５は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材（いわゆる無鉛はんだ材）とされている。   The metal layer 13 of the power module substrate 10 and the top plate portion 42 of the heat sink 41 are joined via the solder layer 5. Here, the solder layer 5 is, for example, a Sn—Ag, Sn—In, or Sn—Ag—Cu solder material (so-called lead-free solder material).

以下に、前述の構成のパワーモジュール用基板１０及びヒートシンク付パワーモジュール用基板４０の製造方法について、図２及び図３を参照して説明する。   Below, the manufacturing method of the board | substrate 10 for power modules and the board | substrate 40 for power modules with a heat sink of the above-mentioned structure is demonstrated with reference to FIG.2 and FIG.3.

図２及び図３に示すように、回路層１２となる銅板２２とセラミックス基板１１とを接合する（回路層形成工程Ｓ０１）とともに、金属層１３となる銅板２３とセラミックス基板１１とを接合する（金属層形成工程Ｓ０２）。本実施形態では、これら回路層形成工程Ｓ０１と、金属層形成工程Ｓ０２と、を同時に実施することになる。   As shown in FIGS. 2 and 3, the copper plate 22 to be the circuit layer 12 and the ceramic substrate 11 are joined (circuit layer forming step S01), and the copper plate 23 to be the metal layer 13 and the ceramic substrate 11 are joined ( Metal layer forming step S02). In the present embodiment, the circuit layer forming step S01 and the metal layer forming step S02 are performed simultaneously.

まず、セラミックス基板１１の一方の面側に銅板２２を積層する。また、セラミックス基板１１の他方の面側に銅板２３を積層する（積層工程Ｓ１１）。   First, the copper plate 22 is laminated on one surface side of the ceramic substrate 11. Moreover, the copper plate 23 is laminated | stacked on the other surface side of the ceramic substrate 11 (lamination process S11).

次に、銅板２２、セラミックス基板１１、銅板２３をその積層方向に加圧した状態で、酸素含有雰囲気で加熱する（加熱工程Ｓ１２）。ここで、本実施形態では、加熱温度は１０６５℃以上１０８３℃以下の範囲内に設定している。
すると、図３に示すように、銅板２２とセラミックス基板１１との界面に第１溶融金属領域５５が形成され、セラミックス基板１１と銅板２３との界面に第２溶融金属領域５６が形成される。これら第１溶融金属領域５５及び第２溶融金属領域５６は、銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）との共晶反応によって融点が降下することにより形成されるものである。 Next, the copper plate 22, the ceramic substrate 11, and the copper plate 23 are heated in an oxygen-containing atmosphere while being pressurized in the stacking direction (heating step S12). Here, in this embodiment, the heating temperature is set in the range of 1065 ° C. or more and 1083 ° C. or less.
Then, as shown in FIG. 3, a first molten metal region 55 is formed at the interface between the copper plate 22 and the ceramic substrate 11, and a second molten metal region 56 is formed at the interface between the ceramic substrate 11 and the copper plate 23. The first molten metal region 55 and the second molten metal region 56 are formed by lowering the melting point due to a eutectic reaction between copper (Cu) and cuprous oxide (Cu 2 O).

次に、温度を低下させることにより、第１溶融金属領域５５及び第２溶融金属領域５６を凝固させる（凝固工程Ｓ１３）。
このようして、銅板２２、セラミックス基板１１、銅板２３が接合され、本実施形態であるパワーモジュール用基板１０が製造されることになる。 Next, the first molten metal region 55 and the second molten metal region 56 are solidified by lowering the temperature (solidification step S13).
Thus, the copper plate 22, the ceramic substrate 11, and the copper plate 23 are joined together, and the power module substrate 10 according to this embodiment is manufactured.

以上のような構成とされた本実施形態であるパワーモジュール用基板１０によれば、半導体素子３が搭載される搭載面１２Ａを有する回路層１２が、銅板２２で構成されているので、半導体素子３から発生する熱を十分に拡げることができ、この熱の放散を促進することができる。よって、パワー密度の高い半導体素子３等の電子部品を搭載することができ、半導体パッケージの小型化、高出力化を図ることが可能となる。   According to the power module substrate 10 of the present embodiment configured as described above, since the circuit layer 12 having the mounting surface 12A on which the semiconductor element 3 is mounted is configured by the copper plate 22, the semiconductor element The heat generated from 3 can be sufficiently expanded, and the dissipation of this heat can be promoted. Therefore, electronic components such as the semiconductor element 3 having a high power density can be mounted, and the semiconductor package can be reduced in size and output.

そして、回路層１２を構成する銅板２２及び金属層１３を構成する銅板２３が、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされ、さらに好ましくは、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で３ｍｏｌｐｐｍ以上５０ｍｏｌｐｐｍ以下、又は、ボロンを３００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有しており、本実施形態においては、純度９９．９９質量％以上の無酸素銅（ＯＦＣ）にＭｇを１５ｍｏｌｐｐｍ添加したＭｇ−Ｄｏｐｅｄ銅とされているので、Ｍｇが不可避不純物のひとつとして銅中に存在するＳ（硫黄）と反応して硫化物を生成し、Ｓの影響を抑制することが可能となる。これにより、銅板２２（回路層１２）及び銅板２３（金属層１３）の再結晶温度が低くなり、加工硬化が抑制されることになる。よって、冷熱サイクル負荷時におけるセラミックス基板１１の割れの発生を抑制することが可能となる。
さらに、銅板２２（回路層１２）及び銅板２３（金属層１３）の酸素含有量が１質量ｐｐｍ以下とされているので、Ｍｇが酸素と反応して消費されることが抑制され、ＭｇとＳとを確実に反応させることができる。 Then, before the copper plate 22 constituting the circuit layer 12 and the copper plate 23 constituting the metal layer 13 are joined, at least one of at least one of an alkaline earth element, a transition metal element, and a rare earth element is added in total to 1 molppm. Or more, 100 molppm or less, or boron containing 100 molppm or more and 1000 molppm or less, with the balance being copper and inevitable impurities, more preferably at least alkaline earth element, transition metal element, rare earth element In the present embodiment, oxygen-free copper (purity of 99.99% by mass or more) containing at least one of these in a total of 3 molppm or more and 50 molppm or less, or boron in a range of 300 molppm or more and 1000 molppm or less. OFC) was added with 15 molppm of Mg. Since there is a g-Doped copper, Mg reacts with S (sulfur) present in copper in as one of unavoidable impurities to produce a sulfide, it is possible to suppress the influence of S. Thereby, the recrystallization temperature of the copper plate 22 (circuit layer 12) and the copper plate 23 (metal layer 13) becomes low, and work hardening is suppressed. Therefore, it is possible to suppress the occurrence of cracks in the ceramic substrate 11 during a cold cycle load.
Furthermore, since the oxygen content of the copper plate 22 (circuit layer 12) and the copper plate 23 (metal layer 13) is 1 mass ppm or less, it is suppressed that Mg is reacted with oxygen and consumed. Can be reacted reliably.

また、本実施形態では、セラミックス基板１１がＡｌ２Ｏ３で構成されているので、上述のように、銅板２２、２３とセラミックス基板１１とを、銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）の共晶域での液相を利用したＤＢＣ法（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）によって接合することができる。よって、セラミックス基板１１と回路層１２（銅板２２）及びセラミックス基板１１と金属層１３（銅板２３）との接合強度を確保することができ、接合信頼性に優れたパワーモジュール用基板１０を構成することができる。 In the present embodiment, since the ceramic substrate 11 is made of Al 2 O 3 , the copper plates 22 and 23 and the ceramic substrate 11 are made of copper (Cu) and cuprous oxide (Cu 2 O) as described above. ) By a DBC method (Direct Bonding Copper) using a liquid phase in the eutectic region. Therefore, the bonding strength between the ceramic substrate 11 and the circuit layer 12 (copper plate 22) and between the ceramic substrate 11 and the metal layer 13 (copper plate 23) can be ensured, and the power module substrate 10 having excellent bonding reliability is configured. be able to.

また、本実施形態では、回路層形成工程Ｓ０１と金属層形成工程Ｓ０２とを同時に行う構成としているので、接合時におけるセラミックス基板１１の反りの発生を抑制することができる。また、セラミックス基板１１に不要な熱負荷が作用することがなく、反り等の発生を抑制することができる。さらに、このパワーモジュール用基板１０の製造コストを大幅に削減することができる。   In the present embodiment, since the circuit layer forming step S01 and the metal layer forming step S02 are performed at the same time, the occurrence of warping of the ceramic substrate 11 during bonding can be suppressed. Moreover, an unnecessary heat load does not act on the ceramic substrate 11, and generation | occurrence | production of curvature etc. can be suppressed. Furthermore, the manufacturing cost of the power module substrate 10 can be greatly reduced.

次に、本発明の第２の実施形態について、図４から図６を参照して説明する。
図４に示すパワーモジュール基板１１０は、セラミックス基板１１１と、このセラミックス基板１１１の一方の面（図４において上面）に接合された回路層１１２と、セラミックス基板１１１の他方の面（図４において下面）に接合された金属層１１３と、を備えている。 Next, a second embodiment of the present invention will be described with reference to FIGS.
A power module substrate 110 shown in FIG. 4 includes a ceramic substrate 111, a circuit layer 112 bonded to one surface (upper surface in FIG. 4) of the ceramic substrate 111, and the other surface (lower surface in FIG. 4). And a metal layer 113 bonded to each other.

セラミックス基板１１１は、絶縁性の高いＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
また、このセラミックス基板１１１の一方の面及び他方の面には、Ａｌ２Ｏ３層１２５、１２６が形成されている。 The ceramic substrate 111 is made of highly insulating AlN (aluminum nitride). Further, the thickness of the ceramic substrate 111 is set in a range of 0.2 to 1.5 mm, and in this embodiment, is set to 0.635 mm.
In addition, Al 2 O 3 layers 125 and 126 are formed on one surface and the other surface of the ceramic substrate 111.

回路層１１２は、図６に示すように、セラミックス基板１１１の一方の面（図６において上面）に銅板１２２が接合されることにより形成されている。回路層１１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。また、この回路層１１２には、回路パターンが形成されており、その一方の面（図４において上面）が、半導体素子等の電子部品が搭載される搭載面１１２Ａとされている。   As shown in FIG. 6, the circuit layer 112 is formed by bonding a copper plate 122 to one surface (upper surface in FIG. 6) of the ceramic substrate 111. The thickness of the circuit layer 112 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment. Further, a circuit pattern is formed on the circuit layer 112, and one surface (the upper surface in FIG. 4) is a mounting surface 112A on which electronic components such as semiconductor elements are mounted.

金属層１１３は、図６に示すように、セラミックス基板１１１の他方の面（図６において下面）に、銅板１２３が接合されることにより形成されている。金属層１１３の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。   As shown in FIG. 6, the metal layer 113 is formed by bonding a copper plate 123 to the other surface (the lower surface in FIG. 6) of the ceramic substrate 111. The thickness of the metal layer 113 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment.

そして、銅板１２２（回路層１１２）及び銅板１２３（金属層１１３）は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされており、さらに好ましくは、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で３ｍｏｌｐｐｍ以上５０ｍｏｌｐｐｍ以下、又は、ボロンを３００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有しており、酸素含有量が１質量ｐｐｍ以下とされている。
本実施形態においては、銅板１２２（回路層１１２）及び銅板１２３（金属層１１３）は、純度９９．９９質量％以上の無酸素銅（ＯＦＣ）にＺｒを１０ｍｏｌｐｐｍ添加したＺｒ−Ｄｏｐｅｄ銅とされている。 And before the copper plate 122 (circuit layer 112) and the copper plate 123 (metal layer 113) are joined, at least one of alkaline earth elements, transition metal elements, and rare earth elements is added in a total of 1 molppm to 100 molppm. Or containing boron in an amount of 100 molppm or more and 1000 molppm or less, with the balance being copper and inevitable impurities, more preferably at least alkaline earth elements, transition metal elements, rare earth elements One or more of them are contained in a total of 3 molppm or more and 50 molppm or less, or boron is contained in an amount of 300 molppm or more and 1000 molppm or less, and the oxygen content is 1 mass ppm or less.
In the present embodiment, the copper plate 122 (circuit layer 112) and the copper plate 123 (metal layer 113) are Zr-doped copper obtained by adding 10 molppm of Zr to oxygen free copper (OFC) having a purity of 99.99 mass% or more. Yes.

以下に、前述の構成のパワーモジュール用基板１１０の製造方法について、図５及び図６を参照して説明する。   Below, the manufacturing method of the board | substrate 110 for power modules of the above-mentioned structure is demonstrated with reference to FIG.5 and FIG.6.

本実施形態では、図５及び図６に示すように、回路層１１２となる銅板１２２とセラミックス基板１１１とを接合する（回路層形成工程Ｓ１０１）とともに、金属層１１３となる銅板１２３とセラミックス基板１１１とを接合する（金属層形成工程Ｓ１０２）。本実施形態では、これら回路層形成工程Ｓ１０１と、金属層形成工程Ｓ１０２と、を同時に実施することになる。   In the present embodiment, as shown in FIGS. 5 and 6, the copper plate 122 that becomes the circuit layer 112 and the ceramic substrate 111 are joined (circuit layer forming step S <b> 101), and the copper plate 123 that becomes the metal layer 113 and the ceramic substrate 111. Are joined (metal layer forming step S102). In this embodiment, the circuit layer forming step S101 and the metal layer forming step S102 are performed simultaneously.

まず、図５及び図６に示すように、ＡｌＮからなるセラミックス基板１１１の一方の面及び他方の面に、Ａｌ２Ｏ３層１２５，１２６を形成する（アルミナ層形成工程Ｓ１１０）。このアルミナ層形成工程Ｓ１１０においては、ＡｌＮの酸化処理を１２００℃以上でＡｒ−Ｏ２混合ガス雰囲気にて行った。酸素分圧ＰＯ２を１０ｋＰａとし、水蒸気分圧ＰＨ２Ｏを０．０５ｋＰａに調整した。このように、高酸素分圧／低水蒸気分圧雰囲気にてＡｌＮの酸化処理を行うことにより、ＡｌＮとの密着性に優れた緻密なＡｌ２Ｏ３層１２５、１２６が形成されることになる。ここで、Ａｌ２Ｏ３層１２５，１２６の厚さは１μｍ以上とされている。
なお、高純度のＡｒガスを脱酸処理した後に酸素ガスを混合することによって酸素分圧を調整した。また、この雰囲気ガスをシリカゲルと五酸化二リンを充填した乾燥系に通すことで脱水処理を行った後に所定温度に調整された水中を通過させることによって水蒸気分圧を調整した。 First, as shown in FIGS. 5 and 6, Al 2 O 3 layers 125 and 126 are formed on one surface and the other surface of a ceramic substrate 111 made of AlN (alumina layer forming step S110). In this alumina layer forming step S110, the oxidation treatment of AlN was performed at 1200 ° C. or higher in an Ar—O 2 mixed gas atmosphere. The oxygen partial pressure P O2 and 10 kPa, to prepare a water vapor partial pressure P H2 O to 0.05 kPa. As described above, by performing the oxidation treatment of AlN in a high oxygen partial pressure / low water vapor partial pressure atmosphere, dense Al 2 O 3 layers 125 and 126 excellent in adhesion with AlN are formed. . Here, the thickness of the Al 2 O 3 layers 125 and 126 is 1 μm or more.
In addition, oxygen partial pressure was adjusted by mixing oxygen gas after deoxidizing high purity Ar gas. Moreover, after performing dehydration treatment by passing this atmospheric gas through a drying system filled with silica gel and diphosphorus pentoxide, the water vapor partial pressure was adjusted by passing water adjusted to a predetermined temperature.

次に、セラミックス基板１１１の一方の面側に銅板１２２を積層する。また、セラミックス基板１１１の他方の面側に銅板１２３を積層する（積層工程Ｓ１１１）。すなわち、セラミックス基板１１１と銅板１２２との間にＡｌ２Ｏ３層１２５を介在させ、セラミックス基板１１１と銅板１２３との間にＡｌ２Ｏ３層１２６を介在させているのである。 Next, a copper plate 122 is laminated on one surface side of the ceramic substrate 111. Further, the copper plate 123 is laminated on the other surface side of the ceramic substrate 111 (lamination step S111). That is, the Al 2 O 3 layer 125 is interposed between the ceramic substrate 111 and the copper plate 122, and the Al 2 O 3 layer 126 is interposed between the ceramic substrate 111 and the copper plate 123.

次に、銅板１２２、セラミックス基板１１１、銅板１２３をその積層方向に加圧した状態で、酸素含有雰囲気で加熱する（加熱工程Ｓ１１２）。ここで、本実施形態では、加熱温度は１０６５℃以上１０８３℃以下の範囲内に設定している。
すると、図６に示すように、銅板１２２とセラミックス基板１１１との界面に第１溶融金属領域１５５が形成され、セラミックス基板１１１と銅板１２３との界面に第２溶融金属領域１５６が形成される。これら第１溶融金属領域１５５及び第２溶融金属領域１５６は、銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）との共晶反応によって融点が降下することにより形成されるものである。 Next, the copper plate 122, the ceramic substrate 111, and the copper plate 123 are heated in an oxygen-containing atmosphere while being pressurized in the stacking direction (heating step S112). Here, in this embodiment, the heating temperature is set in the range of 1065 ° C. or more and 1083 ° C. or less.
Then, as shown in FIG. 6, a first molten metal region 155 is formed at the interface between the copper plate 122 and the ceramic substrate 111, and a second molten metal region 156 is formed at the interface between the ceramic substrate 111 and the copper plate 123. The first molten metal region 155 and the second molten metal region 156 are formed by lowering the melting point due to a eutectic reaction between copper (Cu) and cuprous oxide (Cu 2 O).

次に、温度を低下させることにより、第１溶融金属領域１５５及び第２溶融金属領域１５６を凝固させる（凝固工程Ｓ１１３）。
このようして、銅板１２２、セラミックス基板１１１、銅板１２３が接合され、本実施形態であるパワーモジュール用基板１１０が製造されることになる。 Next, the first molten metal region 155 and the second molten metal region 156 are solidified by lowering the temperature (solidification step S113).
Thus, the copper plate 122, the ceramic substrate 111, and the copper plate 123 are joined, and the power module substrate 110 which is this embodiment is manufactured.

以上のような構成とされた本実施形態であるパワーモジュール用基板１１０によれば、回路層１１２が銅板１２２で構成されているので、回路層１１２の搭載面１１２Ａ上に搭載される半導体素子等の発熱体からの熱を効率良く促進することができる。
また、回路層１１２及び金属層１１３が、Ｚｒを１０ｍｏｌｐｐｍ含有する銅板１２２、１２３で構成されているので、Ｚｒが不可避不純物のひとつとして銅中に存在するＳ（硫黄）と反応して硫化物を生成し、Ｓの影響を抑制することが可能となる。これにより、銅板１２２（回路層１１２）及び銅板１２３（金属層１１３）の再結晶温度が低くなり、加工硬化が抑制されることになる。よって、冷熱サイクル負荷時におけるセラミックス基板１１１の割れの発生を抑制することが可能となる。 According to the power module substrate 110 of the present embodiment configured as described above, since the circuit layer 112 is configured by the copper plate 122, a semiconductor element or the like mounted on the mounting surface 112A of the circuit layer 112, and the like. The heat from the heating element can be efficiently promoted.
In addition, since the circuit layer 112 and the metal layer 113 are composed of copper plates 122 and 123 containing 10 mol ppm of Zr, Zr reacts with S (sulfur) present in copper as one of inevitable impurities, thereby forming sulfide. It is possible to suppress the influence of S. Thereby, the recrystallization temperature of the copper plate 122 (circuit layer 112) and the copper plate 123 (metal layer 113) becomes low, and work hardening is suppressed. Therefore, it is possible to suppress the occurrence of cracks in the ceramic substrate 111 during the cooling / heating cycle load.

また、本実施形態では、ＡｌＮからなるセラミックス基板１１１の一方の面にＡｌ２Ｏ３層１２５を形成し、かつ、他方の面にＡｌ２Ｏ３層１２６を形成し、これらＡｌ２Ｏ３層１２５、１２６を利用して銅板１２２，１２３とセラミックス基板１１１とをＤＢＣ法によって接合していることから、銅板１２２，１２３とセラミックス基板１１１とを強固に接合することができる。このように、ＡｌＮからなるセラミックス基板１１１であっても、ＤＢＣ法を利用して銅板１２２，１２３を接合することが可能となる。 In this embodiment, the Al 2 O 3 layer 125 is formed on one surface of the ceramic substrate 111 made of AlN, and the Al 2 O 3 layer 126 is formed on the other surface, and these Al 2 O 3 layers are formed. Since the copper plates 122 and 123 and the ceramic substrate 111 are bonded by the DBC method using 125 and 126, the copper plates 122 and 123 and the ceramic substrate 111 can be bonded firmly. Thus, even the ceramic substrate 111 made of AlN can bond the copper plates 122 and 123 using the DBC method.

さらに、アルミナ層形成工程Ｓ１１０において、形成するＡｌ２Ｏ３層１２５、１２６の厚さを１μｍ以上としているので、銅板１２２、１２３とセラミックス基板１１１とを確実に接合することが可能となる。
また、本実施形態では、高酸素分圧／低水蒸気分圧雰囲気にてＡｌＮの酸化処理を行うことにより、ＡｌＮとの密着性に優れた緻密なＡｌ２Ｏ３層１２５、１２６を形成しているので、ＡｌＮからなるセラミックス基板１１１とＡｌ２Ｏ３層１２５、１２６との間での剥離の発生を防止することが可能となる。 Furthermore, in the alumina layer forming step S110, the Al 2 O 3 layers 125 and 126 to be formed have a thickness of 1 μm or more, so that the copper plates 122 and 123 and the ceramic substrate 111 can be reliably bonded.
In the present embodiment, the AlN is oxidized in a high oxygen partial pressure / low water vapor partial pressure atmosphere to form dense Al 2 O 3 layers 125 and 126 having excellent adhesion to AlN. Therefore, it is possible to prevent the peeling between the ceramic substrate 111 made of AlN and the Al 2 O 3 layers 125 and 126.

次に、本発明の第３の実施形態について、図７から図９を参照して説明する。
図７に示すパワーモジュール用基板２１０は、セラミックス基板２１１と、このセラミックス基板２１１の一方の面（図７において上面）に形成された回路層２１２と、セラミックス基板２１１の他方の面（図７において下面）に形成された金属層２１３と、を備えている。 Next, a third embodiment of the present invention will be described with reference to FIGS.
The power module substrate 210 shown in FIG. 7 includes a ceramic substrate 211, a circuit layer 212 formed on one surface of the ceramic substrate 211 (upper surface in FIG. 7), and the other surface of the ceramic substrate 211 (in FIG. 7). A metal layer 213 formed on the lower surface.

セラミックス基板２１１は、回路層２１２と金属層２１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮで構成されている。また、セラミックス基板２１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。   The ceramic substrate 211 prevents electrical connection between the circuit layer 212 and the metal layer 213, and is made of highly insulating AlN. Further, the thickness of the ceramic substrate 211 is set in a range of 0.2 to 1.5 mm, and in this embodiment, is set to 0.635 mm.

回路層２１２は、図９に示すように、セラミックス基板２１１の一方の面（図９において上面）に、銅板２２２が接合されることにより形成されている。回路層２１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。また、この回路層２１２には、回路パターンが形成されており、その一方の面（図７において上面）が、半導体素子等の電子部品が搭載される搭載面２１２Ａとされている。   As shown in FIG. 9, the circuit layer 212 is formed by bonding a copper plate 222 to one surface (upper surface in FIG. 9) of the ceramic substrate 211. The thickness of the circuit layer 212 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment. In addition, a circuit pattern is formed on the circuit layer 212, and one surface (the upper surface in FIG. 7) is a mounting surface 212A on which electronic components such as semiconductor elements are mounted.

金属層２１３は、図９に示すように、セラミックス基板２１１の他方の面（図９において下面）に、銅板２２３が接合されることにより形成されている。金属層２１３の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．３ｍｍに設定されている。   As shown in FIG. 9, the metal layer 213 is formed by bonding a copper plate 223 to the other surface (the lower surface in FIG. 9) of the ceramic substrate 211. The thickness of the metal layer 213 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.3 mm in the present embodiment.

そして、銅板２２２（回路層２１２）及び銅板２２３（金属層２１３）は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされ、さらに好ましくは、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で３ｍｏｌｐｐｍ以上５０ｍｏｌｐｐｍ以下、又は、ボロンを３００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有しており、酸素含有量が１質量ｐｐｍ以下とされている。
本実施形態においては、銅板２２２（回路層２１２）及び銅板２２３（金属層２１３）は、純度９９．９９質量％以上の無酸素銅（ＯＦＣ）にＬａを７ｍｏｌｐｐｍ添加したＬａ−Ｄｏｐｅｄ銅とされている。 The copper plate 222 (circuit layer 212) and the copper plate 223 (metal layer 213) are at least one of at least one of an alkaline earth element, a transition metal element, and a rare earth element before being joined. Or containing boron in an amount of 100 molppm or more and 1000 molppm or less, with the balance being copper and inevitable impurities, and more preferably at least an alkaline earth element, a transition metal element, or a rare earth element One or more of these are contained in a total of 3 molppm or more and 50 molppm or less, or boron is contained in an amount of 300 molppm or more and 1000 molppm or less, and the oxygen content is 1 mass ppm or less.
In the present embodiment, the copper plate 222 (circuit layer 212) and the copper plate 223 (metal layer 213) are La-doped copper in which 7 mol ppm of La is added to oxygen free copper (OFC) having a purity of 99.99 mass% or more. Yes.

以下に、前述の構成のパワーモジュール用基板２１０の製造方法について、図８及び図９を参照して説明する。   Below, the manufacturing method of the board 210 for power modules of the above-mentioned structure is demonstrated with reference to FIG.8 and FIG.9.

本実施形態では、図８及び図９に示すように、回路層２１２となる銅板２２２とセラミックス基板２１１とを接合する（回路層形成工程Ｓ２０１）とともに、金属層２１３となる銅板２２３とセラミックス基板２１１とを接合する（金属層形成工程Ｓ２０２）。本実施形態では、これら回路層形成工程Ｓ２０１と、金属層形成工程Ｓ２０２と、を同時に実施することになる。   In the present embodiment, as shown in FIGS. 8 and 9, the copper plate 222 that becomes the circuit layer 212 and the ceramic substrate 211 are joined (circuit layer forming step S <b> 201), and the copper plate 223 that becomes the metal layer 213 and the ceramic substrate 211. Are joined (metal layer forming step S202). In the present embodiment, the circuit layer forming step S201 and the metal layer forming step S202 are performed simultaneously.

銅板２２２、２２３とセラミックス基板２１１とは、いわゆる活性金属法によって接合されている。
まず、セラミックス基板２１１の一方の面側に銅板２２２を積層する。また、セラミックス基板２１１の他方の面側に銅板２２３を積層する（積層工程Ｓ２１１）。このとき、図９に示すように、銅板２２２とセラミックス基板２１１との間にＡｇ−Ｃｕ−Ｔｉからなるろう材２２５を配設し、セラミックス基板２１１と銅板２２３との間にＡｇ−Ｃｕ−Ｔｉからなるろう材２２６を配設する。
なお、本実施形態では、ろう材２２５、２２６は、Ａｇ−２７．４質量％Ｃｕ−２．０質量％Ｔｉの組成のものを用いた。 The copper plates 222 and 223 and the ceramic substrate 211 are joined by a so-called active metal method.
First, the copper plate 222 is laminated on one surface side of the ceramic substrate 211. Further, the copper plate 223 is laminated on the other surface side of the ceramic substrate 211 (lamination step S211). At this time, as shown in FIG. 9, a brazing material 225 made of Ag—Cu—Ti is disposed between the copper plate 222 and the ceramic substrate 211, and the Ag—Cu—Ti is disposed between the ceramic substrate 211 and the copper plate 223. A brazing material 226 is provided.
In the present embodiment, the brazing filler metals 225 and 226 are composed of Ag-27.4 mass% Cu-2.0 mass% Ti.

次に、銅板２２２、セラミックス基板２１１、銅板２２３をその積層方向に加圧した状態で、真空雰囲気で加熱する（加熱工程Ｓ２１２）。なお、本実施形態では、１０−３Ｐａの真空雰囲気で、８５０℃、１０分の条件で加熱した。
すると、図９に示すように、銅板２２２とセラミックス基板２１１との界面に第１溶融金属領域２５５が形成され、セラミックス基板２１１と銅板２２３との界面に第２溶融金属領域２５６が形成される。 Next, the copper plate 222, the ceramic substrate 211, and the copper plate 223 are heated in a vacuum atmosphere in a state where they are pressurized in the stacking direction (heating step S212). In the present embodiment, heating was performed at 850 ° C. for 10 minutes in a vacuum atmosphere of 10 −3 Pa.
Then, as shown in FIG. 9, a first molten metal region 255 is formed at the interface between the copper plate 222 and the ceramic substrate 211, and a second molten metal region 256 is formed at the interface between the ceramic substrate 211 and the copper plate 223.

次に、温度を低下させることにより、第１溶融金属領域２５５及び第２溶融金属領域２５６を凝固させる（凝固工程Ｓ２１３）。
このようして、銅板２２２、セラミックス基板２１１、銅板２２３が接合され、本実施形態であるパワーモジュール用基板２１０が製造されることになる。 Next, the first molten metal region 255 and the second molten metal region 256 are solidified by lowering the temperature (solidification step S213).
In this way, the copper plate 222, the ceramic substrate 211, and the copper plate 223 are joined, and the power module substrate 210 according to the present embodiment is manufactured.

以上のような構成とされた本実施形態であるパワーモジュール用基板２１０によれば、回路層２１２が銅板２２２で構成されているので、回路層２１２の搭載面２１２Ａ上に搭載される半導体素子等の発熱体からの熱を効率良く促進することができる。
また、回路層２１２及び金属層２１３が、Ｌａを７ｍｏｌｐｐｍ含有する銅板２２２，２２３で構成されているので、Ｌａが不可避不純物のひとつとして銅中に存在するＳ（硫黄）と反応して硫化物を生成し、Ｓの影響を抑制することが可能となる。これにより、銅板２２２（回路層２１２）及び銅板２２３（金属層２１３）の再結晶温度が低くなり、加工硬化が抑制されることになる。よって、冷熱サイクル負荷時におけるセラミックス基板２１１の割れの発生を抑制することが可能となる。 According to the power module substrate 210 of the present embodiment configured as described above, since the circuit layer 212 is configured by the copper plate 222, a semiconductor element or the like mounted on the mounting surface 212A of the circuit layer 212 or the like. The heat from the heating element can be efficiently promoted.
In addition, since the circuit layer 212 and the metal layer 213 are composed of copper plates 222 and 223 containing 7 mol ppm of La, La reacts with S (sulfur) present in copper as one of the inevitable impurities, thereby forming sulfide. It is possible to suppress the influence of S. Thereby, the recrystallization temperature of the copper plate 222 (circuit layer 212) and the copper plate 223 (metal layer 213) becomes low, and work hardening is suppressed. Therefore, it is possible to suppress the occurrence of cracks in the ceramic substrate 211 when the thermal cycle is applied.

また、Ａｇ−Ｃｕ−Ｔｉのろう材２２５，２２６を用いた活性金属法によって、銅板２２２，２２３とセラミックス基板２１１とを接合しているので、銅板２２２，２２３とセラミックス基板２１１との界面に酸素を介在させることなく、パワーモジュール用基板２１０を構成することができる。   Further, since the copper plates 222 and 223 and the ceramic substrate 211 are joined by an active metal method using the brazing materials 225 and 226 of Ag—Cu—Ti, oxygen is present at the interface between the copper plates 222 and 223 and the ceramic substrate 211. The power module substrate 210 can be configured without any interposition.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、セラミックス基板を、Ａｌ２Ｏ３、ＡｌＮで構成したもので説明したが、これに限定されることはなく、Ｓｉ３Ｎ４等で構成されたものであってもよい。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, although the ceramic substrate has been described as being composed of Al 2 O 3 and AlN, the present invention is not limited to this and may be composed of Si 3 N 4 or the like.

また、回路層を構成する銅板と金属層を構成する銅板とを、同一の組成のものとして説明したが、これに限定されることはなく、回路層を構成する銅板と金属層を構成する銅板とを互いに組成の異なるものとしてもよい。
さらに、第２の実施形態において、ＡｌＮを酸化処理することによってＡｌ２Ｏ３層を形成するものとして説明したが、これに限定されることはなく、他の手段によってセラミックス基板の表面にＡｌ２Ｏ３層を形成してもよい。 Moreover, although the copper plate which comprises a circuit layer and the copper plate which comprises a metal layer were demonstrated as the thing of the same composition, it is not limited to this, The copper plate which comprises a copper layer which comprises a circuit layer, and a metal layer And may have different compositions.
Further, in the second embodiment, the Al 2 O 3 layer is formed by oxidizing AlN. However, the present invention is not limited to this, and Al 2 is applied to the surface of the ceramic substrate by other means. An O 3 layer may be formed.

また、本実施形態では、ヒートシンクの天板部をＡ６０６３合金で構成したものとして説明したが、これに限定されることはなく、Ａ１１００合金、Ａ３００３合金、Ａ５０５２合金、Ａ７Ｎ０１合金等の他の金属材料で構成されたものであってもよい。
さらに、ヒートシンクの構造は、本実施形態に限定されることはなく、他の構造のヒートシンクを採用してもよい。 In the present embodiment, the top plate of the heat sink has been described as being made of an A6063 alloy. However, the present invention is not limited to this, and other metal materials such as an A1100 alloy, an A3003 alloy, an A5052 alloy, and an A7N01 alloy. It may be configured by.
Furthermore, the structure of the heat sink is not limited to this embodiment, and a heat sink having another structure may be adopted.

また、本実施形態では、ヒートシンクの上に一つのパワーモジュール用基板が接合された構成として説明したが、これに限定されることはなく、一つのヒートシンクの上に複数のパワーモジュール用基板が接合されていてもよい。   In the present embodiment, the power module substrate is described as being bonded to the heat sink. However, the present invention is not limited to this, and a plurality of power module substrates are bonded to the heat sink. May be.

本発明の有効性を確認するために行った比較実験について説明する。
Ａｌ２Ｏ３からなる厚さ０．６３５ｍｍのセラミックス基板と、表１に示す組成の銅又は銅合金からなる厚さ０．３ｍｍの銅板と、を準備した。
これらの銅板、セラミックス基板、銅板を、第３の実施形態に記載された方法により接合した。なお、回路層形成工程Ｓ２０１及び金属層形成工程Ｓ２０２における加圧圧力を０．５ｋｇｆ／ｃｍ２、加熱温度を８５０℃とした。 A comparative experiment conducted to confirm the effectiveness of the present invention will be described.
A ceramic substrate having a thickness of 0.635 mm made of Al 2 O 3 and a copper plate having a thickness of 0.3 mm made of copper or a copper alloy having the composition shown in Table 1 were prepared.
These copper plate, ceramic substrate, and copper plate were joined by the method described in the third embodiment. In addition, the pressurization pressure in circuit layer formation process S201 and metal layer formation process S202 was 0.5 kgf / cm < 2 >, and heating temperature was 850 degreeC.

そして、これらのパワーモジュール用基板に、冷熱サイクル（−４０℃←→１１０℃）を所定回数だけ負荷し、セラミックス基板の割れの有無について確認した。   Then, a thermal cycle (−40 ° C. ← → 110 ° C.) was loaded a predetermined number of times on these power module substrates, and the presence or absence of cracks in the ceramic substrate was confirmed.

Figure 0005765131
Figure 0005765131

タフピッチ銅を用いた従来例１及び無酸素銅（ＯＦＣ）を用いた従来例２においては、冷熱サイクルを１０００回から２０００回負荷するまでに、セラミックス基板にクラックが認められた。   In Conventional Example 1 using tough pitch copper and Conventional Example 2 using oxygen-free copper (OFC), cracks were observed in the ceramic substrate before the cooling / heating cycle was loaded 1000 to 2000 times.

アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有する本発明例１〜１４においては、冷熱サイクルを２０００回負荷した時点でセラミックス基板に割れは認められなかった。特に、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で３ｍｏｌｐｐｍ以上５０ｍｏｌｐｐｍ以下、又は、ボロンを３００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有する本発明例１〜３、７〜１３では、冷熱サイクルを３０００回負荷した時点でもセラミックス基板に割れは認められなかった。
さらに、酸素含有量が異なる本発明例５と本発明例６とを比較すると、酸素含有量が１質量ｐｐｍ以下とされた本発明例５の方がセラミックス基板の割れ防止効果が高いことが確認された。 In the present invention examples 1 to 14 containing at least one of alkaline earth elements, transition metal elements, and rare earth elements in a total of 1 molppm to 100 molppm, or boron containing 100 molppm to 1000 molppm, When the cycle was loaded 2000 times, no crack was observed in the ceramic substrate. In particular, Examples 1 to 3 and 7 of the present invention containing at least one of alkaline earth elements, transition metal elements, and rare earth elements in a total of 3 molppm to 50 molppm, or boron in an amount of 300 molppm to 1000 molppm. In ˜13, no crack was observed in the ceramic substrate even when the cooling cycle was loaded 3000 times.
Furthermore, when Example 5 of the present invention and Example 6 of the present invention having different oxygen contents are compared, it is confirmed that Example 5 of the present invention in which the oxygen content is 1 mass ppm or less has a higher cracking prevention effect on the ceramic substrate. It was done.

１ パワーモジュール
３ 半導体素子（電子部品）
１０、１１０、２１０ パワーモジュール用基板
１１、１１１、２１１ セラミックス基板（絶縁基板）
１２、１１２、２１２ 回路層
１３、１１３、２１３ 金属層
２２、１２２、２２２ 銅板
２３、１２３、２２３ 銅板
４０ ヒートシンク付パワーモジュール用基板
４１ ヒートシンク
１２５、１２６ Ａｌ２Ｏ３層 1 Power module 3 Semiconductor element (electronic component)
10, 110, 210 Power module substrate 11, 111, 211 Ceramic substrate (insulating substrate)
12, 112, 212 Circuit layer 13, 113, 213 Metal layer 22, 122, 222 Copper plate 23, 123, 223 Copper plate 40 Power module substrate with heat sink 41 Heat sink 125, 126 Al 2 O 3 layer

Claims (10)

絶縁基板と、この絶縁基板の一方の面に形成された回路層と、を備えたパワーモジュール用基板であって、
前記回路層は、前記絶縁基板の一方の面に銅板が接合されて構成されており、
前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされていることを特徴とするパワーモジュール用基板。 A power module substrate comprising an insulating substrate and a circuit layer formed on one surface of the insulating substrate,
The circuit layer is configured by bonding a copper plate to one surface of the insulating substrate,
Before the copper plate is bonded, at least one of an alkaline earth element, a transition metal element, and a rare earth element is added in a total of 1 molppm to 100 molppm, or boron is 100 molppm to 1000 molppm. A power module substrate comprising: a composition containing copper and inevitable impurities in the balance. 前記絶縁基板の他方の面に金属層が形成されており、この金属層は、前記絶縁基板の他方の面に銅板が接合されて構成されており、
前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされていることを特徴とする請求項１に記載のパワーモジュール用基板。 A metal layer is formed on the other surface of the insulating substrate, and the metal layer is configured by bonding a copper plate to the other surface of the insulating substrate.
Before the copper plate is bonded, at least one of an alkaline earth element, a transition metal element, and a rare earth element is added in a total of 1 molppm to 100 molppm, or boron is 100 molppm to 1000 molppm. The power module substrate according to claim 1, wherein the power module substrate has a composition containing copper and inevitable impurities. 前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で３ｍｏｌｐｐｍ以上５０ｍｏｌｐｐｍ以下、又は、ボロンを３００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされていることを特徴とする請求項１又は請求項2に記載のパワーモジュール用基板。   Before the copper plate is bonded, at least one of an alkaline earth element, a transition metal element, and a rare earth element is added in a total of 3 molppm to 50 molppm, or boron is 300 molppm to 1000 molppm. 3. The power module substrate according to claim 1 or 2, wherein the power module substrate has a composition containing copper and inevitable impurities. 前記銅板は、酸素含有量が１質量ｐｐｍ以下とされていることを特徴とする請求項１から請求項３のいずれか一項に記載のパワーモジュール用基板。   4. The power module substrate according to claim 1, wherein the copper plate has an oxygen content of 1 mass ppm or less. 5. 請求項１から請求項４のいずれか一項に記載のパワーモジュール用基板と、ヒートシンクと、を備えたことを特徴とするヒートシンク付パワーモジュール用基板。   A power module substrate with a heat sink, comprising the power module substrate according to any one of claims 1 to 4 and a heat sink. 請求項５に記載のヒートシンク付パワーモジュール用基板と、前記回路層上に搭載された電子部品と、を備えたことを特徴とするパワーモジュール。   A power module comprising: the power module substrate with a heat sink according to claim 5; and an electronic component mounted on the circuit layer. 請求項１から請求項４のいずれか一項に記載のパワーモジュール用基板と、前記回路層上に搭載された電子部品と、を備えたことを特徴とするパワーモジュール。   5. A power module comprising the power module substrate according to claim 1, and an electronic component mounted on the circuit layer. 絶縁基板と、この絶縁基板の一方の面に形成された回路層と、を備えたパワーモジュール用基板の製造方法であって、
前記回路層は、前記絶縁基板の一方の面に銅板が接合されて構成されており、前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされており、
前記絶縁基板の接合面にＡｌ２Ｏ３層を形成するアルミナ層形成工程と、前記絶縁基板の一方の面に銅板を接合して前記回路層を形成する回路層形成工程と、を備えており、
前記回路層形成工程においては、前記銅板と前記絶縁基板とを、銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）の共晶域での液相を利用したＤＢＣ法によって接合することを特徴とするパワーモジュール用基板の製造方法。 A method for manufacturing a power module substrate comprising: an insulating substrate; and a circuit layer formed on one surface of the insulating substrate,
The circuit layer is formed by bonding a copper plate to one surface of the insulating substrate, and the copper plate is at least one of an alkaline earth element, a transition metal element, and a rare earth element before being bonded. It contains a total of 1 molppm or more and 100 molppm or less of seeds, or contains boron in an amount of 100 molppm or more and 1000 molppm or less, with the balance being copper and inevitable impurities,
An alumina layer forming step of forming an Al 2 O 3 layer on the bonding surface of the insulating substrate; and a circuit layer forming step of bonding a copper plate to one surface of the insulating substrate to form the circuit layer. ,
In the circuit layer forming step, the copper plate and the insulating substrate are joined by a DBC method using a liquid phase in a eutectic region of copper (Cu) and cuprous oxide (Cu 2 O). A method for manufacturing a power module substrate. 前記パワーモジュール用基板は、前記絶縁基板の他方の面に形成された金属層を備え、前記金属層は、前記絶縁基板の他方の面に銅板が接合されて構成されており、前記銅板は、接合される前において、少なくとも、アルカリ土類元素、遷移金属元素、希土類元素のうちの１種以上を合計で１ｍｏｌｐｐｍ以上１００ｍｏｌｐｐｍ以下、又は、ボロンを１００ｍｏｌｐｐｍ以上１０００ｍｏｌｐｐｍ以下のいずれか一方を含有し、残部が銅及び不可避不純物とされた組成とされており、
前記絶縁基板の接合面にＡｌ２Ｏ３層を形成するアルミナ層形成工程と、前記絶縁基板の他方の面に銅板を接合して前記金属層を形成する金属層形成工程と、を備えており、
前記金属層形成工程においては、前記銅板と前記絶縁基板とを、銅（Ｃｕ）と亜酸化銅（Ｃｕ２Ｏ）の共晶域での液相を利用したＤＢＣ法によって接合することを特徴とする請求項８に記載のパワーモジュール用基板の製造方法。 The power module substrate includes a metal layer formed on the other surface of the insulating substrate, and the metal layer is configured by bonding a copper plate to the other surface of the insulating substrate. Before joining, at least one of an alkaline earth element, a transition metal element, and a rare earth element is added in a total of 1 molppm to 100 molppm, or boron is contained in an amount of 100 molppm to 1000 molppm, and the balance Is made of copper and inevitable impurities,
An alumina layer forming step of forming an Al 2 O 3 layer on the bonding surface of the insulating substrate; and a metal layer forming step of bonding a copper plate to the other surface of the insulating substrate to form the metal layer. ,
In the metal layer forming step, the copper plate and the insulating substrate are joined by a DBC method using a liquid phase in a eutectic region of copper (Cu) and cuprous oxide (Cu 2 O). The manufacturing method of the board | substrate for power modules of Claim 8. 前記回路層形成工程と前記金属層形成工程とを同時に実施することを特徴とする請求項９に記載のパワーモジュール用基板の製造方法。 The method for manufacturing a power module substrate according to claim 9, wherein the circuit layer forming step and the metal layer forming step are simultaneously performed.
JP2011176712A 2011-08-12 2011-08-12 Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate Active JP5765131B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011176712A JP5765131B2 (en) 2011-08-12 2011-08-12 Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate
EP12823914.2A EP2743978B1 (en) 2011-08-12 2012-08-10 Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module
CN201280037162.1A CN103733329B (en) 2011-08-12 2012-08-10 Power module substrate, carry the manufacture method of the power module substrate of radiator, power model and power module substrate
US14/238,097 US9066433B2 (en) 2011-08-12 2012-08-10 Power module substrate, power module substrate with heat sink, power module, and method of manufacturing power module substrate
TW101128958A TWI575680B (en) 2011-08-12 2012-08-10 Substrate for power module, substrate for power module with heat sink, method for manufacturing power module and substrate for power module
KR1020147002677A KR101586157B1 (en) 2011-08-12 2012-08-10 Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module
PCT/JP2012/070484 WO2013024813A1 (en) 2011-08-12 2012-08-10 Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011176712A JP5765131B2 (en) 2011-08-12 2011-08-12 Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate

Publications (2)

Publication Number Publication Date
JP2013041913A JP2013041913A (en) 2013-02-28
JP5765131B2 true JP5765131B2 (en) 2015-08-19

Family

ID=47890069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011176712A Active JP5765131B2 (en) 2011-08-12 2011-08-12 Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate

Country Status (1)

Country Link
JP (1) JP5765131B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6435711B2 (en) * 2014-08-21 2018-12-12 三菱マテリアル株式会社 Power module substrate with heat sink and power module
JP6471465B2 (en) * 2014-11-11 2019-02-20 三菱マテリアル株式会社 Power module board with cooler
US11939270B2 (en) 2019-02-04 2024-03-26 Mitsubishi Materials Corporation Production method for copper/ceramic joined body, production method for insulated circuit board, copper/ceramic joined body, and insulated circuit board
CN114761589B (en) * 2019-11-29 2023-05-16 三菱综合材料株式会社 Copper alloy, copper alloy plastic working material, electronic/electrical device module, terminal, bus bar, and heat dissipating substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715579B2 (en) * 1989-07-28 1998-02-18 日立電線株式会社 Manufacturing method of copper wiring ceramic substrate
JPH05170564A (en) * 1991-12-25 1993-07-09 Kawasaki Steel Corp Copper plate-joined aln substrate

Also Published As

Publication number Publication date
JP2013041913A (en) 2013-02-28

Similar Documents

Publication Publication Date Title
KR101586157B1 (en) Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module
JP5577980B2 (en) Power module substrate with heat sink, power module, and method for manufacturing power module substrate with heat sink
JP6621076B2 (en) Power module substrate, power module substrate with heat sink, and power module
WO2013147142A1 (en) Power module substrate, power module substrate with heat sink, and power module
WO2011030754A1 (en) Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
JP2014183119A (en) Method for manufacturing substrate for power modules
JP5935292B2 (en) Method for manufacturing power module substrate, method for manufacturing power module substrate with heat sink
JP2014222788A (en) Method for manufacturing substrate for power module, method for manufacturing substrate for power module with heat sink, and method for manufacturing power module
JP2011108999A (en) Substrate for power module, substrate for power module with heat sink, power module, and method of manufacturing substrate for power module
JP5765131B2 (en) Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate
JP5699853B2 (en) Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate
JP5910166B2 (en) Power module substrate manufacturing method
JP6569511B2 (en) Bonded body, power module substrate with cooler, and method for manufacturing power module substrate with cooler
JP6819299B2 (en) Joined body, substrate for power module, manufacturing method of joined body and manufacturing method of substrate for power module
JP6432373B2 (en) Power module substrate with heat sink, power module, and method for manufacturing power module substrate with heat sink
TWI708754B (en) Bonded body, power module substrate, power mosule, method of producing bonded body and method of producing power module substrate
JP6303420B2 (en) Power module substrate
CN108701659B (en) Bonded body, substrate for power module, method for manufacturing bonded body, and method for manufacturing substrate for power module
TW202243156A (en) Heat sink-integrated insulating circuit board
JP6428327B2 (en) Power module substrate with heat sink, power module, and method for manufacturing power module substrate with heat sink
JP6201297B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP6237058B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP5359942B2 (en) Power module substrate, power module, and method of manufacturing power module substrate
JP2010098060A (en) Substrate for power module with heat sink and power module with heat sink

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5765131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150