JP5752317B2 - 準巡回低密度パリティ検査符号を求める方法、及び準巡回低密度パリティ検査符号に基づいてデータを符号化するシステム - Google Patents
準巡回低密度パリティ検査符号を求める方法、及び準巡回低密度パリティ検査符号に基づいてデータを符号化するシステム Download PDFInfo
- Publication number
- JP5752317B2 JP5752317B2 JP2014506381A JP2014506381A JP5752317B2 JP 5752317 B2 JP5752317 B2 JP 5752317B2 JP 2014506381 A JP2014506381 A JP 2014506381A JP 2014506381 A JP2014506381 A JP 2014506381A JP 5752317 B2 JP5752317 B2 JP 5752317B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- bits
- parity check
- group
- quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 86
- 239000011159 matrix material Substances 0.000 claims description 182
- 238000012360 testing method Methods 0.000 claims description 18
- 238000010276 construction Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 5
- 230000006872 improvement Effects 0.000 claims description 3
- 230000002829 reductive effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 125000004122 cyclic group Chemical group 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 239000000835 fiber Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000017105 transposition Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
この発明の様々な実施の形態は、その復号化器をハードウェアにおいて構築するのがより容易な構造化符号である、準巡回(QC)LDPC符号を求める。したがって、QC LDPC符号は多くの標準規格において用いられている。
テイルバイティング空間結合QC LDPC符号は、その基本行列が特定の構造を有するQC LDPC符号である。TBSC QC LDPC符号を説明するいくつかのパラメーター、すなわち、p(p×pの部分行列のサイズ)、J(基本行列内の行数)、L(基本行列内の列数)、S(基本行列の各行内の非負エントリー数)及びW(基本行列の各列内の非負エントリー数)が存在する。
LDPC符号は、「タナーグラフ」を用いて表すことができる。タナーグラフは、符号語ビットを表す「変数」ノードと、パリティ検査を表す「検査」ノードとを含む2部グラフである。ここで、変数ノードは、符号のパリティ検査行列内の対応するエントリーが非ゼロである場合にのみ、エッジによって検査ノードに連結される。
図3は、この発明の一実施の形態の非限定的な例を示している。この実施の形態において、テイルバイティング空間結合符号のスケルトンベース行列(SBM)325が、各列の重みが4になるように求められる(320)。スケルトンベース行列は、ブロック長312及びレート314を有する符号族を表し、行列の組126を求めるのに用いられる。ブロック長及びレートは予め決定することも、リアルタイムで、例えばランダムに決定することもできる。以下でより詳細に説明されるように、スケルトンベース行列325の転置の例410が図4に示されている。
スケルトンベース行列は、所望のブロック長N及びレートRに適合する列次数W=4を有する標準的な形式の規則的なTBSC QC LDPC符号について求められる。パラメーター値の様々な選択が可能であるが、或る特定の制約が存在する。特に、N、p及びLは、式N=pLによって関係付けられ、R、J及びLは式R=1−J/Lによって関係付けられる。スケルトンベース行列は未確定の任意の非負のエントリー値を有する。スケルトンベース行列の非負のエントリーはシンボル*を用いて以下に示される。
この発明の実施の形態によって様々なガース最大化方法を用いることができる。いくつかの実施の形態では、組126内の各行列125の重みが保持されるように特定のガース最大化方法が選択される。
TBSC QC LDPC符号を表す行列の候補要素組が、対応するタナーグラフにおいてトラッピングセット候補、すなわち略完全に連結した6ビットのパターンを形成する。この候補要素組は、トラッピングセットを形成する場合もしない場合もある。すなわち、実際はトラッピングセットを形成しない場合がある。したがって、この発明の様々な実施の形態が候補要素組を探索し、各組を試験して、その組がトラッピングセットであるか否かを判断する。一実施の形態では、試験プロセスは、二値対称チャネルを仮定して確率伝搬(BP)復号化器を用いる。ここで、トラッピングセット候補内の各ビットは不正確な値に初期化され、グラフ内の全ての他のビットは正確な値に初期化される。BP復号化器が復号化に失敗した場合、トラッピングセット候補は真のトラッピングセットであり、符号は受け入れ不可能である。
列の完全に規則的な重み(例えば重みが4に等しい)を有する符号は、ウォーターフォール性能を最適にしない場合がある。通常、ウォーターフォール性能は、いくつかの列がより高い次数に変更されたときに改善される。したがって、この発明のいくつかの実施の形態は、行列の少なくとも1つの列の重みを増大させる。重みの新たに増大した値は、4よりも大きくかつ最大列重み以下の任意の値とすることができる。増大させるステップは、この方法の任意の段階の間に適用することができる。例えば、行列125又は行列135に増大を適用することができる。
いくつかの実施の形態は、いくつかの重み4の列を重み3の列に変換することにより基本行列135から要素を除去することによって、符号のウォーターフォール性能を改善する。いくつかの実施の形態では、要素は基本行列から除去され、少なくとも1つの列の重みが重み3に低減される。除去される要素は、密度発展法を用いて選択することができる。付加的に又は代替的に、除去される要素はトラッピングセットパターン又は候補トラッピングセットパターン内の要素の対応する位置に基づいて選択することができる。
Claims (20)
- 準巡回低密度パリティ検査符号がトラッピングセットを有しないように該準巡回低密度パリティ検査符号を求める方法であって、
準巡回低密度パリティ検査符号族を表す行列の組を取得するステップであって、各準巡回低密度パリティ検査符号は8以上のガースのテイルバイティング空間結合符号であり、前記組内の各行列の各列は4以上の重みを有するものと、
トラッピングセットパターンに基づいて、前記行列の組から、トラッピングセットを有しない前記準巡回低密度パリティ検査符号を表すように行列を選択するステップと、
前記行列をメモリ内に記憶するステップと、
を含み、
前記取得するステップにおいて、
前記組内の行列の重みが保持されるように準巡回低密度パリティ検査符号のガースを最適化するガース最大化が施され、
最初に、スケルトンベース行列構造を有する符号の集合体の全てのとり得る値からランダムに前記準巡回低密度パリティ検査符号族を表す基本行列内の全ての非負のパラメーター値が選択され、
非負のパラメーター値ごとに、該パラメーター値を全ての他のとり得る値に変更するコストを与えるコスト行列を求め、
前記コスト行列から、各とり得る非負のパラメーター値を現在の値から各とり得る他の値に変更するコストの改善を与える利得行列を生成し、
コストを改善する正の利得である場合、コストを最も改善する単一の非負のパラメーター値変更が選択され、基本行列を更新するのに用いられ、
次にコスト行列を再度求め、
これらを反復し、いかなる単一のパラメーター値も、コストを更に低減する値に変更することがもはやできないときに終了し、
この時点で、現在の基本行列においてコストがゼロである場合に、所望のガースのテイルバイティング空間結合符号を表す基本行列を出力し、
この手順を複数回用いて、スケルトンベース行列によって指定される構造に適合しかつ所望のガースを有する行列の組を生成し、
該方法の前記ステップはプロセッサによって実行される、準巡回低密度パリティ検査符号がトラッピングセットを有しないように該準巡回低密度パリティ検査符号を求める方法。 - 前記取得するステップは、
テイルバイティング空間結合符号のスケルトンベース行列を、各列の前記重みが4となるように、かつ該スケルトンベース行列が所定のブロック長及び所定のレートを有する符号族を表すように求めることと、
前記スケルトンベース行列にガース最大化手順を適用することであって、それにより前記行列の組を生成し、前記ガース最大化手順は前記重みを保持するものと、
を更に含む、請求項1に記載の方法。 - 前記トラッピングセットパターンは、対応するタナーグラフ内の6ビットのパターンである、請求項1に記載の方法。
- 前記トラッピングセットパターンは、対応するタナーグラフ内に6ビットのパターンを含み、前記6ビットは3ビットの第1の群及び第2の群を形成し、前記第1の群内の全てのビットはパリティ検査によって前記第2の群内の全てのビットに連結している、請求項1に記載の方法。
- 前記トラッピングセットパターンは、前記行列のタナーグラフ内に6ビットのパターンを含み、前記6ビットは3ビットの2つの群を形成し、一方の群内の全てのビットは、満たされたパリティ検査を通じて他方の群内の全てのビットに連結し、前記6ビットのそれぞれが1つの満たされていないパリティ検査に連結している、請求項1に記載の方法。
- 前記トラッピングセットパターンは、前記行列のタナーグラフ内に6ビットのパターンを含み、前記6ビットのそれぞれがパリティ検査を通じて3ビット又は4ビットに連結し、前記6ビットは、第1の群及び第2の群を含む3ビットの2つの群を形成し、前記第1の群の第1のビット及び第2のビットは前記第2の群内の全てのビットに連結し、前記第1の群の第3のビットは前記第2の群内の2ビットに連結している、請求項1に記載の方法。
- 前記選択するステップは、
前記行列の組から、対応するタナーグラフ内に完全に連結した6ビットのパターンを有しない予備行列を選択することであって、前記完全に連結した6ビットは3ビットの2つの群を形成し、一方の群内の全てのビットは他方の群内の全てのビットに連結しているものと、
前記対応するタナーグラフ内に略完全に連結した6ビットのパターンを形成する前記予備行列内の候補要素組ごとに、該候補要素組がトラッピングセットを含むか否かを試験することであって、前記略完全に連結した6ビットは、第1の群及び第2の群を含む3ビットの2つの群を形成し、前記第1の群の第1のビット及び第2のビットは前記第2の群内の全てのビットに連結し、前記第1の群の第3のビットは前記第2の群内の2ビットに連結しているものと、
前記トラッピングセットが見つからない場合、前記予備行列を前記行列として選択することと、
を更に含む、請求項1に記載の方法。 - 前記試験することは、
前記候補要素の正確な値を不正確になるように変更することであって、その一方で前記予備行列内の他の要素の正確な値を保持するものと、
確率伝搬復号化器を用いて前記予備行列の要素の値を復号化することと、
前記復号化器が前記候補要素の前記正確な値を復号化することに失敗した場合、前記候補要素が前記トラッピングセットを含むと結論付けることと、
を含む、請求項7に記載の方法。 - 前記行列の組内の各行列において、前記完全に連結した6ビットのパターン及び前記略完全に連結した6ビットのパターンを探索すること、
を更に含む、請求項7に記載の方法。 - 各行列について、前記探索することは、
対応するタナーグラフ内の長さ8の複数のサイクルを形成する候補6ビットを決定することと、
前記候補6ビットが前記完全に連結した6ビットのパターン又は前記略完全に連結した6ビットのパターンを形成するか否かを判断することと、
を含む、請求項9に記載の方法。 - 前記行列の少なくとも1つの列の重みを増大させること、
を更に含む、請求項1に記載の方法。 - 前記増大させることは、
前記少なくとも1つの列の前記重みを最大化すること、
を含む、請求項11に記載の方法。 - 重みが増大される前記列は密度発展法を用いて選択される、請求項11に記載の方法。
- 少なくとも1つの列の前記重みを重み3に低減するように基本行列から要素を除去すること、
を更に含む、請求項1に記載の方法。 - 前記除去される要素は密度発展法を用いて選択される、請求項14に記載の方法。
- 前記除去される要素は、前記トラッピングセットパターン内の前記要素の対応する位置に基づいて選択される、請求項14に記載の方法。
- 前記行列の少なくともいくつかのエントリーのペナルティ値を初期化することと、
前記トラッピングセットパターン内の前記要素の対応する位置に基づいて前記ペナルティ値を変更することであって、前記エントリーが前記トラッピングセットパターン内の外部エッジに対応する場合、エントリーのペナルティ値は増大され、前記エントリーが前記トラッピングセットパターン内の内部エッジに対応する場合、前記エントリーの前記ペナルティ値は減少され、前記エントリーが1つの外部検査が除去された前記トラッピングセットパターンに対応する場合、前記エントリーの前記ペナルティ値は無限大に設定されるものと、
しきい値未満のペナルティ値を有するエントリーの組を選択することと、
密度発展しきい値を最大にする前記組内の前記エントリーを除去することと、
前記行列内の前記トラッピングセットの存在について試験することと、
を更に含む、請求項14に記載の方法。 - 準巡回低密度パリティ検査符号に基づいてデータを符号化するシステムであって、
前記データを提供するソースと、
パリティ検査行列によって表される準巡回低密度パリティ検査符号を記憶するメモリであって、該パリティ検査行列はトラッピングセットを有しないテイルバイティング空間結合準巡回低密度パリティ検査符号を表すものと、
前記準巡回低密度パリティ検査符号を、請求項1の準巡回低密度パリティ検査符号を求める方法により求める符号構築部と、
前記テイルバイティング空間結合準巡回低密度パリティ検査符号を用いて前記データを符号化して符号化データを生成し、該符号化データをチャネルを介して送信する符号化器と、
を備える、準巡回低密度パリティ検査符号に基づいてデータを符号化するシステム。 - 前記テイルバイティング空間結合準巡回低密度パリティ検査符号は、少なくとも8に等しいガースと、前記行列内の大部分の列の、4に等しい重みとを有する、請求項18に記載のシステム。
- 準巡回低密度パリティ検査符号を求める方法であって、
テイルバイティング空間結合符号のスケルトンベース行列を、各列の重みが4になるように求めるステップと、
前記スケルトンベース行列にガース最大化手順を適用するステップであって、それにより、準巡回低密度パリティ検査符号族を表す行列の組を生成し、各準巡回低密度パリティ検査符号は8以上のガースのテイルバイティング空間結合符号であり、前記組内の各行列の各列は4以上の重みを有するものと、
前記行列の組から、対応するタナーグラフ内に完全に連結した6ビットのパターンを有しない予備行列を選択するステップであって、前記完全に連結した6ビットは3ビットの2つの群を形成し、一方の群内の全てのビットは他方の群内の全てのビットに連結しているものと、
前記対応するタナーグラフ内に略完全に連結した6ビットのパターンを形成する前記予備行列内の候補要素組ごとに、該候補要素組がトラッピングセットを含むか否かを試験するステップであって、前記略完全に連結した6ビットは、第1の群及び第2の群を含む3ビットの2つの群を形成し、前記第1の群の第1のビット及び第2のビットは前記第2の群内の全てのビットに連結し、前記第1の群の第3のビットは前記第2の群内の2ビットに連結しているものと、
前記トラッピングセットが見つからない場合、前記予備行列を、前記トラッピングセットを有しない準巡回低密度パリティ検査符号として結論付けるステップと、
そうでない場合、前記選択するステップと、前記試験するステップと、及び前記結論付けるステップとを繰り返すステップと、
を含み、
前記適用するステップにおいて、
前記組内の行列の重みが保持されるように準巡回低密度パリティ検査符号のガースを最適化するガース最大化が施され、
最初に、スケルトンベース行列構造を有する符号の集合体の全てのとり得る値からランダムに前記準巡回低密度パリティ検査符号族を表す基本行列内の全ての非負のパラメーター値が選択され、
非負のパラメーター値ごとに、該パラメーター値を全ての他のとり得る値に変更するコストを与えるコスト行列を求め、
前記コスト行列から、各とり得る非負のパラメーター値を現在の値から各とり得る他の値に変更するコストの改善を与える利得行列を生成し、
コストを改善する正の利得である場合、コストを最も改善する単一の非負のパラメーター値変更が選択され、基本行列を更新するのに用いられ、
次にコスト行列を再度求め、
これらを反復し、いかなる単一のパラメーター値も、コストを更に低減する値に変更することがもはやできないときに終了し、
この時点で、現在の基本行列においてコストがゼロである場合に、所望のガースのテイルバイティング空間結合符号を表す基本行列を出力し、
この手順を複数回用いて、スケルトンベース行列によって指定される構造に適合しかつ所望のガースを有する行列の組を生成し、
該方法の前記ステップはプロセッサによって実行される、準巡回低密度パリティ検査符号を求める方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/251,180 US8595589B2 (en) | 2011-09-30 | 2011-09-30 | Quasi-cyclic low-density parity-check codes |
US13/251,180 | 2011-09-30 | ||
PCT/JP2012/073766 WO2013047258A1 (en) | 2011-09-30 | 2012-09-11 | Method for determining quasi-cyclic low-density parity-check code, and system for encoding data based on quasi-cyclic low-density parity-check code |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014522139A JP2014522139A (ja) | 2014-08-28 |
JP5752317B2 true JP5752317B2 (ja) | 2015-07-22 |
Family
ID=47040767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014506381A Active JP5752317B2 (ja) | 2011-09-30 | 2012-09-11 | 準巡回低密度パリティ検査符号を求める方法、及び準巡回低密度パリティ検査符号に基づいてデータを符号化するシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8595589B2 (ja) |
EP (1) | EP2761759A1 (ja) |
JP (1) | JP5752317B2 (ja) |
CN (1) | CN103843252B (ja) |
WO (1) | WO2013047258A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5696068B2 (ja) * | 2012-02-23 | 2015-04-08 | 株式会社東芝 | 符号化装置及び通信装置 |
US8996971B2 (en) * | 2012-09-04 | 2015-03-31 | Lsi Corporation | LDPC decoder trapping set identification |
US10193570B2 (en) * | 2013-12-03 | 2019-01-29 | Samsung Electronics Co., Ltd | Method of and apparatus for generating spatially-coupled low-density parity-check code |
US20150303943A1 (en) * | 2014-04-18 | 2015-10-22 | Lsi Corporation | Systems and Methods for Puncture Based Data Protection |
US9977713B2 (en) * | 2015-03-20 | 2018-05-22 | SK Hynix Inc. | LDPC decoder, semiconductor memory system and operating method thereof |
US9584158B2 (en) * | 2015-07-24 | 2017-02-28 | Tidal Systems, Inc. | Unified H-encoder for a class of multi-rate LDPC codes |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
JP6798754B2 (ja) | 2016-07-20 | 2020-12-09 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 低密度パリティ検査符号の基底行列を生成するための方法及び装置 |
KR101765014B1 (ko) | 2016-08-23 | 2017-08-14 | 경상대학교산학협력단 | 쌍둥이 부호 시스템 및 이의 구현방법 |
CN107888198B (zh) | 2016-09-30 | 2023-05-26 | 中兴通讯股份有限公司 | 准循环ldpc编译码方法、装置及ldpc编译码器 |
CN107959500B (zh) * | 2016-10-17 | 2021-10-22 | 上海数字电视国家工程研究中心有限公司 | Ldpc编码器的构造方法 |
WO2018084735A1 (en) | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
CN110024294B (zh) * | 2016-11-21 | 2021-08-27 | 华为技术有限公司 | 空间耦合准循环ldpc码的生成 |
CN110089035B (zh) * | 2016-12-24 | 2021-01-29 | 华为技术有限公司 | 存储控制器、数据处理芯片及数据处理方法 |
US10340949B2 (en) | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
PT3491741T (pt) | 2017-06-27 | 2020-01-16 | Ericsson Telefon Ab L M | Projeto de valores de deslocação para códigos quase cíclicos de ldpc |
CN110011755B (zh) * | 2018-01-05 | 2021-10-19 | 中兴通讯股份有限公司 | 一种ldpc编码的方法、装置及数据发送的方法、装置 |
CN108768408B (zh) * | 2018-05-17 | 2022-05-24 | 西安空间无线电技术研究所 | 一种基于Sidon序列的大围长II型准循环LDPC码设计方法 |
CN108880749B (zh) * | 2018-06-11 | 2020-11-13 | 广东工业大学 | 一种ldpc码通信方法、***、设备及计算机存储介质 |
CN109639392B (zh) * | 2018-11-09 | 2020-03-27 | 清华大学 | 广播信道传输的空间耦合ldpc码的构造方法及*** |
CN111327330B (zh) * | 2018-12-14 | 2022-04-08 | 深圳市中兴微电子技术有限公司 | 一种信息处理方法、设备及计算机存储介质 |
CN109951189B (zh) * | 2019-03-27 | 2023-03-31 | 暨南大学 | 一种基于素数乘积的准循环结构多元ldpc码构造方法 |
US11309915B1 (en) | 2019-07-11 | 2022-04-19 | Arrowhead Center, Inc. | Efficient implementation of a threshold modified min-sum algorithm for low-density parity-check decoders |
TWI748214B (zh) * | 2019-07-29 | 2021-12-01 | 慧榮科技股份有限公司 | 快閃記憶體控制器、儲存裝置及其讀取方法 |
TWI705667B (zh) | 2019-09-20 | 2020-09-21 | 慧榮科技股份有限公司 | 產生具有符合所需之錯誤基數的低密度奇偶校驗碼的方法及裝置 |
US11265015B2 (en) * | 2020-05-15 | 2022-03-01 | SK Hynix Inc. | Out-of-order processing for bit-flipping decoders in non-volatile memory devices |
US11463114B2 (en) | 2021-02-22 | 2022-10-04 | Mitsubishi Electric Research Laboratories, Inc. | Protograph quasi-cyclic polar codes and related low-density generator matrix family |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2169835B1 (en) * | 2007-06-29 | 2016-02-10 | Mitsubishi Electric Corporation | Check matrix generating device, check matrix generating method, encoder, transmitter, decoder, and receiver |
US8127209B1 (en) * | 2007-07-30 | 2012-02-28 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
US8103931B2 (en) * | 2008-08-27 | 2012-01-24 | Mitsubishi Electric Research Laboratories, Inc. | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
CN101826878A (zh) * | 2010-04-26 | 2010-09-08 | 杨磊 | Qc-ldpc码构建方法 |
-
2011
- 2011-09-30 US US13/251,180 patent/US8595589B2/en active Active
-
2012
- 2012-09-11 JP JP2014506381A patent/JP5752317B2/ja active Active
- 2012-09-11 CN CN201280047910.4A patent/CN103843252B/zh active Active
- 2012-09-11 WO PCT/JP2012/073766 patent/WO2013047258A1/en active Application Filing
- 2012-09-11 EP EP12773409.3A patent/EP2761759A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2014522139A (ja) | 2014-08-28 |
CN103843252B (zh) | 2018-01-02 |
EP2761759A1 (en) | 2014-08-06 |
US8595589B2 (en) | 2013-11-26 |
US20130086445A1 (en) | 2013-04-04 |
WO2013047258A1 (en) | 2013-04-04 |
CN103843252A (zh) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5752317B2 (ja) | 準巡回低密度パリティ検査符号を求める方法、及び準巡回低密度パリティ検査符号に基づいてデータを符号化するシステム | |
JP5116735B2 (ja) | 符号を構成する方法 | |
US8499218B2 (en) | System and method for determining quasi-cyclic low-density parity-check codes having high girth | |
CN104868925B (zh) | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 | |
CN101803205B (zh) | 近码字的ram列表解码 | |
KR101405962B1 (ko) | Ldpc 코드를 이용한 복호화 방법 | |
KR102274328B1 (ko) | 체크 노드 계산유닛을 관리하는 방법, 장치, 및 상기 방법을 실행하기 위한 소프트웨어 | |
CN110024294B (zh) | 空间耦合准循环ldpc码的生成 | |
CN113612486B (zh) | 一种构建pbrl ldpc码的基矩阵方法、***、装置及存储介质 | |
US20110083058A1 (en) | Trapping set based ldpc code design and related circuits, systems, and methods | |
JP2007166605A (ja) | パリティ検査行列、パリティ検査行列の生成方法、エンコーディング方法及びエラー訂正装置 | |
US20160294416A1 (en) | Decoding method of low density parity check code and information storing method in the decoding method | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
Esfahanizadeh et al. | A novel combinatorial framework to construct spatially-coupled codes: Minimum overlap partitioning | |
US20120331369A1 (en) | Systems and Methods for Error Correction Using Low Density Parity Check Codes Using Multiple Layer Check Equations | |
CN105071818A (zh) | 一种低复杂度ldpc码编码方法 | |
CN110719108B (zh) | 基于环的连通性的qc-ldpc码字扩展方法及*** | |
US9350388B2 (en) | Data format with ECC information for on-the-fly decoding during data transfer and method for forming the data format | |
WO2020062982A1 (zh) | 构造ldpc码校验矩阵的方法及ldpc码编译方法 | |
JP5542634B2 (ja) | 最短経路演算装置、最短経路演算方法及び検査行列生成方法 | |
KR100698192B1 (ko) | Ldpc 부호의 복호 방법 | |
Park | Construction of Quasi-Cyclic LDPC Codes Using a Class of Balanced Incomplete Block Designs with Irregular Block Sizes. | |
CN117609488B (zh) | 小重量码字的搜索方法、装置、计算机存储介质及终端 | |
RU2365034C2 (ru) | Способ и устройство для кодирования и декодирования данных | |
TW201740687A (zh) | 低密度奇偶檢查碼的解碼方法與解碼器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5752317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |