CN110024294B - 空间耦合准循环ldpc码的生成 - Google Patents
空间耦合准循环ldpc码的生成 Download PDFInfo
- Publication number
- CN110024294B CN110024294B CN201680090998.6A CN201680090998A CN110024294B CN 110024294 B CN110024294 B CN 110024294B CN 201680090998 A CN201680090998 A CN 201680090998A CN 110024294 B CN110024294 B CN 110024294B
- Authority
- CN
- China
- Prior art keywords
- codes
- protographs
- processor
- matrix
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明涉及一种用于提供至少一个奇偶校验矩阵的装置(100),该奇偶校验矩阵基于定义多个基矩阵的一组基矩阵参数来定义空间耦合低密度奇偶校验LDPC码,该多个基矩阵中的每个基矩阵与多个原模图中的原模图相关联,其中一组基矩阵参数定义多个基矩阵的大小W×C、循环大小N、最大列权重M和一组允许列权重,其中装置(100)包括:处理器(101),该处理器(101)用于:通过丢弃多个原模图中的原模图而基于多个原模图生成一组候选原模图;提升一组候选原模图中的原模图以用于生成多个码;以及通过丢弃多个码中的码而基于多个码生成一组候选码,其中处理器(101)用于基于模拟退火技术提升一组候选原模图中的原模图。
Description
技术领域
本发明涉及信道编码领域。更具体地,本发明涉及生成低密度奇偶校验(lowdensity parity check,LDPC)码的设备和方法。
背景技术
纠错码是一种接近通信***容量的有效方法。构成一类纠错码的LDPC码已于1962年引入。由于实施此类码的编码器和解码器的计算工作量的限制以及里德-所罗门(Reed-Solomon)码的引入,LDPC码被忽略了差不多30年。在这个漫长的时期,对这个主题进行的唯一值得注意的工作是推广了LDPC码并引入了这些码的图形表示,该图形表示被称为泰纳(Tanner)图。自1993年以来,随着涡轮码的引入,研究人员开始致力于寻找可以接近香农(Shannon)信道容量的低复杂度码。
众所周知,随着码长变大,随机构造的不规则LDPC码的性能会非常接近加性高斯白噪声(additive white Gaussian noise,AWGN)信道的香农极限。此外,已经表明,块长为107的不规则LDPC码可能与香农容量非常接近(即,0.0045dB)。
尽管随机构造的LDPC码表现出良好的渐近性能,但其随机性阻碍了分析和实施的容易性。在试图对LDPC码进行代数构造时,准循环(quasi-cyclic,QC)LDPC码已受到越来越多的关注,因为它可以利用移位寄存器和小部分所需的内存进行线性化时间编码。
随着需要高数据速率应用的需求增加,最近许多通信***采用超高吞吐量QC-LDPC码来匹配数据速率要求,例如由下一代或5G无线通信***提出的那些数据速率要求。
空间耦合LDPC码在中等到高的长度和速率以及简单的结构下表现出优异的性能,这降低了对速率和长度适配码的分析、设计和硬件实施的复杂度。SC-LDPC码的这些性质为未来的编码标准提供了有吸引性的可能性。
US 2015/0155884 A1公开了一种使用代数方法设计SC-LDPC码的基矩阵的示例。更具体地说,US 2015/0155884 A1公开了一种用于使用以下文献中所公开的方法而基于乘法群生成SC-LDPC码的代数方法:R.M.Tanner、D.Sridhara、A.Sridharan、T.E.Fuja和D.J.Costello的“基于循环矩阵的LDPC块和卷积码(LDPC block and convolutionalcodes based on circulant matrices)”,《IEEE信息论汇刊》,第50卷,第12号,第2966-2984页,2004年12月。
US 8103931 B2公开了一种包括使用爬山技术对基矩阵进行图形提升的方法。
鉴于上述情况,需要用于生成LDPC码的改进的设备和方法。
发明内容
本发明的目标是提供用于生成LDPC码的设备和方法。
前述和其它目标是由独立权利要求的主题实现的。其它实施形式根据从属权利要求、说明书和附图是显而易见的。
根据第一方面,本发明涉及一种用于提供至少一个奇偶校验矩阵的装置,所述奇偶校验矩阵基于定义多个基矩阵的一组基矩阵参数来定义空间耦合低密度奇偶校验LDPC码,所述多个基矩阵中的每个基矩阵与多个原模图中的原模图相关联,其中所述一组基矩阵参数定义所述多个基矩阵的大小W×C、循环大小N、最大列权重M和一组允许列权重,其中所述装置包括:处理器,所述处理器用于:通过丢弃所述多个原模图中的原模图而基于所述多个原模图生成一组候选原模图;提升所述一组候选原模图中的所述原模图以用于生成多个码;以及通过丢弃多个码中的码而基于所述多个码生成一组候选码,其中所述处理器用于基于模拟退火技术提升所述一组候选原模图中的所述原模图。
在根据所述第一方面的装置的第一可能实施形式中,所述处理器用于丢弃所述多个原模图中的与最小汉明(Hamming)距离大于最小汉明距离阈值的LDPC码相关联的那些原模图。
在根据所述第一方面的第一实施形式的装置的第二可能实施形式中,所述处理器用于基于由以下方程式定义的上限来估计LDPC码C的所述最小汉明距离:
其中
[W]表示来自[0...W-1]的一组数,
运算符min+(…)定义其自变量的最小正值,且
积和式运算符perm(...)由以下方程式定义:
其中
B是具有元素bj,σ(j)的mxm矩阵,且
σ取所述集[m]的所有m!个可能置换。
在根据所述第一方面的第一实施形式或第二实施形式的装置的第三可能实施形式中,所述最小汉明距离阈值是(C+1)!。
在根据所述第一方面的装置的第四可能实施形式或所述装置的第一实施形式到第三实施形式中的任一个中,所述处理器还用于基于与每个原模图相关联的所述奇偶校验矩阵H的平衡围长而丢弃所述多个原模图中的原模图。
在根据所述第一方面的第四实施形式的装置的第五可能实施形式中,所述处理器用于丢弃来自所述多个原模图的与平衡围长大于平衡围长阈值的奇偶校验矩阵H相关联的那些原模图。
在根据所述第一方面的装置的第六可能实施形式或所述装置的第一实施形式到第五实施形式中的任一个中,所述处理器还用于将所述多个原模图中的具有至少一个平行边缘的原模图提升到不具有平行边缘的原模图。
在根据所述第一方面的装置的第七可能实施形式或所述装置的第一实施形式到第六实施形式中的任一个中,所述处理器还用于丢弃所述多个原模图中的与小于外部信息度(extrinsic message degree,EMD)阈值的EMD相关联的那些原模图。
根据第二方面,本发明涉及一种用于提供至少一个奇偶校验矩阵的对应方法,所述奇偶校验矩阵基于定义多个基矩阵的一组基矩阵参数来定义空间耦合低密度奇偶校验LDPC码,所述多个基矩阵中的每个基矩阵与多个原模图中的原模图相关联,其中所述一组基矩阵参数定义所述多个基矩阵的大小W×C、循环大小N、最大列权重M和一组允许列权重,其中所述方法包括以下步骤:通过丢弃所述多个原模图中的原模图而基于所述多个原模图生成一组候选原模图;提升所述一组候选原模图中的所述原模图以用于生成多个码;以及通过丢弃多个码中的码而基于所述多个码生成一组候选码,其中提升所述一组候选原模图中的所述原模图的步骤是基于模拟退火技术。
根据本发明的第二方面的方法可以由根据本发明的第一方面的装置执行。根据本发明的第二方面的方法的其它特征直接源于根据本发明的第一方面的装置和其不同实施形式的功能性。
根据第三方面,本发明涉及一种计算机程序,所述计算机程序包括程序代码,所述程序代码用于在计算机上执行时执行根据本发明的第二方面的方法。
本发明可以在硬件和/或软件中实施。
附图说明
本发明的具体实施方式将结合以下附图进行描述,其中:
图1是根据实施例的说明用于生成LDPC码的装置的示意图;
图2是说明被移位两个不同值的示例性循环块的示意图;
图3是说明由循环块表示的示例性空间耦合奇偶校验矩阵的示意图;
图4是示例性循环置换矩阵块和空间耦合循环置换矩阵块的示意图;
图5是具有陷阱集的示例性原模图的示意图;
图6a是根据实施例的说明码生成的原模图选择或优化阶段的示意图;
图6b是根据实施例的说明码生成的原模图提升优化阶段的示意图;
图7是说明具有两个循环的两个示例性原模图的示意图,所述两个循环具有相同的ACE值和不同的EMD值;
图8a是说明具有左边缘相交移位区的原模图中的示例性循环的示意图;
图8b是说明在空间耦合图形中没有闭合循环的原模图中的示例性循环的示意图;
图9是说明原模图的示例性4VN子图的示意图;
图10a是说明由本发明的实施例提供的码与传统码相比的性能的图式;
图10b是说明由本发明的实施例提供的码与传统码相比的性能的图式;
图11a是说明由本发明的实施例提供的码与传统码相比的性能的图式;
图11b是说明由本发明的实施例提供的码与传统码相比的性能的图式。
在不同图中,相同的参考符号用于相同或至少功能上等效的特征。
具体实施方式
以下结合附图进行描述,所述附图是描述的一部分,并通过图解说明的方式示出可以实施本发明的具体方面。可以理解的是,在不脱离本发明范围的情况下,可以利用其它方面,并可以做出结构上或逻辑上的改变。因此,以下详细的描述并不当作限定,本发明的范围由所附权利要求书界定。
可以理解的是,与所描述的方法有关的内容对于与用于执行方法对应的设备或***也同样适用,反之亦然。例如,如果描述了一个具体的方法步骤,对应的设备可以包括用于执行所描述的方法步骤的单元,即使此类单元未在图中详细阐述或说明。此外,应理解,除非另外具体指出,否则本文中描述的各种示例性方面的特征可彼此组合。
图1是说明装置100的示意图,装置100用于基于定义准循环低密度奇偶校验LDPC码的基矩阵而提供定义空间耦合低密度奇偶校验LDPC码的奇偶校验矩阵。装置100包括处理器101,处理器101用于:通过丢弃与基矩阵相关联的多个原模图中的原模图而基于所述多个原模图生成一组候选原模图;提升所述一组候选原模图中的原模图以用于生成多个码;以及通过丢弃多个码中的码而基于所述多个码生成一组候选码。
处理器101用于基于模拟退火技术提升所述一组候选原模图中的原模图,如下文将进一步更详细地所描述。
在描述图1所示的装置100和其不同实施例的一些其它细节之前,提供以下“背景材料”以便更好地理解装置100的不同实施例。
长度为W乘L乘N(即,如果循环大小是N×N,W循环被耦合L次)的(W,C,N,L)咬尾空间耦合QC-LDPC码C(H)可以由奇偶校验基矩阵H按以下方式定义:
其中,0≤i≤CL-1,1≤j≤WL-1,且循环置换矩阵(circulant permutationmatrix,CPM)Ai,j表示通过将N×N单位矩阵I(0)循环地右移pi,j个位置而获得的N×N零矩阵Z或N×N循环置换矩阵I(pi,j)。由CPM列表示A0,i,A1,i,...,ACL-1,i的第i列。以类似方式定义CPM行。
对于特定的咬尾空间耦合QC-LDPC码,对应的CPM移位矩阵可以被定义为定义QC-LDPC码的循环移位矩阵,即:
对应移位可以被表示为移位的矢量D:
对于0≤i≤CL-1,0≤j≤WL-1,如果
i′mod WL≤i<(i′+W)mod WL
则Ai,j=I(bi mod W,j mod C),否则Ai,j=Z。
上述定义还由图2到图4说明。图2是说明被移位两个不同值的示例性循环块的示意图。图3是说明由循环块表示的空间耦合奇偶校验矩阵的示意图。图4是循环置换矩阵块和空间耦合循环置换矩阵块的示意图。
存在奇偶校验矩阵的更一般的情况,其中一个循环置换矩阵可以具有一个以上对角线。
矩阵H的权矩阵(或原模图)wt(H)是H的每个循环的对角线数目的矩阵。
矩阵H的类型M是矩阵wt(H)的最大值。
考虑到类型M>1的原模图矩阵H,可以生成循环大小等于M的矩阵。在每个循环中选择等于对应权重的对角线数目,结果可以被视为新的原模图矩阵H'。新的原模图矩阵H'的类型是1,且H'的大多数性质将保持与H的性质相同。因此,在不损失一般性的情况下,仅在必要时考虑类型1的原模图矩阵。
循环置换矩阵遍及某一场F的环与环F多项式模xN-1之间存在同构,其中N是循环的大小。举例来说,I(0)可以被表示为x0,I(5)被表示为x5,且I(0)+I(1)+I(4)被表示为x0+x1+x4。
奇偶校验矩阵的非常重要的特性是其泰纳图的围长,所述围长被定义为奇偶校验矩阵的泰纳图的循环的最小长度。可以按以下方式定义泰纳图中的循环:……
H中均匀长度为2K的循环由1的2K个位置定义,使得:
1)通过仅交替地改变行或列来获得两个连续位置;
2)除第一位置和最末位置外,所有位置均不同;
路径的两个连续元素属于不同的循环置换矩阵。因此,循环置换矩阵链可以被定义如下:
其中,ia≠ia+1,ja≠ja+1,对于所有0≤a≤K-1。
由于循环的每个部分是1,因此参与循环的循环置换矩阵Ai,j不能为空。换句话说,Ai,j=I(pi,j)。
使用单位矩阵的这些移位,循环存在的必要和充分条件可以被表达为如下:
奇偶校验矩阵H的泰纳图T(H)是二向图,具有两组顶点,被称为变量节点V={v0,v1,...,vn-1}和校验节点C={c0,c1,...,cn-1}。矩阵H的列对应于变量节点,且其行对应于校验节点。当且仅当H的第i列和第j行处的单元为非零时,变量节点vi与校验节点cj之间才存在边缘。
类型(T1,T2)的陷阱集T是泰纳图的连接子图,包括T1变量节点,其中T2校验节点通过奇数个边缘与陷阱集T连接。
同时更改T1变量节点和T2校验节点的值会产生正确的结果。这意味着T2校验节点中的错误位产生了T1变量节点的错误解码。较小的T2值会产生不良的陷阱集,因为更容易在少数节点中出错。具有较大的T2值的陷阱集更糟,因为更多的信息位是错误的。不同的是,如果将错误位放到与奇数度校验节点相关的变量节点,则BP解码器最常见的是会由于这种误差而发生故障(即使码距离大于此数目误差)。图形性质是这种误差的原因。
图5是具有陷阱集的示例性原模图的示意图。
图6a是根据实施例的说明由装置100提供的码生成的原模图选择或优化阶段的示意图。图6b是根据实施例的说明由装置100提供的码生成的原模图提升阶段和后续码选择阶段的示意图。
在实施例中,图6a和图6b所示的码生成阶段的输入是基矩阵的参数,即,其大小W×C(例如,32×16)、循环大小N、最大列权重M和一组允许列权重。如下文将更详细地所阐释,图6a和图6b所示的码生成阶段的最终输出是提供良好的LDPC码的一组选定奇偶校验矩阵。
图6a和图6b所示的码生成阶段包括生成器块(在图6a和图6b中被指示为三维处理块)和滤波器或选择块(在图6a和图6b中被指示为二维处理块)。每个生成器块用于生成原模图或奇偶校验矩阵(基于给定原模图)。每个滤波器或选择块以某种方式对其输入进行滤波,且由此基于其输入而执行选择操作。
图6a所示的第一阶段说明两个分支,即,第一分支和第二分支,当输入基矩阵小于预定义阈值时(即,当搜索不太复杂时),所述第一分支在处理块603中生成原模图,当基矩阵大于预定义阈值时(例如,为了估计码距离的上限,有必要枚举基矩阵为30×60的1.1826e+17个积和式以及大小为30×30的积和式),所述第二分支包括处理块602、604和606。
在下文中将更详细地描述图6a和图6b所示并在装置100的实施例中实施的若干处理块。
在处理步骤603中,装置100的处理器101用于针对给定长度N和速率K/N考虑可能的原模图矩阵。如果K和N不足够大,则处理器101可以枚举所有原模图。
在实施例中,处理器101用于通过估计QC-LDPC码的最小汉明距离而基于原模图A在下一处理步骤605中估计所述码的质量。
mxm基矩阵B的积和式是
其中σ取集[m]的所有m!个可能置换。函数min+()表示最小正值,且[W]表示来自[0...W-1]的一组数。接着,可以按以下方式表达具有多项式奇偶校验矩阵的QC码C(H)的上限dmin:
根据实施例,在处理块605中,处理器101用于在上限dmin不小于(C+1)!的情况下进一步处理码。换句话说,在处理块605中,处理器101用于丢弃上限dmin小于(C+1)!的原模图或对应码。
以下示例说明方程式(5)的使用,如由处理器101在本发明的实施例中所应用。考虑两个(2,4)常规长度4rQC码,即,第一码C(H1),其奇偶校验矩阵为
和第二码C(H2),其奇偶校验矩阵为
对于两个码,方程式(5)提供:
dmin≤min+{(1+1)+(1+1)+(1+1)}=6
在上述方程式(4)中,CPMAi,j的每个系数pi,j对于每个偶数步骤添加正号,对于每个奇数步骤添加负号。如果CPMAi,j的偶数步骤的数目等于奇数步骤的数目,则可以从上述方程式(4)中消除pi,j。
奇偶校验矩阵H上的平衡循环是每个单元以偶数步骤和奇数步骤参与相同次数的循环。对于平衡循环,上述方程式(4)简化成平凡等式0≡0,其适用于系数pi,j的任何值。
在处理块607中,处理器101用于估计每个候选原模图的平衡循环的最小长度。
平衡围长被定义为平衡循环的最小长度。对于循环置换矩阵的任何移位,实际围长不能大于奇偶校验矩阵H的平衡围长。出于这个原因,平衡围长是原模图的围长的重要上限,如在本发明的实施例中所实施。
在下文中将描述用于估计奇偶校验矩阵H的平衡围长的伪代码,如在本发明的实施例中所实施。此处,K表示预定义常数。可以选择此预定义常数作为平衡点。经过某一平衡循环值后,码距离会变得过差。因此,可以选择预定义常数作为点,在所述点,循环足以防止由TS和码距离造成的性能降级。
枚举所有闭合循环,其长度短于给定的K,通过非空的原模图单元,且在偶数步骤上为竖直线,在奇数步骤上为水平线。
1.对于枚举的每个循环,计算此循环是否平衡。
a.对于循环的每个单元,计算偶数和奇数步之后的外观之间的差。
b.当且仅当所有差为零时,循环才是平衡的。
2.返回平衡循环的最小长度。
在处理块609中,处理器101用于针对每个候选原模图确定该原模图是否具有平行边缘。如果是这种情况,则处理器101用于使用准循环技术在处理块610中将具有一些平行边缘的对应候选原模图A提升到没有平行边缘的较大原模图。对于类型K的原模图,针对每个选择并改变循环大小K的最小可能值。
在处理块611中,处理器101用于丢弃具有较小外部信息度(extrinsic messagedegree,EMD)的原模图,即,EMD小于预定义阈值。泰纳图中的循环的EMD被定义为单个地连接到循环中所涉及的变量节点的校验节点的数目。码的EMD值是重要的特性,因为长度为2n的每个循环C2n是陷阱集(n,EMD(C2n))。
近似环外部信息度(Approximate Cycle EMD,ACE)被定义为循环中不包括的相关边缘的数目。对于长度为2n的循环C2n,以下关系适用
图7是说明具有两个循环的两个原模图的示意图,所述两个循环具有相同的ACE值,即,ACE=5,以及不同的EMD值,即,对于左侧原模图,EMD=5,对于右侧原模图,EMD=3。
已经表明,ACE和EMD值可以按以下方式相关。
第一,对于具有围长g的码,以下关系适用于长度为k<2g-4的循环Ck:ACE(Ck)=EMD(Ck)。
通过以下示例说明ACE与EMD之间的这些关系。
对于围长为12的LDPC码,长度为12、14、16和18的所有循环均具有相等的ACE和EMD。
对于具有ACE谱(∞,∞,15,11,16)的LDPC码,长度为8且ACE值小于13的所有循环均将具有相等的ACE和EMD。
在实施例中,处理器101用于在处理块611中利用ACE与EMD之间的上述关系中的一个或多个关系来快速评估原模图中的循环的EMD。这又允许处理器101估计陷阱集的数目,并因此在处理块611中估计原模图的质量。
在实施例中,对于给定的原模图,进行以下假设:不存在循环,且因此在置信度传播算法上对LLR进行高斯分布。基于这些假设,可以计算由变量节点和校验节点的给定分布表征的一组原模图的解码阈值,如在本发明的实施例中所实施。
我们绘制了两个EXIT函数IE,V和IE,C的图表。
阶跃函数示出由置信度传播算法获得的信息的增长。如果EXIT函数不相交,则可以终止置信度传播算法。当两个EXIT函数彼此接触时,解码阈值可以被定义为噪声的值。可以按以下方式表达两个EXIT函数IE,V和IE,C:
IA,V=J(σA)
在实施例中,以下近似可以用于IE,C:
对于不规则LDPC码,IE,V和IE,C可以被计算为加权平均值,如在本发明的实施例中所实施。
在实施例中,可以使用预先计算出的近似函数J(·),其具有例如优于10-5的准确度。
基于加权函数IE,V(d,IA,V)和IE,C(d,IA,C),处理器101可以用于计算以下迭代:
使用EXIT图表,即,退出函数的图形表示,可以生成良好的分布λd,ρd,此后可以创建在行和列中具有1的给定分布的原模图,如在本发明的实施例中所实施的且下文中将进行更详细地描述。
对于λd的每个值,处理器101用于生成一组所有可能的列,这会提供此值λd。在实施例中,允许原模图中的平行边缘,即,单元不仅可以具有值0和1,而且也可以具有更大的值。
在实施例中,处理器101用于使用回溯算法生成具有给定的行权重的原模图。以此方式,处理器101生成一组可能具有大于1的权重的原模图A。基于这组原模图A,处理器101用于利用wt(H(x))=A来构造奇偶校验矩阵H(x)(图6a的处理块604)。
在实施例中,可以选择误帧率(frame error rate,FER)阈值,且处理器101用于执行置信度传播(belief propagation,BP)算法的迭代,直到已确定满足FER阈值的最小可能的为止。我们从不同码中选择提供较低的那个码。
在处理块615中,处理器101用于基于模拟退火来执行基矩阵提升。为此,可以选择参数K作为所需围长。在第一阶段中,可以通过对非空循环置换矩阵取移位的随机值来生成随机初始奇偶校验矩阵。此矩阵通常具有非常低的围长。还选择与具有相对高值的模拟退火方法相关联的特定参数温度。
在第二阶段中,处理器101用于通过重复由以下伪代码定义的过程来迭代地改善初始奇偶校验矩阵。
1.Nstep=0
2.选择原模图的一个随机非空单元。
3.枚举通过此单元的长度短于K的所有可能的循环。
4.计算针对此单元的所有可能的移位值的现有循环“ShiftCycles”的数目(使用上述技术)。
8.递增Nstep并转到步骤2。
9.接着,如果结果对于多次迭代是稳定的,则完成过程。
本发明实施例的主要特征是枚举通过给定单元的路径,并且对于每个循环,确定针对给定单元的CPM的移位的每个值的循环次数。在实施例中,这是基于修改后的回溯算法而完成,如由以下伪代码所定义:
1.定义长度为N的零矢量ShiftCycles。
2.枚举长度短于给定K的所有闭合循环,在给定单元中通过非空原模图单元开始和结束,其中在偶数步骤上为竖直线,在奇数步骤上为水平线。
3.针对每个循环重复以下过程:
4.考虑所有水平边缘(对于每个1≤a<Kja-1=ja)。计算与原模图的移位区相交的循环边缘的数目,并继续向左(ia≤D(ja),ia-1>D(ja-1)和向右(ia>D(ja),ia-1≤D(ja-1)。如果左相交点的数目不等于右相交点的数目,则意味着在空间耦合矩阵中循环实际上是不闭合的,且丢弃此循环。
在实施例中,处理器101用于按以下方式对上述伪代码的步骤7中出现的方程式ax=b mod c求解:
1.取d=GCD(a,c)
2.如果b mod d≠0,则x无解。
4.如果a′=0且b=0,则每个x是解
5.如果a′=0且b≠0,则无解。
6.如果a′≠0,则存在e=a′-1mod c′,即,a′e=1mod c′,则x=b′emod c′
7.初始方程式的所有解为xk=b′emod c′+kc′,其中0≤k<d。
图8a是说明具有左边缘相交移位区的原模图中的循环的示意图。图8b是说明在空间耦合图形中没有闭合循环的原模图中的循环的示意图。
以下示例说明基于上述模拟退火(simulated annealing,SA)算法的基矩阵提升与基于爬山(hill-climbing,HC)算法的传统基矩阵提升相比的性能。
在第一示例中,对于上述两种不同算法,具有行数3和列数L以及围长8(值越小越好)的常规原模图的循环的值可以取自下表。
L=4 | L=5 | L=6 | L=7 | L=8 | L=9 | L=10 | L=11 | L=12 | |
SA | 9 | 13 | 18 | 21 | 25 | 30 | 35 | 40 | 45 |
HC | 9 | 13 | 18 | 21 | 25 | 30 | 35 | 41 | 47 |
在第二示例中,对于上述两种不同算法,具有行数3和列数L以及围长10(值越小越好)的常规原模图的循环的值可以取自下表。
L=4 | L=5 | L=6 | L=7 | L=8 | L=9 | L=10 | L=11 | L=12 | |
SA | 39 | 63 | 97 | 144 | 215 | 297 | 409 | 542 | 698 |
HC | 39 | 63 | 103 | 160 | 233 | 329 | 439 | 577 | 758 |
从这些表可以看出,在两个示例中,对于不同列数,SA算法优于HC算法,即,提供较小循环值。
图6b所示的处理块617是基于以下考虑。
假设H是基于具有长度n(其中n=WN)的常规(j,k)码C(H)的奇偶校验矩阵,且假设对应的泰纳图具有一个分量。假设且假设μ1,μ2分别为L的最大和第二大本征值。已经表明,在这种情况下,最小汉明权重和最小AWGNC伪权重具有以下下限:
此结果不仅可以适用于常规码,还按以下方式适用于非常规码:
其中javg是码C(H)的平均权重。
基于上述关系,处理器101用于丢弃具有伪代码权重的较小下限的码。
在图6b的块619中,处理器101用于执行与图6a的块611的上下文中所描述的选择相同的选择。
在图6b的处理块621中,处理器101用于基于关于CPM移位的信息来执行基于相应候选奇偶校验矩阵的最小汉明距离的更严格的上限的另一选择步骤。
一般来说,最小汉明距离是给定的奇偶校验矩阵的重要特性。它提供对不可检测的误差的级别的估计以及表示码的泰纳图的最小伪权重的上限。
如果空间耦合码的循环的大小接近无穷大,则空间耦合码变为卷积码。因此,卷积码是空间耦合码的良好近似。如上文所述,[W]表示来自[0...W-1]的一组数。已经表明,对于具有循环奇偶校验矩阵H的QC码C(H),该码的最小汉明距离的上限如下:
在实施例中,处理器101用于基于方程式(6)估计最小汉明距离的更严格的上限。在实施例中,如果由方程式(6)提供的汉明距离的更严格的上限大体上等于由方程式(5)提供的上限(这又暗指所述上限大体上等于(C+1)!),则处理器101用于保持码。
在下文中将基于上文已经提到的两个示例来说明如在本发明的实施例中所实施的方程式(6)的使用,即,对于第一码C(H1),其奇偶校验矩阵为
和第二码C(H2),其奇偶校验矩阵为
如上文所描述,方程式(5)针对这两个码提供具有值6的相同上限。
使用方程式(6),我们针对第一码获得:
使用方程式(6),我们针对第二码获得:
因此,在图6b的块621中由处理器101执行的额外检查将示出,对于上述两个示例,第一码优于第二码,且因此将丢弃第二码。
在图6b的处理块623中,处理器101用于执行与图6a的块611的上下文中所描述的选择相同的选择。
在图6b的处理块625中,处理器101用于执行其余候选码的最小汉明距离的确切计算。在实施例中,处理器101用于基于在点阵中寻找最小距离的算法来执行此确切计算,下文将更详细地描述。换句话说,在实施例中,处理器101用于使用数论确定真实码距离。
在实施例中,处理器101用于基于码C(H)生成点阵,使得最小非零点阵矢量对应于所述码中的最小汉明距离矢量。
在第一阶段,处理器101用于选择比例因子N,其中
其中,γβ表示埃尔米特(Hermite)常数,β表示下文将进一步更详细描述的块Korkin-Zolotarev方法归约的最大度,rmax表示基于具有较小β和M=max(||A0||,||A1||,...,||An-1||,||d||)的此算法的先前步骤针对点阵的最小距离确定的良好上限。
在第二阶段,处理器101用于基于如下矩阵构造点阵Λ(Bc)
其中,H′表示码C(H)的生成器矩阵,且Ek表示大小为k的单位矩阵。如果一个编码矢量H′c1相比于另一编码矢量H′c2具有更多的1,即,||H′c1||1<||H′c2||1,则以下关系适用于欧几里得(Euclidian)距离:||Bcc1||2<||Bcc2||2(其中N足够大)。出于这个原因,处理器101可能寻找具有||v||∞=1的最小距离矢量又提供码C(H)的最小汉明距离。
在实施例中,处理器101用于使用格拉姆-施密特(Gram-Schmidt)正交化过程。在实施例中,处理器101用于使用以下方程生成正交基:
...
·基B按长度加合(|bi|≤|bj|iffi>j)
基于上述定义,在处理器101中实施的用于构造由块Korkin-Zolotarev方法加合的基的算法可以由以下伪代码定义:
输出:B
在实施例中,处理器101用于针对给定k、B、A确定横跨矢量bj的点阵 的最短矢量。在实施例中,处理器101中实施的对应算法可以对几个节点直到A(最小距离的上限)以并行模式起作用。根据实施例在处理器101中实施且由以下伪代码定义的算法基本上是n倍循环,其计算每个循环的开始和结束并减小每个记录距离的上限A。
输入:j,k,B={b0,b1,...,bk-1}∈[0,1]k,id—节点的id。
1.从具有最小范数的R返回元素。
在图6b的处理块627中,处理器101用于基于以下算法确定一个或多个停止集。大小为s的停止集是变量节点的子集使得诱导子图没有度为1的校验节点。约束集F是集其中是一组不同的码字位置。假设χ(F)={pi:(pi,1)∈F},即,约束集F的支持集。HA表示由来自H的对应于来自集的索引的列组成的奇偶校验矩阵,其中全零列具有来自Γ\A的索引。如果行权重恰好是1,则奇偶校验矩阵的行是活动的。H中的活动行的索引集是φ(H)。矢量x∈{0,1}n的支持集χ(x)是x的非零元素的索引集,其中不存在活动行,即,|φ(H)|=0。表示所有长度为n的二进制矢量的集,且S(F)=(s0,...,sn-1)∈S∶sj=sif(j,s)∈F。SH表示{0,1}n的唯一最大子集,使得对于每个元素,s∈SH,支持集为χ(s)。当且仅当为非空时,约束集F才是有效的。当F是有效的且无穷大F是无效的(其是一种用于获得陷阱集子图的方式)时,权函数w(F)是(SH)F的汉明权重。W′(F)是W(f)的任何下限。
在实施例中,处理器101用于基于分支界限法确定一个或多个停止集。存在长度为WL的编码矢量的2WL个可能值。在实施例中,通过添加种类xi=k的约束将所有可能值的此集分成分支。在实施例中,处理器101用于基于分支界限法确定长度为τ或更小的所有停止集,如由以下伪代码所定义:
1.从一个元素生成约束集L的初始列表—空约束集F={}。
2.分离约束集。从列表L取第一约束F。最一般且简单的约束集F={}。每个约束集F可以被任何变量xi一分为二:F2=F∪{xi=0}和F2=F∪{xi=1}。将列表L中的约束集F替换为两个新约束集F1和F2。
3.对于每个约束集F1和F2,重复以下步骤4到6
5.寻找新的停止集。如果约束Fk具有所有固定变量,即,对应于单个点,则检查其是否具有数目等于或小于τ的1,将χ(Fk)添加到已被找到的停止集的列表。
6.界限部分,消除分支。计算最小停止集的下限w′(F)。如果w′(F)>τ,则消除Fk。
7.如果L不为空,则返回到步骤2。
在实施例中,处理器101用于按以下方式确定约束集F的最小停止集的下限。假设q表示约束集F中约束xi=1的数目。假设T(F)表示列的集,其索引不为空且不用于约束集F中。假设表示由来自集T(F)的列组成的H的子矩阵。已经表明,以下线性下限估计适用:
在实施例中,处理器101用于使用线性优化来计算上述下限。
在图6b的处理块629中,处理器101用于按以下方式估计陷阱集的伪代码权重。为了枚举陷阱集,处理器101可以使用模拟具有特定树状形状的确定性噪声的置信度传播算法的方法。假设图形的围长大于4。考虑泰纳图中的某一变量“根”节点以及与此根节点相隔的距离为2的三个变量节点。含有这4个变量节点的最小树是4VN子图。这些4VN子图满足以下两个重要性质:
·每个陷阱与至少一个此类4VN子图相交了3个变量顶点。三个变量顶点在循环中,且一个变量节点经由校验节点连接到循环。
图9是说明原模图的示例性4VN子图的示意图。
使用4VN子图,可以为置信度传播算法(和-积)构造特定噪声。由于码是线性的,故在不损失一般性的情况下,可以假设发送的数据是全零并且解码后的‘1’对应于错误,正LLR对应于‘1’且负LLR对应于‘0’。
在LLR中测量的噪声是通过将k(1-ε1)放入给定4VN子图的4个变量节点来构造的,并且对于所有其它变量节点,选择kγ,其中k是信道因子,并且ε1,γ表示手动选择的参数。
选择常数以获得误差仅导致少量未满足的奇偶校验的情况。信道因子k具有与正常解码过程中的含义相同的含义,即,它是用于将接收到的信号转换为对数似然值的因子。更确切地说,对于具有方差σ2的AWGN信道,信道因子为可以将常数γ选择为小于1,以“弱化”不受误差脉冲影响的图形。取决于图形,γ的优选值在0.3到0.8的范围内。可以凭经验将误差量值ε选择为足够大以在陷阱集中引起误差。
对于每个上述误差脉冲,处理器101用于开始解码过程。由xi表示在ⅰ次迭代之后的硬判决(假设处理器101执行至多imax次迭代)。寻找步骤的数目,此时未满足的奇偶校验的数目最小:假设S(x)是一组变量节点,其在矢量x中的对应位是1。
接着将S(xi*)所包括的子图视为陷阱集。如果S(xi*)不是陷阱集,则处理器101尝试将每个S(xi),发展为陷阱集。为此,处理器101用于确定含有至少一个循环的最小集此后,处理器101用于寻找最小集其含有与S′相同的循环(换句话说,不含任何树状结构)。处理器101提供S″(xi)作为xi的陷阱集。
在实施例中,装置100可以维持找到的所有陷阱集的列表,特别是最近确定的陷阱集的列表。在实施例中,陷阱集的此列表由装置以字典序维持,即,T′<T″iffT1′<T″1或T′1=T″1和T′2<T″2。在实施例中,如果陷阱集的列表变得过大,则装置100用于删除列表上的最后一个陷阱集。
图10a是说明由本发明的实施例提供的码与传统码相比的性能的图式。更具体地说,图10a示出以下各项的性能的比较:利用8次迭代的max-log-map的N=28980、R=0.879LTE;使用基矩阵的两个族的二进制SC-LDPC码,即,具有列权重3、循环230的常规码,以及在分层最小和的30次迭代下具有平均列权重3.57和循环57的不规则RA;以及在30次迭代的QSPA-FFT、QAM-64下基于扩展图的NBGF(64)QC-LDPC。
图10b是说明由本发明的实施例提供的码与传统码相比的性能的图式。更具体地说,示出了以下各项的性能的比较:利用8次迭代的max-log-map的N=44160、R=0.6LTE;使用基矩阵的两个二进制SC-LDPC码,即,具有列权重3、循环320的常规码,以及在分层最小和的30次迭代、QAM256下具有平均列权重3.57、循环138的不规则RA。
从图10a和图10b可以看出,由本发明的实施例提供的咬尾SC-LDPC码在“瀑布”区中表现出良好的性能,具有硬件友好的解码器(每次重复使用相同的码,而且窗口解码器可以用于获得具有恒定等待时间的更多卷积增益),并具有使用CPM高斯消元法的合理复杂度的编码器,如本发明的实施例所提供。
图11a、图11b是说明以下各项相比的性能的图式:由本发明的实施例提供的多边缘LDPC码;来自最近3gpp提议的已知码,即,码A和码B。更具体地说,示出了对于在K=100到8000的范围内的信息长度具有速率1/2和0.89的码在分层归一化最小和的15次迭代、QPSK下达到误帧率10-2所需的SNR的比较。
本发明的实施例基于QC-LDPC原模图提供卷积码的块版本,即,咬尾空间耦合(spatially-coupled,SC)LDPC码的块版本。本发明的实施例允许使用具有以下性质的置信度传播(Belief Propagation,BP)来生成具有图形的SC-LDPC结构的码:大的汉明距离(码性质)、较好的循环结构(图形性质—当ACE=EMD时的ACE谱)和合理的复杂度(平均列权重、基矩阵的大小、最大列权重)。
尽管本发明的特定特征或方面可能已经仅结合几种实施方式或实施例中的一种进行公开,但此类特征或方面可以和其它实施方式或实施例中的一个或多个特征或方面相结合,只要对于任何给定或特定的应用是有需要或有利。而且,在一定程度上,术语“包含”、“有”、“具有”或这些词的其它变形在详细的说明书或权利要求书中使用,这类术语和所述术语“包括”是类似的,都是表示包括的含义。同样,术语“示例性地”,“例如”仅表示为示例,而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应当理解,这些术语可以用于指示两个元件彼此协作或交互,而不管它们是直接物理接触还是电接触,或者它们彼此不直接接触。
尽管本文中已说明和描述特定方面,但所属领域的技术人员应了解,多种替代和/或等效实施方式可在不脱离本发明的范围的情况下所示和描述的特定方面。该申请旨在覆盖本文论述的特定方面的任何修改或变更。
尽管以上权利要求书中的元件是利用对应的标签按照特定顺序列举的,除非对权利要求的阐述另有暗示用于实施部分或所有这些元件的特定顺序,否则这些元件不必限于以所述特定顺序来实施。
通过以上启示,对于本领域技术人员来说,许多替代、修改和变化是显而易见的。当然,所属领域的技术人员容易认识到除本文所述的应用之外,还存在本发明的众多其它应用。虽然已参考一个或多个特定实施例描述了本发明,但所属领域的技术人员将认识到在不偏离本发明的范围的前提下,仍可对本发明作出许多改变。因此,应理解,只要是在所附权利要求书及其等效物的范围内,可以用不同于本文具体描述的方式来实践本发明。
Claims (9)
1.一种用于提供奇偶校验矩阵的装置(100),所述奇偶校验矩阵基于定义多个基矩阵的一组基矩阵参数,用于定义空间耦合低密度奇偶校验QC-LDPC码,所述多个基矩阵中的每个基矩阵与多个原模图中的原模图相关联,其中,所述一组基矩阵参数定义所述多个基矩阵的大小W×C、循环大小N、最大列权重M和一组允许列权重,其特征在于,所述装置(100)包括:
处理器(101),所述处理器(101)用于:
通过丢弃所述多个原模图中的原模图而基于所述多个原模图生成一组候选原模图;
提升所述一组候选原模图中的所述原模图以用于生成多个码;以及
通过丢弃所述多个码中的码而基于所述多个码生成一组候选码,
其中,所述处理器(101)用于基于模拟退火技术提升所述一组候选原模图中的所述原模图;
其中,所述处理器(101)用于丢弃所述多个原模图中与LDPC码相关联的,具有最小汉明距离,且所述最小汉明距离大于最小汉明距离阈值的原模图。
3.根据权利要求1所述的装置(100),其特征在于,所述最小汉明距离阈值为(C+1)!。
4.根据权利要求2所述的装置(100),其特征在于,所述最小汉明距离阈值为(C+1)!。
5.根据前述权利要求任一项所述的装置(100),其特征在于,所述处理器(101)还用于基于与每个原模图相关联的所述奇偶校验矩阵H的平衡围长,丢弃所述多个原模图中的原模图。
6.根据权利要求5所述的装置(100),其特征在于,所述处理器(101)用于丢弃所述多个原模图中的与平衡围长的奇偶校验矩阵H相关联的原模图,所述平衡围长大于平衡围长阈值。
7.一种用于提供奇偶校验矩阵的装置(100),其特征在于,所述装置包括权利要求1至6任意一项所述装置的特征,并且,所述处理器(101)还用于使用准循环技术将所述多个原模图中的具有至少一个平行边缘的原模图提升到不具有平行边缘的原模图。
8.一种用于提供奇偶校验矩阵的装置(100),其特征在于,所述装置包括权利要求1至7任意一项所述装置的特征,并且,所述处理器(101)还用于丢弃所述多个原模图中的与外部信息度EMD相关联的原模图,所述外部信息度小于EMD阈值。
9.一种用于提供奇偶校验矩阵的方法,所述奇偶校验矩阵基于定义多个基矩阵的一组基矩阵参数,用于定义空间耦合低密度奇偶校验LDPC码,所述多个基矩阵中的每个基矩阵与多个原模图中的原模图相关联,其中,所述一组基矩阵参数定义所述多个基矩阵的大小W×C、循环大小N、最大列权重M和一组允许列权重,其特征在于,所述方法包括:
通过丢弃所述多个原模图中的原模图而基于所述多个原模图生成一组候选原模图;
提升所述一组候选原模图中的所述原模图以用于生成多个码;以及
通过丢弃所述多个码中的码而基于所述多个码生成一组候选码;
其中,提升所述一组候选原模图中的所述原模图的步骤基于模拟退火技术;
其中,所述方法还包括:丢弃所述多个原模图中与LDPC码相关联的,具有最小汉明距离,且所述最小汉明距离大于最小汉明距离阈值的原模图。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/RU2016/000799 WO2018093286A1 (en) | 2016-11-21 | 2016-11-21 | Generation of spatially-coupled quasi-cyclic ldpc codes |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110024294A CN110024294A (zh) | 2019-07-16 |
CN110024294B true CN110024294B (zh) | 2021-08-27 |
Family
ID=58108711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680090998.6A Active CN110024294B (zh) | 2016-11-21 | 2016-11-21 | 空间耦合准循环ldpc码的生成 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20190273511A1 (zh) |
EP (1) | EP3533145B1 (zh) |
CN (1) | CN110024294B (zh) |
WO (1) | WO2018093286A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108880749B (zh) * | 2018-06-11 | 2020-11-13 | 广东工业大学 | 一种ldpc码通信方法、***、设备及计算机存储介质 |
CN111130563B (zh) * | 2018-10-30 | 2022-04-26 | 华为技术有限公司 | 处理信息的方法和装置 |
US11159175B2 (en) * | 2019-06-21 | 2021-10-26 | Intel Corporation | Non-uniform iteration-dependent min-sum scaling factors for improved performance of spatially-coupled LDPC codes |
US11784663B2 (en) | 2019-07-16 | 2023-10-10 | Lg Electronics Inc. | Method and apparatus for performing encoding on basis of parity check matrix of low density parity check code generated from protograph in wireless communication system |
CN112583420B (zh) * | 2019-09-30 | 2024-01-09 | 上海华为技术有限公司 | 一种数据处理方法和译码器 |
CN110784232B (zh) * | 2019-10-31 | 2023-03-03 | 华侨大学 | 一种空间耦合ldpc码滑窗译码方法 |
US11269645B2 (en) * | 2020-03-11 | 2022-03-08 | Western Digital Technologies, Inc. | Storage system and method for implementing an encoder, decoder, and/or buffer using a field programmable gate array |
CN111510160A (zh) * | 2020-05-13 | 2020-08-07 | 中国人民解放军军事科学院战争研究院 | 一种截断卷积编码优化构造方法 |
CN111740747B (zh) * | 2020-07-16 | 2023-10-31 | 周口师范学院 | 一种低秩循环矩阵的构造方法及其关联的多元ldpc码 |
CN113612486B (zh) * | 2021-08-16 | 2024-02-20 | 重庆大学 | 一种构建pbrl ldpc码的基矩阵方法、***、装置及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103843252A (zh) * | 2011-09-30 | 2014-06-04 | 三菱电机株式会社 | 确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的*** |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8103931B2 (en) | 2008-08-27 | 2012-01-24 | Mitsubishi Electric Research Laboratories, Inc. | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
US8433972B2 (en) * | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
EP2525496A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
US8499218B2 (en) * | 2011-09-30 | 2013-07-30 | Mitsubishi Electric Research Laboratories, Inc. | System and method for determining quasi-cyclic low-density parity-check codes having high girth |
US8832520B2 (en) * | 2011-11-29 | 2014-09-09 | California Institute Of Technology | High order modulation protograph codes |
US10193570B2 (en) | 2013-12-03 | 2019-01-29 | Samsung Electronics Co., Ltd | Method of and apparatus for generating spatially-coupled low-density parity-check code |
US9722633B2 (en) * | 2015-02-11 | 2017-08-01 | Mitsubishi Electric Research Laboratories, Inc. | Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding |
-
2016
- 2016-11-21 EP EP16838092.1A patent/EP3533145B1/en active Active
- 2016-11-21 WO PCT/RU2016/000799 patent/WO2018093286A1/en unknown
- 2016-11-21 CN CN201680090998.6A patent/CN110024294B/zh active Active
-
2019
- 2019-05-21 US US16/417,812 patent/US20190273511A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103843252A (zh) * | 2011-09-30 | 2014-06-04 | 三菱电机株式会社 | 确定准循环低密度奇偶校验码的方法和基于准循环低密度奇偶校验码进行数据编码的*** |
Non-Patent Citations (2)
Title |
---|
hierarchical and high-girth qc ldpc codes;yige wang等;《IEEE TRANSACTIONS ON INFORMATION THEORY》;20130731;第59卷(第7期);第4553-4556页 * |
some problems of graph based codes for belief propagation decoding quasi-cyclic low density parity-check code (qc-ldpc);vasily等;《http://arxiv.org/ftp/arxiv/papers/1511/1511.00133.pdf》;20160915;第1-3页 * |
Also Published As
Publication number | Publication date |
---|---|
EP3533145B1 (en) | 2022-04-06 |
US20190273511A1 (en) | 2019-09-05 |
CN110024294A (zh) | 2019-07-16 |
EP3533145A1 (en) | 2019-09-04 |
WO2018093286A1 (en) | 2018-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110024294B (zh) | 空间耦合准循环ldpc码的生成 | |
JP5752317B2 (ja) | 準巡回低密度パリティ検査符号を求める方法、及び準巡回低密度パリティ検査符号に基づいてデータを符号化するシステム | |
EP3092717B1 (en) | Decoding of non-binary ldpc codes | |
Amiri et al. | Analysis and enumeration of absorbing sets for non-binary graph-based codes | |
CN111279618B (zh) | 通用低密度奇偶校验码 | |
Jian et al. | Approaching capacity at high rates with iterative hard-decision decoding | |
CN106656210B (zh) | 一种基于完备循环差集的可快速编码的type-II QC-LDPC码构造方法 | |
WO2017105291A1 (en) | Generalized quasi-cyclic ldpc convolutional codes for digital communication systems | |
CN113612486A (zh) | 一种构建pbrl ldpc码的基矩阵方法、***、装置及存储介质 | |
Yang et al. | Nonlinear programming approaches to decoding low-density parity-check codes | |
CN112204888A (zh) | 具有高效编码和良好误码平层特性的一类qc-ldpc码 | |
Liu et al. | Design of binary LDPC codes with parallel vector message passing | |
CN108390676A (zh) | 一种结合等差数列与原模图的qc-ldpc码新颖构造方法 | |
Lau et al. | A fast searching method for the construction of QC-LDPC codes with large girth | |
CN110024295A (zh) | 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置 | |
Park | Construction of Quasi-Cyclic LDPC Codes Using a Class of Balanced Incomplete Block Designs with Irregular Block Sizes. | |
CN108199722B (zh) | 一种基于矩阵格的bibd-ldpc码构造方法 | |
Ferrari et al. | Thresholds of absorbing sets under scaled min-sum LDPC decoding | |
Declercq et al. | Finite alphabet iterative decoders approaching maximum likelihood performance on the binary symmetric channel | |
JP2008167357A (ja) | 低密度パリティ検査符号データを復号する復号方法、装置及びプログラム | |
Kelley | Codes over graphs | |
WO2022099708A1 (en) | Efficient decoding of gldpc codes | |
CN111641416B (zh) | 一种多归一化因子的低密度奇偶校验码译码方法 | |
Abedi et al. | On the construction of multitype quasi-cyclic low-density parity-check codes with different girth and length | |
Baloch et al. | Performance Analysis of LDPC Convolutional Codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |