JP5749579B2 - Ad変換回路および固体撮像装置 - Google Patents
Ad変換回路および固体撮像装置 Download PDFInfo
- Publication number
- JP5749579B2 JP5749579B2 JP2011132197A JP2011132197A JP5749579B2 JP 5749579 B2 JP5749579 B2 JP 5749579B2 JP 2011132197 A JP2011132197 A JP 2011132197A JP 2011132197 A JP2011132197 A JP 2011132197A JP 5749579 B2 JP5749579 B2 JP 5749579B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- latch
- count
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 112
- 238000003384 imaging method Methods 0.000 title claims description 45
- 230000001360 synchronised effect Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 12
- 230000007423 decrease Effects 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 17
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
120frame/sec×4000行/frame=480Kline/sec
100uA/列×5000列=500mA
まず、本発明の第1の実施形態を説明する。図1は、本実施形態によるAD変換回路の構成の一例を示している。図1に示すAD変換回路は、第1のカウント部18、第2のカウント部101、ラッチ制御部105、ラッチ部108、比較部109で構成されている。
次に、本発明の第2の実施形態を説明する。図4は、本実施形態によるAD変換回路の構成の一例を示している。以下では、第1の実施形態と異なる部分を中心に説明する。本実施形態では、ラッチ制御部105の構成が第1の実施形態と異なる。ラッチ制御部105以外の構成は第1の実施形態と同様であるので、説明を省略する。
次に、本発明の第3の実施形態を説明する。図6は、本実施形態によるAD変換回路の構成の一例を示している。以下では、第2の実施形態と異なる部分を中心に説明する。本実施形態では、ラッチ制御部105の構成が第2の実施形態と異なる。ラッチ制御部105以外の構成は第2の実施形態と同様であるので、説明を省略する。
次に、本発明の第4の実施形態を説明する。図7は、本実施形態によるAD変換回路の構成の一例を示している。以下では、第3の実施形態と異なる部分を中心に説明する。本実施形態では、ラッチ制御部105のフリップフロップ回路XDFF,DFF_0,DFF_1に、クロック信号CLKと、クロック信号CLKを反転した反転クロック信号xCLKとの両方が入力される点が第3の実施形態と異なる。図7では、ラッチ制御部105内のクロック信号CLKと反転クロック信号xCLKの配線の一部のみが図示されているが、上記のようにクロック信号CLKと反転クロック信号xCLKの両方がフリップフロップ回路XDFF,DFF_0,DFF_1に入力される。
次に、本発明の第5の実施形態を説明する。図8は、本実施形態によるAD変換回路の構成の一例を示している。以下では、第3の実施形態と異なる部分を中心に説明する。本実施形態では、ラッチ制御部105の構成が第3の実施形態と異なる。ラッチ制御部105以外の構成は第3の実施形態と同様であるので、説明を省略する。
次に、本発明の第6の実施形態を説明する。図9は、本実施形態によるAD変換回路の構成の一例を示している。図9に示すAD変換回路は、第1のカウント部18、ラッチ制御部105、ラッチ部108、比較部109で構成されている。比較部109は第1の実施形態と同様である。
次に、本発明の第7の実施形態を説明する。図11は、本実施形態によるAD変換回路の構成の一例を示している。以下では、第6の実施形態と異なる部分を中心に説明する。本実施形態では、ラッチ制御部105のフリップフロップ回路XDFF,DFF_1,DFF_2に、クロック信号CLKと、クロック信号CLKを反転した反転クロック信号xCLKとの両方が入力される点が第6の実施形態と異なる。図11では、ラッチ制御部105内のクロック信号CLKと反転クロック信号xCLKの配線の一部のみが図示されているが、上記のようにクロック信号CLKと反転クロック信号xCLKの両方がフリップフロップ回路XDFF,DFF_1,DFF_2に入力される。
次に、本発明の第8の実施形態を説明する。図12は、本実施形態による固体撮像装置の構成を示している。図12に示す固体撮像装置1は、撮像部2、垂直選択部12、読出電流源部5、アナログ部6、第1のカウント部18、ランプ部19(参照信号生成部)、カラム処理部15、水平選択部14、出力部17、制御部20で構成されている。
以下では、AD変換の詳細な動作を説明する。以下の説明において、ラッチ制御部105内の構成および信号については、適宜、図7に示した構成および信号を用いる。任意の画素行の単位画素3から垂直信号線13へ出力された画素信号Pixelが安定した後、制御部20は、ランプ部19に対して、ランプ波生成の制御データを供給する。これを受けてランプ部19は、比較部109の一方の入力端子に与える比較電圧として、波形が全体として時間的にランプ状に変化するランプ波Rampを出力する。比較部109は、このランプ波Rampと画素信号Pixelとを比較する。
次に、本発明の第9の実施形態を説明する。図13は、本実施形態による固体撮像装置の構成を示している。以下では、第8の実施形態と異なる部分を中心に説明する。本実施形態では、第1のカウント部18および列AD変換部16の構成が第8の実施形態と異なる。第1のカウント部18および列AD変換部16以外の構成は第8の実施形態と同様であるので、説明を省略する。
以下では、AD変換の詳細な動作を説明する。以下の説明において、ラッチ制御部105内の構成および信号については、適宜、図11に示した構成および信号を用いる。任意の画素行の単位画素3から垂直信号線13へ出力された画素信号Pixelが安定した後、制御部20は、ランプ部19に対して、ランプ波生成の制御データを供給する。これを受けてランプ部19は、比較部109の一方の入力端子に与える比較電圧として、波形が全体として時間的にランプ状に変化するランプ波Rampを出力する。比較部109は、このランプ波Rampと画素信号Pixelとを比較する。
Claims (5)
- 時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となるアナログ信号と前記参照信号とを比較し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する比較部と、
所定の周波数のクロック信号をカウントクロックとしてカウントを行い、カウント値を出力する第1のカウント部と、
前記第1のカウント部から出力される前記カウント値をラッチするラッチ部と、
前記比較処理の終了に係る第1のタイミングで前記ラッチ部を有効にし、前記第1のタイミングを所定の時間だけ遅延させた第2のタイミングで前記ラッチ部にラッチを実行させるラッチ制御部と、
を備え、前記ラッチ部にラッチされた前記カウント値に基づいて、前記アナログ信号に応じたデジタルデータを出力するAD変換回路。 - 時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
AD変換の対象となるアナログ信号と前記参照信号とを比較し、前記参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する比較部と、
所定の周波数のクロック信号をカウントクロックとしてカウントを行い、第1のカウント値を出力する第1のカウント部と、
前記第1のカウント部から出力される前記第1のカウント値をラッチするラッチ部と、
前記第1のカウント部から出力される前記第1のカウント値を構成するビットの1つをカウントクロックとしてカウントを行い、第2のカウント値をラッチする第2のカウント部と、
前記比較処理の終了に係る第1のタイミングで前記ラッチ部を有効にし、前記第1のタイミングを所定の時間だけ遅延させた第2のタイミングで前記ラッチ部および前記第2のカウント部にラッチを実行させるラッチ制御部と、
を備え、前記ラッチ部にラッチされた前記第1のカウント値および前記第2のカウント部にラッチされた前記第2のカウント値に基づいて、前記アナログ信号に応じたデジタルデータを出力するAD変換回路。 - 前記第2のタイミングは、前記クロック信号に同期したタイミングであることを特徴とする請求項1または請求項2に係るAD変換回路。
- 入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配置された撮像部と、
請求項1に係るAD変換回路と、
を備え、前記画素信号が前記アナログ信号として前記AD変換回路に入力され、
前記比較部、前記ラッチ部、および前記ラッチ制御部は、前記撮像部の1列または複数列ごとに設けられることを特徴とする固体撮像装置。 - 入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配置された撮像部と、
請求項2に係るAD変換回路と、
を備え、前記画素信号が前記アナログ信号として前記AD変換回路に入力され、
前記比較部、前記ラッチ部、前記第2のカウント部、および前記ラッチ制御部は、前記撮像部の1列または複数列ごとに設けられることを特徴とする固体撮像装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132197A JP5749579B2 (ja) | 2011-06-14 | 2011-06-14 | Ad変換回路および固体撮像装置 |
CN201210192020.4A CN102832935B (zh) | 2011-06-14 | 2012-06-11 | Ad转换电路和固体摄像装置 |
US13/523,214 US8625015B2 (en) | 2011-06-14 | 2012-06-14 | AD conversion circuit and solid-state imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132197A JP5749579B2 (ja) | 2011-06-14 | 2011-06-14 | Ad変換回路および固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013005089A JP2013005089A (ja) | 2013-01-07 |
JP5749579B2 true JP5749579B2 (ja) | 2015-07-15 |
Family
ID=47335926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011132197A Active JP5749579B2 (ja) | 2011-06-14 | 2011-06-14 | Ad変換回路および固体撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8625015B2 (ja) |
JP (1) | JP5749579B2 (ja) |
CN (1) | CN102832935B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102057575B1 (ko) | 2013-07-25 | 2019-12-20 | 삼성전자주식회사 | 이미지 센서 및 그것의 제어 방법 |
JP6478488B2 (ja) * | 2014-06-18 | 2019-03-06 | キヤノン株式会社 | Ad変換装置及び固体撮像装置 |
JP6562745B2 (ja) * | 2015-07-16 | 2019-08-21 | キヤノン株式会社 | 光電変換装置、画像読取装置、画像形成装置 |
US10015429B2 (en) * | 2015-12-30 | 2018-07-03 | Omnivision Technologies, Inc. | Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS558144A (en) * | 1978-06-30 | 1980-01-21 | Sanyo Electric Co Ltd | Analog-digital conversion circuit |
US5886541A (en) * | 1996-08-05 | 1999-03-23 | Fujitsu Limited | Combined logic gate and latch |
US7903159B2 (en) * | 2001-03-26 | 2011-03-08 | Panavision Imaging Llc | Image sensor ADC and CDS per column |
JP4396063B2 (ja) * | 2001-07-13 | 2010-01-13 | 株式会社デンソー | A/d変換方法及び装置 |
US7129883B2 (en) * | 2004-02-23 | 2006-10-31 | Sony Corporation | Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
JP4655500B2 (ja) * | 2004-04-12 | 2011-03-23 | ソニー株式会社 | Ad変換装置並びに物理量分布検知の半導体装置および電子機器 |
JP4862161B2 (ja) * | 2005-08-23 | 2012-01-25 | 国立大学法人東北大学 | 半導体記憶回路 |
JP4340296B2 (ja) * | 2007-01-30 | 2009-10-07 | シャープ株式会社 | A/d変換器 |
JP4389981B2 (ja) * | 2007-08-06 | 2009-12-24 | ソニー株式会社 | 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置 |
JP4992681B2 (ja) * | 2007-11-27 | 2012-08-08 | コニカミノルタビジネステクノロジーズ株式会社 | 固体撮像装置 |
JP5347341B2 (ja) * | 2008-06-06 | 2013-11-20 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法 |
JP5375277B2 (ja) * | 2009-04-02 | 2013-12-25 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法 |
JP5407523B2 (ja) * | 2009-04-24 | 2014-02-05 | ソニー株式会社 | 積分型ad変換装置、固体撮像素子、およびカメラシステム |
JP5372667B2 (ja) * | 2009-09-01 | 2013-12-18 | オリンパス株式会社 | Ad変換器および固体撮像装置 |
JP2011071816A (ja) * | 2009-09-28 | 2011-04-07 | Fujitsu Semiconductor Ltd | 周波数測定回路及びそれを有するpllシンセサイザ |
-
2011
- 2011-06-14 JP JP2011132197A patent/JP5749579B2/ja active Active
-
2012
- 2012-06-11 CN CN201210192020.4A patent/CN102832935B/zh active Active
- 2012-06-14 US US13/523,214 patent/US8625015B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013005089A (ja) | 2013-01-07 |
US20120320244A1 (en) | 2012-12-20 |
US8625015B2 (en) | 2014-01-07 |
CN102832935A (zh) | 2012-12-19 |
CN102832935B (zh) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5536584B2 (ja) | 時間検出回路、ad変換器、および固体撮像装置 | |
US9374097B2 (en) | Data processor, solid-state imaging device, imaging device, and electronic apparatus | |
US9001241B2 (en) | A/D conversion circuit and image pick-up device | |
US8917337B2 (en) | AD conversion circuit and imaging apparatus | |
JP5806539B2 (ja) | 固体撮像装置 | |
JP2010251957A (ja) | Ad変換装置、固体撮像素子、およびカメラシステム | |
JP2011004092A (ja) | Ad変換装置、固体撮像装置および電子情報機器 | |
US8072518B2 (en) | Solid-state imaging device, driving control method thereof, and imaging apparatus | |
JP2013062584A (ja) | Ad変換回路および撮像装置 | |
JP5749579B2 (ja) | Ad変換回路および固体撮像装置 | |
US10129496B2 (en) | Imaging device and imaging system | |
JP5904899B2 (ja) | 撮像装置 | |
JP5941793B2 (ja) | Ad変換回路および固体撮像装置 | |
JP5739040B2 (ja) | 時間検出回路、ad変換器、および固体撮像装置 | |
JP2013255101A (ja) | 撮像装置 | |
US9967491B2 (en) | Imaging device and imaging system | |
US8669898B2 (en) | Ramp wave generation circuit and solid-state imaging device | |
JP6195142B1 (ja) | Ad変換装置及び撮像装置 | |
JP2013102381A (ja) | Ad変換回路および撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150514 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5749579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |