JP5743983B2 - 送受切替回路、無線装置および送受切替方法 - Google Patents

送受切替回路、無線装置および送受切替方法 Download PDF

Info

Publication number
JP5743983B2
JP5743983B2 JP2012191986A JP2012191986A JP5743983B2 JP 5743983 B2 JP5743983 B2 JP 5743983B2 JP 2012191986 A JP2012191986 A JP 2012191986A JP 2012191986 A JP2012191986 A JP 2012191986A JP 5743983 B2 JP5743983 B2 JP 5743983B2
Authority
JP
Japan
Prior art keywords
transmission
transistor
circuit
reception
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012191986A
Other languages
English (en)
Other versions
JP2014049964A (ja
Inventor
ト ウ 王
ト ウ 王
友 敏 也 三
友 敏 也 三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012191986A priority Critical patent/JP5743983B2/ja
Priority to US14/013,669 priority patent/US9143185B2/en
Publication of JP2014049964A publication Critical patent/JP2014049964A/ja
Application granted granted Critical
Publication of JP5743983B2 publication Critical patent/JP5743983B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching
    • H04B1/48Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/50Circuits using different frequencies for the two directions of communication
    • H04B1/52Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Description

本発明の実施形態は、アンテナでの送受信を切り替えることが可能な送受切替回路および無線装置に関する。
無線装置には、アンテナから送信する送信信号とアンテナで受信した受信信号とを切り替える送受切替回路が設けられている。送受切替回路では、送信時には受信回路とのアイソレーションを図り、受信時には送信回路とのアイソレーションを図る必要があることから、送受切替回路の内部に、1/4波長の伝送線路を設けるのが一般的である。この伝送線路は、その一端側を短絡すると、他端側から一端側を見たインピーダンスが無限大になることから、比較的容易にアイソレーションを取ることができる。
しかしながら、インピーダンスが無限大になるのは、あくまで理想的な状態であり、実際には、寄生容量や寄生抵抗があるために、オン抵抗が大きくなったり、送信時の信号損失が大きくなったりする。
特に、寄生容量と寄生抵抗はトレードオフの関係にあり、寄生容量を小さくすると、オン抵抗が大きくなり、寄生容量を大きくすると、送信時の信号損失が大きくなってしまう。
特開2008−72475号公報
本発明は、オン抵抗を大きくすることなくアイソレーションを取ることが可能で、設計の自由度が大きい送受切替回路および無線装置を提供するものである。
本実施形態は、アンテナから送信する送信信号を生成する送信回路と、前記アンテナで受信した受信信号の受信処理を行う受信回路と、の間に設けられる送受切替回路である。この送受切替回路は、前記アンテナからの送信時には、前記送信回路内の出力段のトランジスタを増幅動作させて送信信号を生成させ、前記アンテナでの受信時には、前記送信回路の出力端子を接地電圧に短絡させるトランジスタ入力制御回路を備える。
第1の実施形態に係る送受切替回路1を備えた無線装置2の回路図。 第2の実施形態に係る送受切替回路1を備えた無線装置2の回路図。 第3の実施形態に係る送受切替回路1を備えた無線装置2の回路図。
以下、図面を参照しながら、本発明の実施形態を説明する。
(第1の実施形態)
図1は第1の実施形態による送受切替回路1を備えた無線装置2の回路図である。図1の無線装置2は、アンテナ3と、送受切替回路1と、送信回路4と、受信回路5とを備えている。
送信回路4は、送信部6と、送信部6の出力段に接続されたトランジスタM1とを有する。このトランジスタM1は、送受切替回路1の一部としても利用される。
送受切替回路1は、トランジスタM1のゲート電圧を制御するトランジスタ入力制御回路7と、トランジスタM1のドレイン電圧を制御するトランジスタ出力制御回路8と、送信用の1/4波長の伝送線路TL1と、受信用の1/4波長の伝送線路TL2と、伝送線路TL2の一端n1を接地するか否かを切り替える受信側短絡回路M2と、伝送線路TL1,TL2上の直流電圧を遮断するキャパシタC1と、トランジスタ出力制御回路8の出力ノードn2とトランジスタM1のドレインとの間に接続されるインダクタL1と、トランジスタ出力制御回路8の出力ノードn2と接地端子との間に接続されるキャパシタC2と、トランジスタ入力制御回路7の出力ノードn3とトランジスタM1のゲートの間に接続される抵抗R1と、トランジスタ入力制御回路7の出力ノードn3と接地端子との間に接続されるキャパシタC3とを有する。
図1では、トランジスタM1のドレインと伝送線路TL1の間にキャパシタC1を接続しているが、キャパシタC1はトランジスタM1のドレインと受信回路5の入力端子との間の任意の場所に接続可能である。
受信側短絡回路M2は、NMOSトランジスタM2であり、そのドレインは伝送線路TL2の一端n1に接続され、ソースは接地され、ゲートには送信時にハイになるVTX信号が入力されている。よって、受信側短絡回路M2は、送信時にオンして、伝送線路TL2の一端n1を接地電圧に短絡する。したがって、送信時には、アンテナ3から受信回路5側のインピーダンスは無限大になる。
トランジスタ入力制御回路7は、ドレインが共通に接続された一対のPMOSトランジスタM3,M4を有する。これらトランジスタM3,M4のドレインとトランジスタM1のゲートの間には抵抗R1が接続されている。また、これらトランジスタM3,M4のドレインと接地端子との間にはキャパシタC3が接続されている。
一方のPMOSトランジスタM3のゲートにはVTX信号が入力され、ソースには電源電圧Vddが印加されている。他方のPMOSトランジスタM4のゲートにはVRX信号が入力され、ソースにはバイアス電圧Vg_biasが印加されている。
送信時には、VTX信号がハイに、VRX信号がロウになるため、PMOSトランジスタM4がオンして、トランジスタM1のゲートには所定のバイアス電圧Vg_biasが供給される。また、受信時には、PMOSトランジスタM3がオンして、トランジスタM1のゲートには所定の基準電圧Vddが供給される。
トランジスタ出力制御回路8は、PMOSトランジスタM5とNMOSトランジスタM6とからなるインバータを有する。これらトランジスタM5,M6のゲートにはVRX信号が入力され、PMOSトランジスタM5のソースには電源電圧Vddが印加され、NMOSトランジスタM6のソースは接地されている。
PMOSトランジスタM5のドレインとNMOSトランジスタM6のソースとの接続ノードn2と接地端子との間にはキャパシタC2が接続され、この接続ノードとトランジスタM1のドレインとの間にはインダクタL1が接続されている。このインダクタl1は、インピーダンス整合を行うために設けられている。
キャパシタC2とC3はそれぞれ、トランジスタ出力制御回路8の出力ノードn2とトランジスタ入力制御回路7の出力ノードn3のインピーダンスを交流的にゼロにするために設けられている。
次に、図1の送受切替回路1の動作を説明する。送信時には、送受切替制御用のVTX信号は電源電圧に、VRX信号は接地電圧になる。これにより、トランジスタ入力制御回路7内のトランジスタM3はオフし、トランジスタM4はオンし、トランジスタM1のゲート電圧はバイアス電圧Vg_biasになる。また、トランジスタ出力制御回路8内のトランジスタM5はオンし、トランジスタM6はオフし、トランジスタM1のドレインは電源電圧Vddになる。
この状態では、トランジスタM1は送信回路4内の出力段の増幅回路として動作する。すなわち、送信部6から出力される高周波信号がバイアス電圧Vg_biasに重畳されてトランジスタM1のゲートに入力され、このトランジスタM1で電力増幅を行った高周波信号がドレインから出力される。この高周波信号は、キャパシタC1と伝送線路TL1を通過して、アンテナ3から放射される。
また、送信時には、トランジスタM2はオンするため、伝送線路TL2と受信回路5との接続ノードn1は接地電圧に短絡される。よって、この接続ノードn1から受信回路5側を見たインピーダンスは低くなり、アンテナ3から受信回路5側を見たインピーダンスは高くなる。
一方、受信時には、VTX信号は接地電圧に、VRX信号は電源電圧になる。これにより、トランジスタM3はオンし、トランジスタM4はオフするため、トランジスタM1のゲート電圧は電源電圧Vddになる。また、トランジスタM5はオフし、トランジスタM6はオンするため、トランジスタM1のドレインは0Vになる。
このように、受信時には、トランジスタM1のゲート−ソース間電圧とゲート−ドレイン間電圧はともに電源電圧であるため、トランジスタM1はオン状態のスイッチとして動作する。よって、トランジスタM1のドレインから送信回路4側を見たインピーダンスは低くなり、アンテナ3から送信回路4側を見たインピーダンスは高くなる。トランジスタM1のドレイン−ソース間の電圧は0Vになるため、トランジスタM1の消費電流は0である。
また、受信時には、トランジスタM2はオフし、アンテナ3で受信した高周波信号は伝送線路TL2を通って受信回路5に伝送される。
一般に、1/4波長の伝送線路と、この伝送線路と接地端子との間に接続されるトランジスタとを備える送受切替回路では、トランジスタのオン抵抗が小さいほど、送受切替回路のアイソレーション特性が良好になる。ところが、オン抵抗を小さくするために、トランジスタのサイズを大きく設計すると、トランジスタがオフ時の寄生容量が大きくなり、送受切替回路の通過特性が劣化する。
よって、従来は、トランジスタのオン抵抗と、トランジスタがオフ時の寄生容量とのバランスを考慮してトランジスタのサイズを設計していた。
これに対して、本実施形態では、トランジスタM1は送信回路4の一部であることから、送信回路4内の出力段の増幅回路の特性のみを考慮してトランジスタM1の設計が行われる。通常は、送信電力を大きくするために、トランジスタM1のサイズを大きく設計する。このため、受信時にはオン状態になるトランジスタM1のオン抵抗を十分に下げることができ、良好なアイソレーションが取れるようになる。
また、トランジスタM1は送信回路4の一部であることから、トランジスタM1のオン抵抗は広帯域にわたって小さい値を取る。よって、送受切替回路1の受信時アイソレーション特性は広帯域になる。
さらに、本実施形態では、送信回路4内の出力段に元々あったトランジスタM1を用いて受信時のアイソレーションを取るため、受信時のアイソレーション用に専用のトランジスタを追加しなくて済み、余計な寄生容量が付かない。
このように、第1の実施形態では、送信回路4内の出力段の電力増幅用のトランジスタM1を、受信時のアイソレーション用のトランジスタとして流用するため、オン抵抗を小さくでき、かつアイソレーション用に追加のトランジスタも不要となるため、寄生容量が増大するおそれもなくなる。よって、従来問題であったオン抵抗と寄生容量のバランスを考慮する必要もなくなって、設計が容易になる。
(第2の実施形態)
以下に説明する第2の実施形態は、アンテナ3に対する伝送経路を差動線路にしたものである。
図2は第2の実施形態に係る送受切替回路1を備えた無線装置2の回路図である。図2では、図1と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
図2の無線装置2は、トランジスタ入力制御回路7とトランジスタ出力制御回路8以外は、差動構成になっている。トランジスタ入力制御回路7とトランジスタ出力制御回路8は、図1と同様に構成されている。
送信回路4内の出力段の電力増幅用のトランジスタM1,M1bの各ゲートには、抵抗R1,R1bがそれぞれ接続されており、これら抵抗R1,R1bの他端側は共通に接続されたゲート同相ノードn3である。このゲート同相ノードn3に、トランジスタ入力制御回路7内のトランジスタM3,M4のドレインが接続されている。
同様に、トランジスタM1,M1bの各ドレインに接続されたインダクタL1,L1bの他端側は共通に接続されたドレイン同相ノードn2であり、このドレイン同相ノードn2に、トランジスタ出力制御回路8内のトランジスタM5,M6の両ドレインが接続されている。
これにより、ゲート同相ノードn3とドレイン同相ノードn2は、理想的な交流接地となり、トランジスタ入力制御回路7とトランジスタ出力制御回路8はトランジスタM1,M1bの高周波特性に影響しなくなる。すなわち、トランジスタ入力制御回路7またはトランジスタ出力制御回路8の出力信号にノイズが含まれていても、これら出力信号は、共通のゲート同相ノードn3またはドレイン同相ノードn2に入力されるため、トランジスタM1,M1bで差動増幅を行う際に、ノイズが相殺除去され、ノイズの影響を受けなくなる。
このように、第2の実施形態では、送受切替回路1を差動構成にする場合に、トランジスタ入力制御回路7の出力信号をゲート同相ノードn3に供給し、かつトランジスタ出力制御回路8の出力信号をドレイン同相ノードn2に供給するため、トランジスタ入力制御回路7とトランジスタ出力制御回路8で発生したノイズを相殺除去でき、トランジスタM1,M1bの高周波特性がよくなる。
(第3の実施形態)
以下に説明する第3の実施形態は、トランジスタM1をカスコード構成にするものである。
図3は第3の実施形態に係る送受切替回路1を備えた無線装置2の回路図である。図3では、図1と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
図3の無線装置2は、送信回路4内の出力段の電力増幅用のトランジスタM1に新たにトランジスタM1cをカスコード接続して、トランジスタM1,M1cのそれぞれごとに、トランジスタ入力制御回路7または7cを設けている。各トランジスタ入力制御回路7,7cの内部構成は、図1と同様である。トランジスタM1cに対応するトランジスタ入力制御回路7cは、ドレインが共通に接続された一対のトランジスタM3c,M4cを有し、これらトランジスタM3c,M4cのドレインとトランジスタM1cのゲートの間には抵抗R1cが接続され、トランジスタM1cのゲートと接地端子との間にはキャパシタC3cが接続されている。
カスコード接続されたトランジスタM1,M1cは、送信時には電力増幅器として動作し、受信時には双方ともにオンし、オン抵抗として動作する。これにより、受信時には、トランジスタM1cのドレインから送信回路4側を見たインピーダンスは低くなり、アンテナ3から送信回路4側を見たインピーダンスは高くなる。
カスコード構成にすると、オン抵抗が増大することから、スイッチの性能としては悪くなるが、入力と出力のアイソレーションは向上し、利得を大きく計算しても発振しにくくなり、安定性がよくなる。
このように、第3の実施形態では、送信回路4内の出力段のトランジスタM1,M1cがカスコード構成である場合でも、受信時にこれらトランジスタM1,M1cをオンさせることで、アイソレーション性能を向上できる。
上述した第1〜第3の実施形態では、トランジスタM1(M1c)のドレインと受信回路5の入力端子までの経路に、伝送線路TL1,TL2とキャパシタC1を接続しているが、この経路の構成は種々の変更が可能である。
また、第1〜第3の実施形態では、トランジスタM1(M1c)のドレインに、インダクタL1を介してトランジスタ出力制御回路8を接続しているが、このトランジスタ出力制御回路8の内部構成も種々の変更が可能である。
図1等に示した無線装置2は、その全体を一つのチップ内に集積化してもよいし、例えば送受切替回路1を別チップ構成にしてもよい。また、複数の無線方式に対応した無線装置2の場合、各無線方式ごとに送受切替回路1を設ければよい。
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 送受切替回路、2 無線装置、3 アンテナ、4 送信回路、5 受信回路、6 送信部、7 トランジスタ入力制御回路、8 トランジスタ出力制御回路

Claims (8)

  1. アンテナから送信する送信信号を生成する送信回路と、前記アンテナで受信した受信信号の受信処理を行う受信回路と、の間に設けられる送受切替回路であって、
    前記アンテナからの送信時には、前記送信回路内の出力段のトランジスタを増幅動作させて送信信号を生成させ、前記アンテナでの受信時には、前記送信回路の出力端子を接地電圧に短絡させるトランジスタ入力制御回路と、
    前記トランジスタの制御端子に所定のバイアス電圧が供給されているときには、前記送信回路の出力端子に送信信号に応じた電流が流れるように、前記トランジスタの制御端子に所定の基準電圧が供給されているときには、前記送信回路の出力端子が接地電圧になるように前記トランジスタの出力端子の電圧を制御するトランジスタ出力制御回路と、
    を備える送受切替回路。
  2. 前記トランジスタ入力制御回路は、前記アンテナからの送信時には、前記トランジスタが増幅動作を行うように前記トランジスタの制御端子に前記バイアス電圧を供給し、前記アンテナでの受信時には、前記トランジスタがオンするように前記トランジスタの制御端子に前記基準電圧を供給する請求項1に記載の送受切替回路。
  3. 前記送信回路と前記アンテナとの間に介装される線路長が1/4λ(λは伝送信号波長)の送信側伝送線路を備える請求項1または2に記載の送受切替回路。
  4. 前記送信回路は、差動の送信信号を生成するための一対の前記トランジスタを有し、
    前記トランジスタ入力制御回路の出力信号を前記一対のトランジスタの各制御端子に供給するための同相端子を備える請求項1乃至のいずれかに記載の送受切替回路。
  5. 前記トランジスタは、カスコード接続された複数のトランジスタであり、
    前記トランジスタ入力制御回路は、前記複数のトランジスタのそれぞれについて、前記アンテナからの送信時には前記トランジスタが増幅動作を行うように前記トランジスタの制御端子に所定のバイアス電圧を供給し、前記アンテナでの受信時には、前記トランジスタがオンするように前記トランジスタの制御端子に所定の基準電圧を供給する請求項1乃至のいずれかに記載の送受切替回路。
  6. 送信信号を生成する送信回路と、
    前記アンテナで受信した受信信号の受信処理を行う受信回路と、
    前記送信回路と前記受信回路との間に設けられる送受切替回路と、を備えた無線装置において、
    前記送受切替回路は、
    前記アンテナからの送信時には、前記送信回路内の出力段のトランジスタを増幅動作させて送信信号を生成させ、前記アンテナでの受信時には、前記送信回路の出力端子を接地電圧に短絡させるトランジスタ入力制御回路と、
    前記トランジスタの制御端子に所定のバイアス電圧が供給されているときには、前記送信回路の出力端子に送信信号に応じた電流が流れるように、前記トランジスタの制御端子に所定の基準電圧が供給されているときには、前記送信回路の出力端子が接地電圧になるように前記トランジスタの出力端子の電圧を制御するトランジスタ出力制御回路と、を有する無線装置。
  7. 前記送信回路で生成された前記送信信号を送信するアンテナを備える請求項6に記載の無線装置。
  8. アンテナから送信する送信信号を生成する送信回路と、前記アンテナで受信した受信信号の受信処理を行う受信回路と、の間で、送受信の切替を行う送受切替方法であって、
    前記アンテナからの送信時には、前記送信回路内の出力段のトランジスタを増幅動作させて送信信号を生成、前記アンテナでの受信時には、前記送信回路の出力端子を接地電圧に短絡させる制御信号を生成し、
    前記トランジスタの制御端子に所定のバイアス電圧が供給されているときには、前記送信回路の出力端子に送信信号に応じた電流が流れるように、前記トランジスタの制御端子に所定の基準電圧が供給されているときには、前記送信回路の出力端子が接地電圧になるように前記トランジスタの出力端子の電圧を制御する送受切替方法。
JP2012191986A 2012-08-31 2012-08-31 送受切替回路、無線装置および送受切替方法 Expired - Fee Related JP5743983B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012191986A JP5743983B2 (ja) 2012-08-31 2012-08-31 送受切替回路、無線装置および送受切替方法
US14/013,669 US9143185B2 (en) 2012-08-31 2013-08-29 Transmit-receive switching circuit and wireless device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012191986A JP5743983B2 (ja) 2012-08-31 2012-08-31 送受切替回路、無線装置および送受切替方法

Publications (2)

Publication Number Publication Date
JP2014049964A JP2014049964A (ja) 2014-03-17
JP5743983B2 true JP5743983B2 (ja) 2015-07-01

Family

ID=50188205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012191986A Expired - Fee Related JP5743983B2 (ja) 2012-08-31 2012-08-31 送受切替回路、無線装置および送受切替方法

Country Status (2)

Country Link
US (1) US9143185B2 (ja)
JP (1) JP5743983B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102332621B1 (ko) * 2014-11-21 2021-12-01 삼성전자주식회사 신호 송수신 회로 및 이를 포함하는 전자 장치
FR3066058B1 (fr) * 2017-05-05 2019-07-12 Stmicroelectronics Sa Appareil de communication avec une isolation renforcee de la chaine de reception
EP3703267A1 (en) 2019-02-27 2020-09-02 Nxp B.V. Switch arrangement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4637073A (en) * 1984-06-25 1987-01-13 Raytheon Company Transmit/receive switch
JP2790062B2 (ja) * 1994-11-22 1998-08-27 日本電気株式会社 無線通信装置
EP0878918A4 (en) * 1995-12-18 2002-09-18 Matsushita Electric Ind Co Ltd TRANSCEIVER CIRCUIT FOR RADIO COMMUNICATION AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
JPH09191267A (ja) * 1996-01-09 1997-07-22 Denso Corp 高周波信号処理装置および高周波信号切替え装置
JPH09191266A (ja) * 1996-01-09 1997-07-22 Denso Corp 高周波切替え装置
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
JP3899689B2 (ja) * 1998-07-17 2007-03-28 株式会社デンソー 伝送線路スイッチ
JP3978933B2 (ja) * 1999-05-20 2007-09-19 株式会社デンソー 高周波信号切替装置
US6509799B1 (en) * 2000-11-09 2003-01-21 Intel Corporation Electrically tuned integrated amplifier for wireless communications
US20020177417A1 (en) * 2001-05-25 2002-11-28 Koninklijke Philips Electronics N.V. Transmit/receive switch for an RF transceiver
US7245187B2 (en) * 2002-07-24 2007-07-17 Sirific Wireless Corporation Multi-standard amplifier
US7092677B1 (en) * 2002-09-05 2006-08-15 Analog Devices, Inc. 2V SPDT switch for high power RF wireless applications
US6798314B2 (en) * 2002-12-26 2004-09-28 Intel Corporation Transmit/receive combiner using shunt admittance elements for isolation
US7489910B2 (en) * 2005-03-30 2009-02-10 Kabushiki Kaisha Toshiba Wireless transmitter and amplifier
EP1994648A2 (en) * 2006-02-28 2008-11-26 Renaissance Wireless Rf transceiver switching system
US7417515B2 (en) * 2006-05-15 2008-08-26 Jaalaa, Inc. On-chip TX/RX antenna switching
JP2008072475A (ja) 2006-09-14 2008-03-27 Alps Electric Co Ltd アンテナスイッチ回路
US20090289861A1 (en) * 2008-05-20 2009-11-26 Infineon Technologies Ag Radio frequency communication devices and methods
JP5447060B2 (ja) * 2010-03-23 2014-03-19 三菱電機株式会社 半導体スイッチ

Also Published As

Publication number Publication date
US9143185B2 (en) 2015-09-22
JP2014049964A (ja) 2014-03-17
US20140065984A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
KR102287445B1 (ko) 저잡음 증폭기를 바이패스하는 시스템 및 방법
JP5559323B2 (ja) 改良されたバイアスを備えるスイッチ
US8288895B2 (en) High-power tunable capacitor
US7560994B1 (en) Systems and methods for cascode switching power amplifiers
EP2847869B1 (en) A transceiver with an integrated rx/tx configurable passive network
EP3044871B1 (en) Wideband bias circuits and methods
JP6182937B2 (ja) 電力増幅器及び通信装置
US9306513B2 (en) Apparatus for a radio frequency integrated circuit
JP2014027501A (ja) 可変利得増幅器および可変利得増幅器を備えた無線通信機器
JP5743983B2 (ja) 送受切替回路、無線装置および送受切替方法
TW201631747A (zh) 高頻半導體積體電路
US9425853B2 (en) Amplifier utilizing a configurable interface to a front end module
US8729966B2 (en) Variable gain amplifier circuit
JP4936151B2 (ja) 利得可変増幅器およびそれを用いた通信機器
US10404312B2 (en) Signal processing apparatus
KR20100060107A (ko) 초고주파 증폭기 및 그것을 위한 바이어스 회로
US9374065B2 (en) Variable inductor circuit and high frequency circuit
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage
JP6845680B2 (ja) アナログスイッチ回路
CN108400791B (zh) 射频收发装置及其射频发射机
JP5139963B2 (ja) 差動増幅器
JP2020109908A (ja) 高周波増幅回路及び半導体装置
JP5807762B2 (ja) 高周波モジュール及びそれを用いた携帯端末
JPWO2015056348A1 (ja) 半導体集積回路および無線送信機
KR20140086487A (ko) 고주파 스위치 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150428

LAPS Cancellation because of no payment of annual fees