JP3899689B2 - 伝送線路スイッチ - Google Patents
伝送線路スイッチ Download PDFInfo
- Publication number
- JP3899689B2 JP3899689B2 JP20329198A JP20329198A JP3899689B2 JP 3899689 B2 JP3899689 B2 JP 3899689B2 JP 20329198 A JP20329198 A JP 20329198A JP 20329198 A JP20329198 A JP 20329198A JP 3899689 B2 JP3899689 B2 JP 3899689B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- length
- transmission
- turned
- transmission lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロ波やミリ波等の高周波信号を処理する高周波回路であって、例えば複数の入力信号の中から1つの信号を選択する機能等を有する伝送線路スイッチに関する。
【0002】
【従来の技術】
近年、マイクロ波やミリ波等の高周波信号を処理する高周波回路用の高速スイッチを作成するために、さまざまな開発が行われている。このようなスイッチを構成する代表的な素子として、PINダイオードが用いられているが、最近になってFETを用いることが考えられている。FETを用いたスイッチの一例として、特開平2−63201号公報に記載された構成がある。
【0003】
この公報の構成は、2つの入力信号の中から1つの信号を出力する2入力1出力スイッチであり、いわゆる分岐型回路である。そして、上記2入力1出力スイッチは、FETを備えて構成され入力端子を有する2個の増幅器と、これら2個の増幅器の出力点と1個の出力端子との間をそれぞれ接続する2個の伝送線路とから構成されている。
【0004】
【発明が解決しようとする課題】
マイクロ波やミリ波等を処理する回路においては、波長が短いため、伝送線路の長さによって整合条件がずれ易いという特性がある。また、上記従来構成の2入力1出力スイッチの場合、増幅器のオン/オフが切り替わる。このため、2個の増幅器の出力点と1個の出力端子との間を接続する2個の伝送線路の長さを、整合がとれた長さにする必要があり、具体的には、同じ長さに設定している。
【0005】
さて、例えば3入力1出力スイッチを作成したい場合には、図15に示すように、3個の伝送線路1、2、3の長さを同じ長さにする必要がある。尚、図15において、4、5、6は増幅回路、4a、5a、6aは入力端子、4b、5b、6bは出力点、7は出力端子である。
【0006】
しかし、上記3個の伝送線路1、2、3の長さを同じ長さに設定することは、設計上、大変困難である。というのは、このような高周波回路を例えばMMICで構成する場合、上記伝送線路をコプレーナ線路やマイクロストリップ線路で構成する必要があると共に、上記伝送線路の他に増幅回路等の各種の回路をかなり狭い面積の領域に配設する必要がある。このため、3個の伝送線路1、2、3の長さを同じにするには、伝送線路及び各種回路のレイアウト設計がかなり難しくなり、設計上の制約が大きくなるという不具合があった。
【0007】
また、入力信号または出力信号の数が多くなると、オフ状態の増幅器がオン状態の増幅器の出力整合条件を変えてしまうという現象が発生し、スイッチの性能が悪くなることがわかった。これに対しては、オフ状態の増幅器のインピーダンスを大きくすることができれば、オン状態の増幅器の出力整合条件が変わることを防止できる。しかし、現状は、具体的な防止策がないため、何らかの対策を実現することによりスイッチの性能を向上させることが求められている。
【0008】
そこで、本発明の目的は、3以上入力1出力スイッチや1入力3以上出力スイッチなどを作成する際に、設計を容易に行うことができる伝送線路スイッチを提供することにある。また、本発明の他の目的は、入力信号または出力信号の数が多い構成である場合でも、スイッチの性能を向上させることができる伝送線路スイッチを提供することにある。
【0009】
【課題を解決するための手段】
請求項1の発明においては、n個の高周波増幅器の出力点と、(n−1)個の接続点及び出力端子との間を接続するn個の第1の伝送線路を備えると共に、(n−1)個の接続点及び出力端子のうちの隣り合う2個の点の間を接続する(n−1)個の第2の伝送線路を備え、前記n個の第1の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定し、前記(n−1)個の第2の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定した。この構成によれば、3以上入力1出力スイッチを作成する場合、長さが等しく且つ線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しいn個の第1の伝送線路と、長さが等しく且つ線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しい(n−1)個の第2の伝送線路をレイアウトするだけで済むから、設計を容易に行うことができると共に、出力整合条件が変化することを防止できる。
【0010】
また、請求項2の発明においては、n個の第1の伝送線路として長さが異なるものが存在するように構成すると共に、(n−1)個の第2の伝送線路として長さが異なるものが存在するように構成した。このように構成すると、設計の自由度がより一層高くなる。
【0012】
請求項3の発明によれば、高周波増幅器をドレインバイアスによりオンオフするように構成したので、入力信号の数が多い構成の場合であっても、スイッチの性能を向上させることができる。
【0013】
一方、請求項4の発明においては、n個の高周波増幅器の入力点と、(n−1)個の接続点及び入力端子との間を接続するn個の第1の伝送線路を備えると共に、(n−1)個の接続点及び入力端子のうちの隣り合う2個の点の間を接続する(n−1)個の第2の伝送線路を備え、前記n個の第1の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定し、前記(n−1)個の第2の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定した。この構成によれば、1入力3以上出力スイッチを作成する場合に、設計を容易に行うことができると共に、出力整合条件が変化することを防止できる。
【0014】
また、請求項5の発明においては、n個の第1の伝送線路として長さが異なるものが存在するように構成すると共に、(n−1)個の第2の伝送線路として長さが異なるものが存在するように構成した。このように構成すると、1入力3以上出力スイッチを作成する場合に、設計の自由度がより一層高くなる。
【0016】
請求項6の発明によれば、高周波増幅器をドレインバイアスによりオンオフするように構成したので、1入力3以上出力スイッチを作成する場合において、出力信号の数が多い構成の場合であっても、スイッチの性能を向上させることができる。
【0017】
【発明の実施の形態】
以下、本発明を例えば3入力1出力スイッチに適用した第1の実施例について、図1ないし図5を参照しながら説明する。本実施例の3入力1出力スイッチは、例えば60GHzの高周波信号に対応する3つの入力信号を入力して、1つの出力信号を切替出力するように構成された切替スイッチである。この3入力1出力スイッチの電気回路図を図1に示す。
【0018】
この図1に示すように、3入力1出力スイッチ11は、3個の高周波増幅器12a、12b、12cと、3個の第1の伝送線路13a、13b、13cと、2個の第2の伝送線路14a、14bとを備えて構成されている。上記3個の高周波増幅器12a、12b、12cは、入力信号を入力する入力端子15a、15b、15cと、出力信号を出力する出力点(出力端子)16a、16b、16cと、バイアス端子17a、17b、17cとを有している。
【0019】
そして、3個の高周波増幅器12a、12b、12cのバイアス端子17a、17b、17cは、バイアス切替スイッチ18a、18b、18cの共通接点cとなっている。バイアス切替スイッチ18a、18b、18cの一方の切替接点aはアースされ、他方の切替接点bは直流電源19に接続されている。この直流電源19は、例えば2.0Vの直流定電圧を発生する電源である。この場合、各高周波増幅器12a、12b、12cは、バイアス切替スイッチ18a、18b、18cの接点(c−a)間オンのときオフ状態となり、バイアス切替スイッチ18a、18b、18cの接点(c−b)間オンのときオン状態となるように構成されている。即ち、各高周波増幅器12a、12b、12cは、バイアス条件を変えることによりオンオフするように構成されている。
【0020】
ここで、3個の高周波増幅器12a、12b、12cの具体的構成は同じであり、以下、この具体的構成について図2を参照して説明する。図2に示すように、各高周波増幅器12a、12b、12cは、入力整合回路20と、例えばHEMT21と、出力整合回路22とから構成されている。入力整合回路20は、伝送線路23及びスタブ24を備えて構成されている。上記伝送線路23の一端は、コンデンサ25を介して入力端子15a、15b、15cに接続されていると共に、スタブ24の一端に接続されている。上記伝送線路23の他端は、HEMT21のゲートに接続されている。上記スタブ24の他端は、コンデンサ26を介してアースされていると共に、ゲートバイアス端子27に接続されている。
【0021】
また、出力整合回路22は、伝送線路28及びスタブ29を備えて構成されている。上記伝送線路23の一端は、コンデンサ30を介して出力点16a、16b、16cに接続されていると共に、スタブ29の一端に接続されている。上記伝送線路28の他端は、HEMT21のドレインに接続されている。上記スタブ29の他端は、コンデンサ31を介してアースされていると共に、ドレインバイアス端子32に接続されている。更に、HEMT21のソースは、アースされている。
【0022】
ここで、各整合回路20、22の伝送線路23、28及びスタブ24、29の長さは、HEMT21の特性によって決まる。本実施例の場合、HEMT21をInAlAs/InGaAsで作成し、この作成したHEMT21の特性を実測し、そして、この実測値を用いてコンピュータにてシミュレーションプログラムを実行することにより、伝送線路23、28及びスタブ24、29の各長さを決定した。これら決定した長さは、次の通りである。
【0023】
入力整合回路20の伝送線路23の長さを598μm、スタブ24の長さを212μmに設定した。そして、出力整合回路22の伝送線路28の長さを950μm、スタブ29の長さを72μmに設定した。
【0024】
また、上記した構成の高周波増幅回路12a、12b、12cをオンオフ制御するに当たって、本実施例では、ドレインバイアスでオンオフするように構成した。即ち、ドレインバイアス端子32をバイアス端子17a、17b、17cとして、バイアス切替スイッチ18a、18b、18cの共通接点cとした。これにより、各高周波増幅回路12a、12b、12cをオンするときは、ドレインバイアス端子32に例えば2.0Vを印加し、オフするときは、ドレインバイアス端子32に例えば0Vを印加するように構成した。そして、ゲートバイアス端子27には、オン、オフいずれのときも、例えば0.2Vを印加するように構成した。
【0025】
一方、図1に示すように、3個の第1の伝送線路13a、13b、13cは、3個の高周波増幅器12a、12b、12cの出力点16a、16b、16cと、2個の接続点33a、33b及び出力端子34との間をそれぞれ接続するように設けられている。上記3個の第1の伝送線路13a、13b、13cは、例えばコプレナー線路により構成されており、長さが等しく設定されていると共に、ほぼ平行に配置されている。この場合、各第1の伝送線路13a、13b、13cの長さは、例えば866μmに設定されている。
【0026】
また、2個の第2の伝送線路14a、14bは、2個の接続点33a、33b及び出力端子34をすべて接続するためのものであり、2個の接続点33a、33b及び出力端子34のうちの隣り合う2個の点の間を接続するように設けられている。上記2個の第2の伝送線路14a、14bは、例えばコプレナー線路により構成されており、長さが等しく設定されている。この場合、各第2の伝送線路14a、14bの長さは、例えば980μmに設定されている。
【0027】
ここで、上記したように設定された第2の伝送線路14a、14bの長さは、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さ(実際には、若干短い長さ)である。また、前記したように設定された第1の伝送線路13a、13b、13cの長さも、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さ(実際には、やや短い長さ)である。更に、本実施例の場合、入力する高周波信号の周波数としては、例えば59.5〜60GHz程度の周波数を想定している。尚、上記各伝送線路の長さは、線路の種類や材質等の影響を受けることから、これらの条件に対応するように設定しなければならない。
【0028】
次に、上記構成の3入力1出力スイッチ11の各入力からの伝達利得を、HEMT21の実測データと上記したように設定された伝送線路やスタブ等の長さのパラメータとを用いてコンピュータでシミュレーションすることにより解析してみた。この解析結果を図3ないし図5に示す。
【0029】
ここで、図3は、1番目の高周波増幅器12aをオンし、残りの2個の高周波増幅器12b、12cをオフしたときの伝達利得の解析結果である。この図3において、実線A1は高周波増幅器12aの伝達利得を示し、実線A2は高周波増幅器12bの伝達利得を示し、実線A3は高周波増幅器12cの伝達利得を示している。そして、実線A4は、出力端子34の反射係数を示している。
【0030】
また、図4は、2番目の高周波増幅器12bをオンし、残りの2個の高周波増幅器12a、12cをオフしたときの伝達利得の解析結果である。この図4において、実線B1は高周波増幅器12aの伝達利得を示し、実線B2は高周波増幅器12bの伝達利得を示し、実線B3は高周波増幅器12cの伝達利得を示している。そして、実線B4は、出力端子34の反射係数を示している。更に、図5は、3番目の高周波増幅器12cをオンし、残りの2個の高周波増幅器12a、12bをオフしたときの伝達利得の解析結果である。この図5において、実線C1は高周波増幅器12aの伝達利得を示し、実線C2は高周波増幅器12bの伝達利得を示し、実線C3は高周波増幅器12cの伝達利得を示している。そして、実線C4は、出力端子34の反射係数を示している。
【0031】
上記図3ないし図4から、入力された高周波信号の周波数が例えば59.5〜60GHzである場合、各高周波増幅器がオンされたときの入力端子から出力端子(出力点)への伝達利得が2dB以上になることがわかった。また、各高周波増幅器がオフされたときの入力端子から出力端子(出力点)への伝達利得が−22dB以下になることがわかった。更に、出力端子34の反射係数が−24dB以下になることもわかった。即ち、上記3入力1出力スイッチ11は、マイクロ波やミリ波等の高周波回路に用いる切替スイッチ(高速スイッチ)として有効に動作していることがわかった。
【0032】
このような構成の本実施例によれば、3個の高周波増幅器12a、12b、12cの出力点16a、16b、16cと、2個の接続点33a、33b及び出力端子34との間を、長さが等しい3個の第1の伝送線路13a、13b、13cで接続すると共に、2個の接続点33a、33b及び出力端子34のうちの隣り合う2個の点(端子)の間を、長さが等しい2個の第2の伝送線路14a、14bで接続するように構成した。この構成の場合、3入力1出力スイッチ11を作成するに当たって、3個の長さが等しい第1の伝送線路13a、13b、13cと2個の長さが等しい第2の伝送線路14a、14bをレイアウトするだけで済むから、図15の構成に比べて、設計を容易に行うことができる。
【0033】
図6は本発明の第2の実施例を示すものであり、第1の実施例と異なる点を説明する。第1の実施例においては、ドレインバイアスにより各高周波増幅器12a、12b、12cをオンオフ制御するように構成したが、これに代えて、第2の実施例では、ゲートバイアスにより各高周波増幅器12a、12b、12cをオンオフ制御するように構成した。そして、第2の実施例の電気的構成(電気回路の具体的構成や、伝送線路及びスタブ等の長さなど)は、第1の実施例の電気的構成と同じである。
【0034】
ここで、第2の実施例におけるゲートバイアス制御について、具体的に説明する。各高周波増幅回路12a、12b、12cをオンする場合、ゲートバイアス端子27に例えば0.2Vを印加すると共に、ドレインバイアス端子32に例えば2.0Vを印加するように構成した。そして、各高周波増幅回路12a、12b、12cをオフする場合は、ゲートバイアス端子27に例えば0.6Vを印加すると共に、ドレインバイアス端子32に例えば2.0Vを印加するように構成した。
【0035】
次に、第2の実施例の3入力1出力スイッチ11の各入力からの伝達利得を、第1の実施例と同様にしてコンピュータでシミュレーションすることにより解析した。この解析結果を図6に示す。この図6は、2番目の高周波増幅器12bをオンし、残りの2個の高周波増幅器12a、12cをオフしたときの伝達利得の解析結果である。この図6において、実線D1は高周波増幅器12aの伝達利得を示し、実線D2は高周波増幅器12bの伝達利得を示し、実線D3は高周波増幅器12cの伝達利得を示している。そして、実線D4は、出力端子34の反射係数を示している。
【0036】
尚、1番目の高周波増幅器12aをオンし、残りの2個の高周波増幅器12b、12cをオフしたときの伝達利得の解析結果と、3番目の高周波増幅器12cをオンし、残りの2個の高周波増幅器12a、12bをオフしたときの伝達利得の解析結果とについては、図示することを省略した。
【0037】
上記図6によれば、入力された高周波信号の周波数が59.5〜60GHzである場合、各高周波増幅器がオンされたときの入力端子から出力端子(出力点)への伝達利得が−2dB以上になることがわかった。また、各高周波増幅器がオフされたときの入力端子から出力端子(出力点)への伝達利得が−18dB以下になることがわかった。更に、出力端子34の反射係数が−15dB以下になることもわかった。これにより、上記第2の実施例の3入力1出力スイッチは、マイクロ波やミリ波等の高周波回路に用いる切替スイッチ(高速スイッチ)として十分有効に動作していることがわかった。
【0038】
ここで、上記第2の実施例と前記第1の実施例とを、比較検討してみる。まず、第2の実施例の場合、図6から、周波数が60GHzのときのオンとオフの差が約15dBであることがわかる。これに対して、第1の実施例では、図4から、周波数が60GHzのときのオンとオフの差が約22dBであることがわかる。従って、第2の実施例においては、オンとオフの差が第1の実施例よりも5dB以上も劣化したことがわかる。
【0039】
従って、ドレインバイアス制御の方が、ゲートバイアス制御よりもスイッチの特性を向上できることがわかった。換言すると、ドレインバイアスにより高周波増幅器12a、12b、12cをオンオフ制御する構成を用いると、入力信号の数が多くなったときに、オフ状態の増幅器がオン状態の増幅器の出力整合条件を変えてしまうことを極力防止できる。
【0040】
尚、上記各実施例では、本発明を、3個の高周波増幅器12a、12b、12cを備えた3入力1出力スイッチ11に適用したが、これに限られるものではなく、4個以上の高周波増幅器を備えた4以上入力1出力スイッチに適用しても良い。
【0041】
また、上記各実施例では、第1の伝送線路13a、13b、13cの長さを等しくすると共に、第2の伝送線路14a、14bの長さを等しくするように構成したが、これに代えて、第1の伝送線路13a、13b、13cの各長さを異ならせたり、第2の伝送線路14a、14bの各長さを異ならせたりするように構成しても良い。この構成の場合、第1の伝送線路13a、13b、13cの各長さを異ならせるに際しては、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さになるような条件で、長さを異ならせることが好ましい構成である。同様にして、第2の伝送線路14a、14bの各長さを異ならせるに際しても、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さになるような条件で、長さを異ならせることが好ましい構成である。
【0042】
図7ないし図10は本発明の第3の実施例を示すものであり、第1の実施例と異なるところを説明する。尚、第1の実施例と同一部分には、同一符号を付している。この第3の実施例は、本発明を1入力3出力スイッチに適用した実施例である。図7に示すように、第3の実施例の1入力3出力スイッチ35は、3個の高周波増幅器36a、36b、36cと、3個の第1の伝送線路37a、37b、37cと、2個の第2の伝送線路38a、38bとを備えて構成されている。
【0043】
上記3個の高周波増幅器36a、36b、36cは、入力信号を入力する入力点(入力端子)39a、39b、39cと、出力信号を出力する出力端子40a、40b、40cと、バイアス端子41a、41b、41cとを有している。
【0044】
そして、3個の高周波増幅器36a、36b、36cのバイアス端子41a、41b、41cは、バイアス切替スイッチ18a、18b、18cの共通接点cとなっている。この場合、各高周波増幅器36a、36b、36cは、バイアス切替スイッチ18a、18b、18cの接点(c−a)間オンのときオフ状態となり、バイアス切替スイッチ18a、18b、18cの接点(c−b)間オンのときオン状態となるように構成されている。即ち、各高周波増幅器36a、36b、36cは、バイアス条件を変えることによりオンオフするように構成されている。
【0045】
そして、上記3個の高周波増幅器36a、36b、36cの具体的構成は、第1の実施例の3個の高周波増幅器12a、12b、12cとほぼ同じである。即ち、各高周波増幅器36a、36b、36cは、入力整合回路20と、HEMT21と、出力整合回路22とから構成されている(図2参照)。但し、第2の実施例では、入力整合回路20の伝送線路23の長さを677μm、スタブ24の長さを36μmに設定し、そして、出力整合回路22の伝送線路28の長さを903μm、スタブ29の長さを75μmに設定している。
【0046】
また、上記高周波増幅回路36a、36b、36cをオンオフ制御するに当たっては、第2の実施例においても、第1の実施例と同様にして、ドレインバイアスでオンオフするように構成した。即ち、ドレインバイアス端子32をバイアス端子41a、41b、41cとして、バイアス切替スイッチ18a、18b、18cの共通接点cとするように接続した。これにより、オンするときは、ドレインバイアス端子32に例えば2.0Vを印加すると共に、ゲートバイアス端子27に例えば0.2Vを印加するように構成した。そして、オフするときは、ドレインバイアス端子32に例えば0Vを印加すると共に、ゲートバイアス端子27に0.2Vを印加するように構成した。
【0047】
さて、図7に示すように、3個の第1の伝送線路37a、37b、37cは、3個の高周波増幅器36a、36b、36cの入力点39a、39b、39cと、入力端子43及び2個の接続点42a、42bとの間をそれぞれ接続するように設けられている。上記3個の第1の伝送線路37a、37b、37cは、例えばコプレナー線路により構成されており、長さが等しく設定されていると共に、ほぼ平行に配置されている。第2の実施例の場合、各第1の伝送線路37a、37b、37cの長さを、例えば0μmに設定した。
【0048】
尚、第1の伝送線路37a、37b、37cの長さは、上記0μmに代えて、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さに設定しても良い。この場合、シミュレーションを適宜行って第1の伝送線路37a、37b、37cの各長さを決めれば良い。
【0049】
また、2個の第2の伝送線路38a、38bは、入力端子43及び2個の接続点42a、42bをすべて接続するためのものであり、入力端子43及び2個の接続点42a、42bのうちの隣り合う2個の点(端子)の間を接続するように設けられている。即ち、一方の第2の伝送線路38aにより入力端子43と接続点42aとの間が接続され、他方の第2の伝送線路38bにより接続点42aと接続点42bとの間が接続されている。
【0050】
上記2個の第2の伝送線路38a、38bは、例えばコプレナー線路により構成されており、長さが等しく設定されている。第2の実施例の場合、各第2の伝送線路38a、38bの長さを、例えば980μmに設定した。尚、第2の伝送線路14a、14bの長さは、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さ(実際には、若干短い長さ)であり、上記980μmに限られるものではない。そして、第2の伝送線路14a、14bの各長さも、シミュレーションを適宜行って決めれば良い。
【0051】
また、第2の実施例の場合も、入力する高周波信号の周波数としては、例えば59.5〜60GHz程度の周波数を想定している。更に、上記各伝送線路の長さは、線路の種類や材質等の影響を受けることから、これらの条件に対応するように設定することが好ましい。
【0052】
次に、上記構成の1入力3出力スイッチ35の各出力端子への伝達利得を、HEMT21の実測データと上記したように設定された伝送線路やスタブ等の長さのパラメータとを用いてコンピュータでシミュレーションすることにより解析してみた。この解析結果を図8ないし図10に示す。
【0053】
ここで、図8は、1番目の高周波増幅器36aをオンし、残りの2個の高周波増幅器36b、36cをオフしたときの伝達利得の解析結果である。この図8において、実線E1は高周波増幅器36aの伝達利得を示し、実線E2は高周波増幅器36bの伝達利得を示し、実線E3は高周波増幅器36cの伝達利得を示している。
【0054】
また、図9は、2番目の高周波増幅器36bをオンし、残りの2個の高周波増幅器36a、36cをオフしたときの伝達利得の解析結果である。この図9において、実線F1は高周波増幅器36aの伝達利得を示し、実線F2は高周波増幅器36bの伝達利得を示し、実線F3は高周波増幅器36cの伝達利得を示している。更に、図10は、3番目の高周波増幅器36cをオンし、残りの2個の高周波増幅器36a、36bをオフしたときの伝達利得の解析結果である。この図10において、実線G1は高周波増幅器36aの伝達利得を示し、実線G2は高周波増幅器36bの伝達利得を示し、実線G3は高周波増幅器36cの伝達利得を示している。
【0055】
上記図8ないし図10から、入力された高周波信号の周波数が59.5〜60GHzである場合、各高周波増幅器がオンされたときの入力端子(入力点)から出力端子への伝達利得が1dB以上になることがわかった。また、各高周波増幅器がオフされたときの入力端子から出力端子への伝達利得が−21dB以下になることがわかった。即ち、上記1入力3出力スイッチ35は、マイクロ波やミリ波等の高周波回路に用いる切替スイッチ(高速スイッチ)として有効に動作していることがわかった。
【0056】
尚、上述した以外の第3の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第3の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
【0057】
図11は本発明の第4の実施例を示すものであり、第3の実施例と異なるところを説明する。第3の実施例においては、ドレインバイアスにより各高周波増幅器36a、36b、36cをオンオフ制御するように構成したが、これに代えて、第4の実施例では、ゲートバイアスにより各高周波増幅器36a、36b、36cをオンオフ制御するように構成した。そして、第4の実施例の電気的構成(電気回路の具体的構成)は、第3の実施例の電気的構成とほぼ同じであるが、伝送線路やスタブの長さについては、次の通り変更した。
【0058】
まず、各高周波増幅器36a、36b、36cの入力整合回路20の伝送線路23の長さを例えば801μm、スタブ24の長さを例えば865μmに設定した。そして、各高周波増幅器36a、36b、36cの出力整合回路22の伝送線路28の長さを例えば928μm、スタブ29の長さを例えば51μmに設定した。また、第1の伝送線路37a、37b、37cの長さを、例えば146μmに設定し、第2の伝送線路38a、38bの長さを、例えば980μmに設定した。
【0059】
ここで、第4の実施例におけるゲートバイアス制御について、具体的に説明する。各高周波増幅回路36a、36b、36cをオンする場合、ゲートバイアス端子27に例えば0.2Vを印加すると共に、ドレインバイアス端子32に例えば2.0Vを印加するように構成した。そして、各高周波増幅回路36a、36b、36cをオフする場合は、ゲートバイアス端子27に例えば0.6Vを印加すると共に、ドレインバイアス端子32に例えば2.0Vを印加するように構成した。
【0060】
そして、第4の実施例の1入力3出力スイッチ35の各出力端子への伝達利得を、第3の実施例と同様にして、コンピュータでシミュレーションすることにより解析した。この解析結果を図11に示す。この図11は、2番目の高周波増幅器36bをオンし、残りの2個の高周波増幅器36a、36cをオフしたときの伝達利得の解析結果である。この図11において、実線H1は高周波増幅器36aの伝達利得を示し、実線H2は高周波増幅器36bの伝達利得を示し、実線H3は高周波増幅器36cの伝達利得を示している。
【0061】
尚、1番目の高周波増幅器36aをオンし、残りの2個の高周波増幅器36b、36cをオフしたときの伝達利得の解析結果と、3番目の高周波増幅器36cをオンし、残りの2個の高周波増幅器36a、36bをオフしたときの伝達利得の解析結果とについては、図示することを省略した。
【0062】
上記図11によれば、入力された高周波信号の周波数が59.5〜60GHzである場合、各高周波増幅器がオンされたときの入力点(入力端子)から出力端子への伝達利得が−1dB以上になることがわかった。また、各高周波増幅器がオフされたときの入力点から出力端子への伝達利得が−15dB以下になることがわかった。これにより、上記第4の実施例の1入力3出力スイッチは、マイクロ波やミリ波等の高周波回路に用いる切替スイッチ(高速スイッチ)として十分有効に動作することがわかった。
【0063】
ここで、上記第4の実施例と前記第3の実施例とを、比較検討してみる。まず、第4の実施例の場合、図11から、周波数が60GHzのときのオンとオフの差が約15dBであることがわかる。これに対して、第3の実施例では、図9から、周波数が60GHzのときのオンとオフの差が約22dBであることがわかる。従って、第4の実施例においては、オンとオフの差が第3の実施例よりも5dB以上も劣化したことがわかる。従って、1入力3出力スイッチ35の場合も、ドレインバイアス制御の方が、ゲートバイアス制御よりもスイッチの特性を向上できることがわかった。
【0064】
尚、上記第3または第4の実施例では、本発明を、3個の高周波増幅器36a、36b、36cを備えた1入力3出力スイッチ35に適用したが、これに限られるものではなく、4個以上の高周波増幅器を備えた1入力4以上出力スイッチに適用しても良い。
【0065】
また、上記第3または第4の実施例では、第1の伝送線路37a、37b、37cの長さを等しくすると共に、第2の伝送線路38a、38bの長さを等しくするように構成したが、これに代えて、第1の伝送線路37a、37b、37cの各長さを異ならせたり、第2の伝送線路38a、38bの各長さを異ならせたりするように構成しても良い。
【0066】
この構成の場合、第1の伝送線路37a、37b、37cの各長さを異ならせるに際しては、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さになるような条件で、長さを異ならせることが好ましい構成である。同様にして、第2の伝送線路38a、38bの各長さを異ならせるに際しても、線路内波長の1/2の長さ(半波長)、または、その長さ(半波長)の整数倍の長さにほぼ等しい長さになるような条件で、長さを異ならせることが好ましい構成である。
【0067】
図12及び図13は本発明の第5の実施例を示すものであり、第3の実施例と異なるところを説明する。この第5の実施例は、第3の実施例(ドレインバイアス制御を行う実施例)の1入力3出力スイッチ35を、1つの入力で2つの出力または3つの出力を出力する分配器として使用した実施例である。尚、第5の実施例の電気的構成(電気回路の具体的構成や、伝送線路及びスタブ等の長さなど)は、第3の実施例の電気的構成と同じである。
【0068】
まず、1入力3出力スイッチ35を、1つの入力で2つの出力を出力する分配器として使用した場合の各出力端子への伝達利得を、コンピュータでシミュレーションすることにより解析してみた。この解析結果を図12に示す。この図12は、1番目の高周波増幅器36aと2番目の高周波増幅器36bをオンし、3番目の高周波増幅器36cをオフしたときの伝達利得の解析結果である。図12において、実線I1は高周波増幅器36aの伝達利得を示し、実線I2は高周波増幅器36bの伝達利得を示し、実線I3は高周波増幅器36cの伝達利得を示している。
【0069】
上記図12から、入力された高周波信号の周波数が59.5〜60GHzである場合、各高周波増幅器がオンされたときの入力端子(入力点)から出力端子への伝達利得が0dB以上になることがわかった。また、各高周波増幅器がオフされたときの入力端子から出力端子への伝達利得が−21dB以下になることがわかった。これにより、上記第5の実施例の1入力3出力スイッチ35は、マイクロ波やミリ波等の高周波回路に用いる分配器(2出力の分配器)として十分有効に動作することがわかった。
【0070】
次に、1入力3出力スイッチ35を、1つの入力で3つの出力を出力する分配器として使用した場合の各出力端子への伝達利得を、コンピュータでシミュレーションすることにより解析してみた。この解析結果を図13に示す。この図13は、3個の高周波増幅器36a、36b、36cをすべてオンしたときの伝達利得の解析結果である。図13において、実線J1は高周波増幅器36aの伝達利得を示し、実線J2は高周波増幅器36bの伝達利得を示し、実線J3は高周波増幅器36cの伝達利得を示している。
【0071】
上記図13から、入力された高周波信号の周波数が59.5〜60GHzである場合、各高周波増幅器がオンされたときの入力端子(入力点)から出力端子への伝達利得が−0.5dB以上になることがわかった。従って、第5の実施例の1入力3出力スイッチ35を、マイクロ波やミリ波等の高周波回路に用いる分配器(3出力の分配器)として十分有効に使用可能であることを確認できた。
【0072】
図14は本発明の第6の実施例を示すものであり、第4の実施例と異なるところを説明する。この第6の実施例は、第4の実施例(ゲートバイアス制御を行う実施例)の1入力3出力スイッチ35を、1つの入力で2つの出力または3つの出力を出力する分配器として使用した実施例である。尚、第6の実施例の電気的構成(電気回路の具体的構成や、伝送線路及びスタブ等の長さなど)は、第4の実施例の電気的構成と同じである。
【0073】
この場合、1入力3出力スイッチ35を、1つの入力で2つの出力を出力する分配器として使用した場合の各出力端子への伝達利得を、コンピュータでシミュレーションすることにより解析してみた。この解析結果を図14に示す。この図14は、1番目の高周波増幅器36aと2番目の高周波増幅器36bをオンし、3番目の高周波増幅器36cをオフしたときの伝達利得の解析結果である。図14において、実線K1は高周波増幅器36aの伝達利得を示し、実線K2は高周波増幅器36bの伝達利得を示し、実線K3は高周波増幅器36cの伝達利得を示している。
【0074】
上記図14から、入力された高周波信号の周波数が59.5〜60GHzである場合、各高周波増幅器がオンされたときの入力端子(入力点)から出力端子への伝達利得が−2dB以上になることがわかった。また、各高周波増幅器がオフされたときの入力端子から出力端子への伝達利得が−15dB以下になることがわかった。
【0075】
従って、第6の実施例(ゲートバイアス制御を行う実施例)の1入力3出力スイッチ35を、マイクロ波やミリ波等の高周波回路に用いる分配器(2出力分配器)として有効に使用可能であることを確認できた。
【0076】
ここで、上記第6の実施例と前記第5の実施例とを、比較検討してみる。まず、第6の実施例の場合、図14から、周波数が60GHzのときのオンとオフの差が約13dBであることがわかる。これに対して、第5の実施例では、図12から、周波数が60GHzのときのオンとオフの差が約22dBであることがわかる。従って、第6の実施例においては、オンとオフの差が第5の実施例よりも5dB以上も劣化したことがわかる。従って、1入力3出力スイッチ35を利用した分配器の場合も、ドレインバイアス制御の方が、ゲートバイアス制御よりもスイッチの特性を向上できることがわかった。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す3入力1出力スイッチの電気回路図
【図2】高周波増幅器の電気回路図
【図3】1番目の高周波増幅器をオンしたときの3入力1出力スイッチの伝達利得と反射係数を示す特性図
【図4】2番目の高周波増幅器をオンしたときの3入力1出力スイッチの伝達利得と反射係数を示す特性図
【図5】3番目の高周波増幅器をオンしたときの3入力1出力スイッチの伝達利得と反射係数を示す特性図
【図6】本発明の第2の実施例を示す図4相当図
【図7】本発明の第3の実施例を示す図1相当図
【図8】図3相当図
【図9】図4相当図
【図10】図5相当図
【図11】本発明の第4の実施例を示す図9相当図
【図12】本発明の第5の実施例を示すものであり、1番目の高周波増幅器と2番目の高周波増幅器をオンしたときの1入力3出力スイッチ(分配器)の伝達利得と反射係数を示す特性図
【図13】3個の高周波増幅器をオンしたときの1入力3出力スイッチ(分配器)の伝達利得と反射係数を示す特性図
【図14】本発明の第6の実施例を示す図13相当図
【図15】従来構成を示す図1相当図
【符号の説明】
11は3入力1出力スイッチ(伝送線路スイッチ)、12a、12b、12cは高周波増幅器、13a、13b、13cは第1の伝送線路、14a、14bは第2の伝送線路、15a、15b、15cは入力端子、16a、16b、16cは出力点、17a、17b、17cはバイアス端子、18a、18b、18cはバイアス切替スイッチ、20は入力整合回路、21はHEMT、22は出力整合回路、23は伝送線路、24はスタブ、25はコンデンサ、26はコンデンサ、27はゲートバイアス端子、28は伝送線路、29はスタブ、30はコンデンサ、31はコンデンサ、32はドレインバイアス端子、33a、33bは接続点、34は出力端子、35は1入力3出力スイッチ(伝送線路スイッチ)、36a、36b、36cは高周波増幅器、37a、37b、37cは第1の伝送線路、38a、38bは第2の伝送線路、39a、39b、39cは入力点、40a、40b、40cは出力端子、41a、41b、41cはバイアス端子、42a、42bは接続点、43は入力端子を示す。
Claims (6)
- 入力信号を入力する入力端子を有し、バイアス条件を変えることによりオンオフするn(nは3以上の整数)個の高周波増幅器と、
前記n個の高周波増幅器の出力点と、(n−1)個の接続点及び出力端子との間を接続するn個の第1の伝送線路と、
前記(n−1)個の接続点及び前記出力端子のうちの隣り合う2個の点の間を接続する(n−1)個の第2の伝送線路とを備え、
前記n個の第1の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定し、
前記(n−1)個の第2の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定したことを特徴とする伝送線路スイッチ。 - 入力信号を入力する入力端子を有し、バイアス条件を変えることによりオンオフするn(nは3以上の整数)個の高周波増幅器と、
前記n個の高周波増幅器の出力点と、(n−1)個の接続点及び出力端子との間を接続するn個の第1の伝送線路と、
前記(n−1)個の接続点及び前記出力端子のうちの隣り合う2個の点の間を接続する(n−1)個の第2の伝送線路とを備え、
前記n個の第1の伝送線路の長さを、長さが異なるものも存在し、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定し、
前記(n−1)個の第2の伝送線路の長さを、長さが異なるものも存在し、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定したことを特徴とする伝送線路スイッチ。 - 前記高周波増幅器を、ドレインバイアスによりオンオフするように構成したことを特徴とする請求項1または2記載の伝送線路スイッチ。
- 出力信号を出力する出力端子を有し、バイアス条件を変えることによりオンオフするn(nは3以上の整数)個の高周波増幅器と、
前記n個の高周波増幅器の入力点と、(n−1)個の接続点及び入力端子との間を接続するn個の第1の伝送線路と、
前記(n−1)個の接続点及び前記入力端子のうちの隣り合う2個の点の間を接続する(n−1)個の第2の伝送線路とを備え、
前記n個の第1の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定し、
前記(n−1)個の第2の伝送線路の長さを、等しくし、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定したことを特徴とする伝送線路スイッチ。 - 出力信号を出力する出力端子を有し、バイアス条件を変えることによりオンオフするn(nは3以上の整数)個の高周波増幅器と、
前記n個の高周波増幅器の入力点と、(n−1)個の接続点及び入力端子との間を接続するn個の第1の伝送線路と、
前記(n−1)個の接続点及び前記入力端子のうちの隣り合う2個の点の間を接続する(n−1)個の第2の伝送線路とを備え、
前記n個の第1の伝送線路の長さを、長さが異なるものも存在し、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定し、
前記(n−1)個の第2の伝送線路の長さを、長さが異なるものも存在し、且つ、線路内波長の1/2の長さまたはその長さの整数倍の長さにほぼ等しくするように設定したことを特徴とする伝送線路スイッチ。 - 前記高周波増幅器を、ドレインバイアスによりオンオフするように構成したことを特徴とする請求項4または5記載の伝送線路スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20329198A JP3899689B2 (ja) | 1998-07-17 | 1998-07-17 | 伝送線路スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20329198A JP3899689B2 (ja) | 1998-07-17 | 1998-07-17 | 伝送線路スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000036701A JP2000036701A (ja) | 2000-02-02 |
JP3899689B2 true JP3899689B2 (ja) | 2007-03-28 |
Family
ID=16471618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20329198A Expired - Fee Related JP3899689B2 (ja) | 1998-07-17 | 1998-07-17 | 伝送線路スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3899689B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3853285B2 (ja) | 2002-11-01 | 2006-12-06 | シャープ株式会社 | 電圧制御発振器及びこれを備えた集積回路装置 |
JP5743983B2 (ja) * | 2012-08-31 | 2015-07-01 | 株式会社東芝 | 送受切替回路、無線装置および送受切替方法 |
-
1998
- 1998-07-17 JP JP20329198A patent/JP3899689B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000036701A (ja) | 2000-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1835396B (zh) | 偏置电路 | |
JP4361536B2 (ja) | 高周波スイッチ | |
US20050040874A1 (en) | Micro electro-mechanical system (mems) phase shifter | |
EP4283776A1 (en) | Digital phase shifting circuit and digital phase shifter | |
JP2007037018A (ja) | スイッチ回路 | |
US10396780B2 (en) | High frequency phase shifter using limited ground plane transition and switching arrangement | |
US6377134B1 (en) | Phase shifter having two transmission signal paths independently coupled with unbalanced signal transmission path and balanced signal transmission path | |
JP3899689B2 (ja) | 伝送線路スイッチ | |
US6525627B2 (en) | Variable phase shifter with reduced frequency-department phase deviations | |
KR19990063495A (ko) | 병렬 접속된 고역 통과신호 경로와 저역 통과신호 경로를 갖는 반도체 이상기 | |
Voisin et al. | A 25-50 GHz Digitally Controlled Phase-Shifter | |
WO2024018659A1 (ja) | デジタル移相器 | |
CN114744384B (zh) | 基于微带线结构的低损耗单开关宽带微波180度移相器 | |
US5334959A (en) | 180 degree phase shifter bit | |
EP4120471A1 (en) | Power distributor/combiner | |
EP0902988B1 (en) | A high frequency multi-port switching circuit | |
JPH11186803A (ja) | 高周波スイッチ回路 | |
US6998934B2 (en) | High frequency switch and electronic device including the same | |
JPS59196603A (ja) | 半導体移相器 | |
CN114744383B (zh) | 共面波导结构的低损耗单开关宽带微波180度移相器 | |
JPH0748603B2 (ja) | 半導体移相器 | |
JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
KR20040033670A (ko) | 가변 스위치망을 이용한 위상 천이기의 회로 | |
JP2002280811A (ja) | マイクロ波回路 | |
JP6795452B2 (ja) | 分布スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |