JP5740820B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5740820B2
JP5740820B2 JP2010045740A JP2010045740A JP5740820B2 JP 5740820 B2 JP5740820 B2 JP 5740820B2 JP 2010045740 A JP2010045740 A JP 2010045740A JP 2010045740 A JP2010045740 A JP 2010045740A JP 5740820 B2 JP5740820 B2 JP 5740820B2
Authority
JP
Japan
Prior art keywords
semiconductor region
recess
wafer
region
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010045740A
Other languages
English (en)
Other versions
JP2011181770A (ja
Inventor
博樹 脇本
博樹 脇本
研一 井口
研一 井口
吉川　功
功 吉川
中嶋　経宏
経宏 中嶋
田中　俊介
俊介 田中
荻野　正明
正明 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010045740A priority Critical patent/JP5740820B2/ja
Priority to US13/038,349 priority patent/US8604584B2/en
Priority to CN201110056957.4A priority patent/CN102194863B/zh
Publication of JP2011181770A publication Critical patent/JP2011181770A/ja
Priority to US14/096,477 priority patent/US9355858B2/en
Application granted granted Critical
Publication of JP5740820B2 publication Critical patent/JP5740820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
電力用半導体装置の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を有するパワー半導体素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。
また、半導体素子を用いた電力変換装置において、ＡＣ（交流）／ＡＣ変換を行うために、例えばマトリクスコンバータなどの直接変換回路に双方向スイッチング素子を適用し、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされている。双方向スイッチング素子は、逆方向にも耐圧（以下、逆方向耐圧とする）を有するＩＧＢＴ（以下、逆阻止型ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ ＩＧＢＴとする）を２つ並列に接続することで構成されるため、逆阻止型ＩＧＢＴの開発が要望されている。
図２５は、従来の逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。図２５に示すように、逆阻止型ＩＧＢＴの耐圧構造部には、ｎ型ドリフト領域１となる基板上に設けられ、活性領域（図示省略）を囲む。耐圧構造部において、ｎ型ドリフト領域１のおもて面の表面層には、フローティングのｐ型領域であるフィールドリミッティングリング（以下、ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇとする）２が複数設けられている。また、素子端部側には、ＦＬＲ２と離れて、ｐ型のチャネルストッパー３が設けられている。
ｎ型ドリフト領域１のおもて面の、ＦＬＲ２およびチャネルストッパー３が設けられていない表面は、層間絶縁膜４で覆われている。層間絶縁膜４の上には、フローティングの導電膜であるフィールドプレート（以下、ＦＰ：Ｆｉｅｌｄ Ｐｌａｔｅとする）５が設けられている。ＦＰ５は、ＦＬＲ２およびチャネルストッパー３に接する。ｎ型ドリフト領域１の裏面の表面層には、ｐ型コレクタ領域７が設けられている。
素子端部には、逆方向耐圧を得るためのｐ+型領域（以下、ｐ+型分離層とする）１１１が設けられている。ｐ+型分離層１１１は、チャネルストッパー３に接する。ｎ型ドリフト領域１の裏面から、ｐ+型分離層１１１に達する凹部６が設けられている。凹部６の側壁および底面の表面層には、ｐ型領域８が設けられている。ｐ型領域８を介して、ｐ+型分離層１１１はｐ型コレクタ領域７に接する。
逆阻止型ＩＧＢＴは、裏面に凹部６を設けずに、ｎ型ドリフト領域１の厚さｔ1と同様の深さで、ｐ型コレクタ領域７に達するｐ+型分離層１１１を設けた構成とすることも可能である。この場合、ｎ型ドリフト領域１のおもて面に導入した不純物を、ｎ型ドリフト領域１の裏面に達する深さまで拡散させてｐ+型分離層１１１を形成する。その場合、ｐ+型分離層１１１の拡散深さを、６００Ｖの耐圧クラスでは１２０μｍ以上、１２００Ｖの耐圧クラスでは２００μｍ以上とする必要がある。ｐ+型分離層１１１の拡散深さを１２０μｍ以上とする場合、１３００℃で１００時間以上の熱処理が必要となってしまい、逆阻止型ＩＧＢＴのスループットが低下してしまう。このため、図２５に示すように凹部６を設けることで、ｐ+型分離層１１１の拡散深さを浅くすることができ、ｐ+型分離層１１１を形成するための熱処理による負荷を軽減することができる。
別の逆阻止型ＩＧＢＴとして、第２主面側にｐ型のコレクタ層が形成されたｎ型の半導体基板１を有し、その周縁部に内部を取囲むように第１主面よりコレクタ層に到達するようにトレンチが形成され、その側壁より拡散にて形成されたｐ型分離領域がコレクタ層と連結して設けられている装置が提案されている（例えば、下記特許文献１参照。）。
図２６は、従来のダイシングの要部を示す断面図である。図２６には、ウェハ１３０のダイシングライン１３１の一部を示す。図２６に示すように、ウェハ１３０には、ダイシング後に個々のチップとなる領域に、それぞれ逆阻止型ＩＧＢＴ（図２５参照）が形成されている。ウェハ１３０上の各逆阻止型ＩＧＢＴの間には、ダイシングライン１３１が設けられている。ダイシングライン１３１は、例えば、逆阻止型ＩＧＢＴの素子端部に設けられたｐ+型分離層１１１および凹部６上に設けられている。ダイシングライン１３１上のウェハ１３０には、ダイシングによって削り取られる部分（以下、削りしろとする）１３２が含まれる。
ウェハ１３０のｐ型コレクタ領域７などが形成されている裏面にはダイシングテープ１３３が貼付され、ウェハ１３０全体が例えばダイシング用のリングフレームなどに粘着される。このようなウェハ１３０を例えば平坦な台などに設置し、ウェハ１３０のおもて面側から例えばダイシングブレード１３４を降下させて、削りしろ１３２の部分のウェハ１３０を削り取ることで、ウェハ１３０を個々のチップに切断する。
ダイシングブレード１３４として、例えばダイヤモンド微粒が貼り付けられた薄い円形回転刃が用いられる。ダイシングブレード１３４の断面形状は、図２６に示すように、例えばダイシングブレード１３４の回転軸に平行で、かつウェハ１３０のおもて面に垂直な側面を有し、刃先である外周部のみ鋭角に尖った形状となっている。ダイシング時において、ダイシングブレード１３４は、その刃先がダイシングテープ１３３の表面に到達するまで降下される。このため、ウェハ１３０の切断面は、ウェハ１３０のおもて面に垂直となる。
ウェハをダイシングする方法として、次のような方法が提案されている。半導体チップを構成する表面構造を形成した薄い半導体ウェハの表面を両面粘着テープで支持基板に貼り付け、薄い半導体ウェハの裏面からスクライブラインとなるトレンチを湿式異方性エッチングで結晶面を出して形成し、結晶面が露出したトレンチの側面に逆耐圧を維持する分離層を裏面拡散層であるｐコレクタ領域と同時にイオン注入と低温アニールまたはレーザニールで形成する。両面粘着テープをコレクタ電極から剥がして半導体チップとすることで逆阻止型の半導体装置を形成する（例えば、下記特許文献２参照。）。
図２７〜図３１は、従来の凹部形成に用いるマスクの形成方法を示す断面図である。凹部形成に用いるマスクは、例えばウェハ１３０（図２６参照）に、従来の逆阻止型ＩＧＢＴの凹部（図２５参照）を形成するために用いる。図２７〜図３１では、逆阻止型ＩＧＢＴのおもて面素子構造は図示省略する。また、凹部を形成するウェハ１３０は、裏面を上側に図示する（以下、図８，９においても同様）。まず、図２７に示すように、ウェハ１３０の裏面の表面に、酸化膜１４１を形成する。ついで、図２８および図２９に示すように、フォトリソグラフィによって、酸化膜１４１の表面に塗布したレジスト１５１をパターニングし、凹部形成領域の上に形成された酸化膜１４１を露出する。これにより、図２９に示すように、酸化膜１４１の表面に、酸化膜１４１をパターニングするためのレジストマスク１５２が形成される。ついで、図３０に示すように、レジストマスク１５２をマスクとして、レジストマスク１５２の開口部に露出する酸化膜を除去し、ウェハ１３０の凹部形成領域を露出する。これにより、レジストマスク１５２の下にのみ、酸化膜マスク１４２が残る。ついで、図３１に示すように、レジストマスク１５２を除去することで、凹部形成に用いる酸化膜マスク１４２が完成する。
凹部形成に用いるマスクの別の形成方法として、次のような方法が提案されている。半導体単結晶層の表面に、異方性エッチングによって溝を形成するにあたり、エッチングマスクパターンの角部に溝の方向に対して傾きを持った突起を設け、パターン角部の内角を９０°より小さくする。この異方性エッチングのマスクとしては熱酸化膜ＳｉＯ2が用いられる（例えば、下記特許文献３参照。）。
特開２００５−０９３９７２号公報 特開２００６−３０３４１０号公報 特開昭６２−２２９８４３号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、次のような問題が生じることが新たに判明した。図２５に示すように逆阻止型ＩＧＢＴに凹部６を設けた場合、素子端部側に、活性領域側の基板よりも薄くなる部分（以下、ひさし部とする）が形成される。このひさし部の付け根、つまり凹部６底面と側壁との境界は、応力が集中しやすい部分（以下、応力集中部とする）１２０となってしまう。
このような逆阻止型ＩＧＢＴが形成されたチップでは、実装後に温度衝撃などのストレスが加わった場合、ひさし部近傍に応力集中部１２０を起点としたクラックが発生してしまう恐れがある。また、このような逆阻止型ＩＧＢＴが形成されたウェハをダイシングした場合、ダイシング（図２６参照）による曲げ応力がひさし部に加わり、応力集中部１２０に応力が集中してしまう。この場合にも、ひさし部近傍に応力集中部１２０を起点としたクラックが発生してしまう恐れがある。
図２４は、従来の逆阻止型ＩＧＢＴの逆方向印加電圧と逆方向電流との関係を示す特性図である。上述したクラックがｐ+型分離層１１１からｎ型ドリフト領域１に達する面１２１（図２５参照）に発生した場合（以下、第１従来例とする）と発生していない場合（以下、第２従来例とする）の、逆阻止型ＩＧＢＴの逆方向電流を測定した。図２４に示すように、第２従来例では、逆方向電流は、製品規格の逆方向印加電圧を超えるまで小さく、製品規格以上の逆方向印加電圧が印加されるとアバランシェ降伏によって急増した。一方、第１従来例では、逆方向電流は、逆方向印加電圧が印加されると同時に、逆方向印加電圧の上昇に比例して急増した。このように、ｐ+型分離層１１１からｎ型ドリフト領域１に達する面１２１にクラックが発生した場合、逆阻止型ＩＧＢＴは逆方向耐圧を維持できなくなるため、逆阻止型ＩＧＢＴの電気的特性は劣化してしまう。
また、ダイシングによってひさし部に発生したクラックが原因となり、ひさし部が欠けてしまう恐れが生じる。シリコン片となったひさし部がチップ実装時にチップと実装基板の間に入り込んでしまった場合、チップにシリコン片を起点とした応力が発生してしまう。チップに生じた応力は電気エネルギーに変換され（ピエゾ効果）、チップ上に形成されている逆阻止型ＩＧＢＴに逆漏れ電流が生じる恐れがある。このため、逆阻止型ＩＧＢＴの電気的特性が劣化してしまう。また、シリコン片は、チップ実装時にチップと実装基板との間に形成されるはんだ層内にボイドを発生させる原因となる。はんだ層内に発生したボイドは、はんだ接合不良の原因となってしまう。これにより、逆阻止型ＩＧＢＴの電気的特性が劣化してしまう。
この発明は、上述した従来技術による問題点を解消するため、電気的特性が劣化することを防止する半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、以下の特徴を有する。第１導電型の基板の第１主面に設けられたおもて面素子構造と、前記基板の前記第１主面の素子端部に設けられた第２導電型の第１半導体領域と、前記基板の第２主面から前記第１半導体領域に達する凹部と、前記基板の前記第２主面に設けられ、前記第１半導体領域と電気的に接続された第２導電型の第２半導体領域と、を有する。このとき、前記第１半導体領域は、前記凹部の底面と側壁の境界を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを内部に含み、前記へき開面と前記第１主面との交点は、前記凹部の底面と側壁の境界よりも内側にある。
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記第１半導体領域は、前記基板からなる第１導電型の第３半導体領域に隣接している。また、前記へき開面よりも前記おもて面素子構造側の前記第１半導体領域は、前記第３半導体領域から当該第１半導体領域内に伸びる空乏層が当該へき開面に到達しない不純物量を有することを特徴とする。
また、請求項３の発明にかかる半導体装置は、請求項２に記載の発明において、前記不純物量の総量は、１．２×１０12／ｃｍ2以上であることを特徴とする。
また、請求項４の発明にかかる半導体装置の製造方法は、以下の特徴を有する。まず、第１導電型のウェハの第１主面に、第２導電型の第１半導体領域を形成する第１半導体領域工程を行う。ついで、前記ウェハの前記第１主面に、おもて面素子構造を形成するおもて面素子構造工程を行う。ついで、前記ウェハの第２主面から前記第１半導体領域に達する凹部を形成する凹部形成工程を行う。ついで、前記ウェハの前記第２主面に、前記第１半導体領域と電気的に接続された第２導電型の第２半導体領域を形成する第２半導体領域工程を行う。ついで、前記第１半導体領域の一部を除去して前記ウェハを切断し、当該ウェハをチップ状にする切断工程を行う。前記第１半導体領域工程では、前記凹部の底面と側壁の境界を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを前記第１半導体領域の内部に含むように形成し、前記切断工程では、前記第１半導体領域を、前記凹部の底面と側壁の境界を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを前記第１半導体領域の内部に含み、前記へき開面と前記第１主面との交点は、前記凹部の底面と側壁の境界よりも内側にあるように切断する。
また、請求項５の発明にかかる半導体装置の製造方法は、請求項４に記載の発明において、前記切断工程では、前記第１半導体領域の切断面が、前記ウェハの前記第１主面と斜度を有するように、当該第１半導体領域を除去することを特徴とする。
また、請求項６の発明にかかる半導体装置の製造方法は、請求項４または５に記載の発明において、前記切断工程では、ブレードを前記第１半導体領域の前記第１主面側から降下させ、当該ブレードの刃先が少なくとも前記凹部から下方に突出した時点で当該ブレードの降下を停止させることで、当該ウェハを切断することを特徴とする。
また、請求項７の発明にかかる半導体装置の製造方法は、請求項４または５に記載の発明において、前記切断工程では、前記第１半導体領域の表面に第１レーザを照射し、当該第１半導体領域の表面からの深さが増すにつれて当該第１レーザの照射径を徐々に狭くすることで、前記ウェハを切断することを特徴とする。
また、請求項８の発明にかかる半導体装置の製造方法は、請求項７に記載の発明において、前記切断工程では、前記第１半導体領域の表面から、露出させる前記切断面に沿って前記第１レーザの照射径を徐々に狭くすることを特徴とする。
また、請求項９の発明にかかる半導体装置の製造方法は、請求項４または５に記載の発明において、前記切断工程では、前記第１半導体領域の内部の、露出させる前記切断面に沿った深さに第２レーザを照射し、当該照射した部分を改質し、ウェハに外力を加えることによって、当該改質した部分を境に当該第１半導体領域を分断することで、前記ウェハを切断することを特徴とする。
また、請求項１０の発明にかかる半導体装置の製造方法は、請求項９に記載の発明において、前記切断工程では、前記第１半導体領域の除去される領域の端部から中央部に向かって徐々に深く前記第２レーザを照射することを特徴とする。
上述した請求項１〜３によれば、凹部の底面と側壁との境界（応力集中部）を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを内部に含み、前記へき開面と前記第１主面との交点は、前記凹部の底面と側壁の境界よりも内側にあるように、第１半導体領域が設けられている。へき開面は、クラックの発生しやすい面方位を有する。このため、応力集中部を基点としたクラックが基板に発生したとしても、へき開面上に生じたクラックが第３半導体領域にまで達することを回避することができる。これにより、クラックを原因とする漏れ電流を防止することができ、逆阻止型ＩＧＢＴの逆方向耐圧を維持することができる。
また、請求項２，３によれば、ｐｎ接合面からへき開面までの第１半導体領域の不純物総量が、第３半導体領域から第１半導体領域内に伸びる空乏層がへき開面に到達しない不純物量となっている。このため、へき開面上にクラックが発生したとしても、逆方向電圧印加時に、第３半導体領域から第１半導体領域内に伸びる空乏層はクラックに到達しない。これにより、逆阻止型ＩＧＢＴの逆方向耐圧が低下することを防止することができる。
また、請求項４〜１０によれば、凹部の底面と側壁との境界（応力集中部）を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを内部に含み、前記へき開面と前記第１主面との交点は、前記凹部の底面と側壁の境界よりも内側にあるように、第１半導体領域が設けられている。へき開面は、クラックの発生しやすい面方位を有する。このため、応力集中部を基点としたクラックが基板に発生したとしても、へき開面上に生じたクラックが第３半導体領域にまで達することを回避することができる。これにより、クラックを原因とする漏れ電流を防止することができ、逆阻止型ＩＧＢＴの逆方向耐圧を維持することができる。また、ダイシングによって、チップの端部はウェハのおもて面に対してある一定の斜度を有するように切断される。このため、実装時や動作時にチップに外部から応力がかかったとしても、凹部６の底面と側壁との境界に応力が集中することを防止することができる。これにより、第１半導体領域と第３半導体領域との界面（ｐｎ接合面）を突き抜けて第３半導体領域にクラックが達することを軽減することができる。また、ひさし部が完全に欠けて、シリコン片となることを防止することができる。このため、シリコン片となったひさし部がチップと実装基板の間に入り込み、シリコン片を基点としてチップに応力がかかることを軽減することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、電気的特性が劣化することを防止することができるという効果を奏する。
実施の形態１にかかる逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。 実施の形態２にかかる逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。 実施の形態３にかかる逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。 実施の形態３にかかる逆阻止型ＩＧＢＴにおける電子顕微鏡で表面方向から観察した素子端部を示す図である。 実施の形態４にかかるダイシングの要部を示す断面図である。 実施の形態５にかかるダイシングの要部を示す断面図である。 実施の形態６にかかるダイシングの要部を示す断面図である。 実施の形態７にかかる凹部形成に用いるマスクの形成方法を示す断面図である。 実施の形態７にかかる凹部形成に用いるマスクの形成方法を示す断面図である。 実施の形態７にかかる凹部形成に用いるマスクのパターン形状を示す平面図である。 図１０の切断線Ａ−Ａ'の断面構造について示す断面図である。 凹部形成後の補償パターン近傍の凹部形状を示す鳥瞰図である。 実施の形態８にかかる凹部形成に用いるマスクのパターン形状を示す平面図である。 凹部形成後の補償パターン近傍の凹部形状を示す鳥瞰図である。 電子顕微鏡で表面方向から観察した凹部コーナー部の形状を示す図である。 電子顕微鏡で表面方向から観察した凹部コーナー部の形状を示す図である。 電子顕微鏡で表面方向から観察した凹部コーナー部の形状を示す図である。 電子顕微鏡で表面方向から観察した凹部コーナー部の形状を示す図である。 補償パターン幅と凹部深さとの関係について示す特性図である。 補償パターン幅とエッチング量との関係について示す特性図である。 補償パターン幅とエッチング量との関係について示す特性図である。 補償パターン幅とエッチング量との関係について示す特性図である。 補償パターン幅とエッチング量との関係について示す特性図である。 従来の逆阻止型ＩＧＢＴの逆方向印加電圧と逆方向電流との関係を示す特性図である。 従来の逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。 従来のダイシングの要部を示す断面図である。 従来の凹部形成に用いるマスクの形成方法を示す断面図である。 従来の凹部形成に用いるマスクの形成方法を示す断面図である。 従来の凹部形成に用いるマスクの形成方法を示す断面図である。 従来の凹部形成に用いるマスクの形成方法を示す断面図である。 従来の凹部形成に用いるマスクの形成方法を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１にかかる逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。図１に示すように、逆阻止型ＩＧＢＴの耐圧構造部は、ｎ型ドリフト領域１（第３半導体領域）となるｎ型の基板のおもて面（第１主面）に設けられ、活性領域（図示省略）を囲む。基板のおもて面の面方位は、｛１００｝面であってもよい。耐圧構造部において、ｎ型ドリフト領域１のおもて面の表面層には、フローティングのｐ型領域であるフィールドリミッティングリング（ＦＬＲ）２が複数設けられている。素子端部側に、ＦＬＲ２と離れて、ｐ型のチャネルストッパー３が設けられている。
ＦＬＲ２およびチャネルストッパー３は、逆阻止型ＩＧＢＴの活性領域（図示省略）を囲む。活性領域には、図示省略するｎ+型エミッタ領域、ｐ+型ベース領域、エミッタ電極およびゲート電極などのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲート構造が設けられている。ＭＯＳゲート構造や耐圧構造部は、おもて面素子構造に相当する。
ｎ型ドリフト領域１のおもて面の、ＦＬＲ２およびチャネルストッパー３が設けられていない表面は、層間絶縁膜４で覆われている。層間絶縁膜４の上には、フローティングの導電膜であるフィールドプレート（ＦＰ）５が設けられている。ＦＰ５は、ＦＬＲ２およびチャネルストッパー３に接する。ｎ型ドリフト領域１の裏面（第２主面）の表面層には、ｐ型コレクタ領域７（第２半導体領域）が設けられている。
素子端部には、逆方向耐圧を得るためのｐ+型分離層（第１半導体領域）１１が設けられている。ｐ+型分離層１１の詳細な構成については、後述する。また、素子端部には、ｎ型ドリフト領域１の裏面から、ｐ+型分離層１１に達する凹部６が設けられている。凹部６は、開口部の幅よりも底面の幅が狭くなっている。凹部６の側壁および底面の表面層には、ｐ型領域８が設けられている。
凹部６が設けられていることによって、素子端部側の基板の厚さｔ2は、活性領域側の基板の厚さｔ1よりも薄くなっている。つまり、素子端部側には、活性領域側の基板の厚さｔ1よりも薄くなる部分（ひさし部）が形成されている。素子端部側の基板の厚さｔ2は、５０μｍ以上１００μｍ以下であってもよい。その理由は、次に示すとおりである。ノンパンチスルー（ＮＰＴ：Ｎｏｎ−Ｐｕｎｃｈ Ｔｒｏｕｇｈ）型の逆阻止型ＩＧＢＴにおいて、耐圧１２００Ｖを実現するには、活性領域側の基板の厚さｔ1を例えば２００μｍ程度まで薄くする必要がある。このとき、素子端部側の基板の厚さｔ2を５０μｍよりも薄くした場合、製造工程中に、逆阻止型ＩＧＢＴを形成したウェハに割れが発生しやすくなってしまう。また、素子端部側の基板の厚さｔ2を１００μｍよりも厚くした場合、ｐ+型分離層１１の拡散を深く形成する必要があり、逆阻止型ＩＧＢＴのスループットが低下してしまうからである。
ｐ+型分離層１１は、ｐ型領域８を介してｐ型コレクタ領域７に電気的に接続されている。また、ｐ+型分離層１１は、チャネルストッパー３に接する。さらに、ｐ+型分離層１１は、少なくとも、凹部６の底面と側壁との境界２０を一辺とするへき開面２１を含むように設けられている。ここで、凹部６の底面および側壁は、図面に垂直な方向に形成されている。このため、凹部６の底面と側壁との境界２０は、図面の垂直方向に伸びる直線となっている。へき開面２１は、特定の面方位を有する。また、へき開面２１は、凹部６の底面と側壁との境界２０を基点として、凹部６底面の延長線とのなす角度θ1で活性領域側に傾いた面となっている。このため、へき開面２１と基板おもて面とが交わる部分は、凹部６の底面と側壁との境界２０よりも、へき開面２１の基板おもて面に平行な方向の幅ｗ1だけ活性領域側に位置する。ｐ+型分離層１１は、少なくとも、へき開面２１と基板表面とが交わる部分とを含むように設けられている。
上述したようにｐ+型分離層１１を設ける理由は、次に示すとおりである。上述した逆阻止型ＩＧＢＴでは、素子端部にひさし部が形成されていることによって、凹部６の底面と側壁との境界２０に応力が集中しやすくなっている（以下、応力集中部２０とする）。応力集中部２０を基点として基板に生じるクラックは、特定の面方位で発生しやすい。つまり、クラックは、応力集中部２０と応力集中部２０から幅（以下、クラック幅とする）ｗ1分だけ活性領域側までの領域との間で発生しやすい。そして、クラックが発生しやすい面方位は、逆阻止型ＩＧＢＴを形成する基板の面方位によって予め推測することができる。このため、クラックの発生しやすい面方位を有するへき開面２１を含むようにｐ+型分離層１１を設けることによって、応力集中部２０を基点としたクラックが基板に発生したとしても、クラックをｐ+型分離層１１内に収めることができる。これにより、応力集中部２０を基点としたクラックが発生したとしても、クラックがｎ型ドリフト領域１にまで達することを回避することができる。ここで、クラック幅ｗ1は、次の（１）式で表される。
ｗ1＝ｔ2／ｔａｎθ1・・・（１）
例えばＩＧＢＴのおもて面素子構造をシリコン基板の｛１００｝面に形成した場合、応力集中部２０を基点としたクラックは、例えば｛１１１｝面に発生しやすい。このため、へき開面２１の面方位を｛１１１｝面としてもよい。この場合、へき開面２１と凹部６底面の延長線とのなす角θ1は、５４．７°（ｔａｎθ1＝√２）となる。活性領域側の基板の厚さｔ1が２００μｍのＩＧＢＴにおいて、例えば素子端部側の基板の厚さｔ2を８０μｍとした場合、上記（１）式より、クラック幅ｗ1は、５６．６μｍとなる。このため、応力集中部２０から活性領域側に５６．６μｍ以上の幅で拡散させることによって、ｐ+型分離層１１を形成するのがよい。
また、ｐ+型分離層１１は、へき開面２１と基板表面とが交わる部分から活性領域側に２０μｍ以上１００μｍ以下の設計マージンｗ11を含むように設けられてもよい。この場合、ｐ+型分離層１１は、応力集中部２０からクラック幅ｗ1に設計マージンｗ11を加えた幅で拡散されることによって形成される。また、設計マージンｗ11は、少ないほうが望ましい。その理由は、設計マージンｗ11を多くとった場合、ｐ+型分離層１１の領域が大きくなることで、素子の動作領域が減少してしまうからである。
以上、説明したように、実施の形態１によれば、凹部６の底面と側壁との境界（応力集中部）２０を一辺とするへき開面２１を含むように、ｐ+型分離層１１が設けられている。へき開面２１は、クラックの発生しやすい面方位を有する。このため、応力集中部２０を基点としたクラックが基板に発生したとしても、へき開面２１上に生じたクラックがｎ型ドリフト領域１にまで達することを回避することができる。これにより、クラックを原因とする漏れ電流を防止することができ、逆阻止型ＩＧＢＴの逆方向耐圧を維持することができる。したがって、逆阻止型ＩＧＢＴの電気的特性が劣化することを防止することができる。
（実施の形態２）
図２は、実施の形態２にかかる逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。実施の形態１において、へき開面２１よりも活性領域（おもて面素子構造）側のｐ+型分離層１１の不純物量を、ｎ型ドリフト領域１からｐ+型分離層１１内に伸びる空乏層がへき開面２１に到達しない不純物量としてもよい。ｐｎ接合面がへき開面２１とほぼ平行になるように、ｐ+型分離層１１が設けられていてもよい。
実施の形態２では、ｐ+型分離層１１とｎ型ドリフト領域１との界面（以下、ｐｎ接合面とする）からへき開面２１までのｐ+型分離層１１は、ｎ型ドリフト領域１からｐ+型分離層１１内に伸びる空乏層がへき開面２１に到達しない不純物量を有する。その不純物総量は、例えば１．２×１０12／ｃｍ2以上であるのがよい。その理由は、次に示すとおりである。
逆阻止型ＩＧＢＴに逆方向電圧が印加された場合、ｎ型ドリフト領域１からｐ+型分離層１１内に伸びる空乏層は、ｐｎ接合面にほぼ垂直にｐ+型分離層１１内に拡がる。このとき、空乏層は、ｐｎ接合面から、最大で不純物量１．２×１０12／ｃｍ2まで入り込む可能性がある。それは、ｐｎ接合面近傍の電界強度が臨界電界強度からゼロになるのに必要な不純物総量が、ほぼ１．２×１０12／ｃｍ2程度であるためである。
ｐｎ接合面からへき開面２１までの幅（設計マージン）ｗ12は、へき開面２１よりも活性領域側のｐ+型分離層１１の不純物量によって決定される。このため、ｐ+型分離層１１を形成する際に、ｐｎ接合面からへき開面２１までのｐ+型分離層１１の不純物総量が上述した条件を満たす設計マージンｗ12となるまでｐ+型分離層１１を拡散させてもよいし、予め設計マージンｗ12を決定し、ｐｎ接合面からへき開面２１までのｐ+型分離層１１の不純物総量を調整してもよい。それ以外の構成は、実施の形態１と同様である。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、ｐｎ接合面からへき開面２１までのｐ+型分離層１１の不純物総量が上述した条件を満たすように、ｐ+型分離層１１が設けられている。このため、へき開面２１上にクラックが発生したとしても、逆方向電圧印加時、ｎ型ドリフト領域１からｐ+型分離層１１内に伸びる空乏層はクラックに到達しない。これにより、逆阻止型ＩＧＢＴの逆方向耐圧が低下することを防止することができる。したがって、逆阻止型ＩＧＢＴの電気的特性が劣化することを防止することができる。
（実施の形態３）
図３は、実施の形態３にかかる逆阻止型ＩＧＢＴの耐圧構造部を示す断面図である。実施の形態１または実施の形態２において、異方性ウェットエッチングによって出現しやすい面を含むように、ｐ+型分離層１１を設けてもよい。
実施の形態３では、へき開面２２を含むように、ｐ+型分離層１１が設けられている。へき開面２２は、異方性ウェットエッチングによって出現する面と同様の面方位を有する。例えば、へき開面２２と、異方性ウェットエッチングによって形成された凹部６の側壁の面方位はほぼ同様となる。つまり、へき開面２２と凹部６底面の延長線とのなす角度θ2は、凹部６側壁と凹部６底面の延長線とのなす角度θ3とほぼ等しい。へき開面２２は、凹部６の底面と側壁との境界２０を一辺とする面であってもよい。
また、へき開面２２は、例えば異方性ウェットエッチング液としてテトラメチルハイドロオキサイド（ＴＭＡＨ：Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液を用いた場合に、シリコン表面に現れる最も代表的な｛１１１｝面であってもよい。この場合、へき開面２２と凹部６底面の延長線とのなす角θ2は、５４．７°となる。
図４は、実施の形態３にかかる逆阻止型ＩＧＢＴの素子端部を表面方向から観察した電子顕微鏡写真である。へき開面２２は、例えば異方性ウェットエッチング液としてＴＭＡＨ溶液を用いた場合に、シリコン表面に現れる他の代表的な面である｛３１１｝面であってもよい。図４に示すように、｛３１１｝面は、おもて面素子構造が形成される領域３０のコーナー部３１に出現しやすい。ここで、おもて面素子構造が形成される領域３０の面方位は、例えば｛１００｝面である。この場合、へき開面２２と凹部６底面の延長線とのなす角θ2は、４３°となる。
へき開面２２は、異方性ウェットエッチング液に種々の添加剤が含まれたエッチング液を用いた場合に、シリコン表面に現れる面であってもよい。異方性ウェットエッチング液に混入させる添加剤として、例えば化学名Ｔｗｅｅｎ２０（Ｐｏｌｙｏｘｙｅｔｈｙｌｅｎｅ Ｓｏｒｂｉｎｔａｎ Ｍｏｎｏｌａｕｒａｔｅ）などの非イオン性界面活性剤であってもよい。このような異方性ウェットエッチング液を用いた場合、例えばシリコン表面には｛１１０｝面が出現する。へき開面２２と凹部６底面の延長線とのなす角度θ2は、次の（２）式で表される。ここで、へき開面２２の面方位を｛ｘｙｚ｝面とする。また、ＩＧＢＴのおもて面素子構造を形成するシリコン基板の面方位を、｛ｕｖｗ｝面とする。｛ｕｖｗ｝面は、例えば｛１００｝面であってもよい。
ｃｏｓθ2＝（ｘ×ｕ＋ｙ×ｖ＋ｚ×ｗ）／｛（ｘ2＋ｙ2＋ｚ2）1/2×（ｕ2＋ｖ2＋ｗ2）｝・・・（２）
上述したようにｐ+型分離層１１を設ける理由は、異方性ウェットエッチングによって出現する全ての面は、応力集中部２０を基点としてへき開しやすいため、応力集中部２０を基点としたクラックが発生する可能性があるからである。例えば、異方性ウェットエッチングによって形成された凹部６の側壁の面方位が例えば｛ｘｙｚ｝面である場合、応力集中部２０を基点として、｛ｘｙｚ｝面でへき開する可能性がある。このため、へき開面２２の面方位を｛ｘｙｚ｝面とすることで、応力集中部２０を基点としたクラックが基板に発生したとしても、クラックがｎ型ドリフト領域１にまで達することを回避することができる。
例えば｛１１１｝面および｛ｘｙｚ｝面などの複数面でへき開が発生しやすい場合、その複数のへき開面のうち、素子の動作領域に近いへき開面を含むようにｐ+型分離層１１を設けてもよい。そうすれば、全てのへき開面を含むようにｐ+型分離層１１を設けることができる。それ以外の構成は、実施の形態１と同様である。また、実施の形態２と同様に、設計マージンｗ12を決定してもよい。
以上、説明したように、実施の形態３によれば、実施の形態１および実施の形態２と同様の効果を得ることができる。
（実施の形態４）
図５は、実施の形態４にかかるダイシングの要部を示す断面図である。図５には、ウェハ４０のダイシングライン４１の一部を示す（以下、図６，７においても同様）。ここでは、実施の形態１にかかる逆阻止型ＩＧＢＴ（図１参照）が複数形成されたウェハ４０を例に、ウェハ４０をダイシングする方法について説明する。図５に示すように、まず、ｎ型ドリフト領域１となるｎ型のウェハ４０のおもて面（第１主面）に例えばボロン（Ｂ）を導入し、熱拡散することによって、ｐ+型分離層１１を形成する（第１半導体領域工程）。ｐ+型分離層１１は、実施の形態１と同様に、後の工程で形成される凹部６の底面と側壁との境界を一辺とするへき開面を含むように形成されてもよい。ｎ型ドリフト領域１の厚さｔ1は、例えば１８５μｍであってもよい。ｐ+型分離層１１の拡散深さは、例えば７５μｍであってもよい。
ついで、ウェハ４０のおもて面に、おもて面素子構造を形成する（おもて面素子構造工程）。ここで、おもて面素子構造として、例えば実施の形態１と同様に、ＭＯＳゲート構造や耐圧構造部を形成してもよい。このとき、チャネルストッパー３の幅ｗ21は、１５μｍ以上３５μｍ以下であってもよい。ついで、例えばフォトリソグラフィによって、ウェハ４０の裏面（第２主面）からｐ+型分離層１１に達する凹部６を形成する（凹部形成工程）。凹部６を形成した後の、素子端部側のウェハ（ひさし部）の厚さｔ2は、例えば６５μｍであってもよい。また、凹部６の側壁の面方位は、例えば｛１１１｝面であってもよい。凹部６の側壁のウェハおもて面に平行な方向の幅ｗ22は、例えば８５μｍであってもよい。凹部６の開口部の幅ｗ23は、例えば２７０μｍであってもよい。
凹部６は、実施の形態３と同様に、例えば異方性ウェットエッチングによって形成されてもよい。この場合、凹部６は、開口部の幅よりも底面の幅が狭くなるように形成される。また、凹部６は、ドライエッチングによって形成されてもよい。この場合、凹部６の側壁は、ウェハのおもて面に対して９０°に近い角度となる。凹部形成工程では、図示省略するが、例えばおもて面素子構造が形成されたウェハ４０のおもて面を保護膜によって保護した後に、凹部６を形成してよい。
ついで、ウェハ４０の裏面に、ｐ型コレクタ領域７（第２半導体領域）を形成する（第２半導体領域工程）。このとき、ｐ型コレクタ領域７と同時に、凹部６の底面および側壁にｐ型領域８が形成され、ｐ型コレクタ領域７とｐ+型分離層１１とが電気的に接続される。ここまでの工程によって、ウェハ４０には、ダイシング後に個々のチップとなる領域に、それぞれ逆阻止型ＩＧＢＴ（図１参照）が形成される。
ウェハ４０上の各逆阻止型ＩＧＢＴの間には、ダイシングライン４１が設けられている。ダイシングライン４１は、逆阻止型ＩＧＢＴの素子端部に設けられたｐ+型分離層１１１および凹部６上に設けられている。ダイシングライン４１上のウェハ４０には、ダイシングによって削り取られる部分（削りしろ）４２が含まれる。ダイシングライン４１の幅は、例えば１００μｍであってもよい。
ついで、ウェハ４０のｐ型コレクタ領域７などが形成されている裏面に、ダイシングテープ４３を貼付し、ウェハ４０全体を例えばダイシング用のリングフレームなどに粘着する。ついで、このようなウェハ４０を例えば平坦な台などに設置する。ついで、ウェハ４０のおもて面側から、ダイシングブレード（ブレード）４４を降下させる。そして、ダイシングブレード４４によって、ウェハ４０のおもて面に対して所望の斜度を有する切断面４５が露出するようにｐ+型分離層１１の一部を除去し、ウェハ４０を切断する（切断工程）。これにより、ウェハ４０がチップ状に切断され、図１に示すような耐圧構造部を有する逆阻止型ＩＧＢＴが完成する。
切断工程では、ダイシングブレード４４の刃先が少なくとも凹部６の底面から下方に突出するまで、ダイシングブレード４４を降下させる。ダイシングブレード４４の刃先は、凹部６の底面から下方に少しでも突出すればよい。つまり、ダイシングブレード４４の刃先が凹部６の底面から下方に突出した時点で、ダイシングブレード４４の降下を停止させてもよい。また、ｐ+型分離層１１の切断面４５がへき開面となるようにｐ+型分離層１１の一部を除去してもよい。逆阻止型ＩＧＢＴのその他の構成は、実施の形態１〜実施の形態３と同様であってもよい。
ダイシングブレード４４として、例えばダイヤモンド微粒が貼り付けられた薄い円形回転刃を用いてもよい。ダイシングブレード４４の断面形状は、例えばダイシングブレード４４の回転軸に平行で、かつウェハ４０のおもて面に垂直な側面を有し、刃先である外周部のみ鋭角に尖った形状となっている。また、ダイシングブレード４４の最も厚い部分（以下、実厚とする）は、例えばダイシングライン４１の幅と同程度か、ダイシングライン４１の幅よりも広くなっている（図５参照）。そのため、ダイシングブレード４４の鋭角に尖った部分（刃先）は、ダイシングブレード４４の実厚に比例し、従来のダイシングブレードの刃先（図２６参照）に比べて大きくなっている。また、ダイシングブレード４４の刃先は、素子端部側のウェハ（ひさし部）の厚さｔ2と同程度か、厚さｔ2以上の厚さを有する。また、ダイシングブレード４４の刃先は、切断面４５として露出させる面とほぼ同じ角度の面を有してもよい。切断面４５としてへき開面を露出させる場合には、ダイシングブレード４４の刃先は、そのへき開面とほぼ同じ角度の面を有していてもよい。
切断工程において、上述したような形状を有するダイシングブレード４４を用いることで、凹部６の底面から少しでもダイシングブレード４４の刃先を突出させるだけで、ウェハ４０を切断することができる。また、ダイシングブレード４４の刃先を切断面４５に露出させる面とほぼ同じ角度を有する面とする場合、ダイシングブレード４４の刃先を凹部６の底面から少しでも突出させただけで、ウェハ４０の切断面４５を一定の斜度を有する面とすることができる。切断面４５に露出させる面の角度は、作製する逆阻止型ＩＧＢＴによって種々変更可能である。
また、ダイシングブレード４４の刃先をへき開面とほぼ同じ角度を有する面とする場合、ダイシングブレード４４の刃先を凹部６の底面から少しでも突出させただけで、ウェハ４０の切断面４５を所定の斜度を有するへき開面とすることができる。ここで、切断面４５に露出させるへき開面の面方位を｛１１１｝面とする場合、切断面４５と凹部６底面とのなす角度αは、５４．７°となる。切断面４５に露出させるへき開面の面方位は、逆阻止型ＩＧＢＴを形成する基板の面方位によって種々変更可能である。
また、第１半導体領域工程および凹部形成工程では、ある程度の深さまでｐ+型分離層１１を形成して、ｐ+型分離層１１に達する凹部６を形成することで、素子端部にひさし部を形成している。このため、その後の第２半導体領域工程において、凹部６の底面および側壁に形成されるｐ型領域８を介して、ｐ+型分離層１１に電気的に接続されたｐ型コレクタ領域７を形成することができる。これにより、凹部６を設けずに、ｎ型ドリフト領域１の厚さｔ1と同様の深さでｐ型コレクタ領域７に達するｐ+型分離層を設けた場合と、同様の効果を有する逆阻止型ＩＧＢＴを作製することができる。
以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができる。ダイシングによって、チップの端部はウェハ４０のおもて面に対してある一定の斜度を有するように切断される。このため、実装時や動作時にチップに外部から応力がかかったとしても、凹部６の底面と側壁との境界に応力が集中することを防止することができる。これにより、例えばｐ+型分離層１１とｎ型ドリフト領域１との界面（ｐｎ接合面）を突き抜けてｎ型ドリフト領域１にクラックが達することを軽減することができる。また、ひさし部が完全に欠けて、シリコン片となることを防止することができる。このため、シリコン片となったひさし部がチップと実装基板の間に入り込み、シリコン片を基点としてチップに応力がかかることを軽減することができる。したがって、逆阻止型ＩＧＢＴの電気的特性が劣化することを防止することができる。また、切断面４５にウェハ４０のへき開面が露出するようにウェハ４０を切断する場合、ダイシング時に余分な力をかけることなく、容易にウェハを切断することができる。へき開面では、原子間の結合力が弱いため、ウェハはへき開面において切断されやすくなっているからである。このため、ウェハ４０の薄くなった部分（ひさし部）、特に凹部６の底面と側壁との境界に応力が集中することを防止し、ウェハ４０内にクラックが生じることを軽減することができる。
（実施の形態５）
図６は、実施の形態５にかかるダイシングの要部を示す断面図である。実施の形態４において、ダイシングブレード４４に代えて、ウェハ４０の表面に第１レーザ５０を照射し、ウェハ４０の表面層からウェハ４０を例えば溶融または蒸散させることで、ウェハ４０の表面層からウェハ４０を除去してもよい。
実施の形態５では、切断工程において、例えば第１レーザ５０によるレーザアブレーションダイシング工法によって、ウェハ４０をチップ状に切断する。ｐ+型分離層１１の表面に第１レーザ５０を照射することで、ｐ+型分離層１１の表面層が除去される。この際、ｐ+型分離層１１の表面からの深さが増すにつれて第１レーザ５０の照射径を徐々に狭くする。つまり、ｐ+型分離層１１の表面から、露出させる切断面４５に沿って第１レーザ５０の照射径を徐々に狭くする。
例えば、実施の形態５にかかる切断工程では、まず、ｐ+型分離層１１の表面に、第１照射径５１で、第１レーザ５０を照射する。ついで、表面層が除去されたｐ+型分離層１１の表面に、第１照射径５１よりも照射径の狭い第２照射径５２で、第１レーザ５０を照射する。ついで、さらに深く表面層が除去されたｐ+型分離層１１の表面に、第２照射径５２よりも照射径の狭い第３照射径５３で、第１レーザ５０を照射する。第１レーザ５０によって切断された切断面４５がある一定の斜度を有する面となるように、第１照射径５１〜第３照射径５３を決定する。ここでは、第１レーザ５０の照射径を３段階で狭くしているが、これに限らず、露出させる切断面４５に沿って第１レーザ５０を照射できるように適宜変更可能である。第１レーザ５０の照射径は、第１レーザ５０の焦点の高さや収差によって変更してもよい。それ以外の工程および条件は、実施の形態４と同様である。
以上、説明したように、実施の形態５によれば、実施の形態１および実施の形態４と同様の効果を得ることができる。
（実施の形態６）
図７は、実施の形態６にかかるダイシングの要部を示す断面図である。実施の形態４において、ダイシングブレード４４に代えて、ウェハ４０の内部にレーザ６０を照射して、ウェハ４０内部の所望の領域を改質することで、改質した領域から上のウェハ４０を除去してもよい。
実施の形態６では、切断工程において、例えば第２レーザ６０によるステルスダイシング工法によって、ウェハ４０をチップ状に切断する。実施の形態６にかかる切断工程では、まず、ｐ+型分離層１１の内部の、露出させる面（後の切断面４５）に沿った深さに第２レーザ６０を照射する。このとき、ｐ+型分離層１１の表面の削りしろ４２の端部から中央部に向かって徐々に深く第２レーザ６０を照射する。これにより、ｐ+型分離層１１の第２レーザ６０が照射された領域は、外力によって割れやすい結晶構造に改質される。このとき、第２レーザ６０の照射と同時に、例えばウェハ４０の裏面に貼付したダイシングテープ４３を引っ張り、ウェハ４０に外力を加える。これにより、ｐ+型分離層１１は、露出させる面を境に分断され、例えば三角柱状のシリコン片４６が切り出される。このシリコン片４６を、ウェハ４０の表面から吸引して取り除くことで、切断面４５が露出する。シリコン片４６の吸引は、第２レーザ６０の照射と同時に行う。つまり、第２レーザ６０の照射と同時に、ウェハ４０に外力を加え、シリコン片４６を切り出して吸引する。それ以外の工程および条件は、実施の形態４と同様である。
上述した工程では、シリコン片４６を切り出すと同時に吸引しているが、それに限らず、第２レーザ６０の照射、シリコン片４６の切り出し、シリコン片４６の吸引を別々の工程として行ってもよい。
以上、説明したように、実施の形態６によれば、実施の形態１および実施の形態４と同様の効果を得ることができる。
（実施の形態７）
図８および図９は、実施の形態７にかかる凹部形成に用いるマスクの形成方法を示す断面図である。凹部形成に用いるマスクは、例えば、実施の形態１にかかる逆阻止型ＩＧＢＴに凹部（図１参照）を形成するために用いる。ここでは、例えば実施の形態４の凹部形成工程における凹部の形成方法について説明する。まず、図８に示すように、ウェハ４０の裏面（第２主面）の表面に、レジスト７０を塗布する。ウェハ４０のおもて面には、実施の形態４と同様に、例えば予めおもて面素子構造が形成されていてもよい。ついで、図９に示すように、露光および現像によってレジスト７０をパターニングし、ウェハ４０の凹部が形成される領域を露出する。これにより、凹部が形成される領域が露出した開口部７３を有するレジストマスク７１が完成する（マスク形成工程）。ついで、レジストマスク７１をマスクとして、エッチングによって、ウェハ４０に凹部を形成する。このとき、例えばアルカリエッチング液を用いて、異方性ウェットエッチングを行ってもよい。アルカリエッチング液には、例えばテトラメチルハイドロオキサイド（ＴＭＡＨ）、二硫酸アンモニウムおよびシリコンが含まれていてもよい。
図１０は、実施の形態７にかかる凹部形成に用いるマスクのパターン形状を示す平面図である。図１０では、ウェハ４０の表面に形成されたレジストマスク７１のコーナー部の一部を示す。図１０に示すように、レジストマスク７１は、例えば開口部７３が格子状に形成され、複数の四角形状のレジストが縦横に並列した平面形状を有する。レジストマスク７１の１つの四角形状のレジストのコーナー部（以下、単にレジストマスク７１のコーナー部とする）には、正方形状の突起部が開口部７３に張り出した形状（以下、補償パターンとする）７２のレジストが設けられている。つまり、補償パターン７２は、凹部が形成される領域上に張り出して設けられている。補償パターン７２は、補償パターン７２の対角線がレジストマスク７１の対角線の延長線上に位置するように設けられている。また、補償パターン７２は、補償パターン７２の１／４の領域がレジストマスク７１のコーナー部に重なった状態となっている。
補償パターン７２の一辺の幅ａ1の１／２の幅（以下、補償パターン幅）ａ2は、凹部の深さ（以下、凹部深さとする）ｄとして、次の（３）式を満たすのが望ましい。その理由は、凹部形成後に、補償パターン７２近傍の凹部（以下、凹部コーナー端部とする）近傍に、エッチングされずに残ってしまう部分（以下、エッチング残りとする）が生じることを防止することができるからである。
ａ2＝０．６０ｄ・・・（３）
次に、上述したレジストマスク７１を用いて、ウェハ４０に凹部８０を形成した場合の凹部形状について説明する。図１１は、図１０の切断線Ａ−Ａ'の断面構造について示す断面図である。図１１は、補償パターン７２が設けられていない部分の凹部形状である。図１１に示すように、凹部８０の側壁上端（以下、凹部側壁上端とする）８１は、レジストマスク７１の開口端部からレジストマスク７１の下の領域に幅ｗ33だけ入り込んでいる。その理由は、レジストマスク７１をマスクとすることで、レジストマスク７１の下に横方向のエッチング（サイドエッチ）が進行するからである。このため、凹部８０の開口部の幅（以下、凹部開口幅とする）ｗ34は、レジストマスク７１の開口部７３の幅（以下、マスク開口幅とする）ｗ31よりも広くなる。
また、凹部８０の側壁下端（以下、凹部側壁下端とする）８２は、凹部側壁上端８１よりも、凹部８０の中央部側に位置している。その理由は、実施の形態３に示すように、凹部８０の側壁にはエッチングによって出現しやすい面が露出するからである。このため、凹部８０の底面の幅（以下、凹部底面幅とする）ｗ32は、凹部開口幅ｗ34よりも狭くなる。凹部８０の深さ（凹部深さ）ｄを例えば８５μｍとし、マスク開口幅ｗ31を２４０μｍとした場合、レジストマスク７１の開口端部から凹部側壁上端８１までの幅ｗ33は、例えば４５μｍ程度である。つまり、凹部開口幅ｗ34は３３０μｍ程度である。また、凹部底面幅ｗ32は、１９０μｍ程度である。
また、図１２は、凹部形成後の補償パターン近傍の凹部形状を示す鳥瞰図である。図１２では、補償パターン７２近傍における凹部（以下、凹部コーナー部とする）形状を示す。凹部コーナー上端部８７は、凹部側壁上端８１の延長線の交点からレジストマスク７１の対角線方向に、レジストマスク７１の内側に幅（以下、第１エッチング幅とする）ｂだけ入り込んでいる。また、凹部コーナー部の側壁上端８３は、凹部コーナー上端部８７が第１エッチング幅ｂだけエッチングされることに伴って、凹部側壁上端８１の延長線の交点から凹部コーナー部の側壁に沿って幅（以下、第２エッチング幅とする）ｃに及んでエッチングされ、レジストマスク７１の内側に入り込んでいる。その理由は、凹部側壁上端８１と同様である。
凹部コーナー下端部８５は、凹部コーナー上端部８７よりも、凹部８０の中央部側に位置している。また、凹部コーナー部の側壁下端８４は、凹部コーナー部の側壁上端８３よりも凹部８０の中央部側に位置している。その理由は、凹部側壁下端８２と同様である。
以上、説明したように、実施の形態７によれば、レジストマスク７１のコーナー部に、上述した条件で補償パターン７２を設けている。最もエッチングされやすい凹部コーナー端部を補償パターン７２でマスクすることによって、凹部コーナー端部と凹部コーナー部の側壁のエッチング量をほぼ均等にすることができる。これにより、凹部コーナー端部にへこみ（アンダーカット）などが生じることを抑制することができる。また、レジストマスク７１は、レジストによって形成される。このため、従来の酸化膜マスクを用いたエッチングよりも、マスク下にサイドエッチを進行させることができる。これにより、凹部コーナー部にアンダーカットが発生したとしても、アンダーカットの上部でサイドエッチが進行するため、凹部側壁に凹凸が生じることを抑制することができる。したがって、例えば逆阻止型ＩＧＢＴの凹部の側壁に良好にｐ型領域を形成することができ、ｐ+型分離層とｐ型コレクタ領域とを電気的に接続することができる（例えば、図１参照）。これにより、逆阻止型ＩＧＢＴの逆方向耐圧を維持することができ、電気的特性が劣化することを防止することができる。
（実施の形態８）
図１３は、実施の形態８にかかる凹部形成に用いるマスクのパターン形状を示す平面図である。また、図１４は、凹部形成後の補償パターン近傍の凹部形状を示す鳥瞰図である。図１４では、補償パターン７４を有するレジストマスク７１をマスクとして、ウェハ４０に凹部（側壁のみを図示）を形成している。実施の形態７において、円形状を有する補償パターン７４としてもよい。
実施の形態８では、レジストマスク７１のコーナー部に、円形状を有する補償パターン７４が設けられている。補償パターン７４は、補償パターン７４の円中心を含む１／４の円弧部分がレジストマスク７１のコーナー部に重なった状態となっている。補償パターン７４では、補償パターン７４の半径ａ3が補償パターン幅となる。補償パターン幅ａ3は、凹部深さｄとして、次の（４）式を満たすのが望ましい。その理由は、実施の形態７と同様である。それ以外の構成は、実施の形態７と同様である。
ａ3＝０．８１ｄ・・・（４）
以上、説明したように、実施の形態８によれば、実施の形態７と同様の効果を得ることができる。
（実施例１）
図１５〜図１８は、凹部コーナー部の形状を表面方向から観察した電子顕微鏡写真である。まず、実施の形態７に従い、凹部を形成した試料を作製した（以下、第１実施例９１とする：図１５）。第１実施例９１では、補償パターン幅を、上記（３）式を満たす５０μｍとした。また、実施の形態８に従い、凹部を形成した試料を作製した（以下、第２実施例９２とする：図１６）。第２実施例９２では、補償パターン幅を、上記（４）式を満たす７０μｍとした。
比較として、上記（３）式を満たさない条件で凹部を形成した試料を作製した（以下、第１比較例９３とする：図１７）。第１比較例９３では、補償パターン幅を６０μｍとした。それ以外の構成は、第１実施例９１と同様である。また、上記（４）式を満たさない条件で凹部を形成した試料を作製した（以下、第２比較例９４とする：図１８）。第２比較例９４では、補償パターン幅を８０μｍとした。それ以外の構成は、第２実施例９２と同様である。そして、凹部コーナー下端部にエッチング残りが発生しているか否かを確認した。
図１５および図１６に示す結果より、第１実施例９１および第２実施例９２では、凹部コーナー下端部８５において、エッチング残りは確認されなかった。一方、図１７および図１８に示す結果より、第１比較例９３および第２比較例９４では、凹部コーナー下端部８６において、エッチング残りが確認された。上記（３）式または上記（４）式を満たす補償パターン幅で補償パターンを設けることで、凹部コーナー下端部にエッチング残りが発生することを防止することができることがわかった。
（実施例２）
図１９は、補償パターン幅と凹部深さとの関係について示す特性図である。実施の形態７に従い、補償パターン幅および凹部深さを種々変更して、凹部を形成した試料を複数作製した（以下、第３実施例とする）。また、実施の形態８に従い、補償パターン幅および凹部深さを種々変更して、凹部を形成した試料を複数作製した（以下、第４実施例とする）。そして、凹部コーナー下端部にエッチング残りが確認されない条件を検討した。
図１９に示す結果より、第３実施例では、エッチング残りが確認されない試料は、補償パターン幅ａおよび凹部深さｄとした場合に、ａ＝０．５９５１ｄを満たすことがわかった。つまり、実施の形態７では、上記（３）式を満たすように補償パターン幅および凹部深さを決定することで、凹部コーナー下端部にエッチング残りが発生することを防止することができることがわかった。
一方、第４実施例では、エッチング残りが確認されない試料は、補償パターン幅ａおよび凹部深さｄとした場合に、ａ＝０．８０９９を満たすことがわかった。つまり、実施の形態８では、上記（４）式を満たすように補償パターン幅および凹部深さを決定することで、凹部コーナー下端部にエッチング残りが発生することを防止することができることがわかった。
（実施例３）
図２０〜図２３は、補償パターン幅とエッチング量との関係について示す特性図である。図２０および図２２において、エッチング量とは、第１エッチング幅を示す。また、図２１および図２３において、エッチング量とは、第２エッチング幅を示す。まず、実施の形態７に従い、正方形状の補償パターンを有するレジストマスクを用いて、凹部を形成した試料を作製した（以下、第５実施例とする）。比較として、正方形状の補償パターンを有する酸化膜マスクを用いて、凹部を形成した試料を作製した（以下、第３比較例とする）。第３比較例のそれ以外の条件は、第５実施例と同様である。
また、実施の形態８に従い、円形状の補償パターンを有するレジストマスクを用いて、凹部を形成した試料を複数作製した（以下、第６実施例とする）。比較として、円形状の補償パターンを有する酸化膜マスクを用いて、凹部を形成した試料を複数作製した（以下、第４比較例とする）。第４比較例のそれ以外の条件は、第６実施例と同様である。各試料は、補償パターン幅、第１エッチング幅および第２エッチング幅を種々変更して複数作製されている。
図２０および図２１に示す結果より、レジストマスクを用いて形成された第５実施例は、酸化膜マスクを用いて形成された第３比較例よりもエッチング量が多いことがわかった。また、図２２および図２３に示す結果より、レジストマスクを用いて形成された第６実施例は、酸化膜マスクを用いて形成された第４比較例よりもエッチング量が多いことがわかった。これにより、レジストマスクを用いたエッチングは、酸化膜マスクを用いたエッチングに比べて、凹部コーナー上端部のサイドエッチングが入りやすいことがわかった。
以上において本発明では、ｐ+型分離層１１をへき開面２１を含むように設けているが、上述した実施の形態に限らず、クラックが発生しやすい面を含むようにｐ+型分離層１１を設けることが可能である。また、クラックが発生しやすい面とは、応力集中部２０を一辺とする面であってもよいし、応力が集中しやすい他の部分を含む面であってもよい。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
１ ｎ型ドリフト領域
２ フィールドリミッティングリング（ＦＬＲ）
３ チャネルストッパー
４ 層間絶縁膜
５ フィールドプレート（ＦＰ）
６ 凹部
７ ｐ型コレクタ領域
８ ｐ型領域
１１ ｐ+型分離層
２１ へき開面
ｔ1 活性領域側の基板の厚さ
ｔ2 素子端部側の基板の厚さ
ｗ1 クラック幅
ｗ11 設計マージン
θ1 へき開面と凹部底面の延長線とのなす角

Claims (10)

  1. 第１導電型の基板の第１主面に設けられたおもて面素子構造と、
    前記基板の前記第１主面の素子端部に設けられた第２導電型の第１半導体領域と、
    前記基板の第２主面から前記第１半導体領域に達する凹部と、
    前記基板の前記第２主面に設けられ、前記第１半導体領域と電気的に接続された第２導電型の第２半導体領域と、を有し、
    前記第１半導体領域は、前記凹部の底面と側壁の境界を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを内部に含み、前記へき開面と前記第１主面との交点は、前記凹部の底面と側壁の境界よりも内側にあることを特徴とする半導体装置。
  2. 前記第１半導体領域は、前記基板からなる第１導電型の第３半導体領域に隣接しており、
    前記へき開面よりも前記おもて面素子構造側の前記第１半導体領域は、前記第３半導体領域から当該第１半導体領域内に伸びる空乏層が当該へき開面に到達しない不純物量を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記不純物量の総量は、１．２×１０12／ｃｍ2以上であることを特徴とする請求項２に記載の半導体装置。
  4. 第１導電型のウェハの第１主面に、第２導電型の第１半導体領域を形成する第１半導体領域工程と、
    前記ウェハの前記第１主面に、おもて面素子構造を形成するおもて面素子構造工程と、
    前記ウェハの第２主面から前記第１半導体領域に達する凹部を形成する凹部形成工程と、
    前記ウェハの前記第２主面に、前記第１半導体領域と電気的に接続された第２導電型の第２半導体領域を形成する第２半導体領域工程と、
    前記第１半導体領域の一部を除去して前記ウェハを切断し、当該ウェハをチップ状にする切断工程と、を備え、
    前記第１半導体領域工程では、前記凹部の底面と側壁の境界を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを前記第１半導体領域の内部に含むように形成し、
    前記切断工程では、前記第１半導体領域を、前記凹部の底面と側壁の境界を一辺とするへき開面の、前記凹部の底面と側壁の境界から前記第１主面との交点までのすべてを前記第１半導体領域の内部に含み、前記へき開面と前記第１主面との交点は、前記凹部の底面と側壁の境界よりも内側にあるように切断することを特徴とする半導体装置の製造方法。
  5. 前記切断工程では、前記第１半導体領域の切断面が、前記ウェハの前記第１主面と斜度を有するように、当該第１半導体領域を除去することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記切断工程では、ブレードを前記第１半導体領域の前記第１主面側から降下させ、当該ブレードの刃先が少なくとも前記凹部から下方に突出した時点で当該ブレードの降下を停止させることで、当該ウェハを切断することを特徴とする請求項４または５に記載の半導体装置の製造方法。
  7. 前記切断工程では、前記第１半導体領域の表面に第１レーザを照射し、当該第１半導体領域の表面からの深さが増すにつれて当該第１レーザの照射径を徐々に狭くすることで、前記ウェハを切断することを特徴とする請求項４または５に記載の半導体装置の製造方法。
  8. 前記切断工程では、前記第１半導体領域の表面から、露出させる前記切断面に沿って前記第１レーザの照射径を徐々に狭くすることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記切断工程では、前記第１半導体領域の内部の、露出させる切断面に沿った深さに第２レーザを照射し、当該照射した部分を改質し、ウェハに外力を加えることによって、当該改質した部分を境に当該第１半導体領域を分断することで、前記ウェハを切断することを特徴とする請求項４または５に記載の半導体装置の製造方法。
  10. 前記切断工程では、前記第１半導体領域の除去される領域の端部から中央部に向かって徐々に深く前記第２レーザを照射することを特徴とする請求項９に記載の半導体装置の製造方法。
JP2010045740A 2010-03-02 2010-03-02 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5740820B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010045740A JP5740820B2 (ja) 2010-03-02 2010-03-02 半導体装置および半導体装置の製造方法
US13/038,349 US8604584B2 (en) 2010-03-02 2011-03-01 Semiconductor device and method of manufacturing semiconductor device
CN201110056957.4A CN102194863B (zh) 2010-03-02 2011-03-01 半导体器件和制造半导体器件的方法
US14/096,477 US9355858B2 (en) 2010-03-02 2013-12-04 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010045740A JP5740820B2 (ja) 2010-03-02 2010-03-02 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011181770A JP2011181770A (ja) 2011-09-15
JP5740820B2 true JP5740820B2 (ja) 2015-07-01

Family

ID=44530594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010045740A Expired - Fee Related JP5740820B2 (ja) 2010-03-02 2010-03-02 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8604584B2 (ja)
JP (1) JP5740820B2 (ja)
CN (1) CN102194863B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5857575B2 (ja) * 2011-09-20 2016-02-10 富士電機株式会社 半導体装置の製造方法
JP5970806B2 (ja) * 2011-12-22 2016-08-17 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
WO2013125014A1 (ja) 2012-02-23 2013-08-29 富士電機株式会社 半導体装置の製造方法
WO2013172394A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
JPWO2013176037A1 (ja) 2012-05-22 2016-01-12 富士電機株式会社 半導体装置の製造方法
WO2013180244A1 (ja) 2012-05-31 2013-12-05 富士電機株式会社 半導体装置の製造方法
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
US9029961B2 (en) * 2013-08-29 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level method of sealing different pressure levels for MEMS sensors
US9481564B2 (en) 2013-08-29 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of sealing and shielding for dual pressure MEMs devices
US9035451B2 (en) 2013-09-30 2015-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level sealing methods with different vacuum levels for MEMS sensors
KR102103502B1 (ko) * 2013-10-21 2020-04-23 삼성디스플레이 주식회사 기판 절단 방법
US10264199B2 (en) * 2014-07-15 2019-04-16 Brillnics Inc. Solid-state imaging device, method for producing solid-state imaging device, and electronic apparatus using photoelectric conversion elements
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US9656857B2 (en) 2014-11-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) devices at different pressures
US9567210B2 (en) 2015-02-24 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
DE112017004143T5 (de) * 2016-08-19 2019-05-02 Rohm Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1004271A (en) 1911-06-23 1911-09-26 Gustave H Jantz Clothes wringer and mangle.
US3723210A (en) * 1970-09-29 1973-03-27 Int Rectifier Corp Method of making a semiconductor wafer having concave rim
JPS6046033A (ja) * 1983-08-23 1985-03-12 Nec Corp 誘電体絶縁分離基板の製造方法
JPS61249709A (ja) * 1985-04-30 1986-11-06 日立電線株式会社 半導体ウエハの切断方法
JPS62108007A (ja) * 1985-11-07 1987-05-19 富士電機株式会社 半導体板の分割方法
JPS62229843A (ja) 1986-03-31 1987-10-08 Toshiba Corp 半導体単結晶の異方性エツチング方法
JPH0775244B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
JPH06232255A (ja) * 1993-01-29 1994-08-19 Disco Abrasive Syst Ltd ウェーハのダイシング方法
JP3080047B2 (ja) * 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
JP4207599B2 (ja) * 2003-02-24 2009-01-14 ソニー株式会社 液晶パネルの製造方法
JP4292964B2 (ja) 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
US7208334B2 (en) * 2004-03-31 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, acid etching resistance material and copolymer
JP4857578B2 (ja) * 2005-03-28 2012-01-18 富士電機株式会社 半導体装置の製造方法
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5082211B2 (ja) 2005-03-25 2012-11-28 富士電機株式会社 半導体装置の製造方法
JP2007109783A (ja) 2005-10-12 2007-04-26 Denso Corp 半導体装置およびその製造方法
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2009124077A (ja) * 2007-11-19 2009-06-04 Denso Corp 半導体チップ及びその製造方法
JP2009218543A (ja) * 2008-02-15 2009-09-24 Toshiba Corp 半導体装置
CN102037563B (zh) 2008-05-13 2013-06-05 富士电机株式会社 半导体器件及其制造方法
JP5361406B2 (ja) * 2009-01-20 2013-12-04 株式会社東芝 半導体装置の製造方法
JP5395446B2 (ja) * 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5278022B2 (ja) * 2009-02-17 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US8604584B2 (en) 2013-12-10
US20140094020A1 (en) 2014-04-03
US9355858B2 (en) 2016-05-31
JP2011181770A (ja) 2011-09-15
CN102194863B (zh) 2015-04-22
US20110215435A1 (en) 2011-09-08
CN102194863A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
JP5740820B2 (ja) 半導体装置および半導体装置の製造方法
JP6524666B2 (ja) 半導体装置
JP5679073B2 (ja) 半導体装置および半導体装置の製造方法
US9922864B2 (en) Trench separation diffusion for high voltage device
US9905684B2 (en) Semiconductor device having schottky junction between substrate and drain electrode
JP5807724B2 (ja) 半導体装置および半導体装置の製造方法
JP2009206502A (ja) メサ型半導体装置及びその製造方法
JP2003318399A (ja) 半導体装置およびその製造方法
JP5507118B2 (ja) 半導体装置およびその製造方法
JP6027511B2 (ja) 半導体装置
JP2011176027A (ja) 半導体素子および半導体素子の製造方法
US10236368B2 (en) Semiconductor device and method for manufacturing the same
JP6455514B2 (ja) 半導体装置および半導体装置の製造方法
JP5904276B2 (ja) 半導体装置
JP2011176026A (ja) 半導体素子の製造方法
CN106206251A (zh) 半导体装置及半导体装置的制造方法
JP5074093B2 (ja) 半導体装置及びその製造方法
US20140151841A1 (en) Semiconductor devices having a positive-bevel termination or a negative-bevel termination and their manufacture
US20140162413A1 (en) Method for manufacturing semiconductor device
US11887858B2 (en) Semiconductor device and method of manufacturing same
JP2009054718A (ja) 半導体装置の製造方法
JP2017135273A (ja) 半導体装置およびその製造方法
CN116230646A (zh) 半导体器件及其制造方法
JP5599835B2 (ja) 半導体素子の製造方法
JP2009038136A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5740820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees