JP5710425B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP5710425B2 JP5710425B2 JP2011185229A JP2011185229A JP5710425B2 JP 5710425 B2 JP5710425 B2 JP 5710425B2 JP 2011185229 A JP2011185229 A JP 2011185229A JP 2011185229 A JP2011185229 A JP 2011185229A JP 5710425 B2 JP5710425 B2 JP 5710425B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- integrated circuit
- difference
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006866 deterioration Effects 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
図5に、信号処理回路109で発生する電源電圧変動により、電圧制御発振器106の電源配線、グラウンド配線や入力信号配線に不要信号が漏れこんでしまった場合における、基準信号の入力から電圧制御発振器106の出力までの伝達関数特性を示す。
各ブロックの動作は、第1の実施の形態における同一名称のブロックと同様であり、詳細な説明を省略する。
Claims (13)
- 基本周波数を有する基準信号を生成する基準信号源と、
与えられた制御電圧に応じた周波数の信号を生成する電圧制御発振器と、前記周波数の信号をN分周して第1分周信号を生成する第1分周器と、前記第1分周信号と前記基準信号との位相差を検出する位相検出器と、前記位相差に応じた電流信号を生成するチャージポンプと、前記電流信号に応じて制御電圧を生成するループフィルタと、を含む位相同期回路と、
前記電圧制御発振器により生成された信号をM分周して第2分周信号を生成する第2分周器と、
前記第2分周信号に同期して動作する信号処理回路と、
を備え、
前記Mは、前記Nと異なる値であり、
前記基本周波数のK(Kは1以上の任意の整数)倍と、前記第2分周信号の周波数との差分の絶対値の最小値が、前記電圧制御発振器の入力から前記位相同期回路の出力までの伝達関数により表される帯域通過フィルタの低域遮断周波数以下または高域遮断周波数以上であることを特徴とする集積回路。 - 前記基準周波数の2以上の偶数倍と、前記第2分周信号の周波数との差分の絶対値の最小値、および
前記基準周波数のK(Kは1以上の任意の整数)倍と、前記第2分周信号の2倍の周波数との差分の絶対値の最小値が、
前記帯域通過フィルタの低域遮断周波数以下または高域遮断周波数以上である
ことを特徴とする請求項1に記載の集積回路。 - 前記Kは、1以上の所定の整数であり、
前記Mに対する前記Nの比率は、前記Kに一致する
ことを特徴とする請求項1に記載の集積回路。 - 前記Kは、1以上の所定の整数であり、
前記Mに対する前記Nの比率は、前記Kの2倍に一致する
ことを特徴とする請求項1に記載の集積回路。 - 前記絶対値のうちの最小値が、前記低域遮断周波数の5分の1以下である
ことを特徴とする請求項1に記載の集積回路。 - 前記基準周波数の2以上の偶数倍と、前記第2分周信号の周波数との差分の絶対値のうちの最小値、および前記基準周波数のK(Kは1以上の任意の整数)倍と、前記第2分周信号の2倍の周波数との差分の絶対値のうちの最小値が、前記低域遮断周波数の5分の1以下である
ことを特徴とする請求項2に記載の集積回路。 - P個の前記第2分周器と、
前記P個の前記第2分周器に対応するP個の前記信号処理回路と、を備え、
前記P個の第2分周器は、異なる分周比で分周を行ってP個の第2分周信号を生成し、
前記P個の信号処理回路は、それぞれ対応する前記P個の第2分周信号に同期して動作し、
前記基本周波数のK(Kは1以上の任意の整数)倍と、前記P個の第2分周信号のうちの少なくとも1つの周波数との差分の絶対値が、前記帯域通過フィルタの低域遮断周波数以下または高域遮断周波数以上である
ことを特徴とする請求項1に記載の集積回路。 - 前記基本周波数のK倍と、前記P個の第2分周信号のうちの少なくとも1つの周波数との差分の絶対値のうちの最小値が、前記低域遮断周波数の5分の1以下である
ことを特徴とする請求項7に記載の集積回路。 - 前記基準周波数の2以上の偶数倍と、前記P個の第2分周信号のうちの少なくとも1つの周波数との差分の絶対値、および
前記基準周波数のK(Kは1以上の任意の整数)倍と、前記P個の第2分周信号のうちの少なくとも1つの周波数の2倍との差分の絶対値が、
前記帯域通過フィルタの低域遮断周波数以下または前記高域遮断周波数以上である
ことを特徴とする請求項7に記載の集積回路。 - 前記P個の第2分周器の分周比は、それぞれ2のべき乗である
ことを特徴とする請求項9に記載の集積回路。 - 前記基準周波数の2以上の偶数倍と、前記P個の第2分周信号のうちの少なくとも1つの周波数との差分の絶対値のうちの最小値、および前記基準周波数のK(Kは1以上の任意の整数)倍と、前記P個の第2分周信号のうちの少なくとも1つの周波数の2倍との差分の絶対値のうちの最小値が、前記低域遮断周波数の5分の1以下である
ことを特徴とする請求項9に記載の集積回路。 - P個の前記第2分周器と、
前記P個の前記第2分周器に対応するP個の前記信号処理回路と、を備え、
前記P個の第2分周器は、異なる分周比で分周を行ってP個の第2分周信号を生成し、
前記P個の信号処理回路は、それぞれ対応する前記P個の第2分周信号に同期して動作し、
前記基本周波数のK倍と、前記P個の信号処理回路のうち消費電力が最も大きい信号処理回路が用いる前記第2分周信号の周波数との差分の絶対値が、前記帯域通過フィルタの低域遮断周波数以下または高域遮断周波数以上である
ことを特徴とする請求項1に記載の集積回路。 - 前記基本周波数のK倍と、前記P個の信号処理回路のうち消費電力が最も大きい信号処理回路が用いる前記第2分周信号の周波数との差分の絶対値のうちの最小値が、前記低域遮断周波数の5分の1以下である
ことを特徴とする請求項12に記載の集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011185229A JP5710425B2 (ja) | 2011-08-26 | 2011-08-26 | 集積回路 |
US13/409,770 US8461887B2 (en) | 2011-08-26 | 2012-03-01 | Integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011185229A JP5710425B2 (ja) | 2011-08-26 | 2011-08-26 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013046392A JP2013046392A (ja) | 2013-03-04 |
JP5710425B2 true JP5710425B2 (ja) | 2015-04-30 |
Family
ID=47742783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011185229A Expired - Fee Related JP5710425B2 (ja) | 2011-08-26 | 2011-08-26 | 集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8461887B2 (ja) |
JP (1) | JP5710425B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298413A (ja) * | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | クロック生成回路 |
US6946884B2 (en) * | 2002-04-25 | 2005-09-20 | Agere Systems Inc. | Fractional-N baseband frequency synthesizer in bluetooth applications |
JP2004180078A (ja) * | 2002-11-28 | 2004-06-24 | Renesas Technology Corp | クロック発生ic、およびシステムボード |
JP2004236141A (ja) * | 2003-01-31 | 2004-08-19 | Icom Inc | 位相同期ループ回路及び雑音成分除去方法 |
JP4349257B2 (ja) | 2004-10-19 | 2009-10-21 | 株式会社デンソー | 集積回路 |
US20060141963A1 (en) * | 2004-12-28 | 2006-06-29 | Adrian Maxim | Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation |
JP2007133527A (ja) * | 2005-11-09 | 2007-05-31 | Fujifilm Corp | クロック信号生成回路、半導体集積回路及び分周率制御方法 |
US7746956B2 (en) * | 2006-04-19 | 2010-06-29 | Broadcom Corporation | Method and system for bandwidth calibration for a phase locked loop (PLL) |
JP2007295363A (ja) * | 2006-04-26 | 2007-11-08 | Nec Electronics Corp | Pll回路、pll回路の干渉防止方法及びこのpll回路を搭載した光ディスク装置 |
US7869541B2 (en) * | 2006-11-17 | 2011-01-11 | Broadcom Corporation | Method and system for direct and polar modulation using a two input PLL |
US8280330B2 (en) * | 2009-12-30 | 2012-10-02 | Quintic Holdings | Crystal-less clock generation for radio frequency receivers |
JP2011244279A (ja) * | 2010-05-19 | 2011-12-01 | Advantest Corp | Pll周波数シンセサイザ |
-
2011
- 2011-08-26 JP JP2011185229A patent/JP5710425B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-01 US US13/409,770 patent/US8461887B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130049822A1 (en) | 2013-02-28 |
JP2013046392A (ja) | 2013-03-04 |
US8461887B2 (en) | 2013-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101190313B1 (ko) | 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기 | |
Park et al. | A 2.4 GHz fractional-N frequency synthesizer with high-OSR ΔΣ modulator and nested PLL | |
US20060290391A1 (en) | Integrated clock generator with programmable spread spectrum using standard PLL circuitry | |
JP4958948B2 (ja) | Pll周波数シンセサイザ | |
JP4356659B2 (ja) | 電圧制御型発振回路およびpll回路 | |
JP5643839B2 (ja) | アキュムレータ型フラクショナルn−pllシンセサイザおよびその制御方法 | |
KR101252048B1 (ko) | 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 | |
JP2009182447A (ja) | 位相ロックループ回路及び遅延ロックループ回路 | |
US8547150B2 (en) | Phase-locked loop with two negative feedback loops | |
JP6366523B2 (ja) | 周波数シンセサイザ | |
JP5710425B2 (ja) | 集積回路 | |
KR102535645B1 (ko) | 밀리미터파 통신 시스템을 위한 저잡음 국부 발진 장치 | |
US20120319745A1 (en) | Frequency multiplier oscillation circuit and method of multiplying fundamental wave | |
Ayranci et al. | Enhancement of VCO linearity and phase noise by implementing frequency locked loop | |
Hsiao et al. | The design and analysis of a fully integrated multiplying DLL with adaptive current tuning | |
JP2009278150A (ja) | 電圧制御発振装置 | |
JP2012204883A (ja) | アキュムレータ型フラクショナルn−pllシンセサイザおよびその制御方法 | |
TWI814098B (zh) | 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法 | |
KR101449864B1 (ko) | 고조파 억제를 위한 주파수 합성기 | |
WO2012077249A1 (ja) | 同期ループ回路 | |
RU70059U1 (ru) | Цифровой синтезатор частот | |
JP5385888B2 (ja) | Pll回路 | |
JP2009049735A (ja) | Pll発振回路 | |
JP2002057577A (ja) | Pll周波数シンセサイザ | |
TW201340616A (zh) | 頻率合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
LAPS | Cancellation because of no payment of annual fees |